JP2013258351A - Wiring board and manufacturing method of the same - Google Patents
Wiring board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013258351A JP2013258351A JP2012134566A JP2012134566A JP2013258351A JP 2013258351 A JP2013258351 A JP 2013258351A JP 2012134566 A JP2012134566 A JP 2012134566A JP 2012134566 A JP2012134566 A JP 2012134566A JP 2013258351 A JP2013258351 A JP 2013258351A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- wiring
- etching
- resist pattern
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、絶縁基板の配線上にバンプを有する配線基板とその製造方法に関する。 The present invention relates to a wiring board having bumps on wiring of an insulating substrate and a method for manufacturing the same.
配線基板の一つの形態として、可撓性を有する絶縁基板上に配線のパターンを形成したものがある。この種の配線基板としては、たとえば、ＴＡＢ（Tape Automated Bonding）用のテープ（以下、「ＴＡＢテープ」という。）が広く知られている。ＴＡＢテープには、その使用目的等の違いにより、幾つかの形態がある。その一つとして、ＢＯＦ（Bump On Film）構造のＴＡＢテープが知られている（たとえば、特許文献１を参照）。 As one form of the wiring board, there is one in which a wiring pattern is formed on a flexible insulating board. As this type of wiring board, for example, a tape for TAB (Tape Automated Bonding) (hereinafter referred to as “TAB tape”) is widely known. There are several types of TAB tapes depending on the purpose of use. As one of them, a TAB tape having a BOF (Bump On Film) structure is known (see, for example, Patent Document 1).
ＢＯＦ構造のＴＡＢテープでは、フィルム状の絶縁基板上に配線を形成するとともに、この配線上にバンプを形成している。このようなＴＡＢテープを、たとえば半導体チップとの電気的接続に用いる場合は、半導体チップに形成されている電極パッドの位置にあわせて絶縁基板上に配線やバンプを形成する必要がある。 In a TAB tape having a BOF structure, wiring is formed on a film-like insulating substrate, and bumps are formed on the wiring. When such a TAB tape is used for electrical connection with, for example, a semiconductor chip, it is necessary to form wirings and bumps on the insulating substrate in accordance with the positions of electrode pads formed on the semiconductor chip.
以下に、従来のＢＯＦ構造のＴＡＢテープの製造方法について説明する。
まず、絶縁基板上に銅箔を貼り合わせた構造の銅張基材を用意したら、その銅箔を感光性のレジストからなるレジスト層で覆った後、このレジスト層に露光・現像処理を施すことにより、所望の配線パターンにあわせてレジストパターンを形成する。次に、レジストパターンをマスクに用いて絶縁基板上の銅箔をエッチングする。これにより、絶縁基板上の銅箔がレジストパターンの形状にならって加工される。その後、上記エッチングで使用したレジストパターンを絶縁基板から除去しておく。
A conventional method for manufacturing a TAB tape having a BOF structure will be described below.
First, after preparing a copper-clad base material having a structure in which a copper foil is laminated on an insulating substrate, after covering the copper foil with a resist layer made of a photosensitive resist, by subjecting the resist layer to exposure and development, A resist pattern is formed in accordance with a desired wiring pattern. Next, the copper foil on the insulating substrate is etched using the resist pattern as a mask. Thereby, the copper foil on the insulating substrate is processed according to the shape of the resist pattern. Thereafter, the resist pattern used in the etching is removed from the insulating substrate.
次に、絶縁基板上の配線をレジスト層で覆った後、このレジスト層に露光・現像処理を施すことにより、バンプの形成予定位置に開口部を有するレジストパターンを形成する。このとき、レジストパターンの開口部において配線の一部が露出した状態となる。次に、上記開口部において露出させた配線上にメッキ法（セミアディティブ法）によって金属を堆積させることによりバンプを形成する。次に、上記メッキ法で使用したレジストパターンを絶縁基板から除去する。次に、絶縁基板上の配線およびバンプの表面を保護用のメッキ層で覆う。その後、必要に応じて、絶縁基板上の主要部（配線の一部を含む）を絶縁性の保護膜で覆う。 Next, after covering the wiring on the insulating substrate with a resist layer, the resist layer is exposed and developed to form a resist pattern having openings at positions where bumps are to be formed. At this time, a part of the wiring is exposed in the opening of the resist pattern. Next, bumps are formed by depositing a metal by plating (semi-additive method) on the wiring exposed in the opening. Next, the resist pattern used in the plating method is removed from the insulating substrate. Next, the surface of the wiring and bump on the insulating substrate is covered with a protective plating layer. Thereafter, if necessary, the main part (including part of the wiring) on the insulating substrate is covered with an insulating protective film.
上記従来の技術においては、バンプの高さを高くしたい場合に、次のような不都合があった。すなわち、バンプの微細化に伴うバンプの高アスペクト化により、配線基板の製造中や製造後にバンプが倒れやすくなり、バンプの強度も低下してしまう。このため、バンプの高さを高くするにも限界があった。 The prior art described above has the following disadvantages when it is desired to increase the bump height. That is, the bump aspect is increased due to the bump miniaturization, so that the bump easily falls during and after the production of the wiring board, and the strength of the bump also decreases. For this reason, there is a limit to increasing the height of the bump.
本発明の主な目的は、配線基板の製造中や製造後におけるバンプの倒れを抑制し、かつバンプの強度を保持したうえで、バンプの高さを高くすることができる技術を提供することにある。 The main object of the present invention is to provide a technology capable of increasing the height of the bump while suppressing the collapse of the bump during and after the production of the wiring board and maintaining the strength of the bump. is there.
本発明の第１の態様は、
絶縁基板と、
前記絶縁基板上に形成された配線と、
前記配線上に形成されたバンプと、を備え、
前記バンプは、当該バンプの頂部から底部に向かって段階的に大きくなる多段構造を有している
ことを特徴とする配線基板である。
The first aspect of the present invention is:
An insulating substrate;
Wiring formed on the insulating substrate;
A bump formed on the wiring,
The bump is a wiring board characterized by having a multi-stage structure that gradually increases from the top to the bottom of the bump.
本発明の第２の態様は、
前記バンプは、前記バンプの形成部位における前記配線の幅方向および長さ方向のうち、少なくとも一方の方向またはこれと斜めの方向における前記バンプの寸法が、前記バンプの頂部から底部に向かって段階的に大きくなる多段構造を有している
ことを特徴とする上記第１の態様に記載の配線基板である。
The second aspect of the present invention is:
The bump has a stepped dimension from the top to the bottom of the bump in at least one of the width direction and the length direction of the wiring at the bump formation site or in a direction oblique thereto. The wiring board according to the first aspect, wherein the wiring board has a multi-stage structure.
本発明の第３の態様は、
前記配線の幅方向および長さ方向のうち、少なくとも一方の方向またはこれと斜めの方向における前記バンプの頂部の寸法に対して、前記バンプの高さ寸法の比が、１．２以上である
ことを特徴とする上記第２の態様に記載の配線基板である。
The third aspect of the present invention is:
The ratio of the height dimension of the bump to the dimension of the top of the bump in at least one of the width direction and the length direction of the wiring or in an oblique direction thereof is 1.2 or more. A wiring board according to the second aspect, characterized in that:
本発明の第４の態様は、
絶縁基板と、前記絶縁基板上に形成された配線と、前記配線上に形成されたバンプと、を備える配線基板の製造工程として、
前記絶縁基板の少なくとも片面に形成された導体層をエッチングして前記バンプを形成するバンプ形成工程と、
前記バンプ形成工程によって形成された前記バンプを残すように前記導体層をエッチングして前記配線を形成する配線形成工程と、
を有し、
前記バンプ形成工程においては、前記バンプの頂部から底部に向かって段階的に大きくなる多段構造となるように、前記バンプを形成する
ことを特徴とする配線基板の製造方法である。
The fourth aspect of the present invention is:
As a manufacturing process of a wiring board comprising an insulating substrate, a wiring formed on the insulating substrate, and a bump formed on the wiring,
A bump forming step of forming the bump by etching a conductor layer formed on at least one surface of the insulating substrate;
A wiring forming step of forming the wiring by etching the conductor layer so as to leave the bump formed by the bump forming step;
Have
In the bump forming step, the bump is formed so as to have a multi-stage structure that gradually increases from the top to the bottom of the bump.
本発明の第５の態様は、
前記バンプ形成工程においては、前記バンプの形成部位における前記配線の幅方向および長さ方向のうち、少なくとも一方の方向またはこれと斜めの方向における前記バンプの寸法が、前記バンプの頂部から底部に向かって段階的に大きくなる多段構造となるように、前記バンプを形成する
ことを特徴とする上記第４の態様に記載の配線基板の製造方法である。
According to a fifth aspect of the present invention,
In the bump formation step, the size of the bump in at least one of the width direction and the length direction of the wiring at the bump formation site or in an oblique direction from the top to the bottom of the bump. The method for manufacturing a wiring board according to the fourth aspect, wherein the bumps are formed so as to have a multistage structure that increases stepwise.
本発明の第６の態様は、
前記バンプ形成工程においては、前記導体層上でかつ前記バンプの形成予定位置に、前記バンプの形状および寸法に対応するレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクに用いて前記導体層をハーフエッチングするエッチング工程とを、複数回繰り返すことにより、前記多段構造のバンプを得る
ことを特徴とする上記第４または第５の態様に記載の配線基板の製造方法である。
The sixth aspect of the present invention is:
In the bump forming step, a resist pattern forming step of forming a resist pattern corresponding to the shape and size of the bump on the conductor layer and at a position where the bump is to be formed, and using the resist pattern as a mask, The wiring board manufacturing method according to the fourth or fifth aspect, wherein the multi-stage bump is obtained by repeating an etching step of half-etching the conductor layer a plurality of times.
本発明の第７の態様は、
前記バンプ形成工程においては、前記複数回のうちの少なくとも１回のエッチング工程を、エッチング阻害剤を添加したエッチング液を用いて前記導体層をハーフエッチングす
ることにより行う
ことを特徴とする上記第６の態様に記載の配線基板の製造方法である。
The seventh aspect of the present invention is
In the bump forming step, at least one of the plurality of etching steps is performed by half-etching the conductor layer using an etching solution to which an etching inhibitor is added. It is a manufacturing method of the wiring board as described in an aspect.
本発明によれば、配線基板の製造中や製造後におけるバンプの倒れを抑制し、かつバンプの強度を保持したうえで、バンプの高さを高くすることができる。 ADVANTAGE OF THE INVENTION According to this invention, the height of a bump can be made high, suppressing the fall of the bump during manufacture of a wiring board, or after manufacture, and maintaining the intensity | strength of a bump.
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
本発明の実施の形態においては、次の順序で説明を行う。
１．配線基板の構成
２．配線基板の製造方法
２−１．バンプ形成工程
２−１−１．第１のレジストパターン形成工程
２−１−２．第１のエッチング工程
２−１−３．第２のレジストパターン形成工程
２−１−４．第２のエッチング工程
２−２．配線形成工程
２−２−１．第３のレジストパターン形成工程
２−２−２．第３のエッチング工程
２−３．後工程
３．実施の形態に係る効果
４．変形例等
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In the embodiment of the present invention, description will be given in the following order.
1. Configuration of
＜１．配線基板の構成＞
図１は本発明の実施の形態に係る配線基板の一構成例を示す概略平面図である。また、図２の（Ａ）は図１におけるｘ１−ｘ１断面図であり、（Ｂ）は図１におけるｙ１−ｙ１断面図である。なお、図１においては、説明の便宜上、配線基板１の一辺と平行な方向を「Ｘ方向」とし、これと直角をなす方向を「Ｙ方向」とし、配線基板１の厚み方向を「Ｚ方向」としている。これら３つの方向は、互いに直交する関係となる。
<1. Configuration of wiring board>
FIG. 1 is a schematic plan view showing a configuration example of a wiring board according to an embodiment of the present invention. 2A is a cross-sectional view taken along line x1-x1 in FIG. 1, and FIG. 2B is a cross-sectional view taken along line y1-y1 in FIG. In FIG. 1, for convenience of explanation, a direction parallel to one side of the
図示した配線基板１は、絶縁基板２と、この絶縁基板２上に形成された配線３と、この配線３上に形成されたバンプ４と、を備えている。
配線基板１は、電気的な絶縁性を有する絶縁基板２をベースに構成されている。絶縁基板２は、たとえば、可撓性を有する樹脂フィルムからなるもので、全体に矩形に形成されている。この場合、配線基板１は、フレキシブル配線基板となる。また、配線基板１は、配線３上のバンプ４の存在により、ＢＯＦ構造のフレキシブル配線基板となっている。ここで記述するバンプ４とは、配線３の上面３ａよりも上側に突出する部分であって、配線３を含まない部分をいう。絶縁基板２には、たとえば、厚み２５〜１２５μｍの樹脂フィルムを用いることができる。
The illustrated
The
絶縁基板２は、好ましくは、ポリイミド樹脂を用いて構成することができる。ただし、この他にも、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアミドイミド（ＰＡＩ）、アラミドのいずれかを、絶縁基板２の主材料とすることができる。また、絶縁基板２の構成材料としては、ＢＴ（ビスマレイミドトリアジン）レジン、ＬＣＰ（Liquid Crystal
Plastic）等を用いることもできる。絶縁基板２は、たとえば、長尺のフィルム（テープ）形状をなすベース基材を元にして、そのベース基材を、後述する配線基板１の製造工程において、所望の形状（図例では矩形）および寸法に切り出すことにより、個片に分離されるものである。
ただし、配線基板１は、個片に分離される前の状態を一つの基板製品として流通させてもよいし、個片に分離された後の状態を一つの基板製品として流通させてもよい。
The insulating
Plastic) or the like can also be used. The insulating
However, the
絶縁基板２の片面（以下、「主面」ともいう。）２ａには配線３が形成されている。配線３は、たとえば、銅等の導電材料を用いて構成されている。配線３は、あらかじめ決められたパターンの形状にあわせて形成されている。絶縁基板２上における配線３の位置、形状、寸法等は、この配線３と電気的に接続される対象物（不図示）に応じて、任意に設定または変更が可能である。ちなみに、図１においては、絶縁基板２上に複数の配線３をそれぞれ直線状のパターンで平行に並べて形成してある。このため、バンプ４の形成部位においては、配線３の幅方向がＸ方向に対応し、配線３の長さ方向がＹ方向に対応し、配線３の厚み方向がＺ方向に対応している。
A
絶縁基板２の配線３上にはバンプ４が形成されている。バンプ４は、絶縁基板２上において、あらかじめ決められた位置に形成されている。バンプ４は、配線３の上面３ａよりもＺ方向に突出する状態で形成されている。バンプ４の上面４１ａは、絶縁基板２の主面２ａと平行をなすように平坦に形成されている。また、バンプ４は、平面視円形に形成されている。バンプ４は、配線３の形成に用いられている導電性の材料と同じ材料（本形態例では銅）を用いて、配線３と一体に形成されている。すなわち、配線３とバンプ４とは、両者の間に結晶が不連続となる境界（結晶粒界）が存在しない状態で一体的に形成されている。配線３上におけるバンプ４の位置、形状、寸法等は、このバンプ４と物理的に接続（接合）または接触される対象物の電極等の位置に応じて、任意に設定または変更が可能である。
ここで、配線基板１における各部の寸法について、図３を用いて説明する。
図３は、図２のＰ部拡大図である。図中の符号Ｗは、バンプ４の土台部分の配線３の幅寸法を示している。また、図中の符号Ｔは配線３の厚み寸法、符号Ｈはバンプ４の高さ寸法を示している。
図示のように、バンプ４は、バンプ４の形成部位におけるＸ方向のバンプ４の寸法（Ｌｂ１、Ｌｂ２）が、バンプ４の頂部から底部に向かって段階的に大きくなる多段構造に形成されている。多段構造とは、２段以上の構造をいう。また、バンプ４の頂部とは、バン
プ４の最上部（絶縁基板２から遠い側の端部）をいい、バンプ４の底部とは、配線３の上面３ａに接するバンプ４の最下部（絶縁基板２に近い側の端部）をいう。以下に、さらに詳しく記述する。
Here, the dimension of each part in the
FIG. 3 is an enlarged view of a portion P in FIG. The symbol W in the figure indicates the width dimension of the
As shown in the figure, the
バンプ４は、１段目のバンプ部分４１と２段目のバンプ部分４２とを有する、上下２段の段付き構造になっている。１段目のバンプ部分４１は上段に配置され、２段目のバンプ部分４２は下段に配置されている。配線３の幅方向となるＸ方向で各バンプ部分４１，４２の寸法を比較すると、１段目のバンプ部分４１の寸法Ｌｂ１は、２段目のバンプ部分４２の寸法Ｌｂ２よりも小さく設定されている。また、寸法Ｌｂ１は、好ましくは、５μｍ以上、４０μｍ以下の寸法範囲に設定され、寸法Ｌｂ２と寸法Ｌｂ１の寸法差は、片側１０μｍ（両側２０μｍ）、さらに好ましくは、片側５μｍ（両側１０μｍ）に設定されている。また、１段目のバンプ部分４１と２段目のバンプ部分４２は、上記図１に示すように同心状に配置されている。このため、Ｙ方向のバンプ４の寸法に関しても、１段目のバンプ部分４１の寸法Ｌｂ１が、２段目のバンプ部分４２の寸法Ｌｂ２よりも小さく設定されている。また、２段目のバンプ部分４２の寸法Ｌｂ２は、配線３の幅寸法Ｗ以下に設定されている。このような多段構造のバンプ４を得るための具体的な製造方法については、後段で詳しく説明する。
The
バンプ４の寸法を規定する他の要素として、バンプ４のアスペクト比は、好ましくは１以上、さらに好ましくは１．５以上に設定されている。ここで記述するバンプ４のアスペクト比は、以下のように定義されるものである。
すなわち、上述した１段目のバンプ部分４１の寸法Ｌｂ１を、バンプ４の頂部の寸法Ｌｂ１とする。また、上述した１段目のバンプ部分４１の高さ寸法を“Ｈ１”とし、２段目のバンプ部分４２の高さ寸法を“Ｈ２”として、これらを加算した寸法を、バンプ４の高さ寸法Ｈとする。そうした場合、バンプ４のアスペクト比は、バンプ４の頂部の寸法Ｌｂ１に対する、バンプ４の高さ寸法Ｈの比（Ｈ／Ｌｂ１）で定義される。バンプ４のアスペクト比の最大側の値は、バンプ４の強度や製造上の限界等にもよるが、おおむね５以下に設定するのがよい。
As another element that defines the size of the
That is, the dimension Lb1 of the
本実施の形態においては、バンプ４が平面視円形（ウェディングケーキのような形状）に形成されているため、１段目のバンプ部分４１の寸法Ｌｂ１と２段目のバンプ部分４２の寸法Ｌｂ２が、それぞれ各バンプ部分４１，４２の直径に相当するものとなっている。また、１段目のバンプ部分４１の上面４１ａ、および、２段目のバンプ部分４２の上面４２ａは、それぞれ平坦に形成されている。特に、１段目のバンプ部分４１の上面４１ａは、２段目のバンプ部分４２の上面４２ａよりも高い平坦性を有している。その理由については、後述する配線基板１の製造方法とあわせて記述する。
In the present embodiment, since the
１段目のバンプ部分４１の底部は、全周にわたって２段目のバンプ部分４２の上面４２ａに接しており、２段目のバンプ部分４２（バンプ４）の底部は、全周にわたって配線３の上面３ａに接している。つまり、１段目のバンプ部分４１の周囲には、全周にわたって２段目のバンプ部分４２の上面４２ａが存在し、２段目のバンプ部分４２（バンプ４）の底部の周囲には、全周にわたって配線３の上面３ａが存在している。
なお、図示はしないが、バンプ４が平面視矩形に形成されている場合は、図３における１段目のバンプ部分４１の寸法Ｌｂ１と２段目のバンプ部分４２の寸法Ｌｂ２が、それぞれ各バンプ部分のＸ方向の寸法に相当するものとなる。
The bottom of the
Although not shown, when the
また、配線３の厚み寸法Ｔとバンプ４の高さ寸法Ｈは、以下のように設定されている。すなわち、配線３の厚み寸法Ｔとバンプ４の高さ寸法Ｈを足し合わせた寸法（後述する銅箔１１の厚み寸法）は、たとえば、１５〜１００μｍの範囲内、好ましくは２０〜５０μｍの範囲内に設定されている。また、配線３の厚み寸法Ｔとバンプ４の高さ寸法Ｈは、あ
らかじめ決められた寸法関係に設定されている。
Further, the thickness dimension T of the
＜２．配線基板の製造方法＞
続いて、本発明の実施の形態に係る配線基板の製造方法の一例について、図４〜図６を用いて説明する。図４〜図６においては、図１のｘ１−ｘ１位置における断面を左側に、図１のｙ１−ｙ１位置における断面を右側にそれぞれ示している。
ここでは、配線基板の一連の製造工程を、「バンプ形成工程」と「配線形成工程」と「後工程」に大別して説明する。また、「バンプ形成工程」については、「第１のレジストパターン形成工程」と「第１のエッチング工程」と「第２のレジストパターン形成工程」と「第２のエッチング工程」に分けて説明し、「配線形成工程」については、「第３のレジストパターン形成工程」と「第３のエッチング工程」に分けて説明する。
<2. Manufacturing method of wiring board>
Then, an example of the manufacturing method of the wiring board which concerns on embodiment of this invention is demonstrated using FIGS. 4 to 6, the cross section at the position x1-x1 in FIG. 1 is shown on the left side, and the cross section at the position y1-y1 in FIG. 1 is shown on the right side.
Here, a series of manufacturing steps of the wiring board will be roughly classified into “bump forming step”, “wiring forming step”, and “post-process”. The “bump formation step” will be described separately as “first resist pattern formation step”, “first etching step”, “second resist pattern formation step”, and “second etching step”. The “wiring forming step” will be described separately as a “third resist pattern forming step” and a “third etching step”.
（２−１．バンプ形成工程）
バンプ形成工程は、絶縁基板２の少なくとも片面に形成された導体層（後述）をエッチングしてバンプ４を形成する工程である。以下、詳しく説明する。
(2-1. Bump formation process)
The bump forming step is a step of forming a
（２−１−１．第１のレジストパターン形成工程）
まず、図４（Ａ）に示すように、絶縁基板２の少なくとも片面に、金属箔としての銅箔１１をラミネート等により形成してなる銅張基材を用意する。銅箔１１は、上述した厚み寸法の範囲内で、たとえば、４０μｍの厚みを有する。銅箔１１の厚み寸法は、上記図３に示す配線３の厚み寸法Ｔとバンプ４の高さ寸法Ｈを足し合わせた寸法に相当する。銅張基材における銅箔１１の厚み寸法の精度は、たとえば、±０．１μｍ以下となっている。銅箔１１は、絶縁基板２の片面に形成された「導体層」に相当する構成要素となる。導体層は、銅以外の金属箔で形成されたものでもよいし、金属箔以外の層で形成されたものでもよい。ただし、絶縁基板２の片面に形成される導体層の表面の平坦性や、導体層の厚み寸法の精度等を考慮すると、金属箔としての銅箔を片面または両面に備える銅張基材を用いることが望ましい。この段階では、銅張基材からなる絶縁基板２が、長尺のフィルム形状をなしているものとする。
(2-1-1. First resist pattern forming step)
First, as shown in FIG. 4A, a copper-clad base material is prepared by forming a
次に、図４（Ｂ）に示すように、絶縁基板２の片面に銅箔１１を覆う状態で第１のレジスト層１２を形成する。第１のレジスト層１２の形成は、絶縁基板２の片面に、たとえば、厚み１５μｍのドライフィルムレジストをラミネートすることにより行う。ドライフィルムレジストの厚みは、後述する第１のエッチング工程で使用するエッチング液の組成や所望するエッチング量等に応じて、適宜変更が可能である。ドライフィルムレジストのラミネートを行う装置（以下、「ラミネータ」という。）には、圧力雰囲気の違いによって２つのタイプがある。一つは、常圧雰囲気でラミネートするタイプであり、もう一つは、常圧よりも低い減圧雰囲気（真空雰囲気を含む）でラミネートするタイプである。このうち、生産効率や製造コスト等の観点では、前者のラミネータを用いることが望ましく、気泡の混入等を防止するという観点では、後者のラミネータを用いることが望ましい。図４（Ｂ）の段階では、銅箔１１の表面が平坦になっているため、前者のラミネータを用いることが好ましい。
Next, as shown in FIG. 4B, a first resist
次に、上述したバンプ４の１段目のバンプ部分４１の形状および寸法に適合するフォトマスクを用いて第１のレジスト層１２を露光した後、現像によって第１のレジスト層１２の不要部分を除去することにより、図４（Ｃ）に示すように、バンプ４の１段目のバンプ部分４１の形状および寸法に対応する第１のレジストパターン１３を銅箔１１上に形成する。第１のレジストパターン１３は、後述する第１のエッチング工程でのエッチングに用いるマスクであるため、耐エッチング性を有している。
Next, after exposing the 1st resist
図７は絶縁基板２上に第１のレジストパターン１３を形成した段階の絶縁基板２の状態
を示す平面図である。図示のように、第１のレジストパターン１３は、上記図１に示すバンプ４の形成予定位置に、１段目のバンプ部分４１の形状、寸法等にあわせて形成されている。
FIG. 7 is a plan view showing the state of the insulating
（２−１−２．第１のエッチング工程）
次に、図４（Ｄ）に示すように、第１のレジストパターン１３をマスクに用いて、銅箔１１をエッチングする。ただし、この段階では、絶縁基板２の厚み方向において、銅箔１１の一部を残すようにエッチングする「ハーフエッチング」を適用する。ハーフエッチングを適用すると、第１のレジストパターン１３で覆われた部分はエッチングされず、第１のレジストパターン１３で覆われていない部分（露出部分）がエッチングされる。ただし、エッチングによる深さ寸法は、１段目のバンプ部分４１の高さ寸法Ｈ１にあわせて設定（調整）する。ハーフエッチングした後の銅箔１１の表面状態は、第１のレジストパターン１３で覆われた部分だけが突出した状態となる。そして、この突出部分がバンプ４の１段目のバンプ部分４１となる。
(2-1-2. First Etching Step)
Next, as shown in FIG. 4D, the
次に、図４（Ｅ）に示すように、上記の第１のレジストパターン１３を絶縁基板２から除去する。第１のレジストパターン１３の除去は、たとえば、レジスト剥離剤を用いて行う。これにより、銅箔１１の表面に、あらかじめ決められたバンプ４の個数分だけ１段目のバンプ部分４１が突状に形成された状態となる。
Next, as shown in FIG. 4E, the first resist
ここで、第１のエッチング工程における銅箔１１のエッチング方法について詳しく説明する。第１のエッチング工程においては、以下に記述する方法により、銅箔１１をハーフエッチングする。
まず、銅箔１１のエッチングは、エッチング液を用いたウェットエッチングで行う。その際、好ましくは、エッチング阻害剤（インヒビタ）を添加したエッチング液を用いて、等方的なエッチングを抑制しつつ銅箔１１をエッチングするとよい。具体的には、たとえばスプレイ方式等を採用して、絶縁基板２上の銅箔１１に対し、エッチング阻害剤を添加したエッチング液を噴射することにより、銅箔１１をハーフエッチングするとよい。エッチング液としては、たとえば、塩化第二鉄（ＦｅＣｌ３）溶液、塩化第二銅（ＣｕＣｌ２）溶液等を用いることができる。また、エッチング阻害剤としては、たとえば、アミン類、エーテル類、グリコール類、アゾール類等の化合物等を用いることができる。
Here, the etching method of the
First, the
このようなエッチング阻害剤を添加したエッチング液をスプレイ等により銅箔１１に垂直に噴射すると、第１のレジストパターン１３で覆われていない銅箔１１の表面には、エッチング液が直接吹き付けられる。また、エッチング液は銅箔１１に向けて垂直に噴射されるため、銅箔１１の表面にはエッチング液の噴射圧力が加わる。これに対して、第１のレジストパターン１３で覆われた銅箔１１の部分は、エッチング液の噴射に対して第１のレジストパターン１３により遮蔽（保護）される。このため、第１のレジストパターン１３で覆われた銅箔１１の部分には、エッチング液が直接吹き付けられることがない。
When an etching solution to which such an etching inhibitor is added is sprayed vertically onto the
そうした場合、第１のレジストパターン１３で覆われていない銅箔１１の表面には、エッチング液が打力を伴って吹き付けられる。このため、エッチング阻害剤を添加したエッチング液を用いた場合でも、第１のレジストパターン１３で覆われていない銅箔１１の表面は、垂直にエッチングが進行していく。これに対して、第１のレジストパターン１３で覆われた銅箔１１の部分には、エッチング液の噴射圧力（打力）がほとんど作用しない。また、エッチング液にはエッチング阻害剤が添加されているため、上述した垂直方向へのエッチングの進行と並行してバンプ４の側壁に難溶性化合物が生成される。この難溶性化合物の生成により、バンプ４の側壁にエッチング保護膜が形成される。このため、第１のレジストパターン１３で覆われた銅箔１１の部分には、水平方向のエッチング（サイドエッチング）がほとんど進行しない。したがって、第１のレジストパターン１３で覆われた
銅箔１１の部分は、第１のレジストパターン１３の形状、寸法等を忠実に再現するかたちで１段目のバンプ部分４１として残る。このため、エッチング後に得られる１段目のバンプ部分４１は、その上部から下部に向かって一様な寸法Ｌｂ１に形成される。
In such a case, the etching solution is sprayed with a striking force on the surface of the
（２−１−３．第２のレジストパターン形成工程）
次に、図５（Ａ）に示すように、絶縁基板２上に銅箔１１および１段目のバンプ部分４１を覆う状態で第２のレジスト層１６を形成する。第２のレジスト層１６の形成は、たとえば上記同様に、銅箔１１を覆うように絶縁基板２の片面にドライフィルムレジストをラミネートすることにより行う。この段階では銅箔１１の表面が１段目のバンプ部分４１の存在によって凹凸状になっている。このため、第１のレジストパターン形成工程で使用するドライフィルムレジストよりも厚いドライフィルムレジストを用いることが望ましい。たとえば、第１のレジストパターン形成工程で使用するドライフィルムレジストの厚さが１５μｍであるとすると、第２のレジストパターン形成工程では、それよりも厚い２５〜３０μｍのドライフィルムレジストを用いることが望ましい。ただし、第２のレジストパターン形成工程で使用するドライフィルムレジストの厚みは、後述する第２のエッチング工程で使用するエッチング液の組成や所望するエッチング量等に応じて、適宜変更が可能である。また、使用するラミネータに関しては、上述した２つのタイプのラミネータのうち、気泡の混入等を抑制するのに有効な減圧雰囲気でラミネートするタイプを用いることが好ましい。
(2-1-3. Second resist pattern forming step)
Next, as shown in FIG. 5A, the second resist
次に、バンプ４の２段目のバンプ部分４２の形状および寸法に適合するフォトマスクを用いて第２のレジスト層１６を露光した後、現像によって第２のレジスト層１６の不要部分を除去することにより、図５（Ｂ）に示すように、銅箔１１上でかつ１段目のバンプ部分４１と重なる位置に、２段目のバンプ部分４２の形状および寸法に対応する第２のレジストパターン１７を形成する。１段目のバンプ部分４１と第２のレジストパターン１７の位置合わせに関しては、たとえば、絶縁基板２上にアライメントマークを設け、このアライメントマークを用いて行えばよい。具体的には、アライメントマークの位置を画像処理等により認識し、この認識結果を基に、絶縁基板２に対してフォトマスクを位置決めすればよい。第２のレジストパターン１７は、後述する第２のエッチング工程でのエッチングに用いるマスクであるため、耐エッチング性を有している。
Next, the second resist
図８は絶縁基板２上に第２のレジストパターン１７を形成した段階の絶縁基板２の状態を示す平面図である。図示のように、第２のレジストパターン１７は、上記図１に示すバンプ４の形成予定位置に、２段目のバンプ部分４２の形状、寸法等にあわせて形成されている。また、第２のレジストパターン１７は、銅箔１１の表面に形成された１段目のバンプ部分４１の全面を覆う状態に形成されている。
FIG. 8 is a plan view showing a state of the insulating
（２−１−４．第２のエッチング工程）
次に、図５（Ｃ）に示すように、第２のレジストパターン１７をマスクに用いて、銅箔１１をエッチングする。この段階でも、上述した「ハーフエッチング」を適用して、銅箔１１の一部を残すようにする。また、エッチングによる深さ寸法は、２段目のバンプ部分４２の高さ寸法Ｈ２にあわせて設定する。これにより、１段目のバンプ部分４１の下に、２段目のバンプ部分４２が形成される。このとき、１段目のバンプ部分４１の全面を覆うように第２のレジストパターン１７を形成しておくと、銅箔１１をエッチングした際に、１段目のバンプ部分４１の底部が、全周にわたって２段目のバンプ部分４２の上面４２ａに接した構造が得られる。
(2-1-4. Second etching step)
Next, as shown in FIG. 5C, the
第２のエッチング工程は、上記第１のエッチング工程と同様に、好ましくは、絶縁基板２上の銅箔１１に対して、エッチング阻害剤を添加したエッチング液を垂直に噴射することにより、銅箔１１をハーフエッチングすることで行うとよい。これにより、エッチング
後に得られる２段目のバンプ部分４２は、その上部から下部に向かって一様な寸法Ｌｂ２に形成される。
As in the first etching step, the second etching step is preferably performed by spraying an etching solution added with an etching inhibitor vertically onto the
次に、図５（Ｄ）に示すように、上記の第２のレジストパターン１７を絶縁基板２から除去する。第２のレジストパターン１７の除去は、たとえば、レジスト剥離剤を用いて行う。これにより、絶縁基板２上に、１段目のバンプ部分４１と２段目のバンプ部分４２からなる多段構造のバンプ４が形成された状態となる。
以降の説明では、多段構造のバンプ４との対比のために、多段構造（段付き構造）ではないバンプの構造を「非多段構造」と記述する。
Next, as shown in FIG. 5D, the second resist
In the following description, a bump structure that is not a multistage structure (stepped structure) is described as a “non-multistage structure” for comparison with the
ここで、１段目のバンプ部分４１の上面４１ａが、２段目のバンプ部分４２の上面４２ａよりも高い平坦性をもって形成される理由について記述する。
まず、絶縁基板２にラミネートされた銅箔１１の表面を部分的にエッチングすると、実際にエッチングされた凹部の底面は、エッチングの影響により、もとの銅箔１１の表面よりも平坦性が低くなる。また、１段目のバンプ部分４１の上面４１ａは、銅箔１１の表面の一部によって形成されるのに対して、２段目のバンプ部分４２の上面４２ａは、銅箔１１のエッチングによって形成される。このため、１段目のバンプ部分４１の上面４１ａは、２段目のバンプ部分４２の上面４２ａよりも高い平坦性を有するものとなる。ただし、上記のエッチング阻害剤を添加したエッチング液を用いて銅箔１１をハーフエッチングした場合は、エッチング阻害剤を添加しない通常のエッチング液を用いた場合に比べると、エッチングされた面の平坦性が高くなるという利点がある。
Here, the reason why the
First, when the surface of the
（２−２．配線形成工程）
配線形成工程は、上記バンプ形成工程によって形成されたバンプ４を残すように銅箔１１をエッチングして配線３を形成する工程である。以下、詳しく説明する。
(2-2. Wiring formation process)
The wiring forming step is a step of forming the
（２−２−１．第３のレジストパターン形成工程）
次に、図６（Ａ）に示すように、絶縁基板２上に銅箔１１およびバンプ４を覆う状態で第３のレジスト層１８を形成する。第３のレジスト層１８の形成は、たとえば上記同様に、銅箔１１を覆うように絶縁基板２の片面にドライフィルムレジストをラミネートすることにより行う。この段階では銅箔１１の表面がバンプ４の存在によって凹凸状になっている。このため、第１のレジストパターン形成工程で使用するドライフィルムレジストよりも厚いドライフィルムレジストを用いることが望ましい。たとえば、第１のレジストパターン形成工程で使用するドライフィルムレジストの厚さが１５μｍであるとすると、第３のレジストパターン形成工程では、それよりも厚い２０〜３０μｍのドライフィルムレジストを用いることが望ましい。ただし、第３のレジストパターン形成工程で使用するドライフィルムレジストの厚みは、後述する第３のエッチング工程で使用するエッチング液の組成や所望するエッチング量等に応じて、適宜変更が可能である。また、使用するラミネータに関しては、上述した２つのタイプのラミネータのうち、気泡の混入等を抑制するのに有効な減圧雰囲気でラミネートするタイプを用いることが好ましい。
(2-2-1. Third resist pattern forming step)
Next, as shown in FIG. 6A, a third resist
次に、上述した配線３のパターンの形状および寸法に適合するフォトマスクを用いて第３のレジスト層１８を露光した後、現像によって第３のレジスト層１８の不要部分を除去することにより、図６（Ｂ）に示すように、銅箔１１上でかつバンプ４と重なる位置に、配線３の形状および寸法に対応する第３のレジストパターン１９を形成する。バンプ４と第３のレジストパターン１９の位置合わせに関しては、上記同様にアライメントマーク等を用いて行えばよい。第３のレジストパターン１９は、後述する第３のエッチング工程でのエッチングに用いるマスクであるため、耐エッチング性を有している。
Next, after the third resist
図９は絶縁基板２上に第３のレジストパターン１９を形成した段階の絶縁基板２の状態
を示す平面図である。図示のように、第３のレジストパターン１９は、上記図１に示す配線３の形成予定位置に、配線３の形状、寸法等にあわせて形成されている。また、第３のレジストパターン１９は、銅箔１１の表面に形成されたバンプ４（１段目のバンプ部分４１および２段目のバンプ部分４２）の全面を覆う状態に形成されている。
FIG. 9 is a plan view showing the state of the insulating
（２−２−２．第３のエッチング工程）
次に、図６（Ｃ）に示すように、第３のレジストパターン１９をマスクに用いて、銅箔１１をエッチングする。この段階では、絶縁基板２の厚み方向において、第３のレジストパターン１９で覆われていない銅箔１１の部分を残さずにエッチングする「フルエッチング」を適用する。つまり、第３のレジストパターン１９で覆った部分を除いて、上記の第２のエッチング工程のハーフエッチング後に残った銅箔１１をフルエッチングによって完全に除去する。また、上記図３に示すように、配線３の幅寸法Ｗが２段目のバンプ部分４２の寸法Ｌｂ２以上となるように、銅箔１１をフルエッチングする。このとき、バンプ４の全面を覆うように第３のレジストパターン１９を形成しておくと、銅箔１１をエッチングした際に、２段目のバンプ部分４２（バンプ４）の底部が、全周にわたって配線３の上面３ａに接した構造が得られる。
(2-2-2. Third etching step)
Next, as shown in FIG. 6C, the
上記第３のエッチング工程においては、エッチング阻害剤を添加しないエッチング液を用いた通常のウェットエッチングを適用してもよい。ただし、配線３の寸法や形状などを高精度に維持したい場合などは、必要に応じて、上記第１のエッチング工程や第２のエッチング工程と同様に、絶縁基板２上の銅箔１１に対して、エッチング阻害剤を添加したエッチング液を垂直に噴射する方法を採用することが望ましい。
In the third etching step, normal wet etching using an etchant to which no etching inhibitor is added may be applied. However, if it is desired to maintain the dimensions and shape of the
次に、図６（Ｄ）に示すように、上記の第３のレジストパターン１９を絶縁基板２から除去する。第３のレジストパターン１９の除去は、たとえば、レジスト剥離剤を用いて行う。これにより、絶縁基板２上に配線３が形成されるとともに、この配線３上に多段構造のバンプ４が形成された状態となる。
Next, as shown in FIG. 6D, the third resist
（２−３．後工程）
その後、図示はしないが、配線３およびバンプ４の表面に保護用のメッキ層を形成する。このメッキ層の形成は、たとえば、金メッキによって行う。
次に、バンプ４の部分を除いて配線３の主要部を覆うように、絶縁基板２上に樹脂の保護膜を形成する。この保護膜の形成は、必要に応じて行えばよい。
次に、絶縁基板２をパンチング等によって個片化する。ただし、個片に分離する前の、長尺のフィルム形状の配線基板１を製品として流通させる場合は、個片化の工程を行う必要はない。
以上の製造工程により、本発明の実施の形態に係る配線基板１が得られる。
(2-3. Post process)
Thereafter, although not shown, a protective plating layer is formed on the surfaces of the
Next, a resin protective film is formed on the insulating
Next, the insulating
The
＜３．実施の形態に係る効果＞
本実施の形態においては、絶縁基板２の配線３上に形成されるバンプ４を多段構造としているため、非多段構造のバンプに比べて、配線基板の製造中や製造後にバンプが倒れにくくなる。また、配線上に同じ高さのバンプを多段構造と非多段構造で形成する場合、各構造のバンプの頂部の寸法が同一であるという条件下では、多段構造のバンプのほうが非多段構造のバンプよりも格段に強度が高くなる。このような作用が得られる主な理由は、上述した多段構造のバンプ４の場合は、１段目のバンプ部分４１が、それよりも寸法が大きい２段目のバンプ部分４２によって下から支えられるためである。
以上のことから、多段構造のバンプを採用した場合は、配線基板の製造中や製造後におけるバンプの倒れを抑制し、かつバンプの強度を保持したうえで、バンプの高さを高くすることができる。
<3. Effect of Embodiment>
In the present embodiment, since the
From the above, when a bump with a multi-stage structure is adopted, the bump height can be increased while suppressing the collapse of the bump during and after the production of the wiring board and maintaining the strength of the bump. it can.
また、バンプのアスペクト比が１．２以上、さらには１．５以上と高くなると、非多段構造のバンプでは、製造工程（エッチング工程等）の途中でバンプの倒れが非常に起こりやすくなる。このため、アスペクト比が１．２以上、さらに好ましくは１．５以上のバンプを形成する場合に、多段構造のバンプ４を採用することが特に有効な手段となる。
Further, if the bump aspect ratio is as high as 1.2 or more, and further 1.5 or more, the bump collapses very easily during the manufacturing process (etching process or the like) in the bump having a non-multistage structure. For this reason, when forming bumps having an aspect ratio of 1.2 or more, more preferably 1.5 or more, it is particularly effective to employ
また、上記の製造工程で記述したように、絶縁基板２上の銅箔１１を順にエッチングすることにより、多段構造のバンプ４と配線３を形成すれば、結晶が不連続となる境界（結晶粒界）が存在しない状態で、それらを一体的に形成することができる。これにより、１段目のバンプ部分４１と２段目のバンプ部分４２の境界部分や、２段目のバンプ部分４２と配線３の境界部分で、それぞれ剥がれ等が生じにくくなる。したがって、メッキ処理によってバンプを形成する場合に比べて、バンプの倒れを抑制する効果や、バンプの強度を高める効果が、より大きなものとなる。また、配線３およびバンプ４の電気的特性（電気抵抗値等）も安定したものとなる。
Further, as described in the above manufacturing process, if the
また、本形態の配線基板１の製造方法においては、絶縁基板２に形成された銅箔１１をエッチングすることにより、多段構造のバンプ４を形成している。この方法によれば、エッチングの速度がメッキの成長速度よりも速いことから、メッキ処理によって多段構造のバンプを形成する場合に比べて、バンプ形成に要する時間が短くなる。このため、メッキ処理よりも高い生産性を実現することができる。また、配線３上に形成されるバンプ４の高さは、ハーフエッチングのエッチング量で決まるため、メッキ処理によるバンプ形成に比べて、バンプ４の高さバラツキが小さくなる。その理由は、メッキ処理は、配線のパターン配置（主に粗密さ）などの影響で電流密度分布が変化し、均一高さのバンプを得ることが難しいからである。
以上のことから、メッキ処理によるバンプ形成に比べて、バンプ４の高さバラツキを低減し、かつ生産性を向上させることができる。
Moreover, in the manufacturing method of the
From the above, the height variation of the
さらに、本形態の配線基板１の製造方法によれば、上記の効果に加えて、以下のような効果が得られる。
すなわち、第１のエッチング工程においては、エッチング阻害剤を添加したエッチング液を銅箔１１に垂直に噴射して銅箔１１をハーフエッチングすることにより、１段目のバンプ部分４１を形成している。また、第２のエッチング工程においても、エッチング阻害剤を添加したエッチング液を銅箔１１に垂直に噴射して銅箔１１をハーフエッチングすることにより、２段目のバンプ部分４２を形成している。
このため、下記の（１）、（２）のメリットがある。
（１）第１のレジストパターン１３の直下では、等方的なエッチングを抑制しつつ銅箔１１をエッチングするため、エッチング後に得られる１段目のバンプ部分４１の側壁が垂直になる。また、第１のレジストパターン１３の形状、寸法等が、１段目のバンプ部分４１の形状、寸法等として忠実に再現される。
同様に、第２のレジストパターン１７の直下では、等方的なエッチングを抑制しつつ銅箔１１をエッチングするため、エッチング後に得られる２段目のバンプ部分４２の側壁が垂直になる。また、第２のレジストパターン１７の形状、寸法等が、２段目のバンプ部分４２の形状、寸法等として忠実に再現される。
このため、配線３上に微細なバンプ４を精度良く形成することができる。また、エッチング阻害剤を添加しないエッチング液を用いた通常のウェットエッチングでは、バンプ４の側壁がサイドエッチングによって外開きのテーパー形状となる。このため、サイドエッチングによるテーパー形状を見込んで、バンプ４の土台部分となる配線３の線幅をあらかじめ太く設定しておく必要がある。これに対して、本形態の製造方法を採用した場合は、１段目のバンプ部分４１と２段目のバンプ部分４２が、それぞれ一様な寸法Ｌｂ１，Ｌｂ２で垂直に形成されるため、バンプ４の土台部分となる配線３の線幅Ｗを相対的に狭く設定することができる。このため、配線３の幅方向Ｘで隣り合うバンプ４間のピッチを狭く
することが可能となる。したがって、バンプ４の微細化と狭ピッチ化を同時に図ることができる。
（２）第１のエッチング工程において、第１のレジストパターン１３をマスクに用いて銅箔１１をハーフエッチングしたときに、銅箔１１の表面がバンプ４の頂部（１段目のバンプ部分４１の上面４１ａ）を形成することになる。このため、バンプ４の頂部を平坦に形成することができる。
Furthermore, according to the manufacturing method of the
That is, in the first etching step, the first-
For this reason, there are the following merits (1) and (2).
(1) Immediately below the first resist
Similarly, since the
For this reason, the
(2) In the first etching step, when the
このようなメリットは、たとえば、本形態の製造方法によって製造される配線基板１を検査用プローブ基板として用いる場合に特に有効である。
検査用プローブ基板は、たとえば、ウエハ上にマトリクス状の配列で形成された各々の半導体素子の電気的特性を検査する場合に用いられるものである。個々の半導体素子には複数の電極パッドが形成されている。このため、半導体素子の電気的特性を検査する場合は、半導体素子の電極パッドに検査用プローブ基板のバンプを接触させる必要がある。その際、検査用プローブ基板のバンプの高さにバラツキがあると、半導体素子に形成された複数の電極パッドに対して、検査用プローブ基板に形成された複数のバンプを同時に接触させることができなくなる。また、バンプの頂部の寸法が大きくなると、半導体素子と検査用プローブ基板との相対的な位置ズレにより、本来接続すべき電極パッド以外の電極パッドにバンプが接触してしまう可能性が高くなる。
Such a merit is particularly effective when, for example, the
The inspection probe substrate is used when, for example, inspecting the electrical characteristics of each semiconductor element formed in a matrix arrangement on a wafer. Each semiconductor element has a plurality of electrode pads. For this reason, when inspecting the electrical characteristics of the semiconductor element, it is necessary to bring the bumps of the inspection probe substrate into contact with the electrode pads of the semiconductor element. At this time, if there are variations in the bump height of the inspection probe substrate, the plurality of bumps formed on the inspection probe substrate can be simultaneously brought into contact with the plurality of electrode pads formed on the semiconductor element. Disappear. Further, when the size of the top of the bump is increased, there is a high possibility that the bump comes into contact with an electrode pad other than the electrode pad to be originally connected due to a relative positional shift between the semiconductor element and the inspection probe substrate.
これに対して、本形態の製造方法を適用すると、バンプ４の高さバラツキが小さくなるため、半導体素子に形成された複数の電極パッドに対して、検査用プローブ基板（配線基板１）に形成された複数のバンプ４を同時に接触させることができる。しかも、バンプ４の頂部は平坦に形成されているため、電極パッドとバンプ４の接触状態が安定したものとなる。また、配線３上に微細なバンプ４を精度良く形成することができるため、半導体素子と検査用プローブ基板との相対的な位置ズレがあっても、本来接続すべき電極パッドからバンプ４の位置が外れにくくなる。特に、電極パッドに直接接触するバンプ４の頂部を１段目のバンプ部分４１によって非常に小さく形成することができるため、上記相対的な位置ズレとして許容可能なマージンを、より大きく確保することが可能となる。また、バンプ４が機械的強度に優れたものとなるため、ウエハ上の各々の半導体素子に対して、検査用プローブ基板のバンプ４を繰り返し接触させる場合でも、バンプ４が配線３との境界部から剥がれたりバンプ４自身が倒れたりするおそれがない。さらに、バンプ４の微細化と狭ピッチ化を同時に図ることができるため、半導体素子の小型化等に伴う電極パッドの微細化、狭ピッチ化に柔軟に対応することが可能となる。
On the other hand, when the manufacturing method of this embodiment is applied, the height variation of the
また、本形態の配線基板１の製造方法においては、第２のレジストパターン形成工程において、１段目のバンプ部分４１の全面を覆う状態で第２のレジストパターン１７を形成している。このため、その後に行われる第２のエッチング工程においては、１段目のバンプ部分４１の全面を第２のレジストパターン１７で保護しながら、銅箔１１をハーフエッチングして２段目のバンプ部分４２を形成することができる。
これにより、１段目のバンプ部分４１の寸法、形状等が、第２のエッチング工程におけるハーフエッチングによって崩れることがない。したがって、第１のエッチング工程で得られる１段目のバンプ部分４１の寸法、形状等を、第２のエッチング工程でも、そのまま高精度に維持することができる。
In the method for manufacturing the
Thereby, the dimension, shape, etc. of the
同様に、第３のレジストパターン形成工程においては、１段目のバンプ部分４１および２段目のバンプ部分４２の全面を覆う状態で第３のレジストパターン１９を形成している。このため、その後に行われる第３のエッチング工程においては、１段目のバンプ部分４１および２段目のバンプ部分４２の全面を第３のレジストパターン１９で保護しながら、銅箔１１をフルエッチングして配線３を形成することができる。
これにより、１段目のバンプ部分４１と２段目のバンプ部分４２の寸法、形状等が、第
３のエッチング工程におけるフルエッチングによって崩れることがない。したがって、第１のエッチング工程で得られる１段目のバンプ部分４１、および、第２のエッチング工程で得られる２段目のバンプ部分４２の各寸法、形状等を、第３のエッチング工程でも、そのまま高精度に維持することができる。
Similarly, in the third resist pattern forming step, the third resist
Thereby, the dimension, shape, etc. of the
また、本実施の形態により、バンプ４の高アスペクト化を実現することができる。バンプ４のアスペクト比が高くなると、たとえば、上述した検査用プローブ基板として配線基板１を用いる場合に、異物の影響を受けにくくなる。その理由は、次のとおりである。まず、バンプ４のアスペクト比が高くなると、平面的にみて同じ寸法のバンプ４であっても、バンプ４の高さ（突出寸法）が高くなる。このため、仮に半導体素子上に異物があっても、この異物の寸法に比べてバンプ４の突出寸法が大きければ、異物を跨ぐようにして半導体素子の電極パッドにバンプ４を接触させることができる。このため、異物の影響を受けにくくなる。したがって、検査用プローブ基板として用いる場合に好適なものとなる。
Further, according to the present embodiment, it is possible to realize a high aspect of the
＜４．変形例等＞
本発明の技術的範囲は上述した実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
<4. Modified example>
The technical scope of the present invention is not limited to the above-described embodiments, and includes various modifications and improvements as long as the specific effects obtained by the constituent elements of the invention and combinations thereof can be derived.
たとえば、配線３上に形成されるバンプ４の位置は、配線３の途中ではなく、配線３の端部またはその近傍であってもよい。その場合、最下段のバンプ部分の少なくとも一側面が、配線３の長さ方向Ｙの端面と面一な状態で形成されてもよい。また、バンプ４の寸法に関して、配線３の幅方向Ｘにおける最下段のバンプ部分の寸法（図３の寸法Ｌｂ２）は、配線３の幅寸法Ｗと同じ寸法に設定してもよい。
For example, the position of the
また、バンプ４の各段のバンプ部分の高さ寸法（図３に示すＨ１、Ｈ２）は、すべて同じ寸法に設定するだけでなく、相互に異なる寸法に設定してもよい。その場合の好ましい形態の一つとして、最上段のバンプ部分の高さ寸法を、それよりも下段のバンプ部分の高さ寸法よりも小さく設定した形態が考えられる。かかる形態を採用した場合は、最上段のバンプ部分の高さ寸法を小さく抑えたうえで、バンプ全体の高さ寸法を大きく確保することができる。このため、特に検査用プローブ基板として使用する場合に、半導体素子の電極パッドに直接、接触するバンプ部分の高さ寸法を小さく抑えることができる。このため、半導体素子の電極パッドにバンプを繰り返し接触させる場合に、接触時の衝撃等によってバンプの頂部が損傷しにくくなる。したがって、耐久性に優れた検査用プローブ基板を実現することができる。また、最上段のバンプ部分の高さ寸法が小さくなれば、１段目のバンプ部分４１の寸法Ｌｂ１を小さくしても、その部分の強度を維持することができる。そうした場合、検査用プローブ基板の用途では、１段目のバンプ部分４１の寸法Ｌｂ１をより小さくできることから、ウエハ上の半導体素子と検査用プローブ基板の相対的な位置ズレの許容マージンを広く確保することが可能となる。
Moreover, the height dimensions (H1 and H2 shown in FIG. 3) of the bump portions at each stage of the
また、配線３上に形成するバンプ４の形状は、円形に限らず、多角形（好ましくは矩形）、楕円形等であってもよい。また、各段のバンプ部分の平面視形状を異なるものとしてもよい。その場合の好ましい形態の一つとして、最上段のバンプ部分は円形または楕円に形成し、それよりも下段のバンプ部分は矩形に形成した形態が考えられる。かかる形態を採用した場合は、検査用プローブ基板として使用する場合に、半導体素子の電極パッドに接触する最上段のバンプ部分の外周形状が丸みを帯びた形状になるため、微小な欠け等の発生を抑制するという効果が得られる。
Further, the shape of the
また、各段のバンプ部分は同心状に形成する場合にも、バンプ４の頂部から底部に向かって各段のバンプ部分の中心位置がＸ方向またはＹ方向にずれた構造（偏心構造）であっ
てもよい。
Further, even when the bump portions at each step are formed concentrically, the center position of the bump portion at each step is shifted in the X direction or the Y direction from the top to the bottom of the bump 4 (eccentric structure). May be.
また、多段構造のバンプ４は、図２（Ａ），（Ｂ）に示すように、ｘ１−ｘ１断面およびｙ１−ｙ１断面でみたときのバンプ４の断面形状が、共に同じ形状となる構造だけではなく、たとえば、以下のような構造であってもよい。すなわち、バンプ４の断面形状が、図１０（Ａ），（Ｂ）に示すように、ｘ１−ｘ１断面でみたときは多段構造となり、ｙ１−ｙ１断面で見たときは非多段構造となるものであってもよい。またこれと逆に、バンプ４の断面形状が、図１１（Ａ），（Ｂ）に示すように、ｘ１−ｘ１断面でみたときは非多段構造となり、ｙ１−ｙ１断面で見たときは多段構造となるものであってもよい。Ｘ方向またはＹ方向に対して、これと斜めの方向におけるバンプ４の寸法が、バンプ４の頂部から底部に向かって段階的に大きくなる多段構造となっていてもよい。つまり、バンプ４は、その形成部位における配線３の幅方向Ｘおよび長さ方向Ｙのうち、少なくとも一方の方向またはこれと斜めの方向におけるバンプ４の寸法が、バンプ４の頂部から底部に向かって段階的に大きくなる多段構造となっていればよい。ただし、より大きな効果を得るためには、配線３の幅方向Ｘおよび長さ方向Ｙの双方でバンプ４が多段構造となっていることが好ましい。
Further, as shown in FIGS. 2A and 2B, the
また、バンプを多段構造とするにあたっては、上述した２段構造のバンプ４に限らず、たとえば図１２に示すように、３つのバンプ部分４１〜４３からなる３段構造のバンプ４であってもよいし、それ以上の多段構造であってもよい。
In addition, when the bumps have a multi-stage structure, the
また、２段またはそれ以上の多段構造のバンプ４を得る場合は、上述したバンプ形成工程において、銅箔１１上でかつバンプ４の形成予定位置に、バンプ４の形状および寸法に対応するレジストパターンを形成する工程と、そのレジストパターンをマスクに用いて銅箔１１をハーフエッチングする工程とを、複数回繰り返すことにより、多段構造のバンプ４を得るようにすればよい。この場合の繰り返し回数は、所望するバンプの段数によって設定すればよい。すなわち、ｎ段構造（ｎは２以上の整数）のバンプ４を形成する場合は、上記２つの工程の繰り返し回数をｎ回に設定すればよい。また、好ましくは、上記複数回のうちの少なくとも１回のエッチング工程を、エッチング阻害剤を添加したエッチング液を銅箔１１に垂直に噴射して銅箔１１をハーフエッチングすることにより行うようにすればよい。また、各回のレジストパターン形成工程では、多段構造のバンプ４の各段のバンプ部分の形状および寸法に対応するレジストパターンを形成すればよい。
When obtaining bumps 4 having two or more stages, a resist pattern corresponding to the shape and dimensions of
また、第１のレジストパターン形成工程、第２のレジストパターン形成工程および第３のレジストパターン形成工程では、それぞれドライフィルムレジストに代えてフォトレジストを用いてもよく、レジストのタイプについても、ポジ型およびネガ型のいずれを用いてもよい。 Further, in the first resist pattern forming step, the second resist pattern forming step, and the third resist pattern forming step, a photoresist may be used instead of the dry film resist, and the resist type is also a positive type. Either a negative type or a negative type may be used.
また、絶縁基板２の配線３上に多段構造のバンプ４を形成する方法としては、上述したようにエッチング処理によるバンプ形成方法を採用することが好ましいが、これ以外にも、メッキ処理によるバンプ形成方法を採用してもかまわない。すなわち、本発明に係る配線基板は、特定の製造方法によってのみ実現されるものではない。
In addition, as a method for forming the
また、本発明に係る配線基板は、検査用プローブ基板の用途に限らず、たとえば、ＣＯＦ（Chip On Film）構造の半導体装置を製造する場合に、樹脂フィルムを基材とした配線基板１に半導体素子を直接実装する用途で使用してもよい。特に、ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）に代表されるＦＰＤ（Flat Panel Display）用のドライバＩＣ（Integrated Circuit）をＣＯＦ方式で実装する用途で配線基板１を使用する場合は、ドライバＩＣの電極パッドの微細化および狭ピッチ化に柔軟に対応することが可能となる。
The wiring board according to the present invention is not limited to the use of the inspection probe board. For example, when a semiconductor device having a COF (Chip On Film) structure is manufactured, the
また、上記実施の形態においては、配線基板１の製造方法として、銅箔１１が片面に形成された絶縁基板２を用いた場合を例示しているが、銅箔１１が両面に形成された絶縁基板２を用いてもよい。その場合は、上述した第３のレジストパターン形成工程において、絶縁基板２の両面にそれぞれ所望の配線パターンに応じて第３のレジストパターンを形成し、その後、第３のエッチング工程において、絶縁基板２の両面の銅箔１１を同時進行でエッチング（フルエッチング）すればよい。これにより、絶縁基板２の両面に同時に配線形成を行うことができる。
Moreover, in the said embodiment, although the case where the insulating
また、本発明に係る配線基板の製造方法は、絶縁基板２が可撓性を有するか否かにより、フレキシブル配線基板およびリジット配線基板のいずれの製造方法にも適用することが可能である。
In addition, the method for manufacturing a wiring board according to the present invention can be applied to any method for manufacturing a flexible wiring board and a rigid wiring board depending on whether the insulating
１ 配線基板
２ 絶縁基板
３ 配線
４ バンプ
１１ 銅箔
１２ 第１のレジスト層
１３ 第１のレジストパターン
１６ 第２のレジスト層
１７ 第２のレジストパターン
１８ 第３のレジスト層
１９ 第３のレジストパターン
４１ １段目のバンプ部分
４２ ２段目のバンプ部分
DESCRIPTION OF
Claims (7)
前記絶縁基板上に形成された配線と、
前記配線上に形成されたバンプと、を備え、
前記バンプは、当該バンプの頂部から底部に向かって段階的に大きくなる多段構造を有している
ことを特徴とする配線基板。 An insulating substrate;
Wiring formed on the insulating substrate;
A bump formed on the wiring,
The wiring board is characterized in that the bump has a multi-stage structure that gradually increases from the top to the bottom of the bump.
ことを特徴とする請求項１に記載の配線基板。 The bump has a stepped dimension from the top to the bottom of the bump in at least one of the width direction and the length direction of the wiring at the bump formation site or in a direction oblique thereto. The wiring board according to claim 1, wherein the wiring board has a multi-stage structure.
ことを特徴とする請求項２に記載の配線基板。 The ratio of the height dimension of the bump to the dimension of the top of the bump in at least one of the width direction and the length direction of the wiring or in an oblique direction thereof is 1.2 or more. The wiring board according to claim 2.
前記絶縁基板の少なくとも片面に形成された導体層をエッチングして前記バンプを形成するバンプ形成工程と、
前記バンプ形成工程によって形成された前記バンプを残すように前記導体層をエッチングして前記配線を形成する配線形成工程と、
を有し、
前記バンプ形成工程においては、前記バンプの頂部から底部に向かって段階的に大きくなる多段構造となるように、前記バンプを形成する
ことを特徴とする配線基板の製造方法。 As a manufacturing process of a wiring board comprising an insulating substrate, a wiring formed on the insulating substrate, and a bump formed on the wiring,
A bump forming step of forming the bump by etching a conductor layer formed on at least one surface of the insulating substrate;
A wiring forming step of forming the wiring by etching the conductor layer so as to leave the bump formed by the bump forming step;
Have
In the bump forming step, the bump is formed so as to have a multi-stage structure that gradually increases from the top to the bottom of the bump.
ことを特徴とする請求項４に記載の配線基板の製造方法。 In the bump formation step, the size of the bump in at least one of the width direction and the length direction of the wiring at the bump formation site or in an oblique direction from the top to the bottom of the bump. The method for manufacturing a wiring board according to claim 4, wherein the bumps are formed so as to have a multistage structure that increases stepwise.
ことを特徴とする請求項４または５に記載の配線基板の製造方法。 In the bump forming step, a resist pattern forming step of forming a resist pattern corresponding to the shape and size of the bump on the conductor layer and at a position where the bump is to be formed, and using the resist pattern as a mask, The method for manufacturing a wiring board according to claim 4 or 5, wherein the multi-stage bump is obtained by repeating an etching step of half-etching the conductor layer a plurality of times.
ことを特徴とする請求項６に記載の配線基板の製造方法。 7. The bump forming step is characterized in that at least one of the plurality of etching steps is performed by half-etching the conductor layer using an etching solution to which an etching inhibitor is added. The manufacturing method of the wiring board as described in 2 ..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012134566A JP2013258351A (en) | 2012-06-14 | 2012-06-14 | Wiring board and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012134566A JP2013258351A (en) | 2012-06-14 | 2012-06-14 | Wiring board and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013258351A true JP2013258351A (en) | 2013-12-26 |
Family
ID=49954515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012134566A Pending JP2013258351A (en) | 2012-06-14 | 2012-06-14 | Wiring board and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013258351A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111757590A (en) * | 2019-03-28 | 2020-10-09 | 奥特斯奥地利科技与***技术有限公司 | Component carrier with embedded rail projecting up to different heights |
| CN115580994A (en) * | 2022-11-18 | 2023-01-06 | 惠州市金百泽电路科技有限公司 | Control method for improving etching precision of bonding IC |
-
2012
- 2012-06-14 JP JP2012134566A patent/JP2013258351A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111757590A (en) * | 2019-03-28 | 2020-10-09 | 奥特斯奥地利科技与***技术有限公司 | Component carrier with embedded rail projecting up to different heights |
| CN115580994A (en) * | 2022-11-18 | 2023-01-06 | 惠州市金百泽电路科技有限公司 | Control method for improving etching precision of bonding IC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140239490A1 (en) | Packaging substrate and fabrication method thereof | |
| US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP4703680B2 (en) | Method for manufacturing embedded printed circuit board | |
| US9338900B2 (en) | Interposer substrate and method of fabricating the same | |
| US10573614B2 (en) | Process for fabricating a circuit substrate | |
| KR20150003092A (en) | Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof | |
| US8058566B2 (en) | Packaging substrate structure and manufacturing method thereof | |
| TWI642145B (en) | Semiconductor package substrate and manufacturing method thereof | |
| JP2016514909A (en) | Low cost interposer with oxide layer | |
| JP2008147498A (en) | Multilayer wiring board, and semiconductor device package | |
| US20110132651A1 (en) | Circuit board and method of manufacturing the same | |
| JP2013258351A (en) | Wiring board and manufacturing method of the same | |
| JP2007299842A (en) | Method for manufacturing multilayer wiring board, semiconductor package, and long-length wiring board | |
| CN103098565B (en) | Substrate having built-in components | |
| JP2010225973A (en) | Manufacturing method of multilayer circuit board | |
| KR101039774B1 (en) | Method of fabricating a metal bump for printed circuit board | |
| JP5176643B2 (en) | Multilayer circuit board manufacturing method | |
| JP4993068B2 (en) | Insulating film formation method | |
| JP2014011403A (en) | Method of manufacturing wiring board | |
| JP2014011402A (en) | Method of manufacturing wiring board | |
| JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
| JP2013258352A (en) | Manufacturing method of wiring board and wiring board | |
| JP2013258187A (en) | Manufacturing method of wiring board and wiring board | |
| JP2014011401A (en) | Wiring substrate and manufacturing method of wiring substrate |