JP2013258228A

JP2013258228A - 半導体装置の製造方法

Info

Publication number: JP2013258228A
Application number: JP2012132705A
Authority: JP
Inventors: Toshiyuki Maenosono; 敏行前之園
Original assignee: PS4 Luxco SARL
Current assignee: PS4 Luxco SARL
Priority date: 2012-06-12
Filing date: 2012-06-12
Publication date: 2013-12-26

Abstract

【課題】支持体に対するシリコン基板の貼り付けを、シリコン基板の外周研削無しで実現できるようにする。
【解決手段】本発明に係る半導体装置の製造方法は、一面側にデバイス層を持つ半導体基板を用意する工程と、支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含む。特に、前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。

図６〜図８は半導体装置の三次元実装パッケージ技術であるシリコン貫通電極（TSV : Through Si1icon Via）形成における薄シリコンウェハーの搬送状態を示している。

まず、図６は、チップダイシング前のシリコン基板１ａの搬送状態の断面図を示している。シリコン基板１ａは、裏面研削後のチッピングを防止するために外周研削することで、基板径が３００ｍｍから２９８．５ｍｍに小さくなる。シリコン基板１ａはまた、５０μｍの厚さまで裏面研削されている。シリコン基板１ａの表面には半導体素子の形成されているデバイス層２が存在する。シリコン基板１ａの裏面には、裏面からのＣｕ汚染を防止するためのシリコン窒化膜３が形成されている。

裏面シリコン窒化膜３、シリコン基板１ａを貫通するTSVトレンチ７が設けられ、この内部を埋設するように裏面バンプ８が形成されている。

シリコン基板１ａのデバイス層２の存在する表面には外周保護用の接着剤６が５０μｍの厚さで塗布され、密着、脱離用介在層５を介して、ガラス等で形成された支持体４に貼付されている。

上記の例では、シリコン基板１ａが外周研削されているため、表面のデバイス層２の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤５が盛り上がっており、シリコン基板面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。

さらに、シリコン基板端から接着剤が露出しているため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下する原因にもなっている。

次に、図７〜図８を用いて、図６に示した半導体装置の製造方法について説明する。

まず、図７に示すように、厚さ７７５μｍ、基板直径を３００ｍｍから２９８．５ｍｍに外周研削したシリコン基板１のデバイス層２が存在する表面に、ガラス等で形成された厚さ６７５μｍ、直径３００ｍｍの支持体４を、密着、脱離介在層５を介して、厚さ５０μｍの接着剤６で貼り付ける。

次に、図８に示すように、シリコン基板１の裏面を５０μｍの厚さまで研磨してシリコン基板１ａとする。その後、薄くなったシリコン基板１ａの裏面にＣｕ汚染防止用の裏面シリコン窒化膜３を形成する。

次に、図６で説明したように、裏面シリコン窒化膜３、シリコン基板１ａを貫通するTSVトレンチ７を、ドライエッチング法を用いて形成する。その後、TSVトレンチ７内部を埋設するように裏面バンプ８を形成する。

特開２００９−１１１０６１号公報

上記の半導体装置では、シリコン基板１が外周研削されているため、表面のデバイス層２の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤６が盛り上がっており、シリコン基板１ａ面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。

そこで、本発明の課題は、支持体に対するシリコン基板の貼り付けを、シリコン基板の外周研削無しで実現できるようにすることにある。

本発明の態様によれば、一面側にデバイス層を持つ半導体基板を用意する工程と、支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、以下の効果が得られる。
（１）シリコン基板に外周研削する必要がないため、シリコン基板表面のデバイス層の面積が減少することが無く、最終的な製品の取れ数が減少しない。
（２）シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もない。
（３）接着剤が露出しないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。

本発明の好ましい実施形態による半導体装置の三次元実装パッケージ技術である、シリコン貫通電極形成における薄シリコンウェハーの搬送状態を示す断面図である。図１に至る前の工程である、支持体の貼り付け工程について説明するための断面図である。図２の工程による支持体貼り付け後の状態を示す断面図である。図３に続くBG工程後の状態を示す断面図である。図４に続く、裏面シリコン窒化膜の形成工程を説明するための断面図である。半導体装置の三次元実装パッケージ技術の一般的な例を、チップダイシング前について説明するための断面図である。図６に至る前の工程である、支持体の貼り付け工程について説明するための断面図である。図７に続く、裏面シリコン窒化膜の形成工程を説明するための断面図である。

以下、図面を参照しながら、本発明の好ましい実施形態について説明する。

図１〜図５は、本発明の第１の実施形態による半導体装置の三次元実装パッケージ技術である、シリコン貫通電極（TSV : Through Si1icon Via）形成における薄シリコンウェハーの搬送状態を示す断面図である。

図１は、チップダイシング前のシリコン基板１ａの搬送状態の断面図を示している。シリコン基板１ａは、基板径３００ｍｍで５０μｍの厚さまで裏面研削されている。シリコン基板１ａの表面には半導体素子が形成されているデバイス層２が存在する。シリコン基板１ａの裏面には、裏面からのＣｕ汚染を防止するためのシリコン窒化膜３が形成されている。

裏面シリコン窒化膜３、シリコン基板１ａを貫通するTSVトレンチ７が設けられ、TSVトレンチ７の内部を埋設するように裏面バンプ８が形成されている。

支持体４は、シリコン基板１ａの直径に加えて、BG（Back Grind：裏面研削）後のシリコン基板１ａの板厚５０μｍ及び接着剤６の塗布膜厚５０μｍを考慮し、事前に貼り付けるシリコン基板１ａのデバイス面２の表面に密着する形状に、あらかじめくぼみ加工しておく（図２）。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。

こうすることで、裏面研削後のシリコン基板１ａは支持体４の中へ埋め込まれるため、外周を研削する必要がなく、裏面研削後のシリコン基板１ａの基板裏面を平坦にすることができ、外周保護のための接着剤が盛り上がってしまうこともない。

以下、図２〜図５を用いて、図１に示した半導体装置の製造方法について説明する。

まず、図２に示すように、ガラス等で形成された直径３００ｍｍ、厚さ６７５μｍの支持体４の、シリコン基板１と接触する部分を、事前にくぼみ加工する。このくぼみ加工は、シリコン基板１の外周のＲ（アール）部、シリコン基板１を裏面研削した後のシリコン基板１ａの板厚５０μｍ及び接着剤６の塗布膜厚５０μｍを考慮し、貼り付けるシリコン基板１ａのデバイス面２の表面に密着する形状になるように行われる。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。なお、密着、脱離介在層５の厚さは無視できる。

具体的には、支持体４の一面に、裏面研削後のシリコン基板１ａの板厚５０μｍ及び接着剤６の塗布膜厚５０μｍを合わせた深さ１００μｍ分のくぼみ平坦部４ａを形成する。

次に、図３に示すように、厚さ７７５μｍ、基板直径３００ｍｍのシリコン基板１のデバイス層２が存在する表面と、くぼみ加工を施された支持体４のくぼみ平坦部４ａを、密着、脱離介在層５を介し、厚さ５０μｍに塗布した接着剤６で貼り付ける。

次に、図４に示すように、シリコン基板１の裏面側を５０μｍの厚さまで研磨する。この時、支持体４にはあらかじめ、深さ１００μｍのくぼみ平坦部４ａが形成されているので、研磨されたシリコン基板１ａの外周、つまり外側の端面部を研磨しなくても、支持体４に対して平坦にすることができる。

次に、図５に示すように、シリコン基板１ａの裏面にＣｕ汚染防止用の裏面シリコン窒化膜３を形成する。

次に、図１に示すように、裏面シリコン窒化膜３、シリコン基板１ａを貫通するTSVトレンチ７を、ドライエッチング法を用いて形成する。

その後、TSVトレンチ７内部を埋設するように裏面バンプ８を形成する。

以上説明したように、第１の実施形態によれば、シリコン基板１に外周研削する必要がないため、シリコン基板表面のデバイス層２の面積が減少することが無く、最終的な製品の取れ数が減少しない。また、シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もなく、接着剤が露出していないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。

以上、本発明を好ましい実施形態について説明したが、本発明は上記実施形態に限定されるものでないことは言うまでも無い。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。

１、１ａシリコン基板
２デバイス層
３裏面シリコン窒化膜
４支持体
４ａくぼみ平坦部
５密着、脱離用介在層
６接着剤
７ TSVトレンチ
８裏面バンプ

Claims

一面側にデバイス層を持つ半導体基板を用意する工程と、
支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、
前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、
前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法。
前記くぼみ加工は、前記反対側の面の研削後の、前記半導体基板の厚さ及び接着剤の厚さ分を考慮した深さとなるように行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記反対側の面の研削工程の後に、
前記半導体基板の前記反対側の面にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜、前記半導体基板を貫通するTSVトレンチを形成する工程と、
前記TSVトレンチ内部を埋設するように裏面バンプを形成する工程と、
を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。