JP2013257465A - 光トランシーバ - Google Patents
光トランシーバ Download PDFInfo
- Publication number
- JP2013257465A JP2013257465A JP2012134068A JP2012134068A JP2013257465A JP 2013257465 A JP2013257465 A JP 2013257465A JP 2012134068 A JP2012134068 A JP 2012134068A JP 2012134068 A JP2012134068 A JP 2012134068A JP 2013257465 A JP2013257465 A JP 2013257465A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cdr
- cpu
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Optical Communication System (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
【課題】複数の部品のうちの一部の部品への電力供給を停止させても、他の部品との通信を良好に行える光トランシーバを提供すること。
【解決手段】CPU3はCDR17とCDR19とに接続され、CPU3は温度センサ7とLDD13とLIA21とI2Cスイッチ回路5を介して接続されている。よって、CPU3からCDR17とCDR19とに対する電源供給を停止させた場合でも、CPU3は温度センサ7とLDD13とLIA21との通信を行うことが可能となる。従って、光トランシーバ1が有する複数の部品のうちの、光トランシーバ1が有する一部の部品への電源供給を停止させても、光トランシーバ1が有する他の部品との通信を良好に行える。
【選択図】図1
【解決手段】CPU3はCDR17とCDR19とに接続され、CPU3は温度センサ7とLDD13とLIA21とI2Cスイッチ回路5を介して接続されている。よって、CPU3からCDR17とCDR19とに対する電源供給を停止させた場合でも、CPU3は温度センサ7とLDD13とLIA21との通信を行うことが可能となる。従って、光トランシーバ1が有する複数の部品のうちの、光トランシーバ1が有する一部の部品への電源供給を停止させても、光トランシーバ1が有する他の部品との通信を良好に行える。
【選択図】図1
Description
本発明は、光トランシーバに関する。
特許文献1には、光信号を送受信する光トランシーバが開示されている。特許文献1の光トランシーバは、光送信器と光受信器とからなる複数の部品を収容するハウジングと、ハウジングに収容された複数の部品に、二種類以上の電圧で電力を供給する電圧レギュレータを含むパワー・コントローラICと、を備えている。特許文献1において、パワー・コントローラICは、内部にシリアル・バスを含んでいる。
特許文献1の光トランシーバにおいて、各部品はシリアルバスで接続されている。各部品がシリアルバスで接続されていて且つローパワーモードへの切り替えが可能な光トランシーバでは、ローパワーモードへの切り替え時に、複数の部品のうちの一部の部品への電力供給を停止させた場合、シリアルバス端子がLow状態になることにより、複数の部品のうちの他の部品とのシリアル通信ができなくなる。シリアル通信ができなくなって且つ複数の部品のうちの一部の部品が故障した場合、どの部品が故障しているかを特定できないという問題が発生する。
本発明の目的は、上記の事情を鑑みてなされたものであり、複数の部品のうちの一部の部品への電力供給を停止させても、他の部品との通信を良好に行える光トランシーバを提供することである。
本発明の光トランシーバは、光信号と電気信号とを相互に変換する光トランシーバであって、前記電気信号を処理する第1の回路要素と、前記電気信号を処理する第2の回路要素と、前記第1の回路要素の動作と前記第2の回路要素の動作とを制御するコントローラと、スイッチ回路と、を備え、前記コントローラは、前記第1の回路要素と接続され、前記コントローラは、シリアルインターフェースにより、前記スイッチ回路と接続され、前記スイッチ回路は、シリアルインターフェースにより、前記第2の回路要素と接続され、前記コントローラは、信号を前記第1の回路要素に出力し、前記コントローラは、前記スイッチ回路を介して信号を前記第2の回路要素に出力する、ことを特徴とする。
このように、本発明に係る光トランシーバによれば、コントローラは第1の回路要素と接続され、コントローラは第2の回路要素とスイッチ回路を介して接続されている。よって、コントローラから第1の回路要素に対する電源供給を停止させた場合でも、コントローラは第2の回路要素と通信を行うことが可能となる。従って、光トランシーバが有する複数の部品のうちの、光トランシーバが有する一部の部品への電源供給を停止させても、光トランシーバが有する他の部品との通信を良好に行える。
本発明に係る光トランシーバにおいて、第2のスイッチ回路を備え、前記第2のスイッチ回路は、前記コントローラと、前記第1の回路要素と、に接続され、前記コントローラは、前記第1の回路要素を停止させるための信号を、前記第2のスイッチ回路に出力し、前記第2のスイッチ回路は、前記第1の回路要素を停止させるための信号を受けた場合、前記コントローラから前記第1の回路要素に対する電源の供給のみを停止する、ことが好ましい。従って、第2のスイッチ回路が第1の回路要素を停止させるための信号を受けた場合に、第1の回路要素への電源供給のみが停止される。よって、電源供給を停止させる構成を簡易な構成によって実現できる。
本発明に係る光トランシーバにおいて、前記第2の回路要素は、少なくとも2つの第1の回路と第2の回路とからなり、前記スイッチ回路は、前記コントローラと前記第1の回路との通信を許可して、前記コントローラと前記第1の回路とが通信を行った後に、前記コントローラと前記第1の回路との通信を遮断し、その後、前記コントローラと前記第2の回路との通信を許可して、前記コントローラと前記第2の回路とが通信を行った後に、前記コントローラと前記第2の回路との通信を遮断する、ことが好ましい。従って、コントローラと通信を行う回路に対してのみ通信が許可され、コントローラと通信を行わない回路に対しては通信が遮断される。従って、一部の回路が故障した場合でも、他の故障していない回路とコントローラとの通信は可能となるため、故障した回路を特定することができる。
本発明によれば、複数の部品のうちの一部の部品への電力供給を停止させても、他の部品との通信を良好に行える。
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図1〜図4を参照して、実施形態に係る光トランシーバを説明する。図1は、実施形態に係る光トランシーバの構成を示す図である。図2は、光トランシーバの詳細な構成を示す図である。図3は、光トランシーバにおける通信を示すタイミングチャートである。図4は、I2Cスイッチに関して説明する図である。
図1及び図2に示す光トランシーバ1は、実施形態に係る光トランシーバである。光トランシーバ1は、光信号と電気信号とを相互に変換する。光トランシーバ1は、外部装置(光通信装置)に接続されて用いられる。光トランシーバ1は、光ファイバに接続され、光ファイバを介して光信号を送受信する。
光トランシーバ1は、CPU3、I2Cスイッチ回路5、温度センサ7、TOSA11、LDD13、ROSA15、CDR17,19、LIA21、を備える。TOSA11、LDD13、CDR17,19、及びLIA21は、電気信号を処理する回路要素である。光トランシーバ1は、信号線L1,L2,L3,L4,L5,L6,L7,L8,L9,L10,L11,L12,L13,L14,L15,L16,L17,L18,L19,L20,L21,L22,L23,L24,L25,L26,L27,L28,La,Lb,Lc,Ld,Le,Lf,Lg,Lh,Li,Lj,Lk,Lm,Ln,Lpを有する。
TOSA11、LDD13、ROSA15、CDR17,19、及びLIA21は、4多重構成となっている。なお、例えば、CDR回路17a及びCDR回路19aが一体化、またはCDR回路17b及びCDR回路19bが一体化、等というように、CDR17及びCDR19が一体化されていてもよい。
TOSA11は、電気信号を光信号に変換する。TOSA11は、LD11a〜11dと、光合波器11eと、を備える。LD11aは、信号線L9を介してLDD回路13aに接続されている。LD11bは、信号線L10を介してLDD回路13bに接続されている。LD11cは、信号線L11を介してLDD回路13cに接続されている。LD11dは、信号線L12を介してLDD回路13dに接続されている。LD11a〜11dは、光合波器11eに光信号を出力する。LD11a〜11dは、LDD回路13a〜13dから入力される駆動信号に応じて、光信号を出力する。LD11a〜11dが出力する光信号の波長は、互いに異なっている。LD11a〜11dから出力された光信号は、光合波器11eにより合波光信号に変換される。光合波器11eにより変換された合波光信号は、光トランシーバ1の外部に出力される。
LDD13は、LDD回路13a〜13dと、端子13xと、端子13yと、を備える。LDD回路13a〜13dは、端子13xと、端子13yとに接続されている。LDD回路13aは、信号線L5を介してCDR回路17aに接続されている。LDD回路13bは、信号線L6を介してCDR回路17bに接続されている。LDD回路13cは、信号線L7を介してCDR回路17cに接続されている。LDD回路13dは、信号線L8を介してCDR回路17dに接続されている。端子13xは、信号線Lcを介してCPU3の端子3bに接続されている。端子13yは、信号線Lfを介してI2Cスイッチ回路5の端子5bに接続されている。端子13yは、端子5bに、I2Cインターフェースにより接続されている。
LDD13は、信号線Lc及び信号線Lfを介して、CPU3から制御・監視を受ける。LDD13は、信号線Lcを介して、CPU3から発光停止信号TxDISABLEを受ける。LDD13は、TOSA11から外部に出力される光信号を変調する。LDD回路13a〜13dは、駆動信号を、信号線L9〜L12を介して、LD11a〜11dに供給する。LDD回路13a〜13dは、整形された電気信号を、信号線L5〜L8を介して、CDR回路17a〜17dから受ける。LDD回路13a〜13dは、CDR回路17a〜17dから受信した電気信号に応じて駆動電流を制御する。LDD13は、TOSA11からの光出力を一定にするAPC機能を有していてもよい。
ROSA15は、光信号を電気信号に変換する。ROSA15は、PD15a〜15dと、光分波器15eと、を備える。PD15aは、信号線L13を介してLIA回路21aに接続されている。PD15bは、信号線L14を介してLIA21bに接続されている。PD15cは、信号線L15を介してLIA21cに接続されている。PD15dは、信号線L16を介してLIA21dに接続されている。光分波器15eは、外部から光信号を受信する。光分波器15eは、受信した光信号を4つの波長帯域に分波する。光分波器15eは、分波した光信号をPD15a〜15dに出力する。PD15a〜15dは、分波されたそれぞれの光信号を電気信号に変換する。PD15a〜15dは、電気信号をLIA21a〜21dに送信する。
LIA21は、LIA21a〜21dと、端子21xと、を備える。LIA21a〜21dは、端子21xに接続されている。LIA21aは、信号線L17を介してCDR回路19aに接続されている。LIA21bは、信号線L18を介してCDR回路19bに接続されている。LIA21cは、信号線L19を介してCDR回路19cに接続されている。LIA21dは、信号線L20を介してCDR回路19dに接続されている。端子21xは、信号線Lhを介してI2Cスイッチ回路5の端子5dに接続されている。端子21xは、端子5dに、I2Cインターフェースにより接続されている。
LIA21は、信号線Li、I2Cスイッチ回路5、信号線Lhを介して、CPU3から制御・監視を受ける。LIA21a〜21dは、信号線L13〜L16を介して、PD15a〜15dから電気信号を受ける。LIA21a〜21dは、電気信号を増幅し、信号線L17〜L20を介して、CDR回路19a〜19dに出力する。
CDR17は、CDR回路17a〜17dと、端子17xと、端子17yと、を備える。CDR回路17aは、信号線L1を介して外部装置に接続されている。CDR回路17bは、信号線L2を介して外部装置に接続されている。CDR回路17cは、信号線L3を介して外部装置に接続されている。CDR回路17dは、信号線L4を介して外部装置に接続されている。端子17xは、信号線Laを介してCPU3の端子3aに接続されている。端子17yは、信号線Ldを介してI2Cスイッチ回路5の端子5aに接続されている。端子17yは、端子5aに、I2Cインターフェースにより接続されている。
CDR回路17a〜17dは、信号線L1〜L4を介して、外部装置から相補的な電気信号TX+,TX−を受信する。CDR回路17a〜17dは、電気信号TX+,TX−からクロック信号を再生する。CDR回路17a〜17dは、クロック信号に基づいて、電気信号TX+,TX−の波形を整形する。CDR回路17a〜17dは、信号線L5〜L8を介して、整形後の電気信号をLDD回路13a〜13dに出力する。
CDR19は、CDR回路19a〜19dと、端子19xと、端子19yと、を備える。CDR回路19aは、信号線L21を介して外部装置に接続されている。CDR回路19bは、信号線L22を介して外部装置に接続されている。CDR回路19cは、信号線L23を介して外部装置に接続されている。CDR回路19dは、信号線L24を介して外部装置に接続されている。端子19xは、信号線Lbを介してCPU3の端子3aに接続されている。端子19yは、信号線Leを介してI2Cスイッチ回路5の端子5aに接続されている。端子19yは、端子5aに、I2Cインターフェースにより接続されている。
CDR回路19a〜19dは、信号線L17〜L20を介して、LIA21a〜21dから電気信号を受信する。CDR回路19a〜19dは、電気信号の波形を整形する。CDR回路19a〜19dは、信号線L21〜L24を介して、整形後の波形信号を、相補的な電気信号RX+,RX−として外部装置に出力する。
温度センサ7は、端子7xを備える。端子7xは、、信号線Lgを介してI2Cスイッチ回路5の端子5cに接続されている。端子7xは、端子5cに、I2Cインターフェースにより接続されている。温度センサ7は、光トランシーバ1の内部温度を検出する。温度センサ7は、光トランシーバ1の内部温度に関する情報を信号線Lgを介してI2Cスイッチ回路5に出力する。
I2Cスイッチ回路5は、端子5a〜5eを備える。端子5eは、信号線Liを介してCPU3の端子3cに接続されている。端子5eは、端子3cに、I2Cインターフェースにより接続されている。I2Cスイッチ回路5としては、例えばTEXAS INSTRUMENT社PCA9545Aが挙げられる。I2Cスイッチ回路5は、4チャンネル分のI2Cスイッチを装備している。I2Cスイッチ回路5は、チャンネルCh_A,Ch_B,Ch_C,Ch_Dを備える。
チャンネルCh_Aは、端子5aに接続されている。チャンネルCh_Bは、端子5bに接続されている。チャンネルCh_Cは、端子5cに接続されている。チャンネルCh_dは、端子5dに接続されている。チャンネルCh_Aがオンにされたときに、I2Cスイッチ回路5とCDR17との通信が可能となり、I2Cスイッチ回路5とCDR19との通信が可能となり、チャンネルCh_Aがオフにされたときに、I2Cスイッチ回路5とCDR17との通信が不能となり、I2Cスイッチ回路5とCDR19との通信が不能となる。チャンネルCh_Bがオンにされたときに、I2Cスイッチ回路5とLDD13との通信が可能となり、チャンネルCh_Bがオフにされたときに、I2Cスイッチ回路5とLDD13との通信が不能となる。チャンネルCh_Cがオンにされたときに、I2Cスイッチ回路5と温度センサ7との通信が可能となり、チャンネルCh_Cがオフにされたときに、I2Cスイッチ回路5と温度センサ7との通信が不能となる。チャンネルCh_Dがオンにされたときに、I2Cスイッチ回路5とLIA21との通信が可能となり、チャンネルCh_Dがオフにされたときに、I2Cスイッチ回路5とLIA21との通信が不能となる。
CPU3は、光トランシーバ1の温度センサ7を含む各種センサを用いて、光トランシーバ1の内部温度の監視する。CPU3は、LDD13、CDR17,19、LIA21の動作の監視などを行い、光トランシーバ1の動作を統括的に監視する。CPU3は、TOSA11及びROSA15のオン・オフの制御、TOSA11から出力される信号の伝送速度の設定など、光トランシーバ1の動作を統括的に制御する。
CPU3は、端子3a〜3gを有する。端子3dは、信号線L25を介して外部装置に接続されている。端子3eは、信号線L26を介して外部装置に接続されている。端子3fは、信号線L27を介して外部装置に接続されている。端子3gは、信号線L28を介して外部装置に接続されている。
CPU3は、端子3a、信号線La、端子17xを介して、CDR17にP_Down信号を出力する。CPU3は、端子3a、信号線Lb、端子19xを介して、CDR19にP_Down信号を出力する。CPU3は、端子3c、信号線Li、端子5eを介して、I2Cスイッチ回路5のチャンネルCh_A〜Ch_Dのオン・オフを切り替えるための信号を、I2Cスイッチ回路5に出力する。CPU3は、信号線L25を介して、外部装置からローパワー信号を受信する。ローパワー信号は、ローパワーモードへの切り替えのための制御用の信号である。CPU3は、信号線L26を介して、外部装置とシリアル通信を行う。シリアル通信は、I2CやMDIO等の2線式や3線式の双方向通信用信号線を介した通信である。CPU3は、信号線L27を介して、外部装置にアラーム信号を出力する。アラーム信号は、TxFAULTやLOS等で、異常(High)か正常(Low)かを示す信号である。CPU3は、信号線L28を介して、外部装置から光トランシーバ1の動作を制御するための制御信号を受信する。制御信号としては、リセット信号や光ON/OFF信号が挙げられる。
図2には、光トランシーバ1の内部のI2Cインターフェースと指定IC(部品)への供給電源をオン・オフする信号線を詳細に表した構成が示されている。I2Cインターフェースでは、各部品のスレーブアドレスを明示しており、例えば、I2Cスイッチ回路5のスレーブアドレスはE0h(1110 000Xh)、CDR17のスレーブアドレスは24h(0010 010Xh)、CDR19のスレーブアドレスは2Ch(0010 110Xh)、LDD13のスレーブアドレスは48h(0100 100Xh)、温度センサ7のスレーブアドレスは94h(1001 010Xh)、LIA21のスレーブアドレスは98h(1001 100Xh)となっている。I2Cスイッチ回路5のスレーブアドレスは、各チャンネルをオン・オフするときにのみ使用される。光トランシーバ1では、例えば図3に示すようにスレーブアドレスを指定して、対象レジスタのデータを参照・更新する。
光トランシーバ1は、図2に示すように、FET23と、信号線Lj,Lk,Lm,Ln,Lpとを備える。CPU3は、端子3hを備える。LDD13は、端子13zを備える。温度センサ7は、端子7zを備える。LIA21は、端子21zを備える。
FET23のゲート端子には、信号線Ljを介して端子3aが接続されている。FET23のドレイン端子(VCC(IN))には、信号線Lkを介して端子3gが接続されている。FET23のソース端子(VCC(OUT))には、信号線Laを介して端子17xが接続されている。FET23のソース端子には、信号線Lbを介して端子19xが接続されている。端子3hには、信号線Lk、信号線Lmを介して端子13zが接続されている。端子3hには、信号線Lk、信号線Lnを介して端子7zが接続されている。端子3hには、信号線Lk、信号線Lpを介して端子21zが接続されている。
FET23は、CPU3から、端子3a、信号線Ljを介してP_Down信号を受ける。FET23は、P_Down信号を受けていない場合、CPU3からVCC(IN)及びVCC(OUT)を介して、CDR17とCDR19とに電源を供給させる。FET23は、P_Down信号を受けた場合、CPU3からCDR17とCDR19とへの電源供給を停止させる。
次に、光トランシーバ1の起動時の動作を説明する。光トランシーバ1は、起動時は、CPU3とI2Cスイッチ回路5とのみがI2C通信可能な状態となっており、I2Cスイッチ回路5の4チャンネルのI2Cポートは全てオフとなっている。CPU3から、I2Cスイッチ回路5に、I2C通信経由でコマンドを転送することにより、指定チャンネルのIC(部品)と通信が可能となる。
光トランシーバ1の初期起動時は、ローパワーモードから立ち上げるようになっている。ローパワーモードでは、CDR17及びCDR19に対して、電源が供給されていない。ローパワーモードにおいて、CPU3からLDD13に出力されるTxDISABLE信号はDisable設定とされている。図4に示すように、CPU3は、最初にI2Cスイッチ回路5のチャンネルCh_Cをオンにし、I2Cスイッチ回路5と温度センサ7とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、温度センサ7に対して、温度センサ7の設定とモニタ値の取得とを行う。次に、CPU3は、チャンネルCh_Bをオンにし、I2Cスイッチ回路5とLDD13とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、LDD13の設定を行う。次に、CPU3は、チャンネルCh_Dをオンにし、I2Cスイッチ回路5とLIA21とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、LIA21に対して、LIA21の設定とLOS情報の取得とを行う。そして、外部装置からCPU3へのローパワー信号がLow状態の場合、CPU3は、電源を落とすためのP_Down切替信号をオフにして(解除して)、CDR17とCDR19とへの電源供給を開始する。CPU3は、I2Cスイッチ回路5のチャンネルCh_Aをオンにして、CDR17とCDR19との起動・設定を行い、CDR17及びCDR19に対して、各種アラーム情報の取得を行う。
起動後の定常状態では、CDR17及びCDR19に電源が供給されている。定常状態において、CPU3からLDD13に出力されるTxDISABLE信号はEnable設定(光出力許可)とされている。定常状態において、CPU3は、温度センサ7に対して、温度センサ7の設定とモニタ値の取得とを一定周期ごとに行う。定常状態において、CPU3は、LDD13に対して、LDD13の設定を一定周期ごとに行う。定常状態において、CPU3は、LIA21に対して、LIA21の設定とLOS情報の取得とを一定周期ごとに行う。定常状態において、CPU3は、CDR17及びCDR19に対して、CDR17及びCDR19の設定と、各種アラーム情報の取得とを一定周期ごとに行う。
定常状態において、光トランシーバ1が外部装置からローパワー信号を受けた場合、CPU3はローパワーモードに切り替える。CPU3は、ローパワーモードに切り替えた場合、I2Cスイッチ回路5のチャンネルCh_Aをオフにし、P_Down切替信号をオンにする。CPU3は、ローパワーモードに切り替えた場合、CDR17とCDR19とに対する電源供給を停止する。
以上説明した構成の光トランシーバ1によれば、CPU3はCDR17とCDR19と接続され、CPU3はLDD13と温度センサ7とLIA21とI2Cスイッチ回路5を介して接続されている。よって、CPU3からCDR17とCDR19とに対する電源供給が停止された場合でも、CPU3はLDD13と温度センサ7とLIA21と通信を行うことが可能となる。従って、光トランシーバ1が有する複数の部品のうちの、光トランシーバ1が有する一部の部品への電源供給を停止させても、光トランシーバ1が有する他の部品との通信を良好に行える。
光トランシーバ1によれば、FET23がCDR17とCDR19とを停止させるためのP_Down信号を受けた場合に、CDR17とCDR19への電源供給のみが停止される。よって、電源供給を停止させる構成を簡易な構成によって実現できる。
(変形例)図5に、光トランシーバ1の動作の変形例を示す。変形例において、I2Cスイッチ回路5は、I2Cスイッチ回路5に接続された回路と通信を行う場合にのみ、チャンネルをオンにして、I2Cスイッチ回路5に接続された回路と通信を行わない場合には、チャンネルをオフにする。光トランシーバ1の初期起動時には、CPU3は、最初にI2Cスイッチ回路5のチャンネルCh_Cをオンにし、I2Cスイッチ回路5と温度センサ7とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、温度センサ7に対して、温度センサ7の設定とモニタ値の取得とを行う。その後、CPU3は、チャンネルCh_Cをオフにする。次に、CPU3は、チャンネルCh_Bをオンにし、I2Cスイッチ回路5とLDD13とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、LDD13の設定を行う。その後、CPU3は、チャンネルCh_Bをオフにする。次に、チャンネルCh_Dをオンにし、I2Cスイッチ回路5とLIA21とを通信可能とする。CPU3は、I2Cスイッチ回路5を介して、LIA21の設定とLOS情報の取得とを行う。その後、CPU3は、チャンネルCh_Dをオフにする。外部装置からCPU3へのローパワー信号がLow状態の場合、CPU3は、P_Down切替信号をオフにして、CDR17とCDR19とに対する電源供給を開始する。CPU3は、チャンネルCh_Aをオンにして、CDR17とCDR19との起動・設定を行い、CDR17及びCDR19に対して、各種アラーム情報の取得を行う。その後、CPU3は、チャンネルCh_Aをオフにする。
起動後の定常状態において、I2Cスイッチ回路5は、チャンネルCh_CをオンにしてCPU3と温度センサ7との通信を許可し、温度センサ7に対する設定とモニタ値の取得とを行い、チャンネルCh_CをオフにしてCPU3と温度センサ7との通信を遮断する。I2Cスイッチ回路5は、チャンネルCh_BをオンにしてCPU3とLDD13との通信を許可し、LDD13の設定を行い、チャンネルCh_BをオフにしてCPU3とLDD13との通信を遮断する。I2Cスイッチ回路5は、チャンネルCh_DをオンにしてCPU3とLIA21との通信を許可し、LIA21の設定とLOS情報の取得とを行い、チャンネルCh_DをオフにしてCPU3とLIA21との通信を遮断する。I2Cスイッチ回路5は、チャンネルCh_Aをオンにして、CPU3とCDR17との通信を許可し、CPU3とCDR19との通信を許可し、CDR17及びCDR19の設定と各種アラーム情報の取得とを行い、チャンネルCh_AをオフにしてCPU3とCDR17との通信を遮断し、CPU3とCDR19との通信を遮断する。
変形例に係る光トランシーバ1によれば、CPU3と通信を行う回路に対してのみ通信が許可され、CPU3と通信を行わない回路に対しては通信が遮断される。従って、光トランシーバ1が有する一部の回路が故障した場合でも、他の故障していない光トランシーバ1の回路とCPU3との通信は可能となるため、故障した光トランシーバ1の回路を特定することができる。
なお、故障した回路を特定する手法としては、例えば、I2Cスイッチ回路5がチャンネルをオンにした場合において、回路から出力される信号がLow状態のままになっているときに回路が故障していることを特定してもよい。また、I2Cスイッチ回路5のチャンネルCh_A,Ch_B,Ch_C,Ch_Dがオンにされた場合において、CPU3から回路にスレーブアドレスを転送しても応答がないとき(Nack状態のとき)に回路が故障していることを特定してもよい。
なお、実施形態において、CPU3と直接接続される第1の回路要素として、CDR17およびCDR19を例示した。しかし、CDR以外の回路を第1の回路要素としてもよい。また、I2Cスイッチ回路5を介してCPU3と接続される第2の回路要素としても温度センサ7、LDD13、LIA21に限られず、これらのうちのいずれかがなくてもよい。更に、光トランシーバの構成自体も実施形態に限定されず、スイッチ回路と回路要素とがシリアルインターフェースで接続されていれば、回路要素の構成や配置を適宜変更することは可能である。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。従って、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
1…光トランシーバ、3…CPU(コントローラ)、3a,3b,3c,3d,3e,3f,3g,3h…端子、5…I2Cスイッチ回路(スイッチ回路)、5a,5b,5c,5d,5e…端子、7…温度センサ(第2の回路要素、第1の回路、第2の回路)、7x,7z…端子、11…TOSA、11a,11b,11c,11d…LD、11e…光合波器、13…LDD(第2の回路要素、第1の回路、第2の回路)、13a,13b,13c,13d…LDD回路、13x,13y,13z…端子、15…ROSA、15a,15b,15c,15d…PD、15e…光分波器、17…CDR(第1の回路要素)、17a,17b,17c,17d…CDR回路、19…CDR(第1の回路要素)、19a,19b,19c,19d…CDR回路、21…LIA(第2の回路要素、第1の回路、第2の回路)、21a,21b,21c,21d…LIA回路、21x…端子、23…FET(第2のスイッチ回路)、L1,L2,L3,L4,L5,L6,L7,L8,L9,L10,L11,L12,L13,L14,L15,L16,L17,L18,L19,L20,L21,L22,L23,L24,L25,L26,L27,L28,La,Lb,Lc,Ld,Le,Lf,Lg,Lh,Li,Lj,Lk,Lm,Ln,Lp…信号線。
Claims (3)
- 光信号と電気信号とを相互に変換する光トランシーバであって、
前記電気信号を処理する第1の回路要素と、
前記電気信号を処理する第2の回路要素と、
前記第1の回路要素の動作と前記第2の回路要素の動作とを制御するコントローラと、
スイッチ回路と、
を備え、
前記コントローラは、前記第1の回路要素と接続され、
前記コントローラは、シリアルインターフェースにより、前記スイッチ回路と接続され、
前記スイッチ回路は、シリアルインターフェースにより、前記第2の回路要素と接続され、
前記コントローラは、信号を前記第1の回路要素に出力し、
前記コントローラは、前記スイッチ回路を介して信号を前記第2の回路要素に出力する、光トランシーバ。 - 第2のスイッチ回路を備え、
前記第2のスイッチ回路は、前記コントローラと、前記第1の回路要素と、に接続され、
前記コントローラは、前記第1の回路要素を停止させるための信号を、前記第2のスイッチ回路に出力し、
前記第2のスイッチ回路は、前記第1の回路要素を停止させるための信号を受けた場合、前記コントローラから前記第1の回路要素に対する電源の供給のみを停止する、ことを特徴とする請求項1に記載の光トランシーバ。 - 前記第2の回路要素は、少なくとも2つの第1の回路と第2の回路とからなり、
前記スイッチ回路は、前記コントローラと前記第1の回路との通信を許可して、前記コントローラと前記第1の回路とが通信を行った後に、前記コントローラと前記第1の回路との通信を遮断し、その後、前記コントローラと前記第2の回路との通信を許可して、前記コントローラと前記第2の回路とが通信を行った後に、前記コントローラと前記第2の回路との通信を遮断する、ことを特徴とする請求項1または2に記載の光トランシーバ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134068A JP2013257465A (ja) | 2012-06-13 | 2012-06-13 | 光トランシーバ |
US13/913,680 US20130339559A1 (en) | 2012-06-13 | 2013-06-10 | Method to control optical transceiver implemented with a plurality of inner serial buses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134068A JP2013257465A (ja) | 2012-06-13 | 2012-06-13 | 光トランシーバ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013257465A true JP2013257465A (ja) | 2013-12-26 |
Family
ID=49756993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012134068A Pending JP2013257465A (ja) | 2012-06-13 | 2012-06-13 | 光トランシーバ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130339559A1 (ja) |
JP (1) | JP2013257465A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9641254B1 (en) | 2014-10-10 | 2017-05-02 | Google Inc. | Heat dissipation approach in chip on board assembly by using stacked copper microvias |
US9614619B1 (en) * | 2014-10-10 | 2017-04-04 | Google Inc. | Optical transceiver having separate transmitter and receiver lenses |
CN106961308B (zh) * | 2017-03-14 | 2023-09-12 | 武汉汉源光通信技术有限公司 | 光收发单元、光模块、光通信***及相关参数控制方法 |
US10838898B2 (en) * | 2017-12-05 | 2020-11-17 | Qualcomm Incorporated | Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange |
JP2022038992A (ja) * | 2020-08-27 | 2022-03-10 | 住友電気工業株式会社 | 光トランシーバおよびその制御方法 |
CN114915345B (zh) * | 2021-01-29 | 2023-12-01 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892933A (en) * | 1997-03-31 | 1999-04-06 | Compaq Computer Corp. | Digital bus |
EP1344140B1 (en) * | 2000-12-20 | 2011-02-09 | Thomson Licensing | I?2 c bus control for isolating selected ic's for fast i?2 bus communication |
US7359643B2 (en) * | 2001-02-05 | 2008-04-15 | Finisar Corporation | Optical transceiver module with power integrated circuit |
US6725320B1 (en) * | 2001-02-08 | 2004-04-20 | International Business Machines Corporation | I2C bus switching devices interspersed between I2C devices |
JP2005234932A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | マトリックス状バス接続システムとその低電力方法 |
WO2005106689A1 (en) * | 2004-04-29 | 2005-11-10 | Koninklijke Philips Electronics N.V. | Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore |
KR100772389B1 (ko) * | 2006-01-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 인식 장치 |
CN101464724B (zh) * | 2007-12-18 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 多通道主从设备通信电路 |
TWI407316B (zh) * | 2008-03-12 | 2013-09-01 | Inventec Corp | 解決具有相同定址位址之兩i2c從屬裝置間產生衝突的裝置 |
US8312299B2 (en) * | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
WO2010002397A1 (en) * | 2008-07-01 | 2010-01-07 | Hewlett-Packard Development Company, L.P. | Segmenting bus topology |
CN102081586A (zh) * | 2011-01-25 | 2011-06-01 | 鸿富锦精密工业(深圳)有限公司 | 多i2c插槽电路***及传送i2c信号的方法 |
JP2012169745A (ja) * | 2011-02-10 | 2012-09-06 | Sumitomo Electric Ind Ltd | 光トランシーバ |
-
2012
- 2012-06-13 JP JP2012134068A patent/JP2013257465A/ja active Pending
-
2013
- 2013-06-10 US US13/913,680 patent/US20130339559A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130339559A1 (en) | 2013-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013257465A (ja) | 光トランシーバ | |
JP5009104B2 (ja) | 光送受信モジュール、その制御方法およびプログラム | |
US7346764B2 (en) | Optical transceiver module initialization | |
US8229301B2 (en) | Configuration of optical transceivers to perform custom features | |
US20060093365A1 (en) | Selectable host-transceiver interface protocol | |
US7295750B2 (en) | Access key enabled update of an optical transceiver | |
US10812192B2 (en) | Optical transceiver | |
US7606486B2 (en) | Protocol specific transceiver firmware | |
CN109831858B (zh) | 一种智能照明*** | |
US10484100B2 (en) | Optical module, optical module system and monitor method using the same | |
CN110099402B (zh) | 具有额外主控器的无线io链路通信网络和所述无线io链路通信网络的操作方法 | |
US7526208B2 (en) | Changing transceiver module device addresses using a single host interface | |
CN104301042A (zh) | Sfp双发射光模块和光通信*** | |
US10651939B2 (en) | Optical transceiver and method of controlling the same | |
US20170142503A1 (en) | Optical transmitter-receiver and loop-back method | |
JP2012173963A (ja) | 光トランシーバ | |
JP2012169745A (ja) | 光トランシーバ | |
JP2013021446A (ja) | 光トランシーバ | |
US10523203B2 (en) | Adaptive power saving in field programmable gate array (FPGA) in optical module | |
CN104270139A (zh) | 一种基于标准sfp封装的gpon网络olt光模块 | |
JP2017005608A (ja) | 光トランシーバ及び光トランシーバの制御方法 | |
US20030020979A1 (en) | Remote optical transmitter output power control | |
JP2012060298A (ja) | 光通信装置及び該光通信装置の消費電力制御方法 | |
WO2022107333A1 (ja) | 光給電システム、受電側光通信装置及び電力供給方法 | |
JP6696264B2 (ja) | 光回線終端装置及びプログラム |