JP2013254952A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2013254952A
JP2013254952A JP2013100152A JP2013100152A JP2013254952A JP 2013254952 A JP2013254952 A JP 2013254952A JP 2013100152 A JP2013100152 A JP 2013100152A JP 2013100152 A JP2013100152 A JP 2013100152A JP 2013254952 A JP2013254952 A JP 2013254952A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
prepreg
core material
strip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013100152A
Other languages
English (en)
Inventor
Masahiro Kato
雅広 加藤
Yasuyuki Koshikawa
康之 越川
Masaru Wada
大 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2013100152A priority Critical patent/JP2013254952A/ja
Publication of JP2013254952A publication Critical patent/JP2013254952A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】高周波特性や電食性を維持しつつ、比較的安価で、しかも層構成の自由度が大きい多層配線基板を提供する。
【課題を解決するための手段】絶縁層の一方にグランドパターンを、他方にストリップラインを配置したコア材と、このコア材の前記ストリップライン上に配置したプリプレグと、このプリプレグ上に配置したグランドパターンとを備えるストリップ構造を有し、前記コア材が高周波対応基材により形成され、前記プリプレグが汎用基材により形成される多層配線基板。また、上記において、ストリップ構造のストリップラインの底面が、高周波対応基材側に位置する多層配線基板。また、上記の何れかにおいて、ストリップラインが、プリプレグ側に凸形状である多層配線基板。
【選択図】図1

Description

本発明は、多層配線基板に関し、特に高周波(1GHz以上)に適用できる多層配線基板に関する。
従来の多層配線基板は、1GHzよりも低い動作周波数で用いられるものがほとんどだった。しかし、近年電子機器は、情報量の増大に伴い、システムの小型化と集積化による情報処理能力の向上、更には情報処理速度の高速化(動作周波数の高周波化)が進んでいる。このような動向に伴い、電子機器で使用される多層配線基板には、小型化、高密度配線、高多層化、及び高周波対応(低電送損失)が望まれている。
特に高周波対応に関しては、1GHz以上(特には1〜3GHz程度)の動作周波数での伝送損失が小さいことが要求されており、このような要求に応えるため、多層配線基板の絶縁層用の材料として、高周波対応基材を用いているが、コスト等の課題がある。
そこで、特許文献1には、最外層に高周波対応基材のコア材を用い、内層に汎用基材を用いることにより、比較的安価に高周波対応を行なった多層配線基板が開示されている。
特開平6−005998号公報
しかし、一般に、高周波対応基材は、汎用基材に比べ、コスト高であるだけなく、電食性が劣る傾向がある。このため、特許文献1のように、高周波対応基材と汎用基材を用いる多層配線基板では、コストアップを抑制できても、電食性が悪化する問題がある。また、特許文献1のように、高周波信号ラインを最外層のみに設ける場合だけではなく、内層にも設ける必要がある場合もある。
本発明は、高周波特性や電食性を維持しつつ、比較的安価で、しかも層構成の自由度が大きい多層配線基板を提供することを目的とする。
即ち本発明は、以下の特徴を有する。
1. 絶縁層の一方にグランドパターンを、他方にストリップラインを配置したコア材と、このコア材の前記ストリップライン上に配置したプリプレグと、このプリプレグ上に配置したグランドパターンとを備えるストリップ構造を有し、前記コア材の絶縁層が高周波対応基材により形成され、前記プリプレグが汎用基材により形成される多層配線基板。
2. 項1において、ストリップ構造のストリップラインの底面が、高周波対応基材側に位置する多層配線基板。
3. 項1又は2において、ストリップラインが、プリプレグ側に凸形状である多層配線基板。
4. 項1から3の何れかにおいて、ストリップラインの底面の表面粗さが、表面よりも大きい多層配線基板。
5. 項1から4の何れかにおいて、ストリップラインの底面とコア材の絶縁層との接触面積が、前記ストリップラインの表面とプリプレグとの接触面積と同等以上である多層配線基板。
6. 項1から5の何れかにおいて、コア材とプリプレグとの厚みの比が、1:4〜5:1である多層配線基板。
7. 項1から6の何れかにおいて、ストリップラインのライン幅と厚みの比が、1:1〜15:1である多層配線基板。
本発明によれば、高周波特性や電食性を維持しつつ、比較的安価で、しかも層構成の自由度が大きい多層配線基板を提供することができる。
本発明の多層配線基板の実施形態の一例を示す断面の模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の他の例を示す断面の模式図である。 比較例1の多層配線基板を示す断面の模式図である。 比較例2の多層配線基板を示す断面の模式図である。
本発明の多層配線基板の実施形態の一例を図1に示す。本実施の形態の多層配線基板1は、絶縁層9の一方にグランドパターン2を、他方にストリップライン3を配置したコア材4と、このコア材4の前記ストリップライン3上に配置したプリプレグ5と、このプリプレグ上に配置したグランドパターン2とを備えるストリップ構造6を有し、前記コア材4の絶縁層9が高周波対応基材により形成され、前記プリプレグ5が汎用基材により形成される。
本実施の形態の多層配線基板は、高周波特性、低価格、電食性が要求される分野全般に用いることが可能であるが、特には、CIS(CMOS Image Sensor、CMOS:Complementary Metal−Oxide Semiconductor)用PRB(Probe Card:半導体検査冶具用の探針付き基板)、電子部品検査用のソケットボード等に用いられるとより効果を発揮するので好ましい。高周波とは、動作周波数が1GHz以上、限定されないが、特には1〜3GHz程度であることをいい、また、低周波とは、動作周波数が1GHz未満であることをいう。また、高周波特性とは、1GHz以上の動作周波数での伝送損失が低くなる特性のことをいい、限定されないが、特には1GHz〜3GHz程度の動作周波数での伝送損失が低くなる特性をいう。したがって、高周波特性が向上するとは、高周波での伝送損失が低下することをいう。
ストリップ構造とは、ストリップラインを、絶縁層を介して、グランドパターンで両面から挟んだ配線構造をいう。図1に示すように、本発明のストリップ構造6は、絶縁層9の表裏の一方にグランドパターン2を、他方にストリップライン3を配置し、ストリップライン3上にプリプレグ5を介して配置したグランドパターン2とを備える。なお、本実施形態では、図1に示すように、最も下方に位置するストリップ構造6のグランドパターン2の下には、絶縁層9を介して、導体パターンとして低周波信号ライン7が配置されており、マイクロストリップ構造16を構成している。このマイクロストリップ構造16の導体パターンとしては、低周波信号ライン7の替わりに、ストリップライン3又は高周波信号ライン3を配置してもよい。ここで、マイクロストリップ構造16とは、ストリップライン3(図1においては、低周波信号ライン7)の片面のみに、絶縁層9を介して、グランドパターン2を配置した配線構造をいう。また、本実施形態では、図1に示すように、最も上方に位置するストリップ構造6のグランドパターン2の上には、絶縁層5であるプリプレグ5を介して、最外層の導体パターンとして低周波信号ライン7が配置されており、マイクロストリップ構造16を構成している。この絶縁層5を形成するプリプレグ5として、高周波対応基材を用いれば、最外層の導体パターンとして、低周波信号ライン7の替わりに高周波信号ライン3を配置してもよい。したがって、内層だけでなく、最外層にも高周波信号ライン3を配置することができるので、層構成の自由度が拡大する。
コア材とは、絶縁層の両面に金属箔を張り合わせた金属箔張り積層板を出発材料として形成され、金属箔やめっき等をパターン形成することにより、絶縁層の一方にグランドパターンを、他方にストリップラインを形成したものをいう。コア材を形成する金属箔張り積層板の絶縁層には、高周波対応基材が用いられ、金属箔としては、絶縁層と接着するマット面の表面粗さを小さくしたもの等が用いられる。金属箔としては、一般的な多層配線基板の製造に用いられる銅箔、アルミニウム箔、ニッケル箔等を用いることができるが、入手や加工のし易さの点で、銅箔が好ましい。また、同様の理由で、金属箔張り積層板としては、銅箔張り積層板が好ましい。
基材とは、絶縁層を形成するための材料のことをいい、補強材に絶縁樹脂を含浸させ硬化させたものや補強材を有さない絶縁樹脂を硬化させたものが挙げられる。また、本発明において、高周波対応基材とは、比誘電率が4.00未満であって、誘電正接が0.0100未満の基材をいうが、入手し易い点で、非誘電率が3.30〜3.90であって、誘電正接が0.0020〜0.0070の基材が望ましく、高周波特性がより優れる点で、非誘電率が3.30〜3.50であって、誘電正接が0.0020〜0.0030の基材がより望ましい。ここで、比誘電率及び誘電正接の値は、何れもトリプレートストリップライン共振器法(IPC−TM−650 2.5.5.5)により測定した1GHzでの値であり、以下、同様である。高周波対応基材としては、補強材であるガラス繊維に絶縁樹脂を含浸させ半硬化させたGFA−2、HE679G、FX−2、FX−3、LX−67Y、LZ−71G(何れも日立化成株式会社製、商品名)、MEGTRON4、MEGTRON6(何れもパナソニック株式会社製、商品名、「MEGTRON」は登録商標。)、N4000−13、N4000−13SI(何れもPARK ELECTROCHEMICAL社製、商品名)等を用いることができる。また、この高周波対応基材と金属箔とを用いた金属箔張り積層板としては、MCL−FX−2、MCL−LX−67Y、MCL−LZ−71G(何れも日立化成株式会社製、商品名、「MCL」は登録商標。)、MEGTRON4、MEGTRON6(何れもパナソニック株式会社製、商品名)、N4000−13、N4000−13SI(何れもPARK ELECTROCHEMICAL社製、商品名)等を用いることができる。グランドパターンやストリップラインのパターン形成は、サブトラクト法等により行なうことができる。
プリプレグとは、補強材に絶縁樹脂を含浸させ、半硬化状態としたシート状のもの、又はこの半硬化状態のシート状のものを用いて、加熱加圧による積層一体化等により硬化形成した絶縁層をいう。本実施の形態で用いるプリプレグは、高周波対応基材に比べて安価な汎用基材により主に形成される。汎用基材とは、硬化後の比誘電率が4.20以上であって、誘電正接が0.0130以上となる基材をいう。汎用基材の補強材としては、紙又はガラス繊維やアラミド繊維等を用いた織布や不織布を用いることができる。また、絶縁樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の熱硬化樹脂を用いることができる。このような汎用基材としては、例えば、エポキシ系としては、FR−4材(Flame Retardant Type 4)、FR−5材(Flame Retardant Type 5)が挙げられ、ポリイミド系としては、GPY材が挙げられる。また、ガラスエポキシ多層材料(ANSI FR−4グレード品)として市販されるエポキシ系の汎用基材としては、GEA−679、GEA−67、E−67、E−679、E−679F、BE−67G、E−75G(何れも日立化成株式会社製、商品名)等が挙げられる。また、ポリイミド多層材料(ANSI GPYグレード品)として市販されるポリイミド系の汎用基材としては、I−671(日立化成株式会社製、商品名)等が挙げられる。
グランドパターンとは、ストリップラインを適性で安定した特性インピーダンス値を実現するようにし、また低ノイズ化する作用を有する導体パターンである。一般に、ベタ状のパターンに形成され、絶縁層を介して、ストリップラインを上下両側から挟むように配置される。本実施の形態においては、図1に示すように、グランドパターン2は、絶縁層5(又はプリプレグ5)及び絶縁層9(又は基材9)を介して、ストリップライン3を上下両側から挟むように配置される。
ストリップラインとは、高周波で動作する信号を伝える導体パターンであり、高周波信号ラインともいう。また、ストリップラインは、ストリップ構造において、グランドパターンに挟まれた絶縁層の内部に配置される。本実施の形態においては、図1に示すように、ストリップ構造6において、グランドパターン2に挟まれた絶縁層5(又はプリプレグ5)と絶縁層9(又は基材9)の間、つまり絶縁層の内部に配置される。
本実施の形態においては、上述したように、コア材が高周波対応基材により形成され、プリプレグが汎用基材により形成される。コア材を構成する金属箔は、マット面をコア材の絶縁層側に向けて積層されるため、金属箔やめっきをパターン形成して形成される断面が略四角形のストリップラインは、その底面、即ち金属箔のマット面が、コア材の絶縁層側に配置される。マット面とは、反対面となるシャイニー面よりも凹凸が大きい側の面をいう。このため、コア材が高周波対応基材により形成されることによって、より高周波特性に影響するストリップラインの底面、即ち凹凸が大きく、伝送路の長くなる面が、高周波対応基材であるコア材側に配置することになる。また、ストリップライン上に配置されるプリプレグが汎用基材により形成されることにより、高周波特性への影響が小さいストリップラインの表面側(金属箔のシャイニー面側)が高周波対応基材に比べて安価な汎用基材となる。なお、「表面」とは、コア材の絶縁層側に配置される底面に対向する側の面のことをいい、側面は含まない。さらに、汎用基材は、高周波対応基材に比べて、基材が薄くても、ストリップライン等の導体パターンに対する埋め込み性がよく、その結果、電食性も優れる。したがって、コア材が高周波対応基材により形成され、プリプレグが汎用基材により形成されることにより、高周波特性と電食性を維持し、かつコストを抑制可能な多層配線基板を提供することが可能になる。さらに、ストリップライン上には汎用基材のプリプレグを配置するので、高周波信号ラインを内層に設けることができる。したがって、多層配線基板としての層構成の自由度が拡大する。
本実施の形態においては、ストリップ構造のストリップラインの底面が、高周波対応基材側に位置する。ストリップラインの底面とは、ストリップラインの絶縁層側(コア材)の面のことをいう。コア材を構成する金属箔は、マット面を絶縁層側に向けて積層されるため、金属箔やめっきをパターン形成して形成されるストリップラインは、その底面、即ち金属箔のマット面が、コア材の絶縁層側に配置される。このため、より高周波特性に影響するストリップラインの底面、即ち凹凸(表面粗さ)が大きく、伝送路の長い面が、高周波対応基材であるコア材側に配置することになり、高周波特性が改善できる。
ストリップラインが、プリプレグ側に凸形状であるのが望ましい。これにより、コア材として高周波対応基材を用い、絶縁層の両面に積層された金属箔やめっきをサブトラクト法等によってパターン形成するだけで、高周波特性の優れたストリップラインを容易に形成できる。また、コア材の金属箔は、マット面を絶縁層側に向けて配置されるので、必然的に、ストリップラインの底面(金属箔のマット面)が、コア材の絶縁層側(高周波対応基材側)に位置するようになる。
ストリップラインの底面の表面粗さが、表面よりも大きいのが望ましい。これにより、ストリップラインの底面と高周波対応基材であるコア材の絶縁層との接触面積が、ストリップラインの表面と汎用基材であるプリプレグとの接触面積よりも大きくなるので、ストリップラインの高周波特性が、より高周波対応基材であるコア材の影響を受けるため、高周波特性が改善できる。なお、表面粗さとは、JIS B 0601−1998で規定される十点平均粗さRz等を用いて表される粗さである。コア材として高周波対応基材を用いた銅箔張り積層板の場合、一般に銅箔のマット面がコア材側に配置される。このため、銅箔を用いてパターン形成することにより、ストリップラインを形成した場合、ストリップラインの底面の表面粗さは、銅箔のマット面の表面粗さ(厚さ12〜70μmの標準箔が、Rzとして、6.5〜23μm)であるのが一般的である。また、ストリップラインの表面の表面粗さは、銅箔のシャイニー面の表面粗さ(厚さ12〜70μmの標準箔が、Rzとして、1.0〜2.3μm)であるが、一般的には、プリプレグとの接着強度を増すために、酸化銅処理やエッチング等による表面粗化処理が施される。このため、ストリップラインの表面及び側面の表面粗さは、Rzとして、2〜4μmとなるのが一般的である。
ストリップラインの底面とコア材の絶縁層との接触面積が、ストリップラインの表面とプリプレグとの接触面積と同等以上であるのが望ましい。これにより、ストリップラインの高周波特性が、より高周波対応基材であるコア材の影響を受けるため、高周波特性が改善できる。
コア材とプリプレグとの厚みの比が、1:4〜5:1(1対4〜5対1)の間の何れかであるのが望ましい。多層配線基板においては、金属箔を除いたコア材の厚みが0.06〜0.3mm、金属箔やめっきをパターン形成して形成したストリップラインの厚みが3〜30μmであることが多いため、積層一体化等により硬化形成した後のプリプレグの厚みが0.06〜0.24mmであると、プリプレグによるストリップラインの埋め込みが十分となり、電食性を確保可能になる。
ストリップラインのライン幅と厚みの比が、1:1〜15:1(1対1〜15対1)の間の何れかであるのが望ましい。多層配線基板においては、プリプレグによる埋め込み性を考慮すると、ストリップラインの厚みが3〜30μmであることが多いため、幅が30〜500μmであると、サブトラクト法等によるパターン形成が容易となる。これにより、ストリップラインの断面形状が、正方形よりも縦長となることがないので、プリプレグによるストリップラインの埋め込みが十分となり、電食性を確保可能になる。
次に、本発明の多層配線基板の実施形態の一例の製造方法を説明する。まず、図2(a)に示すように、絶縁層である高周波対応基材9の両面に金属箔8を積層した金属箔張り積層板10を準備し、次に、図2(b)に示すように、この金属箔張り積層板10の金属箔8をパターン形成して、絶縁層9の一方にグランドパターン2を、他方にストリップライン3又は低周波信号ライン7を形成し、コア材4を作製する。コア材4には必要に応じてスルーホール(図示しない。)による層間接続を形成してもよく、その場合は、スルーホール内及び表面の金属箔8上にめっきが形成されるので、パターン形成はめっきと金属箔8に対して行なうことになる。
次に、図3に示すように、絶縁層が高周波対応基材9により形成されたコア材4を両側から挟むように、コア材4と汎用基材により形成されたプリプレグ5とを交互に配置し、プリプレグ5の外側には、銅箔8を配置する。このとき、銅箔8の替わりに、他のコア材4や多層配線基板1を配置してもよい。このように各部材を配置した後、加熱加圧プレス等により一体成形し、図4に示す積層体11を得る。必要に応じて、貫通孔によるスルーホールや非貫通孔によるバイアホールによる層間接続を形成してもよく、その場合は、スルーホールやバイアホール内及び表面の金属箔8上にめっき(図示しない。)が形成される。また、必要に応じて、金属箔8やめっきに対して、サブトラクト法等によりパターン形成を行なう。さらに、必要に応じて、ソルダーレジスト、シンボルマーク、保護めっき(ニッケル−金めっき等)を形成する。
本発明の多層配線基板の実施形態の他の例を図5に示す。本実施の形態の多層配線基板1は、絶縁層9の一方にグランドパターン2を、他方にストリップライン3を配置したコア材4と、このコア材4の前記ストリップライン3上に配置したプリプレグ5と、このプリプレグ上に配置したグランドパターン2とを備えるストリップ構造6を有し、前記コア材4の絶縁層9が高周波対応基材により形成され、前記プリプレグ5が汎用基材により形成される。また、多層配線基板1を貫通する貫通孔12内にスルーホールめっき13が形成されることによりスルーホール14が形成される。最外層には、スルーホール14と接続するスルーホールランド15及びこのスルーホールランド15と接続するように、低周波信号ライン7やフットプリント7が配置される。内層にはストリップライン3や高周波信号ライン3、低周波信号ライン7が配置され、スルーホールランド15とスルーホールめっき13が接続することにより、スルーホール14と電気的に接続される。なお、本実施形態においては、最も下方に位置するストリップ構造6のグランドパターン2の下には、絶縁層9を介して、導体パターンとして低周波信号ライン7が配置されており、マイクロストリップ構造16を構成している。このマイクロストリップ構造16の導体パターンとしては、低周波信号ライン7の替わりに、ストリップライン3又は高周波信号ライン3を配置してもよい。また、本実施形態では、図1に示すように、最も上方に位置するストリップ構造6のグランドパターン2の上には、絶縁層5であるプリプレグ5を介して、最外層の導体パターンとして低周波信号ライン7が配置されており、マイクロストリップ構造16を構成している。この絶縁層5を形成するプリプレグ5として、高周波対応基材を用いれば、最外層の導体パターンとして、低周波信号ライン7の替わりに高周波信号ライン3を配置してもよい。したがって、内層だけでなく、最外層にも高周波信号ライン3を配置することができるので、層構成の自由度が拡大する。
このように、最外層には低周波信号ライン7を配置し、内層にはストリップライン3や高周波信号ライン3を配置することにより、インピーダンス制御が容易となり、より高周波特性の維持が容易となる。つまり、多層配線基板1を貫通するスルーホール14を形成すると、最外層では銅箔8上にスルーホールめっき13が形成されるので、エッチング等によりパターン形成する際の導体の厚みが、銅箔8のみの場合に比べて、厚いだけでなく、ばらつきも大きい。このため、インピーダンス制御にとって影響の大きいライン幅の精度が低下する傾向がある。一方、内層では、銅箔のみに対してパターン形成すればよいため、最外層に比べて導体の厚みが薄く、しかも厚みの精度がよい。このため、インピーダンス制御にとって重要なライン幅の精度を高めることができる。したがって、より高周波特性の維持が容易となる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
図2(a)に示すように、高周波対応基材を用いた両面銅箔張り積層板10として、MCL−FX−2(日立化成株式会社製、商品名、板厚0.1mm、「MCL」は登録商標。)を準備した。この両面銅箔張り積層板10は、銅箔として、厚さ18μmの一般銅箔(マット面の表面粗さがRzとして7〜11μm、シャイニー面がRzとして1.0〜2.3μm)を用いており、銅箔のマット面を絶縁層側に向けて積層されている。次に、図2(b)に示すように、この両面銅箔張り積層板10の銅箔(厚さ18μm)を、サブトラクティブ法を用いてパターン形成し、一方の面にグランドパターン2を、他方の面にストリップライン3となる高周波信号ライン(ライン幅100μm、ライン長125mm)及び電食性評価用の櫛形パターン(ライン幅90μm、ライン間隙90μm、図示しない。)を形成することでコア材4を作製した。次に、このコア材4のグランドパターン2、ストリップライン3及び電食性評価用の櫛形パターンの各パターンの表面(銅箔のシャイニー面)に、プリプレグとの接着強度を増すための粗化処理を行った。粗化処理は、MB100(マクダーミッド社製、商品名)を用いて、エッチング量2μmの条件で処理を行った。このときのストリップライン3を含むパターンの表面粗さは、Rzとして、2〜4μmであった。
次に、図3に示すように、汎用基材のプリプレグ5として、GEA−679(日立化成株式会社製、商品名、厚み0.06mm)を準備し、3枚の各コア材4の両側を挟むように、コア材4を1枚とプリプレグ5を1枚とを交互に配置し、さらに多層配線基板の最外層となる導体パターン形成用の銅箔8(厚さ18μm)を配置する。その後、190℃、2時間で、加熱・加圧プレスにより一体成形し、図4に示す積層体11を得た。
次に、図4の積層体11に対して、図5に示すように、内層に配置されたコア材4のストリップライン3や櫛形パターン(図示しない。)と電気的に接続するように、スルーホール用の貫通孔12を設け、その後、この貫通孔12と銅箔8上にスルーホールめっき13(厚さ30μmの電気銅めっき)を行なって、スルーホール14を形成した。その後、銅箔8と銅めっき(スルーホールめっき13)を備える導体を、サブトラクティブ法を用いてパターン形成し、図1及び図5に示すように、最外層に、高周波特性や電食性を測定するためのフットプリント7及びスルーホールランド15を形成した多層配線基板1を得た。
(比較例1)
図6に示すように、基材9として汎用基材を用いた両面銅箔張り積層板10として、MCL−E679(日立化成株式会社製、商品名、板厚0.1mm、「MCL」は登録商標。)を準備し、実施例と同様にして、コア材4を作製した。次に、高周波対応基材のプリプレグ5として、GFA−2(日立化成株式会社製、商品名、厚み0.06mm)を準備し、実施例と同様に、3枚の各コア材4の両側を挟むように、コア材4を1枚とプリプレグ5を1枚とを交互に配置し、さらに多層配線基板1の最外層となる導体パターン形成用の銅箔(厚さ18μm)を配置し、実施例と同様にして、加熱・加圧プレスにより一体成形し、積層体(図示しない。)を得た。その後、実施例と同様にして、図6の多層配線基板1を得た。
(比較例2)
図7に示すように、基材9として高周波対応基材を用いた両面銅箔張り積層板10として、MCL−FX−2(日立化成株式会社製、商品名、板厚0.1mm、「MCL」は登録商標。)を準備し、実施例と同様にして、コア材4を準備した。次に、高周波対応基材のプリプレグ5として、GFA−2(日立化成株式会社製、商品名、厚み0.06mm)を準備し、実施例と同様に、3枚の各コア材4の両側を挟むように、コア材4を1枚とプリプレグ5を1枚とを交互に配置し、さらに多層配線基板1の最外層となる導体パターン形成用の銅箔(厚さ18μm)を配置し、実施例と同様にして、加熱・加圧プレスにより一体成形し、積層体(図示しない。)を得た。その後、実施例と同様にして、図7の多層配線基板1を得た。
実施例及び比較例1、2の多層配線基板のストリップラインに対して、Network Analyzer(Agilent Technologies製、商品名)を用い、各コア材のストリップラインの伝送損失を求めた。
さらに、実施例及び比較例1、2の多層配線基板の櫛形パターン(電食性評価パターン)に対して、温度85℃、相対湿度85%の恒温恒湿槽内にて、100Vの直流電圧を印加し、500時間後の絶縁抵抗を測定することで、電食性を評価した。
表1に、実施例及び比較例1、2の多層配線基板のストリップラインについて、1〜3GHzの周波数(Frequency)での伝送損失を測定した結果を示す。実施例のストリップラインの伝送損失(Transmisson loss)は、比較例1のストリップラインに比べて伝送損失が低く、良好な高周波特性を示した。また、実施例のストリップラインの伝送損失は、比較例2のストリップラインに比べて伝送損失は若干劣る程度であり、一方、実施例の多層配線基板の製造コストは、比較例2に比べて大幅に低減できており、コストパフォーマンスが優れる結果を得た。
Figure 2013254952
表2に、実施例及び比較例1、2の多層配線基板の電食性評価パターンに対して、温度85℃、相対湿度85%の恒温恒湿槽内にて、直流100Vの電圧を印加し、500時間後の絶縁抵抗を測定した結果を示す。なお、絶縁抵抗測定は、Ultra Megohmmeter SM−8220(東亜ディーケーケー株式会社製、商品名)を用い、印加電圧100V、印加時間60秒とした。また、実施例、比較例1、2の何れも、測定した電食性評価パターンのN数は5であり、最大、最小、平均を示した。この結果、実施例における500時間処理後の絶縁抵抗の変化率(低下率)は、比較例1、2よりも顕著に小さく、劣化が少ない傾向が示された。
Figure 2013254952
1.多層配線基板
2.グランドパターン
3.ストリップライン又は高周波信号ライン
4.コア材
5.プリプレグ又は絶縁層
6.ストリップ構造
7.(低周波)信号ライン又はフットプリント
8.金属箔又は銅箔
9.基材又は絶縁層
10.(両面)金属箔張り積層板又は(両面)銅箔張り積層板
11.積層体
12.(スルーホール用の)貫通孔
13.スルーホールめっき
14.スルーホール
15.スルーホールランド
16.マイクロストリップ構造

Claims (7)

  1. 絶縁層の一方にグランドパターンを、他方にストリップラインを配置したコア材と、このコア材の前記ストリップライン上に配置したプリプレグと、このプリプレグ上に配置したグランドパターンとを備えるストリップ構造を有し、前記コア材の絶縁層が高周波対応基材により形成され、前記プリプレグが汎用基材により形成される多層配線基板。
  2. 請求項1において、ストリップ構造のストリップラインの底面が、高周波対応基材側に位置する多層配線基板。
  3. 請求項1又は2において、ストリップラインが、プリプレグ側に凸形状である多層配線基板。
  4. 請求項1から3の何れかにおいて、ストリップラインの底面の表面粗さが、表面よりも大きい多層配線基板。
  5. 請求項1から4の何れかにおいて、ストリップラインの底面とコア材の絶縁層との接触面積が、前記ストリップラインの表面とプリプレグとの接触面積と同等以上である多層配線基板。
  6. 請求項1から5の何れかにおいて、コア材とプリプレグとの厚みの比が、1:4〜5:1である多層配線基板。
  7. 請求項1から6の何れかにおいて、ストリップラインのライン幅と厚みの比が、1:1〜15:1である多層配線基板。
JP2013100152A 2012-05-10 2013-05-10 多層配線基板 Pending JP2013254952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013100152A JP2013254952A (ja) 2012-05-10 2013-05-10 多層配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012108459 2012-05-10
JP2012108459 2012-05-10
JP2013100152A JP2013254952A (ja) 2012-05-10 2013-05-10 多層配線基板

Publications (1)

Publication Number Publication Date
JP2013254952A true JP2013254952A (ja) 2013-12-19

Family

ID=49550794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013100152A Pending JP2013254952A (ja) 2012-05-10 2013-05-10 多層配線基板

Country Status (5)

Country Link
US (1) US10085336B2 (ja)
JP (1) JP2013254952A (ja)
KR (1) KR102043733B1 (ja)
TW (1) TWI587758B (ja)
WO (1) WO2013168761A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017020631A (ja) * 2015-07-15 2017-01-26 アズビル株式会社 ポジショナ
CN113179578A (zh) * 2021-04-26 2021-07-27 Tcl通讯(宁波)有限公司 一种叠设的fpc板及手机

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10356916B2 (en) * 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
US9707738B1 (en) * 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
TW202011563A (zh) * 2018-09-12 2020-03-16 矽品精密工業股份有限公司 電子封裝件
JP7328671B2 (ja) * 2019-05-09 2023-08-17 ナミックス株式会社 積層体
US11523502B2 (en) 2020-05-06 2022-12-06 Veea Inc. Method and procedure for miniaturing a multi-layer PCB

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066563A (ja) * 2004-08-26 2006-03-09 Cmk Corp マイクロストリップライン構造
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325094A (en) * 1986-11-25 1994-06-28 Chomerics, Inc. Electromagnetic energy absorbing structure
JPH01139819A (ja) * 1987-11-27 1989-06-01 Nippon Carbon Co Ltd セラミックス繊維およびその製造法
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JP3208737B2 (ja) 1992-06-22 2001-09-17 ソニー株式会社 多層プリント配線板及びその製造方法
US5500555A (en) * 1994-04-11 1996-03-19 Lsi Logic Corporation Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2002094195A (ja) * 2000-09-12 2002-03-29 Sony Corp 信号配線基板及び信号配線基板の製造方法
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
US6812803B2 (en) * 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP4576794B2 (ja) * 2003-02-18 2010-11-10 日立化成工業株式会社 絶縁樹脂組成物及びその使用
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
TWI239603B (en) * 2003-09-12 2005-09-11 Advanced Semiconductor Eng Cavity down type semiconductor package
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
KR101183272B1 (ko) * 2004-02-23 2012-09-14 조지아 테크 리서치 코오포레이션 Rf/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
US7796401B2 (en) * 2004-09-29 2010-09-14 Foundation For Advancement Of International Science Chip element
US7405698B2 (en) * 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
US7477118B2 (en) * 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus
WO2007049376A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
JP2007234500A (ja) * 2006-03-03 2007-09-13 Jst Mfg Co Ltd 高速伝送用fpc及びこのfpcに接続されるプリント基板
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
US7439840B2 (en) * 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP5104507B2 (ja) * 2007-04-26 2012-12-19 日立化成工業株式会社 セミipn型複合体の熱硬化性樹脂を含有する樹脂ワニスの製造方法、並びにこれを用いたプリント配線板用樹脂ワニス、プリプレグ及び金属張積層板
JP4943247B2 (ja) 2007-07-04 2012-05-30 日本メクトロン株式会社 マイクロストリップライン構造およびその製造方法
US20090015278A1 (en) * 2007-07-12 2009-01-15 Hien Dang Apparatus to monitor substrate viability
US7741834B2 (en) * 2007-08-07 2010-06-22 International Business Machines Corporation Method to monitor substrate viability by a sensor mounted to a substrate
US8168891B1 (en) * 2007-10-26 2012-05-01 Force10 Networks, Inc. Differential trace profile for printed circuit boards
JP4613977B2 (ja) * 2008-04-28 2011-01-19 日立化成工業株式会社 薄層石英ガラスクロスを含むプリプレグ、およびそれを用いた配線板
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
CN102741352A (zh) * 2010-01-28 2012-10-17 三井化学株式会社 金属树脂复合体
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066563A (ja) * 2004-08-26 2006-03-09 Cmk Corp マイクロストリップライン構造
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017020631A (ja) * 2015-07-15 2017-01-26 アズビル株式会社 ポジショナ
CN113179578A (zh) * 2021-04-26 2021-07-27 Tcl通讯(宁波)有限公司 一种叠设的fpc板及手机

Also Published As

Publication number Publication date
WO2013168761A1 (ja) 2013-11-14
KR20150008090A (ko) 2015-01-21
US10085336B2 (en) 2018-09-25
KR102043733B1 (ko) 2019-11-12
US20150136447A1 (en) 2015-05-21
TWI587758B (zh) 2017-06-11
TW201352094A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
JP2013254952A (ja) 多層配線基板
KR20130038210A (ko) 전자 결합 구조, 다층 전송선로판, 전자 결합 구조의 제조 방법, 및 다층 전송선로판의 제조 방법
US9769921B2 (en) Printed circuit board and manufacturing method therefor
KR102071763B1 (ko) 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
US9392683B2 (en) Multi-layer printed circuit boards having properties suitable for layer reduction design
WO2006080073A1 (ja) 多層回路基板の製造方法、多層回路基板
US9966164B2 (en) Insulated coated wire having a wire coating layer of a resin surrounded by a wire adhesive layer of a resin
JP2007250818A (ja) 回路基板
CN103796416A (zh) 软硬结合电路板及其制作方法
JPH09289128A (ja) プリントコイル用多層板の製造方法
CN210093663U (zh) 线路板
CN106341945B (zh) 一种柔性线路板及其制作方法
US9232630B1 (en) Method of making an inlay PCB with embedded coin
JP2012227404A (ja) フレキシブルプリント配線板
JP2005236153A (ja) 多層回路基板およびその製造方法
JPWO2022004600A5 (ja)
JPH05136559A (ja) 高周波プリント回路用積層板
WO2017154432A1 (ja) 多層積層板及びこれを用いた多層プリント配線板の製造方法
JPH02244786A (ja) プリント回路用複合基板
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
CN201888017U (zh) Ptfe的多层电路板
CN202556820U (zh) 高强度环氧层压玻璃布板双面覆铜板
JP2015015447A (ja) 多層印刷回路基板
JP5871154B2 (ja) 多層配線基板及びその製造方法
KR200426806Y1 (ko) 경연성 복합인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808