JP2013251320A - ナノインプリントモールドおよびその製造方法 - Google Patents

ナノインプリントモールドおよびその製造方法 Download PDF

Info

Publication number
JP2013251320A
JP2013251320A JP2012123235A JP2012123235A JP2013251320A JP 2013251320 A JP2013251320 A JP 2013251320A JP 2012123235 A JP2012123235 A JP 2012123235A JP 2012123235 A JP2012123235 A JP 2012123235A JP 2013251320 A JP2013251320 A JP 2013251320A
Authority
JP
Japan
Prior art keywords
film
convex
substrate
pattern
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012123235A
Other languages
English (en)
Other versions
JP6089451B2 (ja
Inventor
Takeshi Sakamoto
坂本  武士
Takaaki Hiraka
貴昭 平加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012123235A priority Critical patent/JP6089451B2/ja
Publication of JP2013251320A publication Critical patent/JP2013251320A/ja
Application granted granted Critical
Publication of JP6089451B2 publication Critical patent/JP6089451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 微細な凹凸のパターンを備えるナノインプリントモールドの凹凸部の寸法精度に優れ、モールド製造コストの低減化を図ることができるナノインプリントモールドおよびその製造方法を提供する。
【解決手段】 平面からなる第1主面部を有する基板を準備する工程と、基板の第1主面部の上に、直接あるいは中間膜を介して、凸状レジスト体を所定のパターンで形成させるレジストパターン形成工程と、凸状レジスト体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第1の膜部を被着させる第1膜部形成工程と、第1の膜部をエッチバックして、凸状レジスト体の上面および基板の第1主面部あるいは中間膜の上面を露出させるとともに、第1の膜部を凸状レジスト体の側面に残して側壁凸部を形成するエッチバック工程と、を有するように構成される。
【選択図】 図1

Description

本発明は、微細な凹凸パターンを形成するナノインプリント法に使用されるナノインプリントモールドおよびその製造方法に関する。
近年、特に半導体デバイスにおいては、微細化の一層の進展によって、高速動作、低消費電力動作が求められるようになっている。さらに、システムLSIと称される機能の統合化などの高い技術も求められるようになっている。
このような状況下で、半導体デバイスのパターンを作製する要となるリソグラフィ技術は、デバイスパターンの微細化が進むにつれ露光波長の問題などからフォトリソグラフィ方式の限界が指摘されており、それに代わる微細加工・微細パターニング方法としてナノインプリント法が注目されている。
ナノインプリント法は、予め表面にナノメートルサイズの凹凸パターンを形成したナノインプリントモールド(テンプレート)を、被加工基板表面に塗布形成された樹脂等の転写材料に押し付け、転写材料を力学的に変形させて凹凸パターンを精密に転写させる技術である。そして、例えば、パターン形成された転写材料をレジストマスクとして用いることによって、被加工基板に微細加工を施すことができる。
このようなナノインプリント法は、一度ナノインプリントモールドを作製しておけば、同様なナノ構造が簡単に繰り返し成型できるため、高いスループットが得られて経済的であるとともに、有害な廃棄物が少ないナノ加工技術であるため、近年、半導体デバイスに限らず、さまざまな分野への応用が進められている。
ナノインプリント法で用いられるナノインプリントモールドには、パターン寸法の安定性、耐薬品性、加工特性などが求められる。ナノインプリント法においては、ナノインプリントモールドの凹凸パターン形状を忠実に樹脂等の転写材料に転写しなければならず、光ナノインプリント法の場合を例にとると、一般的には光硬化用の紫外線を透過させる石英ガラス基板がモールド基板として用いられている。
ナノインプリントモールドの製造方法としては、石英ガラス等の基板にエッチングを施し、基板の表面に凹凸のパターンを形成することによって行われる(例えば、特許文献1参照)。図6は、従来のナノインプリントモールドの製造方法の工程例を経時的に説明するための断面図である。
まず、図6(A)に示されるように、ナノインプリントモールドとなる石英ガラス等の基板131上に、基板エッチング時のハードマスク材としてクロム(Cr)等の金属薄膜132を成膜し、その上に電子線感応性樹脂(電子線レジスト)を塗布し、電子線(EB)リソグラフィ技術を用いて、露光、現像等を行い、レジストパターン133を形成する。
次いで、図6(B)に示されるように、上記のレジストパターン133を酸素プラズマでスリミング処理を行い、レジストパターンの膜厚および幅のスリム化が図られる。この工程におけるスリミング処理は、必須の工程ではなく、例えば、目標とするレジストパターン線幅に応じて実施するか否かを決定すればよい。
次いで、図6(C)に示されるように、スリミングしたレジストパターン133aをマスクとして金属薄膜132をエッチングし、金属薄膜パターン132aを形成する。次いで、金属薄膜パターン132aをマスクとして基板131をエッチングし、図6(D)に示されるように、凹部136を形成した基板131とする。次いで、図6(E)に示されるように、レジストパターン133aを剥離除去する。レジストパターン133aの剥離除去は、基板131をエッチングする前でもよい。
次いで、図6(F)に示されるように、金属薄膜パターン132aをエッチング除去し、基板131上に凹凸パターン137を設けたナノインプリントモールド130を作製する方法が用いられている。
特開2005−345737号公報
しかしながら、上記ナノインプリントモールドは、基板そのものを加工するいわゆるバルクプロセスを用いて製造されている。そのため、特に、凹凸のパターンが微細になればなるほど、エッチング加工においていわゆるマイクロローディングが顕著となり、加工深さや加工形状の均一性を維持することが困難となる傾向が生じる。
また、上記の基板そのものを加工するバルクプロセスでは、微細なパターンのマスクを製造し、当該マスクを利用して基板そのものを加工するプロセスが必要となるので、工程の短縮化を図りモールド製造コストの低減化を図ることが困難である傾向が生じる。
このような実情のもとに本発明は創案されたものであって、その目的は、微細な凹凸のパターンを備えるナノインプリントモールドの凹凸部の寸法精度に優れ、モールド製造コストの低減化を図ることができるナノインプリントモールドおよびその製造方法を提供することにある。
上述してきた課題を解決するために、本発明のナノインプリントモールドの製造方法は、平面からなる第1主面部を有する基板を準備する工程と、前記基板の第1主面部の上に、直接あるいは中間膜を介して、凸状レジスト体を所定のパターンで形成させるレジストパターン形成工程と、前記凸状レジスト体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第1の膜部を被着させる第1膜部形成工程と、前記第1の膜部をエッチバックして、前記凸状レジスト体の上面および前記基板の第1主面部あるいは中間膜の上面を露出させるとともに、前記第1の膜部を前記凸状レジスト体の側面に残して側壁凸部を形成するエッチバック工程と、前記凸状レジスト体を除去することによって側壁凸部のパターンを形成させる側壁凸部パターン形成工程と、を有するように構成される。
また、本発明のナノインプリントモールドの製造方法の好ましい態様として、前記側壁凸部パターン形成工程により形成された側壁凸部の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第2の膜部を被着させる第2の膜部形成工程がさらに設けられて構成される。
また、本発明のナノインプリントモールドの製造方法の好ましい態様として、前記第1の膜部がALD法(原子層堆積法)で形成される。
また、本発明のナノインプリントモールドの製造方法の好ましい態様として、前記第2の膜部がALD法(原子層堆積法)で形成される。
また、本発明のナノインプリントモールドの製造方法の好ましい態様として、レジストパターン形成工程における凸状レジスト体を形成させる手法が、電子線(EB)リソグラフィ法、光リソグラフィ法、またはナノインプリント法として構成される。
本発明のナノインプリントモールドは、転写層に押し付けられることにより前記転写層に凹凸転写パターンを転写するためのナノインプリントモールドであって、当該ナノインプリントモールドは、平面からなる第1主面部を有する基板と、前記第1主面部の上に、直接あるいは中間膜を介して、前記凹凸転写パターンの形成に寄与する凸状体を有し、前記凹凸転写パターンの形成に寄与するすべての凸状体は、第1の膜部から構成され、当該第1の膜部は、ALD膜(原子層堆積膜)から形成されるように構成される。
また、本発明のナノインプリントモールドの好ましい態様として、前記凸状体は、前記基板および前記中間膜とは別の部材として構成され、前記基板の上に直接、あるいは前記中間膜を介して立設された状態で存在しているように構成される。
また、本発明のナノインプリントモールドの好ましい態様として、前記第1の膜部から構成される凸状体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第2の膜部が被着されており、当該第2の膜部がALD膜(原子層堆積膜)から形成されるように構成される。
また、本発明のナノインプリントモールドの好ましい態様として、前記凹凸転写パターンの形成に寄与するすべての凸状体は、第1の膜部および第2の膜部から構成される。
また、本発明のナノインプリントモールドの好ましい態様として、前記必要に応じて設けられる中間膜は、密着性を向上させる機能を有する膜もしくは導電性を有する膜、または、これら双方の機能を有する膜として構成される。
本発明のナノインプリントモールドの製造方法は、平面からなる第1主面部を有する基板を準備する工程と、前記基板の第1主面部の上に、直接あるいは中間膜を介して、凸状レジスト体を所定のパターンで形成させるレジストパターン形成工程と、前記凸状レジスト体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第1の膜部を被着させる第1膜部形成工程と、前記第1の膜部をエッチバックして、前記凸状レジスト体の上面および前記基板の第1主面部あるいは中間膜の上面を露出させるとともに、前記第1の膜部を前記凸状レジスト体の側面に残して側壁凸部を形成するエッチバック工程と、前記凸状レジスト体を除去することによって側壁凸部のパターンを形成させる側壁凸部パターン形成工程と、を有して構成され、基板を掘り込む工程がないので、ナノインプリントモールドの凹凸部の寸法精度に優れ、しかもモールド製造コストの低減化を図ることができる。
図1(A)〜(F)は、本発明のナノインプリントモールドの製造方法の工程例を経時的に説明するための断面図である。 図2は、本発明のナノインプリントモールドの製造方法の工程例を説明するための断面図であり、図1(F)の工程後にさらに第2の膜部形成工程が設けられた際の断面図である。 図3は、本発明のナノインプリントモールドの製造方法の工程例を説明するための平面図であり、図1(F)に示される工程時における平面図に相当する図面である。 図4は、図3に示される平面図における閉ループパターンの長手方向の両端部を除去した後の状態を示す平面図である。 図5は、閉ループパターンの状態が分かり易くなるように描いた斜視図であり、図1(F)に示される工程時における斜視図の一部に相当する。 図6は、従来のナノインプリントモールドの製造方法の工程例を経時的に説明するための断面図である。
以下、図面を参照しながら、本発明を実施するための実施形態について詳細に説明する。なお、本発明は以下に説明する形態に限定されることはなく、技術思想を逸脱しない範囲において種々変形を行なって実施することが可能である。また、添付の図面においては、説明のために上下、左右の縮尺を誇張して図示することがあり、実際のものとは縮尺が異なる場合がある。
本発明のナノインプリントモールドの構成がより分かり易く理解できるよう、まず、最初に、本発明のナノインプリントモールドの製造方法について図1〜図5を参照しつつ説明する。
<ナノインプリントモールドの製造方法>
図1(A)〜(F)は、本発明のナノインプリントモールドの製造方法の工程例を経時的に説明するための断面図であり、図2は、図1(F)に示される工程後にさらに第2の膜部形成工程を設けた際の断面図であり、図3は、図1(F)に示される工程時における平面図であり、図4は、追加工程の一例として図3に示される平面図における閉ループパターンの長手方向の両端部を除去した後の状態を示す平面図であり、図5は、閉ループパターンの状態が分かり易くなるように描いた概略斜視図であって、図1(F)に示される工程時における斜視図である。
本発明のナノインプリントモールドの製造方法は、(1)平面からなる第1主面部を有する基板を準備する工程と、(2)基板の第1主面部の上に、直接あるいは中間膜を介して、凸状レジスト体を所定のパターンで形成させるレジストパターン形成工程と、(3)凸状レジスト体の側面および上面、ならびに基板の第1主面部あるいは中間膜の上面を覆うように第1の膜部を被着させる第1膜部形成工程と、(4)第1の膜部をエッチバックして、凸状レジスト体の上面および基板の第1主面部あるいは中間膜の上面を露出させるとともに、第1の膜部を凸状レジスト体の側面に残して側壁凸部を形成するエッチバック工程と、(5)凸状レジスト体を除去することによって側壁凸部のパターンを形成させる側壁凸部パターン形成工程と、を有して構成される。なお、本発明の実施の形態として、上記(2)のレジストパターン形成工程の後に、好ましい態様として設けることができるスリミング工程を有する場合を例示している。
以下、各工程毎に順次説明する。
(1)平面からなる第1主面部を有する基板を準備する工程
図1(A)に示されるように、ナノインプリントモールドの基台となる基板10が準備される。基板10の片側の主面11には、第1主面部11aが形成されており、この第1主面部11aは、後述する凸状レジスト体を形成することができる平面である。図1(A)においては、基板10の片側の主面11の全エリアが平面からなる第1主面部11aを構成している例が示されているが、この構成に限定されることなく、例えば、凸状レジスト体を設けるエリアのみが部分的に突出した平面の第1主面部を構成する、いわゆるメサ構造の基板10とすることもできる。
基板10の材質は適宜選択することができるが、例えば、ナノインプリントモールドをいわゆる光インプリント用のモールドとして使用する場合、基板10は、照射光が透過可能な透明基材を用いて形成され、例えば、石英ガラス、珪酸系ガラス、フッ化カルシウム、フッ化マグネシウム、アクリルガラス等のガラスや、ポリカーボネート、ポリプロピレン、ポリエチレン等の樹脂等、あるいは、これらの任意の積層材を用いることができる。また、例えば、ナノインプリントモールドをいわゆる熱インプリント用のモールドとして使用する場合、基板10は必ずしも透明基材である必要はなく、例えばニッケル、チタン、アルミニウムなどの金属、シリコンや窒化ガリウム等の半導体などを用いてもよい。
ナノインプリントモールドの基台となる基板10の厚さは、基板の強度、取り扱い適性等を考慮して設定することができ、例えば、300μm〜10mm程度の範囲で適宜設定することができる。また、前述したように基板10は、凸状レジスト体が形成される第1主面部11aが突出した平面となっている、いわゆるメサ構造としてもよい。メサ構造の段数の数も1段に限らず、複数段としてもよい。
(2)レジストパターン形成工程
次いで、図1(B)に示されるように、基板10の第1主面部11aの上に、中間膜20を介して、凸状レジスト体30が所定のパターンで形成されるレジストパターン形成工程が実施される。なお、図示例では中間膜20が介在されているが、この中間膜20を介在させることなく、基板10の第1主面部11の上に直接、凸状レジスト体30を所定のパターンで形成するようにしてもよい。
凸状レジスト体30のパターン形成は、電子線(EB)リソグラフィ法、光リソグラフィ法、またはナノインプリント法により形成することができる。
第1の手法として、電子線(EB)リソグラフィ法を用いる場合、基板10の中間膜20上に、電子線感応性樹脂膜を形成するレジスト形成工程が行なわれ、次いで、形成された電子線感応性樹脂膜に対して、所望のパターンを形成するように電子線描画が行われる。
電子線描画が完了した後、電子線感応性樹脂膜を現像するレジスト現像工程が行なわれる。例えば、ポジ型の電子線感応性樹脂膜を用いた場合、未照射部分が分解しない状態でレジストとして残り、凸状レジスト体30が所定のパターンで形成される(ネガ型の電子線感応性樹脂膜を用いた場合、照射部分が分解しない状態でレジストとして残り、ポジ型と逆のパターンが形成される)。
第2の手法として、光リソグラフィ法を用いる場合、基板10の中間膜20上に、感光性樹脂膜を形成するレジスト形成工程が行なわれ、次いで、形成された感光性樹脂膜に対して、所望のパターンを形成するようにマスクパターンを介して露光操作が行われる。露光操作が完了した後、感光性樹脂膜を現像するレジスト現像工程が行なわれる。例えば、ポジ型の感光性樹脂膜を用いた場合、未露光部分が分解しない状態でレジストとして残り、凸状レジスト体30が所定のパターンで形成される(ネガ型の感光性樹脂膜を用いた場合、露光部分が分解しない状態でレジストとして残り、ポジ型と逆のパターンが形成される)。
第3の手法として、ナノインプリント法を用いる場合、例えば、基板10の中間膜20上に、被転写物として光硬化性の樹脂材料がディスペンサやインクジェット等によって供給・配設される。次いで、配設された樹脂材料に所望の凹凸構造を有するモールドを接触させ、必要に応じて圧力が加えられる(いわゆるモールドの押し込み工程)。この状態において、樹脂材料は凹凸構造を有する樹脂層となり、当該樹脂層に対して紫外線照射が行なわれることによって、樹脂材料が硬化される(いわゆる樹脂硬化工程)。次いで、樹脂材料からモールドを引き離すことにより、モールドが有する凹凸構造が反転した凹凸構造が所定のパターンで基板10の中間膜20上に形成される。しかる後、いわゆる残膜を酸素アッシング等により除去することで、凸状レジスト体30のパターンが形成される。なお、本発明でいう凸状レジスト体30とは、樹脂材料を主成分として含む構造体をいう。
基板10の上に必要に応じて設けられる中間膜20は、例えば、基板10と後述する第1の膜部40との密着性を向上させる機能を有する膜、もしくは導電性を有する膜、または、これら双方の機能を有する膜等から構成されることが好ましい。中間膜20は2層以上の積層膜として構成してもよい。導電性を有する中間膜20は、例えば、電子線(EB)リソグラフィにおけるパターン描画の際に電子を導くよう作用させることができる。ただし、電子線(EB)リソグラフィであっても、電子線感応性樹脂膜の表面に導電膜を形成させた状態でパターン描画することも可能であり、導電性を有する中間膜20の存在は必須ではない。また、基板10と第1の膜部40との密着性が良好な場合には、中間膜20はなくてもよい。
中間膜20を設ける場合、具体的材料として、Si系、Ta系、Cr系の膜等を挙げることができる。膜厚は、通常、50nm以下、特に数nm〜50nm程度とされる 。
また、ナノインプリントモールドをいわゆる光インプリント用のモールドとして使用する場合、中間層20は、照射光が透過可能な透明材料とすることが望ましい。
(2´)スリミング工程
本実施の形態においては、図1(C)に示されるように、レジストパターン形成工程後に、必要に応じて設けることができるスリミング工程が付加されている。
スリミング工程においては、凸状レジスト体30を例えば酸素プラズマ等で処理してスリミングして、図1(C)に示されるごとくスリミングさせた凸状レジスト体30aが形成される。
本明細書において、スリミングとは、ウエットエッチングあるいはドライエッチング(酸素プラズマ処理を含む)で凸状レジスト体30のパターンの幅を細くするとともに、膜厚を薄くすることである。例えば、酸素プラズマ処理によるスリミングを行うことによって、最初に形成された凸状レジスト体30のパターンのピッチは変えずに、1/2程度のパターン幅を形成することができる。
(3)第1膜部形成工程
次いで、図1(D)に示されるように、凸状レジスト体30aの側面32および上面31、ならびに中間膜20の上面(中間膜20を設けない場合には、基板10の第1主面部11a)を覆うように第1の膜部40を被着させる第1膜部形成工程が実施される。
第1の膜部40は、被着させる面上に沿って、一連の膜を形成させたものであれば特に限定されるものではないが、好適には、ALD法(原子層堆積法)で形成させた原子層堆積膜とすることが望ましい。被着させる面は、凹凸面、湾曲面等如何なる形状の面であってもよい。ALD法を用いることにより、低温で 精度良く成膜できる。さらに、ステップカバーレッジも極めてよい。
第1の膜部40は、1層から構成してもよいし、2層以上の積層膜として構成してもよい。第1の膜部40の膜厚は、例えば、ハーフピッチ設計分の膜厚とすることが好ましく、例えば、数nm〜数百nm程度の厚さが得られるまで、一連の原子層が連続的に積み重ねられる。
第1の膜部40を構成する具体的材料としては、Si系, Al系、Ti系等の膜を例示することができる。また、ナノインプリントモールドをいわゆる光インプリント用のモールドとして使用する場合、第1の膜部40は、照射光が透過可能な透明材料とすることが望ましい。
第1の膜部40を成膜する際は、予め形成している凸状レジスト体30(30a)に損傷を与えないように、凸状レジスト体30(30a)を構成するレジストのガラス転移温度Tgより十分低い第1の温度TL、(例えば、20〜100℃、より好ましくは室温)で操作されることが望ましい。
(4)エッチバック工程
次いで、図1(E)に示されるように、第1の膜部40をエッチバックして、凸状レジスト体30aの上面31および中間膜20の上面(中間膜20を設けていない場合は、基板10の第1主面部11aを露出させるとともに、第1の膜部40を凸状レジスト体30aの側面32に残して側壁凸部45を形成するエッチバック工程が実施される。エッチバックとは、エッチングにより表面を全体的に厚さ方向に削っていく操作をいう。
エッチバックは、第1の膜部40を構成する材料に応じて適切なエッチングガスを用いて行うようにすればよい。例えば、第1の膜部40が酸化シリコン(SiO2)で構成されている場合には、CF4、CHF3、C26等のフッ素系ガスをエッチングガスとして用いてエッチバックすればよい。
(5)側壁凸部パターン形成工程
次いで、図1(F)に示されるように、凸状レジスト体30aを除去することによって残余の第1の膜部40から構成される側壁凸部45のパターンを形成させる側壁凸部パターン形成工程が実施される。
本発明においては、その前の工程であるエッチバック工程において、第1の膜部40をエッチバックし、凸状レジスト体30aの上面31が露出された状態になっているので、凸状レジスト体30aの除去が容易にできる。
凸状レジスト体30aの除去は、酸素系のガスを用いたドライ処理によって選択的に除去することができる。例えば、酸素プラズマによるドライエッチングやオゾン処理等のドライ処理を好適例として挙げることができる。凸状レジスト体30aは側壁凸部45のパターンを形成させる際のいわゆるコアとなる部分であり、本願の凸状レジスト体30aに代えて、無機化合物からなる同様な凸状物をコアとして用いた場合、 当該無機化合物を形成するための工程が増えるだけでなく、当該無機化合物コアを除去するドライエッチングの選択比は凸状レジスト体30aコアの場合よりも悪いため、パターン寸法バラツキの原因となる。また、当該無機化合物コアの除去にウエットエッチングを用いた場合には、ウエットエッチング液の表面張力による側壁凸部45のパターンの倒壊や変形が生じるおそれがある。本発明においては、凸状レジスト体30aコアとドライ処理を用いることによって、側壁凸部45のパターンの倒壊や変形を最小限に抑えることが可能となる。
なお、レジストコア(凸状レジスト体30(30a))の除去が完了した時点で、第1の膜部40の密着強度や膜強度等を向上させるために、例えば、200〜800℃程度の高温で熱処理(アニール処理)することが望ましい。
本発明においては、棒状の凸状レジスト体30aをコアとしてその側面に側壁凸部45を形成しているために、図1(F)に示されるような側壁凸部45のパターン形成工程が完了した時点で、当該側壁凸部45のパターンを平面から見た場合、図3に示されるような閉ループを形取る側壁凸部45が複数個、所定のピッチで配置された状態が形成される。一つの閉ループを形取る側壁凸部45は、凸状レジスト体30aを挟持するように配置された一対の側壁凸部45、45から形成されている。図1(F)を参照すれば、左から1つ目と2つ目の側壁凸部45によって、一つの閉ループを形取る側壁凸部45が形成され、右から1つ目と2つ目の側壁凸部45によって、一つの閉ループを形取る側壁凸部45が形成される。
ナノインプリントモールド製造の際に、図4に示されるようなラインアンドスペース形態の側壁凸部45のパターンを形成しておきたい場合には、図3に示される閉ループを形取る側壁凸部45の長手方向の両端部46を除去しておく必要がある。
長手方向の両端部46を除去するには、例えば、光リソグラフィ法によって図3におけるa−b−c−dで囲まれるエリアにレジスト膜をマスクとして被せた状態で、露出した状態にある側壁凸部45の両端部46近傍をエッチング除去する方法が挙げられる。
なお、ナノインプリントモールド製造に際して、図3に示される閉ループを形取る側壁凸部45の長手方向の両端部46を残しておいてもよい。この場合には、実際のナノインプリント操作によって、被処理基板の上に転写層の凹凸転写パターンを転写した後に、転写された端部相当部位の存在によって発生した転写層の不具合を必要に応じて追加処理等するようにすればよい。ナノインプリントモールドの構造として、閉ループを形取る側壁凸部45の長手方向の両端部46を残しておいた場合には、閉ループであるがゆえに側壁凸部45の倒壊や変形に対する強度がより一層高まるという効果が発現する。
なお、閉ループを形取る側壁凸部45の長手方向の両端部46の除去は 、第1膜部形成工程完了後であれば、どの段階で実施しても良い。
(6)好適に設けられる第2の膜部形成工程
上述の側壁凸部パターン形成工程の後に、図2に示されるごとく、側壁凸部パターン形成工程により形成された側壁凸部45の側面45bおよび上面45a、ならびに中間膜20の上面(中間膜20を設けていない場合は、基板10の第1主面部11a)を覆うように第2の膜部50を被着させる第2の膜部形成工程をさらに実施することが好ましい。
この工程を設けるによって、側壁凸部45に被着された第2の膜部50を含む複合凸状体55は、第2の膜部50の存在によって、より強固に形成されることとなり、倒壊や変形に対する強度がより一層高まる。
第2の膜部50は、被着させる面上に沿って、一連の膜を形成させたものであれば特に限定されるものではないが、好適には、ALD法(原子層堆積法)で形成させた原子層堆積膜とすることが望ましい。ALD法を用いることにより、 極めて膜密度の高い薄膜が精度良く成膜できる。さらに、ステップカバーレッジも極めてよい。
第2の膜部50は、1層から構成してもよいし、2層以上の積層膜として構成してもよい。第2の膜部50は、特に補強的な作用を奏するものであり、その膜厚は、例えば、数nm〜数十nm程度とされる。
第2の膜部50を構成する具体的材料としては、Si系、Al系、Ti系等の膜を例示することができる。また、ナノインプリントモールドをいわゆる光インプリント用のモールドとして使用する場合、第2の膜部50は、照射光が透過可能な透明材料とすることが望ましい。
第2の膜部50の成膜は、低温(例えば、室温〜100℃程度)で成膜することもできるし、密着強度や膜強度等を向上させるために高温(例えば、100〜600℃程度)で成膜することもできる。低温で成膜した場合には、密着強度や膜強度等を向上させるために、例えば、200〜800℃程度の高温で熱処理(アニール処理)することが望ましい。
前述したように第1の膜部40についても、密着強度や膜強度を向上させるために、成膜後 に例えば、200〜800℃程度の高温で熱処理(アニール処理)することが望ましい。なお、第1の膜部40は、凸状レジスト体30の上に形成されるために低温での成膜を行なうことが好ましく、熱処理(アニール処理)は、凸状レジスト体30(30a)を除去した後(例えば、レジストコア除去工程後)に行うことが好ましい。
第1の膜部40および第2の膜部50を組み合わせて形成する場合の熱処理等の具体的な態様は以下のとおり。すなわち、(a)第1の膜部40を低温で成膜し、その後当該第1の膜部40を熱処理し、後に第2の膜部50を高温で成膜する。(b)第1の膜部40を低温で成膜し、その後当該第1の膜部40を熱処理し、後に第2の膜部50を低温で成膜し、しかる後、高温での熱処理を行う。(c)第1の膜部40を低温で成膜し、後の第2の膜部50を高温で成膜する。(d)第1の膜部40を低温で成膜し、後の第2の膜部50を低温で成膜し、しかる後、高温での熱処理を行う。上記の(a)、(b)で示されるごとく、早い段階で第1の膜部40を熱処理して第1の膜部40そのものの密着強度や膜強度を向上させておくことにより、その後の各工程での各操作処理の際に、第1の膜部40を基礎として形成される側壁凸部45のパターンの倒壊や変形が起こり難くなるというメリットがある。この一方で、上記の(c)(d)で示されるごとく、後の第2の膜部50の成膜中あるいは成膜後に、第2の膜部50と第1の膜部40の熱処理を纏めて行うことにより熱処理工程の簡略化を図ることができる。
上記の工程を経て、図1(F)や図2に示されるようなナノインプリントモールドが形成される。
本発明のナノインプリントモールドは、ナノインプリント法を実施するために用いられ、例えば、被処理基板の上に設けられた樹脂等の転写層に押し付けられることにより転写層に凹凸転写パターンを転写するためのモールドである。樹脂等の転写層は、最初、被処理基板側ではなく、ナノインプリントモールド側に設けるようにしてもよい。
第1の実施形態としてのナノインプリントモールドは、例えば図1(F)に示されるように、平面からなる第1主面部11aを有する基板10と、前記第1主面部11aの上に、中間膜20を介して凹凸転写パターンの形成に寄与する凸状体(側壁凸部45)を有して構成されている。中間膜20は必要に応じて設けられるものであり、中間膜20を設けることなく、基板10の第1主面部11aの上に、直接、凹凸転写パターンの形成に寄与する凸状体(側壁凸部45)を有するようにしてもよい。
本発明における凸状体(側壁凸部45)は、基板10の主面を掘り込むようにして一体的に加工形成されたものではなく、基板10や中間膜20とは別の部材として、基板10の上に直接、あるいは中間膜20を介して立設された状態で存在している。従って、凸状体(側壁凸部45)の底部と、基板10あるいは中間膜20とが接合されている箇所には、接合界面が存在する。本発明でいう別の部材とは、材料の一致・不一致で判断されるものではなく、接合されている界面が存在するか否かで判断され、一体的に加工形成されているもののみを排除する趣旨である。接合界面が存在する本発明のモールドは、ナノインプリントモールドの凹凸パターンが劣化して実用に供しなくなった場合や、凹凸パターンの仕様が変更されて当該パターンを作り直す場合において、接合界面から凸状体(側壁凸部45)を除去することによって、基板10の再利用が可能となる。
さらに、本発明のナノインプリントモールドは、前記凹凸転写パターンの形成に寄与するすべての凸状体が1層あるいは2層以上の膜部から構成されている。すなわち、凸状体は、図1(F)に示されるごとく第1の膜部40の一部である側壁凸部45として構成されている。第1の膜部40は、好適には、ALD膜(原子層堆積膜)として構成される。ALD膜(原子層堆積膜)は1層からなる原子層であってもよいが、通常は、2層以上の原子層として構成されることが望ましい。凹凸転写パターンの形成に寄与するすべての凸状体(側壁凸部45)を1層あるいは2層以上の膜部(原子層堆積膜)から構成することによって、パターンの変形が起こりづらいという効果が発現する。
本発明のナノインプリントモールドを構成する基板10の形状、材質、厚さ等や、必要に応じて設けることができる中間膜20の特性、材料、膜厚等や、第1の膜部40の一部である側壁凸部45の積層構成、材料等については、上述したナノインプリントモールドの製造方法を説明する際に説明しているので、そこでの記載を参照されたい。また、上述したようにナノインプリントモールドの構造として、閉ループを形取る側壁凸部45の長手方向の両端部46を残すようにすることもできる(図3参照)。
第2の実施形態としてのナノインプリントモールドは、例えば、図2に示されるように、第1の膜部40の一部である側壁凸部45からなる凸状体と、凸状体の側面および上面、ならびに中間膜の上面を覆うように被着された第2の膜部50との一体化物から構成されている。
これによって、図2に示されるごとく凸状体(側壁凸部45)と、第2の膜部50とから構成される新たな複合凸状体55は、直接、凹凸転写パターンの形成に寄与するものであるが、その心材として構成される凸状体(側壁凸部45)もやはり、凹凸転写パターンの形成に寄与するものとして構成されている。凸状体(側壁凸部45)なしでは、所望の複合凸状体55の凸状形態が構成できないからである。
第2の膜部50の積層構成、材料、膜厚等については、上述したナノインプリントモールドの製造方法を説明する際に説明しているので、当該箇所での記載を参照されたい。なお、ナノインプリントモールドの構造として、閉ループを形取る側壁凸部45の長手方向の両端部46を残すようにした場合には(図3参照)、その閉ループの構造を維持したまま第2の膜部50が側壁凸部45の上に被着される。
<ナノインプリントモールドのその他の実施形態>
その他の実施形態として、図1(F)に示される凸状体(側壁凸部45)の基部に位置する中間膜20のみを残し、凸状体(側壁凸部45)が立設されていない箇所の中間膜20をすべて除去し、 かつ、中間膜20をCr等の、当該中間膜の有無によって検査時にコントラスト差がつきやすい材料から構成させる。このような構成を採択することによって、当該ナノインプリントモールドに対して検査光を照射させることによって凸状体(側壁凸部45)が立設されている位置の確認検査等を行うことが可能となる。
以下、具体的実施例を示し本発明をさらに詳細に説明する。
光透過性の基板10として、外形が6インチ角、厚さ0.25インチの合成石英ガラス基板を準備した。準備した基板10の一方の主面上に、SiO2をスパッタリング法で成膜して膜厚10nmのSiO2膜20(中間膜20)を形成した。
次いで、このSiO2膜20上に電子線感応性樹脂(電子線レジスト)を塗布し、電子線描画によってパターン幅30nm、ピッチ 60nmのラインアンドスペースのパターン形態からなるレジスト厚40nmのレジストパターン(凸状レジスト体30のパターン)を形成した。
次いで、形成されたレジストパターンを酸素プラズマ処理によりスリミングを行い、スリミング後のレジストのパターン幅を20nmとした。レジスト厚は35nmであった。
スリミングしたレジストパターンの側面および上面、並びにSiO2膜の上面を覆うようにALD法によりSiO2膜を成膜し、厚さ10nmのSiO2被覆膜(第1の膜部)を形成した。成膜温度は、室温とした。
次いで、CF4ガスを用いてSiO2の被覆膜(第1の膜部)の全面をドライエッチングによりエッチバックし、レジストパターンおよびSiO2膜(中間膜)を露出させるとともに、SiO2の被覆膜をレジストパターンの側面に残して側壁凸部を形成した。
次いで、酸素プラズマによるドライエッチングにより、選択的にレジストパターンを除去し(レジストコア除去操作)、SiO2膜(中間膜)上にSiO2の側壁凸部が形成された基板を作製した。
SiO2の側壁(側壁凸部)は、パターン幅10nm、厚さ(高さ)35nm、ピッチ30nmのラインアンドスペースのパターン形態であった。
本発明においては、コア材が有機レジストであるので、レジストの除去(レジストコア除去操作)は容易であり、側壁凸部の倒れや変形は生じなかった。さらには側壁凸部の寸法精度も極めて優れたものであった。
次いで、側壁凸部パターンの側面および上面、並びにSiO2膜(中間膜)の上面を覆うようにALD法によりSiO2膜を成膜し、厚さ5nmのSiO2被覆膜(第2の膜部)を形成し、側壁凸部45と、第2の膜部50とから構成される新たな複合凸状体55を形成した。複合凸状体55は、パターン幅20nm、厚さ(凸部として機能する実質的な高さ)35nm 、ピッチ30nmのラインアンドスペースのパターン形態を有するナノインプリントモールドを作製した。
複合凸状体55の寸法精度は極めて優れたものであった。すなわち、凸部の高さのバラツキは基準となる設計寸法に対して±1%以内の誤差であった。同様に凸部幅のバラツキは基準となる設計寸法に対して±2%以内の誤差であった。
なお、上記の製造方法において、2つのALD膜(上記第1の膜部および上記第2の膜部)の高温での熱処理は、以下の要領で実施した。
すなわち、(a)第1の膜部を室温で成膜し、レジストコア除去操作の後、第1の膜部を400℃で熱処理し、後に第2の膜部を400℃で成膜した。
なお、これとは別の熱処理手法、すなわち、(b)第1の膜部を室温で成膜し、レジストコア除去操作の後、第1の膜部を400℃で熱処理し、後に第2の膜部を室温で成膜し、しかる後、第2の膜部を400℃で熱処理する手法、(c)第1の膜部を室温で成膜し、レジストコア除去操作の後、第2の膜部を400℃で成膜する手法、(d)第1の膜部を室温で成膜し、レジストコア除去操作の後、第2の膜部を室温で成膜し、しかる後、400℃で熱処理する手法、のいずれの手法によっても、上述した効果と同様な効果を確認することができた。
また、上述してきた実施例において、ALD膜をSiO2膜から、SiN膜に変えた場合においても、上述した効果と同様な効果を確認することができた。
本発明は、種々の微細加工を要する技術分野に利用可能であり、例えば、半導体集積回路を備える電子部品や高密度記録媒体の製造に適用することができる。
10…基板
11…主面
11a…第1主面部
20…中間膜
30、30a…凸状レジスト体
40…第1の膜部
45…側壁凸部
50…第2の膜部
55…複合凸状体

Claims (10)

  1. 平面からなる第1主面部を有する基板を準備する工程と、
    前記基板の第1主面部の上に、直接あるいは中間膜を介して、凸状レジスト体を所定のパターンで形成させるレジストパターン形成工程と、
    前記凸状レジスト体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第1の膜部を被着させる第1膜部形成工程と、
    前記第1の膜部をエッチバックして、前記凸状レジスト体の上面および前記基板の第1主面部あるいは中間膜の上面を露出させるとともに、前記第1の膜部を前記凸状レジスト体の側面に残して側壁凸部を形成するエッチバック工程と、
    前記凸状レジスト体を除去することによって側壁凸部のパターンを形成させる側壁凸部パターン形成工程と、を有することを特徴とするナノインプリントモールドの製造方法。
  2. 前記側壁凸部パターン形成工程により形成された側壁凸部の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第2の膜部を被着させる第2の膜部形成工程がさらに設けられる請求項1に記載のナノインプリントモールドの製造方法。
  3. 前記第1の膜部がALD法(原子層堆積法)で形成される請求項1または請求項2に記載のナノインプリントモールドの製造方法。
  4. 前記第2の膜部がALD法(原子層堆積法)で形成される請求項2または請求項3に記載のナノインプリントモールドの製造方法。
  5. レジストパターン形成工程における凸状レジスト体を形成させる手法が、電子線(EB)リソグラフィ法、光リソグラフィ法、またはナノインプリント法である請求項1ないし請求項4のいずれかに記載のナノインプリントモールドの製造方法。
  6. 転写層に押し付けられることにより前記転写層に凹凸転写パターンを転写するためのナノインプリントモールドであって、
    当該ナノインプリントモールドは、
    平面からなる第1主面部を有する基板と、
    前記第1主面部の上に、直接あるいは中間膜を介して、前記凹凸転写パターンの形成に寄与する凸状体を有し、
    前記凹凸転写パターンの形成に寄与するすべての凸状体は、第1の膜部から構成され、当該第1の膜部は、ALD膜(原子層堆積膜)から構成されてなることを特徴とするナノインプリントモールド。
  7. 前記凸状体は、前記基板および前記中間膜とは別の部材として構成され、前記基板の上に直接、あるいは前記中間膜を介して立設された状態で存在している請求項6に記載のナノインプリントモールド。
  8. 前記第1の膜部から構成される凸状体の側面および上面、ならびに前記基板の第1主面部あるいは中間膜の上面を覆うように第2の膜部が被着されており、当該第2の膜部がALD膜(原子層堆積膜)から構成される請求項6または請求項7に記載のナノインプリントモールド。
  9. 前記凹凸転写パターンの形成に寄与するすべての凸状体は、第1の膜部および第2の膜部から構成される請求項8に記載のナノインプリントモールド。
  10. 前記必要に応じて設けられる中間膜は、密着性を向上させる機能を有する膜もしくは導電性を有する膜、または、これら双方の機能を有する膜である請求項6ないし請求項9のいずれかに記載のナノインプリントモールド。
JP2012123235A 2012-05-30 2012-05-30 ナノインプリントモールドおよびその製造方法 Active JP6089451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012123235A JP6089451B2 (ja) 2012-05-30 2012-05-30 ナノインプリントモールドおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012123235A JP6089451B2 (ja) 2012-05-30 2012-05-30 ナノインプリントモールドおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2013251320A true JP2013251320A (ja) 2013-12-12
JP6089451B2 JP6089451B2 (ja) 2017-03-08

Family

ID=49849744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012123235A Active JP6089451B2 (ja) 2012-05-30 2012-05-30 ナノインプリントモールドおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6089451B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060710A (ja) * 2013-09-18 2015-03-30 東芝ライテック株式会社 ヒータおよび画像形成装置
WO2020018079A1 (en) * 2018-07-16 2020-01-23 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
US11391950B2 (en) 2019-06-26 2022-07-19 Meta Platforms Technologies, Llc Techniques for controlling effective refractive index of gratings

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JP2006215400A (ja) * 2005-02-04 2006-08-17 Nikon Corp パターン形成方法、光学素子の製造方法、マイクロレンズアレイの製造方法、投影露光装置の照明装置、投影露光装置、及び収差測定装置
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
JP2009543378A (ja) * 2006-07-10 2009-12-03 マイクロン テクノロジー, インク. 半導体デバイス製造中の交互に行うスペーサ堆積を用いたピッチ縮小技術およびそれを含むシステム
JP2010066597A (ja) * 2008-09-11 2010-03-25 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010076134A (ja) * 2008-09-24 2010-04-08 Dainippon Printing Co Ltd ナノインプリントモールド
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー, インク. 簡易化ピッチダブリング工程
JP2010239009A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法
JP2010284921A (ja) * 2009-06-12 2010-12-24 Toshiba Corp パターン形成方法及びテンプレート
JP2011108920A (ja) * 2009-11-19 2011-06-02 Toshiba Corp テンプレート、テンプレートの製造方法及びパターン形成方法
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
JP2014029981A (ja) * 2012-02-03 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JP2006215400A (ja) * 2005-02-04 2006-08-17 Nikon Corp パターン形成方法、光学素子の製造方法、マイクロレンズアレイの製造方法、投影露光装置の照明装置、投影露光装置、及び収差測定装置
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー, インク. 簡易化ピッチダブリング工程
JP2009543378A (ja) * 2006-07-10 2009-12-03 マイクロン テクノロジー, インク. 半導体デバイス製造中の交互に行うスペーサ堆積を用いたピッチ縮小技術およびそれを含むシステム
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
JP2010066597A (ja) * 2008-09-11 2010-03-25 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010076134A (ja) * 2008-09-24 2010-04-08 Dainippon Printing Co Ltd ナノインプリントモールド
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2010239009A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法
JP2010284921A (ja) * 2009-06-12 2010-12-24 Toshiba Corp パターン形成方法及びテンプレート
JP2011108920A (ja) * 2009-11-19 2011-06-02 Toshiba Corp テンプレート、テンプレートの製造方法及びパターン形成方法
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
JP2014029981A (ja) * 2012-02-03 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060710A (ja) * 2013-09-18 2015-03-30 東芝ライテック株式会社 ヒータおよび画像形成装置
WO2020018079A1 (en) * 2018-07-16 2020-01-23 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
US10649119B2 (en) 2018-07-16 2020-05-12 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
US11249230B2 (en) 2018-07-16 2022-02-15 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
US11391950B2 (en) 2019-06-26 2022-07-19 Meta Platforms Technologies, Llc Techniques for controlling effective refractive index of gratings
US11550083B2 (en) 2019-06-26 2023-01-10 Meta Platforms Technologies, Llc Techniques for manufacturing slanted structures

Also Published As

Publication number Publication date
JP6089451B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
JP5395757B2 (ja) パターン形成方法
JP5144127B2 (ja) ナノインプリント用のモールドの製造方法
JP2010251601A (ja) テンプレート及びその製造方法、並びにパターン形成方法
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP2013235885A (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
TWI505336B (zh) 金屬光柵的製備方法
JP2011165855A (ja) パターン形成方法
JP2014209509A (ja) インプリントモールドの製造方法
JP6003571B2 (ja) ナノインプリント用テンプレートの製造方法
JP5673900B2 (ja) ナノインプリントモールドの製造方法
JP6089451B2 (ja) ナノインプリントモールドおよびその製造方法
JP6357753B2 (ja) ナノインプリントモールドの製造方法
JP2015138928A (ja) インプリント用モールドの製造方法
JP6015140B2 (ja) ナノインプリントモールドおよびその製造方法
JP2007210275A (ja) インプリント用モールド
US20170343708A1 (en) Manufacturing method for optical element
JP5326192B2 (ja) インプリント用モールド及びインプリント用モールド製造方法
JP5983322B2 (ja) パターン構造体の形成方法
JP6183519B2 (ja) ナノインプリント用テンプレートの製造方法
JP2016092360A (ja) 欠陥修正方法および微細構造体の製造方法
JP6156013B2 (ja) インプリントモールドの製造方法
KR101145032B1 (ko) 포토마스크 제조 방법
KR20070054896A (ko) 나노 임프린트용 스탬프 제조방법 및 그를 이용한 광 결정제조방법
US20130193103A1 (en) Method of self-aligned fully integrated stck fabrication
JP5618033B2 (ja) パターン構造体の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150