JP2013239944A - 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器 - Google Patents

電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器 Download PDF

Info

Publication number
JP2013239944A
JP2013239944A JP2012112202A JP2012112202A JP2013239944A JP 2013239944 A JP2013239944 A JP 2013239944A JP 2012112202 A JP2012112202 A JP 2012112202A JP 2012112202 A JP2012112202 A JP 2012112202A JP 2013239944 A JP2013239944 A JP 2013239944A
Authority
JP
Japan
Prior art keywords
substrate
substrate region
region
wiring
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012112202A
Other languages
English (en)
Other versions
JP2013239944A5 (ja
Inventor
Kyo Horie
協 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012112202A priority Critical patent/JP2013239944A/ja
Priority to US13/891,416 priority patent/US20130300447A1/en
Priority to CN2013101741764A priority patent/CN103427785A/zh
Publication of JP2013239944A publication Critical patent/JP2013239944A/ja
Publication of JP2013239944A5 publication Critical patent/JP2013239944A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】シート基板における電子部品の取り分減少を抑え、検査用電極の接触面積を確保し、且つ電子素子への寄生容量発生を低減した電子部品製造方法の提供。
【解決手段】電子部品10の製造方法は、複数の基板領域56を有し、各基板領域に圧電振動片38とリッド32を配置するシート基板54に対し、第1基板領域に配置された前記圧電振動片と、前記第1基板領域周囲にある第2基板領域に配置された前記リッドと、を前記第1基板領域の境界を跨ぎ接続する第1配線34Aと、前記第1基板領域境界を跨ぎ、前記第2基板領域を経由して前記第1基板領域に戻る経路を有し、前記圧電振動片と前記リッドを接続する第2配線34Bと、を配置する第1工程と、前記圧電振動片への信号の入出力を前記第1及び第2の基板領域に配置した前記リッドを介して行なう第2工程と、前記シート基板を境界に沿って分割し前記第1と第2の配線を分断する第3工程と、を有する。
【選択図】図1

Description

本発明は、電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器に関し、特に電子部品が搭載される電子素子の実装後の検査を容易に行うことが可能な技術に関するものである。
従来より、電子部品の効率的な製造方法として、いわゆる多数個取りの手法が用いられている。具体的には、複数の基板領域を有するシート基板を用意し、各基板領域に圧電振動子やICなどの電子素子を配置した上、基板領域の境界に沿ってシート基板を個片に分割することにより、個々の電子部品を得るものである。
ところで、上記電子部品において、電子部品に搭載された電子素子に対して動作確認等の作業を行う場合がある。例えば電子素子が上述の圧電振動子である場合には、基板上の圧電振動子に電気的に接続する接続電極に検査用プローブを接触させ、圧電振動子が発振するか否か、または共振周波数やCI値等が適正な範囲内にあるか否かを検査する場合がある。この作業により、検査に合格した電子部品のみをつぎの工程に進めることができる。
しかし、電子部品が小型化するにつれて、上述の接続電極が非常に小さくなり、検査用プローブを接触させることが困難となる。よって、電子素子に電気的に接続するとともに接続電極よりも面積の大きい検査用電極をシート基板に新たに設け、検査用電極に検査用プローブを接触させる技術が開示されている。
図19に、特許文献1に記載のシート基板の平面図を示す。特許文献1には、スクライブライン104を縦横に配置して、基板領域102と、検査領域112とを交互に区画したシート基板100が開示されている。シート基板100において、シート基板100のスクライブライン104に囲まれた領域を基板領域102及び検査領域112としている。シート基板100の検査領域112に検査用電極106を配置し、基板領域102において電子素子(不図示)と接続する接続電極108を配置する。そして、接続電極108と、検査用電極106とは、基板領域102と検査領域112とを跨ぐ配線110により電気的に互いに接続している。
上記構成において、電子素子(不図示)を接続電極108に接続する態様で基板領域102に実装したのちに、検査用電極106を介して電子素子(不図示)に対して入出力の検査をし、検査後にスクライブライン104に沿ってシート基板100から基板領域102を個片化するとともに配線110を分断している。
しかし、特許文献1の構成では、検査用電極106を形成するために検査領域112を必要とするので、シート基板100における基板領域102の取リ分が減少する問題がある。
この問題を解決するため、図20に示すように、特許文献2では、互いに隣接する第1の基板領域204と第2の基板領域206とが交互に連続するシート基板202を用い、第1の基板領域204に配置された電子素子208と、第2の基板領域206の下面に配置された検査用電極210と、を有する電子部品200が開示されている。この電子素子208と検査用電極210とは、第1の基板領域204及び第2の基板領域206の内部を通過する配線212により電気的に接続されている。
上記構成において、検査用電極210に検査用プローブを接触させて検査用電極210及び配線212を介して電子素子208に対する入出力の検査を行なったのち、第1の基板領域204と第2の基板領域206との境界に沿ってシート基板202を分割して電子部品200を個片化するとともに、配線212を分断している。
特許文献2の構成によれば、特許文献1の場合とは異なり検査領域112を設計する必要がないので、シート基板202における基板領域(電子部品200)の取り分の減少を抑制することができる。
特開2005−109783号公報 特開2008−35486号公報
しかし、特許文献2の構成の場合、シート基板202の分割後も検査用電極210が電子部品200に残ることになる。よって、検査用電極210が電子素子208に対して寄生容量となり、電子素子208の特性に対して悪影響を及ぼすおそれがある。
そこで、本発明は、上記問題点に着目し、シート基板における電子部品の取り分の減少を抑制するとともに、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保し、且つシート基板に配置された電子素子に対する寄生容量の発生を低減した電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を前記第1の基板領域の境界を跨いで電気的に互いに接続する第1の配線と、前記第1の基板領域の境界を跨ぐとともに前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を配置する第1工程と、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置された前記電子素子に対する信号の入出力を、前記第1の基板領域に配置した前記蓋体と、前記第2の基板領域に配置した前記蓋体を介して行なう第2工程と、前記シート基板を前記境界に沿って分割して前記第1の配線及び前記第2の配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。
上記方法により、実装後の電子素子の入出力の検査において、検査用電極を新たに設けることなく電子部品の上面となる蓋体を検査用電極として代用することができる。そして、検査対象の電子素子の入出力の検査は、その電子素子が配置された第1の基板領域にある蓋体と、第1の基板領域の周囲にある第2の基板領域であって検査対象の電子素子に電気的に接続した第2の基板領域の蓋体と、を用いて行なうことができる。したがって、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの製造方法となる。
[適用例2]前記第2工程ののちに、前記電子素子に電気的に接続する第2の電子素子を前記基板領域に配置することを特徴とする適用例1に記載の電子部品の製造方法。
上記方法により、実装後の電子素子が良好に動作する基板領域のみに第2の電子素子を実装することができるので、第2の実装素子のロスを回避してコストを抑制することができる。
[適用例3]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を電気的に互いに接続する第1の配線と、前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を配置し、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記電子素子に対する信号の入出力を、前記同一の基板領域に配置した前記蓋体と、前記他の基板領域に配置した前記蓋体を介して行なうことを特徴とする電子部品の検査方法。
適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの検査方法となる。
[適用例4]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されたシート基板であって、第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を前記第1の基板領域の境界を跨いで電気的に互いに接続する第1の配線と、前記第1の基板領域の境界を跨ぐとともに前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を有することを特徴とするシート基板。
適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減したシート基板となる。
[適用例5]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする適用例4に記載のシート基板。
上記構成により、前記経路の端部となる基板領域に配置された電子素子を除いた全ての電子素子の入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。一方、前記経路の端部となる基板領域に配置された電子素子は、その基板領域に接続した基板片に配線を延出させて基板片に配置された検査用電極と電気的に接続するパターンと、基板片に配線を迂回させてもとの基板領域に戻しリッドに接続させるパターンを用いることにより入出力の検査を行なうことができる。
したがって、検査用電極の個数を抑制して、コストを抑制することができる。
[適用例6]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする適用例4または5に記載のシート基板。
上記構成により、前記経路上に配置された電子素子の全ての入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。したがって、適用例5で述べた基板片及び検査用電極は不要となるので、コストを抑制することができる。
[適用例7]適用例4乃至6のいずれか1例に記載のシート基板の各基板領域に前記電子素子と前記蓋体を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。
適用例1と同様の理由により、検査用プローブが必要とする電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子部品となる。
[適用例8]前記電子素子が圧電振動片であり、前記第2の電子素子が前記圧電振動片と電気的に接続された集積回路であることを特徴とする適用例7に記載の電子部品。
上記構成により、自ら発振する圧電デバイスを構築することができるとともに、適用例2と同様の理由により、集積回路のロスを回避してコストを抑制することができる。
[適用例9]適用例7または8のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
適用例1と同様の理由により、検査用プローブが必要とする電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子機器となる。
第1実施形態の電子部品(個片化前)の平面図である。 図1のA−A線断面図である。 第1実施形態の電子部品(個片化前)の底面図である。 第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも右側となる部分の線に基づく断面図である。 第1実施形態の電子部品の製造工程を示す図であり、図5(a)はシート基板製造工程、図5(b)は、圧電振動片の実装工程、図5(c)は、リッドの実装工程及び圧電振動片検査工程を示す。 第1実施形態のベース基板の製造工程を示す図であり、図6(a)は、シート基板分割工程、図6(b)は分割後の電子部品を示す。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その1)を示す図である。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その2)を示す図である。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その3)を示す図である。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その4)を示す図である。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その5)を示す図である。 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その6)を示す図である。 第2実施形態の電子部品(個片化前)の平面図である。 図14のA−A線断面図である。 第2実施形態の電子部品(個片化前)の底面図である。 第2実施形態の電子部品(個片化後)の断面図である。 第2実施形態の電子部品(個片化前)検査方法を示す図である。 本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。 特許文献1に記載のシート基板の平面図である。 特許文献2に記載の電子部品の断面図である。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1に、第1実施形態の電子部品(個片化前)の平面図を示す。図2に、図1のA−A線断面図を示す。図3に、第1実施形態の電子部品(個片化前)の底面図を示す。図4に、第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも右側となる部分の線に基づく断面図を示す。なお、説明を容易にするため、図1において、中央に描かれた電子部品10では、リッド32の記載を省略し、右側に描かれた電子部品10では、リッド32及び圧電振動片38の記載を省略している。また図2、図4、図5、図6では、基板12の圧電振動片38、集積回路50に重なる部分を刳り貫いた態様で表示している。
詳細は後述するが、本実施形態の電子部品10は、シート基板54上で複数集合させた状態で形成し、その後シート基板54を基板領域56ごとに個片化することにより得られる。そして、本実施形態では、圧電振動片38は、シート基板54への実装後において、その圧電振動片38が配置された基板領域56(第1の基板領域)の周囲にある基板領域56(第2の基板領域)のうちの一つに配置されたリッド32と、が第1の配線(配線34A)により電気的に互いに接続されることになる。また圧電振動片38は、その圧電振動片38が配置された基板領域56(第1の基板領域)にあるリッド32と第2の配線(配線34B)により電気的に互いに接続することになる。配線34Aは、基板領域56(第1の基板領域)の境界を跨ぐ経路を有している。配線34Bは、基板領域56(第1の基板領域)の境界を跨ぐとともに基板領域56(第1の基板領域)の周囲にある基板領域56(第2の基板領域)のうちのひとつを経由してもとの基板領域56(第1の基板領域)に戻る経路を有している。
そして、圧電振動片38の入出力の検査を、その圧電振動片38が配置された基板領域56(第1の基板領域)にあるリッド32と、その圧電振動片38に電気的に接続された基板領域56(第2の基板領域)にあるリッド32を介して行なうとともに、電子部品10の個片化の際に配線34A,34Bを分断することが特徴となっている。ここで、圧電振動片38の実装後の入出力の検査を行なう場合、検査対象の圧電振動片38が配置された基板領域56を第1の基板領域とし、その周囲ある基板領域56を第2の基板領域とする。
図4に示すように、本実施形態の電子部品10は、セラミック等の絶縁材料で形成された基板12と、圧電振動片38(電子素子)と、圧電振動片38に電気的に接続された集積回路50(第2の電子素子)と、金属等の導電性を有するリッド32(蓋体)により構成され、外部から給電を受けることにより自ら発振する圧電デバイスとなっている。
電子部品10の外形を成す基板12は、下から第1枠状基板14、第1センター基板18、第2センター基板22、第2枠状基板26の4層構造となっていり、図4に示すように断面がH型の基板12となっている。
第1枠状基板14は、平面視で、矩形の枠形状を有し、第1センター基板18に接合することにより集積回路50を収容する収容空間を形成するものである。第1枠状基板14の下面には実装電極16が設けられており、この実装電極16は実装先の電極に接続される。
第1センター基板18は、その下面に集積回路50が実装されるものであり、集積回路50のパッド電極52に対向する位置には、接続電極20が設けられている。
第2センター基板22は、その上面に圧電振動片38が実装されるものであり、圧電振動片38と接合する位置にはマウント電極24A,24Bが配置されている。また、マウント電極24A,24Bは、第1センター基板18及び第2センター基板22を貫通する貫通電極(不図示)を介して接続電極20の一部に電気的に接続されている。よって、圧電振動片38と集積回路50とが電気的に接続される。
第2枠状基板26は、平面視で、矩形の枠形状を有し、第2センター基板22に接合することにより、圧電振動片38を収容する収容空間を形成するものである。第2枠状基板26の上面には枠形状のメタライズ28(図1)が設けられており、このメタライズ28にはリッド32が接合される。メタライズ28は、第2枠状基板26、第2センター基板22、第1センター基板18、第1枠状基板14を貫通する貫通電極30(図4)を介して実装電極16aに電気的に接続されている。
リッド32は、第2枠状基板26の開口部の周囲にあるメタライズ28に接合して開口部を封止するものである。よって、真空環境下でリッド32をメタライズ28に接合することにより、圧電振動片38を真空封止することができる。
一方、実装電極16aを接地することにより、メタライズ28に接合したリッド32を接地することができる。なお、この貫通電極30には、集積回路50の接地用のパッド電極52に接続する接続電極20が電気的に接続されている。
本実施形態において、第2センター基板22(第1センター基板18でもよい)には、基板12の側面に露出した配線34A(34Aa),34B(34Ba)が設けられている。
図4に示すように、配線34Aaは、第2センター基板22の下面のマウント電極24Aに対向する位置に形成され、貫通電極36Aを介してマウント電極24Aと電気的に接続されている。そして、配線34Aaは、基板12の側面にまで延出している。配線34Aaは、後述のように個片化前のシート基板54において配線34Aであったものである。
配線34Baは、第2センター基板22の下面のマウント電極24Bに対向する位置に形成され、貫通電極36Bを介してマウント電極24Bと電気的に接続されている。そして、配線34Baは、配線34Aaとは反対方向に延出し基板12の側面にまで延出している。配線34Baは、後述のように個片化前のシート基板54において配線34Bであったものである。図4に示すように、配線34Aaには、配線34Baが接続されている。また、貫通電極30からは配線34Aaが延出しているが、これは後述のように、シート基板54の分割前において配線34A,34Bが合流したものである。
図1、図4に示すように、圧電振動片38は、水晶等の圧電材料により形成されている。本実施形態では、例えば水晶のATカット基板を用いた厚みすべり振動片としている。圧電振動片38は、厚みすべり振動をする振動部40と、第2センター基板22に接合されるマウント部42と、を有する。振動部40の上面には励振電極44Aが配置され、下面には励振電極44Bが配置されている。励振電極44Aからは引出電極46A(図1)が引き出され、励振電極44Bからは引出電極46B(図1)が引き出されている。引出電極46Aは、マウント部42の下面にまで引き出されている。引出電極46Bは、マウント部42の上面及び側面を経由してマウント部42の下面に引き出されている。
この引出電極46A,46Bとマウント電極24A,24Bとを導電性接着剤48A,48Bにより接合する態様で、マウント部42を第2センター基板22に接合する。これにより圧電振動片38は、基板12に片持ち支持状態で支持されるとともに、集積回路50と電気的に接続される。なお、圧電振動片38としては、これ以外に音叉型振動片、双音叉型振動片、SAW共振片、ジャイロ振動片を適用できる。
集積回路50は、圧電振動片38を発振源として駆動する発振回路や発振回路の発振信号の温度補償を行なう温度補償回路等が一体で形成されたものである。集積回路50の能動面(上面)には、パッド電極52が配置されている。パッド電極52としては、圧電振動片38に電気的に接続する接続端子(X1、X2)がある。これらのパッド電極52は、それぞれ貫通電極(不図示)を介してマウント電極24A,24Bに電気的に接続されている。また、パッド電極52としては、外部からの給電を受ける電源端子(Vcc)、グランド端子(GND)、発振信号の出力端子(O/P)、その他、プログラムの書き込みなどを行なう調整用端子となっている。これらのパッド電極52は、それぞれ実装電極16に電気的に接続され、グランド端子(GND)は実装端子16aに電気的に接続さされている。よって、実装電極16の個数は、集積回路50の電極パッド52の数に応じて設計される。
図1乃至3に示すように、シート基板54は、電子部品10の基板12の個片化前の部材である。シート基板54では、電子部品10の一個あたりの取り分となる基板領域56がマトリックス状に区画されている。そして、基板領域56の境界には、シート基板54を分割するための分割溝58が形成されている。
図2に示すように、シート基板54は、下から、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66の4層構造を有している。
第1シート基板60は、前述の第1枠状基板14の個片化前の部材であり、第1枠状基板14がマトリックス状に集合した形態を有している。また第1シート基板60の下面には、シート基板54を分割するための分割溝58が形成されている。
第2シート基板62は、前述の第1センター基板18の個片化前の部材であり、第1センター基板18がマトリックス状に集合した形態を有している。第3シート基板64は、前述の第2センター基板22の個片化前の部材であり、第2センター基板22がマトリックス状に集合した形態を有している。
第4シート基板66は、前述の第2枠状基板26の個片化前の部材であり、第2枠状基板26がマトリックス状に集合した形態を有している。また第4シート基板66の上面には、シート基板54を分割するための分割溝58が形成されている。
図1、図2に示すように、第3シート基板64(第2シート基板62でもよい)には、マウント電極24A,24Bと、貫通電極36A,36Bを介して電気的に接続された配線34A,34Bが配置されている。
マウント電極24Aに電気的に接続した配線34Aは、マウント電極24Aの真下となる位置から右側に延出している。そして、そのマウント電極24Aを包含する基板領域56から、分割溝58を跨ぎ、その右隣にある基板領域56のメタライズ28が配置された位置にまで延出する経路を有している。配線34Aは、メタライズ28と貫通電極30を介して電気的に接続されている。
マウント電極24Bに電気的に接続した配線34Bは、マウント電極24Bの真下となる位置から左側に延出している。そして、そのマウント電極24Bを包含する基板領域56から、分割溝58を跨ぎ、その左隣にある基板領域56にまで延出し、その基板領域56にある配線34Aと合流して、もとの基板領域56に戻る経路を有している。
したがって、配線34Aは、圧電振動片38と、その圧電振動片38が配置された基板領域56(第1の基板領域)の周囲にある基板領域56(第2の基板領域)うちの一つのリッド32と、を電気的に互いに接続するものとなっている。また配線34Bは、圧電振動片38と、その圧電振動片38と同一の基板領域56(第1の基板領域)のリッド32と、を互いに電気的に接続するものとなっている。
図2に示すように、中央に描かれた圧電振動片38の励振電極44Aは、引出電極46A(図1)、導電性接着剤48A、マウント電極24A、貫通電極36A、配線34A、貫通電極30を介して右隣の基板領域56(電子部品10)のリッド32に電気的に接続されている。同様に、励振電極44Bは、引出電極46B(図1)、導電性接着剤48B、マウント電極24B、貫通電極36B、配線34B、貫通電極30を介して、その励振電極44Bと同一の基板領域56(電子部品10)のリッド32に電気的に接続されている。
本実施形態では、このシート基板54を分割する前であれば、各基板領域56に配置された圧電振動片38は、その隣にある基板領域56(第2の基板領域)に配置されたリッド32と、その圧電振動片38と同一の基板領域56(第1の基板領域)のリッド32に電気的に接続されることになる。すなわち、シート基板54に実装後の圧電振動片38の入出力の検査において、検査用電極を新たに設けることなく電子部品10の上面となるリッド32を検査用電極として代用することができる。したがって、後述の検査用プローブ68が必要とする電子部品10側の検査用の電極の接触面積を確保しつつ、シート基板54における基板領域56(電子部品10)の取り分の減少を抑制することができる。
一方、シート基板54を分割溝58に沿って分割することにより配線34A,34Bは分断され、圧電振動片38は、同じ基板領域56に配置された集積回路50のみと電気的に接続させることができる。そして、シート基板54の分割後のリッド32は、接地されるので、圧電振動片38に対して寄生容量を発生させることはない。したがって、シート基板54は分割後の圧電振動片38に対する寄生容量の発生を低減したシート基板54、及び電子部品10となる。
次に、第1実施形態の電子部品の製造工程について説明する。図5、図6に、第1実施形態の電子部品の製造工程を示す。
図5(a)に示すように、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66を形成するともに、これらを積層してシート基板54を形成する。
図5(b)に示すように、各基板領域56に圧電振動片38を実装する。図5(c)に示すように、各基板領域56においてリッド32を接合するとともに、検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)のリッド32と、その隣にある基板領域56(第2の基板領域)のリッド32と、に検査用プローブ68を接触させる。検査用プローブ68を用いて圧電振動片38に対する入出力検査を行なうと、動作不能な圧電振動片38、または、動作した場合であっても共振周波数やCI値が許容範囲から外れた圧電振動片38を特定することができる。
本実施形態の製造工程においては、検査用プローブ68の位置情報と圧電振動片38の検査による合否を対応づけた識別検査情報を生成している。そして集積回路50を取り付けるマニピュレータ(不図示)を識別検査情報に基づいて動作させ、識別検査情報に基づき不合格となった圧電振動片38を有する基板領域56には集積回路50を実装しないようにしている。そして、実装後の圧電振動片38が良好に動作する基板領域56のみに集積回路50を実装している。これにより、集積回路50のロスを回避してコストを抑制することができる。
図6(a)に示すように、シート基板54の分割溝58に沿ってブレード(不図示)を押し当てることにより、図6(b)に示すように、電子部品10が個片化される。この個片化により、配線34A,34Bは、分割溝58を境界として分断されるが、電子部品10には配線34Aa,34Ba(図4)が残ることになる。
図7乃至図12に、第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路を示す。図7乃至図12において、リッド32、及び圧電振動片38の記載は省略している。
電子部品10の検査を行なう場合、配線34A,34Bが跨ぐ基板領域56の境界と、その配線34A,34Bが配置された基板領域56と、を交互に通過する経路70が、検査用プローブ68を検査対象であった基板領域56から次の検査対象となる基板領域56に移動させる方向となる。この経路70において、k(整数)番目に通過する基板領域56の圧電振動片38を検査する場合は、k番目の基板領域56(第1の基板領域)のリッド32と、(k−1)番目の基板領域56(第2の基板領域)のリッド32に検査用プローブ68を接触させることになる。しかし、その経路70の始端と終端となる基板領域56には、配線34A,34Bのうちの一方の延出先となる基板領域56(リッド32)が存在しない。
そこで、図7に示すように、別途、基板片64aを設ける必要がある。例えば、配線34A,34Bが配置される第3シート基板64(または第2シート基板62)において、前述の経路70の始端及び終端となる基板領域56の隣となる位置に基板片64a,64bを残しておく。基板片64aの上面に検査用電極72を形成し、基板片64aの下面に配線34Aを延出させる。そして、検査用電極72と、配線34Aと、を、基板片64aを貫通する貫通電極74を介して電気的に互いに接続するパターンを形成する。一方、基板片64bの下面には、配線34Bを延出させるとともに、配線34Bを、もとの基板領域56に延出させてメタライズ28(リッド32)に接続するパターンを形成する。
図7に示すように、右から左に検査する場合、1番目(最初)の基板領域56の圧電振動片38の検査を行なう場合は、検査用電極72と、1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また4番目(最後)の基板領域56の圧電振動片38の検査を行なう場合は、3番目の基板領域56のリッド32と4番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
図7は、シート基板54に基板領域56(電子部品10)が横一列で配置されている場合を示しているが、シート基板54に基板領域56をマトリックス状に配置した場合、上述の配線34A,34Bのパターンであれば、各行の両端に基板片64aを用意する必要があり、シート基板54における基板領域56(電子部品10)の取リ分が減少する。そこで、図8乃至図12に示すように、シート基板54に基板領域56(電子部品10)がマトリックス状(4×4=16個)に区画されている場合において、配線34A,34Bのパターンを工夫する。
図7では、配線34Aが、他の基板領域56に延出する片道経路であり、配線34Bが、他の基板領域56に延出させるとともにもとの基板領域56に戻る戻り経路であった。
一方、図8、9では、配線34A、配線34Bにおいて、それぞれ基板領域56の境界を跨ぐ方向を任意の方向とし、且つ、それぞれ片道経路、戻り経路を任意に選択するパターンを用いることにより、全ての基板領域56を一筆書きで通過する経路70を構築している。また、図8、図9においては、最初の検査対象の基板領域56の隣が、最後の検査対象の基板領域56となっている。なお、図において、平面視でマウント電極24Aと重なる位置から延出するものを配線34Aとし、平面視でマウント電極24Bと重なる位置から延出するものを配線34Bとする。
これにより、基板片64aが2つで済むとともに、基板片64aを、シート基板54の一つの縁辺にのみ設けることになるので、シート基板54の取り分の減少を抑制することができる。
図10乃至図12では、上述のパターンを用いて、基板領域56を周回する経路76を構築している。図10では、シート基板54の周縁を形成する基板領域56を周回する経路76と、その内側を周回する経路76を構築し、全ての基板領域56を2つの経路76により網羅している。図11では、基板領域56を周回する経路76を横に並べた態様で全ての基板領域56を2つの経路76により網羅している。図12では、基板領域56を周回するのみならず、基板領域56を一筆書きで通過して全ての基板領域56を網羅する経路76を構築している。図10乃至図12に示す経路76を構築することにより、基板片64aは不要となり、シート基板54の取り分の減少を回避することができる。
図10において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、1番目の基板領域56(第1の基板領域)のリッド32と、12番目(第2の基板領域)の基板領域56のリッド32に検査用プローブ68を接触させればよく、12番目の基板領域56の圧電振動片38の検査を行なう場合には、12番目と11番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また、13番目の基板領域56の圧電振動片38の検査を行なう場合には、13番目と16番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と15番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
図11において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、1番目の基板領域56(第1の基板領域)のリッド32と8番目の基板領域56(第2の基板領域)のリッド32に検査用プローブ68を接触させればよく、8番目の基板領域56の圧電振動片38の検査を行なう場合には、8番目と7番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
図12において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、1番目の基板領域56(第1の基板領域)と16番目の基板領域56(第2の基板領域)のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と15番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
図13に、第2実施形態の電子部品(個片化前)の平面図を示す。図14に、図14のA−A線断面図を示す。図15に、第2実施形態の電子部品(個片化前)の底面図を示す。図16に、第2実施形態の電子部品(個片化後)の断面図を示す。なお、以下の説明において、第1実施形態と共通する構成要素については、同一番号を付し、必要な場合を除いてその説明を省略する。
図16に示すように、第2実施形態の電子部品78は、圧電振動片38と集積回路50が基板80の同一面に配置されており、圧電振動片38及び集積回路50がキャップ82(蓋体)により封止されたものとなっている。キャップ82は、金属等の導電性の部材により形成され、圧電振動片38及び集積回路50を収容する収容空間を有し、圧電振動片38及び集積回路50を気密封止する。
図13乃至図16に示すように、基板80の材料となるシート基板84は、一枚ものとなっており、上面及び下面に、基板領域56の境界となる分割溝58が設けられている。シート基板84の上面の各基板領域56には、圧電振動片38を実装するためのマウント電極24A,24B、集積回路50を実装するための接続電極20が配置されている。また各基板領域56において、圧電振動片38及び集積回路50を周回する位置には、キャップ82の下面と接合するメタライズ28が配置されている。
そして、シート基板84の下面のマウント電極24A,24Bと対向する位置には、貫通電極36A,36Bを介してマウンド電極24A,24Bとそれぞれ電気的に接続する配線34A、34Bが配置されている。
図13、図16において、配線34Aは、マウント電極24Aと対向する位置から右側に延出し、基板領域56の境界を跨いで、右隣の基板領域56の実装電極16aに接続している。そして実装電極16aは、メタライズ28と貫通電極30を介して電気的に接続している。一方、配線34Bは、マウント電極24Bと対向する位置から左側に延出し、基板領域56の境界を跨いで、左隣の基板領域56のメタライズ28に対向する位置まで延出し、そのメタライズ28(キャップ82)と貫通電極30を介して電気的に接続している。
よって、図14に示す中央の基板領域56(電子部品78)の圧電振動片38は、その基板領域56に配置されたキャップ82と、その基板領域56の右隣の基板領域56に配置されたキャップ82と、に電気的に接続されることになる。
第2実施形態の電子部品78の製造工程は、シート基板84に圧電振動片38、集積回路50を実装したのち、キャップ82を接合する。そして、検査対象の圧電振動片38の検査を、その圧電振動片38が実装された基板領域56(第1の基板領域)に配置されたキャップ82と、その右隣の基板領域56(第2の基板領域)に配置されたキャップ82に検査用プローブ68を接触させることにより行なうことも可能である。しかし、圧電振動片38が検査に不合格となった場合、その圧電振動片38と同じ基板領域56に実装された集積回路50は、正常に動作する場合であってもロスとなる。よって、次のように検査を行なう。
図17に、第2実施形態の電子部品(個片化前)検査方法を示す。図17は、図13のA−A線断面図に倣って記載されており、集積回路50及びキャップ82の取り付け前の状態となっている。
図17に示すように、シート基板84の各基板領域56に圧電振動片38を実装する。そして、例えば、図17に示すように、検査用プローブ68の先端に、キャップ82と同型の検査用部材86を取り付け、この検査用部材86を検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)のメタライズ28と、その右隣の基板領域56(第2の基板領域)のメタライズ28に接触させる。これにより、検査に合格した圧電振動片38が実装された基板領域56のみに集積回路50を実装し、キャップ82を接合することができるので、集積回路50及びキャップ82のロスを回避することができる。
図18に、本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。図18において、携帯端末88(PHSを含む)は、複数の操作ボタン90、受話口92及び送話口94を備え、操作ボタン90と受話口92との間には表示部96が配置されている。最近では、このような携帯端末88においてもGPS機能を備えている。そこで、携帯端末88には、GPS回路のクロック源として本実施形態の電子部品10、78(圧電デバイス)が内蔵されている。
なお、本実施形態の電子部品10、78を備える電子機器は、上述の携帯端末88のほかに、高機能携帯、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレータ等に適用することができる。
10………電子部品、12………基板、14………第1枠状基板、16………実装電極、16a………実装電極、18………第1センター基板、20………接続電極、22………第2センター基板、24A,24B………マウント電極、26………第2枠状基板、28………メタライズ、30………貫通電極、32………リッド、34A,34B………配線、36A,36B………貫通電極、38………圧電振動片、40………振動部、42………マウント部、44A,44B………励振電極、46A,46B………引出電極、48A,48B………導電性接着剤、50………集積回路、52………パッド電極、54………シート基板、56………基板領域、58………分割溝、60………第1シート基板、62………第2シート基板、64………第3シート基板、66………第4シート基板、68………検査用プローブ、70………経路、72………検査用電極、74………貫通電極、76………経路、78………電子部品、80………基板、82………キャップ、84………シート基板、86………検査用部材、88………携帯端末、90………操作ボタン、92………受話口、94………送話口、96………表示部、100………シート基板、102………基板領域、104………スクライブライン、106………検査用電極、108………接続電極、110………配線、112………検査領域、200………電子部品、202………シート基板、204………第1の基板領域、206………第2の基板領域、208………電子素子、210………検査用電極、212………配線。

Claims (9)

  1. 複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を前記第1の基板領域の境界を跨いで電気的に互いに接続する第1の配線と、前記第1の基板領域の境界を跨ぐとともに前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を配置する第1工程と、
    各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置された前記電子素子に対する信号の入出力を、前記第1の基板領域に配置した前記蓋体と、前記第2の基板領域に配置した前記蓋体を介して行なう第2工程と、
    前記シート基板を前記境界に沿って分割して前記第1の配線及び前記第2の配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。
  2. 前記第2工程ののちに、前記電子素子に電気的に接続する第2の電子素子を前記基板領域に配置することを特徴とする請求項1に記載の電子部品の製造方法。
  3. 複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を電気的に互いに接続する第1の配線と、前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を配置し、
    各基板領域に前記電子素子と前記蓋体を配置したのちに、前記電子素子に対する信号の入出力を、前記同一の基板領域に配置した前記蓋体と、前記他の基板領域に配置した前記蓋体を介して行なうことを特徴とする電子部品の検査方法。
  4. 複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されたシート基板であって、
    第1の基板領域に配置された前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの一つに配置された前記蓋体と、を前記第1の基板領域の境界を跨いで電気的に互いに接続する第1の配線と、
    前記第1の基板領域の境界を跨ぐとともに前記第2の基板領域のうちの一つを経由して前記第1の基板領域に戻る経路を有し、前記第1の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第2の配線と、を有することを特徴とするシート基板。
  5. 前記配線は、
    前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする請求項4に記載のシート基板。
  6. 前記配線は、
    前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする請求項4または5に記載のシート基板。
  7. 請求項4乃至6のいずれか1項に記載のシート基板の各基板領域に前記電子素子と前記蓋体を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。
  8. 前記電子素子が圧電振動片であり、前記第2の電子素子が前記圧電振動片と電気的に接続された集積回路であることを特徴とする請求項7に記載の電子部品。
  9. 請求項7または8のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
JP2012112202A 2012-05-14 2012-05-16 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器 Withdrawn JP2013239944A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012112202A JP2013239944A (ja) 2012-05-16 2012-05-16 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器
US13/891,416 US20130300447A1 (en) 2012-05-14 2013-05-10 Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus
CN2013101741764A CN103427785A (zh) 2012-05-14 2013-05-13 电子部件及其制造方法和检查方法、片状基板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112202A JP2013239944A (ja) 2012-05-16 2012-05-16 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器

Publications (2)

Publication Number Publication Date
JP2013239944A true JP2013239944A (ja) 2013-11-28
JP2013239944A5 JP2013239944A5 (ja) 2015-06-25

Family

ID=49764610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112202A Withdrawn JP2013239944A (ja) 2012-05-14 2012-05-16 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器

Country Status (1)

Country Link
JP (1) JP2013239944A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007120986A (ja) * 2005-10-25 2007-05-17 Daishinku Corp 圧電振動デバイスの温度試験装置
JP2007336346A (ja) * 2006-06-16 2007-12-27 Epson Toyocom Corp 圧電デバイスを備えた電子モジュール
JP2008035486A (ja) * 2006-06-29 2008-02-14 Kyocera Corp 電子部品の製造方法
JP2010011116A (ja) * 2008-06-27 2010-01-14 Kyocera Kinseki Corp 圧電発振器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007120986A (ja) * 2005-10-25 2007-05-17 Daishinku Corp 圧電振動デバイスの温度試験装置
JP2007336346A (ja) * 2006-06-16 2007-12-27 Epson Toyocom Corp 圧電デバイスを備えた電子モジュール
JP2008035486A (ja) * 2006-06-29 2008-02-14 Kyocera Corp 電子部品の製造方法
JP2010011116A (ja) * 2008-06-27 2010-01-14 Kyocera Kinseki Corp 圧電発振器の製造方法

Similar Documents

Publication Publication Date Title
JP2006191517A (ja) 温度補償型圧電発振器
JP2006050529A (ja) 圧電発振器、及びその製造方法
KR20120115107A (ko) 패키지, 진동자, 발진기 및 전자 기기
JP2009194725A (ja) 表面実装用の水晶発振器
US11342899B2 (en) Crystal resonator device
US11637544B2 (en) Piezoelectric resonator device and system-in-package module including the same
JP6182998B2 (ja) 水晶振動片、振動子、電子デバイス、電子機器および移動体
JP5452264B2 (ja) 圧電振動子及びこれを用いた発振器
JP5377351B2 (ja) 圧電振動子及びこれを用いた発振器
JP2013239548A (ja) シート基板、電子部品、電子機器、電子部品の検査方法、及び電子部品の製造方法
JP2013239943A (ja) 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器
JP5377350B2 (ja) 圧電振動子及びこれを用いた発振器
JP2018152828A (ja) 振動デバイス、発振器、電子機器および移動体
JP2013239947A (ja) 振動デバイス、振動デバイスモジュール、電子機器及び移動体
JP5928985B2 (ja) 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器
JP5276773B2 (ja) 表面実装用の水晶発振器
JP2013162030A (ja) 電子デバイス、及び電子機器
JP2013239944A (ja) 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器
JP5286041B2 (ja) 表面実装用の水晶発振器
JP2010178170A (ja) 圧電発振器
JP2014175880A (ja) 振動子、発振器、電子機器および移動体
JP2007043462A (ja) 圧電発振器および電子機器
JP2010226397A (ja) 圧電デバイス、電子機器および圧電デバイスの製造方法
JP2018033062A (ja) 圧電デバイス
US20130300447A1 (en) Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160511