JP2013238794A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013238794A JP2013238794A JP2012112976A JP2012112976A JP2013238794A JP 2013238794 A JP2013238794 A JP 2013238794A JP 2012112976 A JP2012112976 A JP 2012112976A JP 2012112976 A JP2012112976 A JP 2012112976A JP 2013238794 A JP2013238794 A JP 2013238794A
- Authority
- JP
- Japan
- Prior art keywords
- film
- antireflection film
- semiconductor device
- wiring
- antireflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】導電膜のもつ電気的特性を劣化させることなく、反射率の低い導電膜構造を有する半導体装置及びその製造方法を得る。
【解決手段】透明絶縁性基板11上にAl膜及びAl合金膜等からなる金属膜3が形成され、金属膜3上に反射防止膜1が形成され、反射防止膜1上に保護膜6が形成されている。反射防止膜1は金属膜3上にフォトレジスト4を塗布して、大気中で300℃、60分のアニール処理を実施して最終的に得られ、保護膜6は、シロキサン系ポリマーを主体とする塗布膜を反射防止膜1上に形成して大気中で300℃、60分のアニールして得られる。
【選択図】図3
【解決手段】透明絶縁性基板11上にAl膜及びAl合金膜等からなる金属膜3が形成され、金属膜3上に反射防止膜1が形成され、反射防止膜1上に保護膜6が形成されている。反射防止膜1は金属膜3上にフォトレジスト4を塗布して、大気中で300℃、60分のアニール処理を実施して最終的に得られ、保護膜6は、シロキサン系ポリマーを主体とする塗布膜を反射防止膜1上に形成して大気中で300℃、60分のアニールして得られる。
【選択図】図3
Description
この発明は、液晶表示装置や有機EL表示装置およびタッチパネル等の入力装置を含む半導体装置及びその製造方法に関し、特に配線等に用いられる導電膜の反射防止構造に関する。
従来の電気光学表示装置(デバイス)等の半導体装置の配線膜には、一般的に電気的に低抵抗で高い光反射率を有するAl(アルミ)膜またはやAl合金膜等の金属膜(導電膜)も用いられている。
一般的にAl膜またはAl合金膜は、可視光領域の反射率が高い。例えば、表示装置の配線の場合、表示装置外部からの光やバックライトからの光が表示装置で内部反射し、表示品位の低下を生じるという問題がある。また、例えば金属配線をもつタッチパネルでは光基板との密着性が悪くパターニング加工時に膜(金属配線)が剥離するという問題がある。さらに、Al膜等の金属配線は加熱等による耐食性が低く、例えば大気中放置や熱処理による膜表面の酸化のために膜の反射率が低下したり比抵抗値が増大したりするという問題等、表示装置デバイス応用面では多くの技術課題を有している。
例えば、公知のアクティブマトリックス型の液晶表示装置では、スイッチング素子であるTFTを配置したアレイ基板のソース信号配線、ゲート配線などを対向するカラーフィルター基板のブラックマトリックスで遮光する構造になっている。アレイ基板とカラーフィルター基板を対向させて重ね合わせる精度が低いため、ブラックマトリックスの幅はアレイ基板の配線より広く設定され、開効率を下げる要因となっている。したがって、より高い表示品位を得るために、精細度を高める場合に大きな問題となってくる。
また、表示装置外部からの光やバックライト光が表示装置の内部で散乱してTFTに到達して素子の電気特性を低下させることも知られている。さらに、静電容量方式のタッチパネル(タッチセンサ)において金属ワイヤーまたは金属配線を用いたものが開発されているが、金属の反射率が高いため装置外部からの光を反射してしまい表示装置の視認性を著しく低下させる要因となっている。このような背景から、配線の低反射率化が求められている。
加えて、指などの支持体によるタッチを検出して、その位置座標を特定するタッチパネルは、優れたインターフェースとして注目されている。特にPCT(Projected Capacitive Touchscreen)方式のタッチパネルまたはタッチセンサは、数mmの厚さがある保護板を介しても検出が可能であり、堅牢性に優れ、超寿命であるなどの利点がある。
PCT方式は、静電容量を検出するための検出導体として、第1の導体エレメントと、絶縁膜を介して第1の導体エレメントと隔てて形成された第2の導体エレメントを備えており、各導体エレメント間に電気的接触をもたらすことなく立体的に複数の交点を形成した構造をなしている。
各導体エレメントは、その可視性の問題、タッチパネルが搭載される表示装置の表示品位を低下させないために、酸化インジウムなどの透明導電膜が用いられている。
透明導電膜は一般的に抵抗が高くタッチパネルの大型化が困難であり、導体エレメントに微細な金属配線を用いることが考えられている。
しかしながら、微細な配線であっても金属であるために、タッチパネルに入射する光が反射して視認され、表示品位が低下するという問題点がある。
反射率を低下させるためにAlに様々な元素を添加させるなどの処理を講じた場合、電気抵抗も増加してしまうため、低抵抗でかつ低反射率の配線技術が求められている。
このような技術課題を解決するために、Al合金の組成や、あるいはAl合金の上層または下層あるいはその両方に反射率の低い金属を反射防止膜として積層する技術が例えば特許文献1に開示されている。また、金属膜の上にカーボンブラックや染料、顔料を含有した樹脂(塗料を含む)を形成する技術も例えば特許文献2に開示されている。
上述したような反射防止膜を積層する構造は、積層膜の形成するための成膜処理が必要であり製造工程が複雑化し、成膜たとえばスパッタ法を用いた場合にスパッタ条件に付随する表面荒れや凹凸形状の違いにより反射散逸成分が影響を受け均一な低反射膜を得るためには高い制御性が必要であった。
また、カーボンブラックや染料、顔料を含有した樹脂膜を積層した場合には、カーボンブラックや染料、顔料からの不純物、イオン性汚染により、表示装置や製造設備への影響が懸念されている。
製造コスト低減の観点から、簡便で不純物汚染の心配のないプロセスで低反射の金属配線を製造できることが望ましい。そのためには、金属膜の上層にカーボンブラックや染料、顔料を含まない低反射膜を形成することが重要である。
反射率を低下させるために、従来、Al合金等の金属膜に新たな元素を添加することは、一方で電気特性(比抵抗値)を増加させ、デバイス特性を低下させるという問題点があった。
また、同様に反射率が低い金属膜を積層することは、製造工程を増やし、生産効率の低下や製造コストを増大させる問題点があった。加えて、パターニング断面に積層膜界面で庇形状やくびれ形状を生じてパターン精度が低下し、パターン不良を引き起こす等の問題点があった。
また、金属配線上にカーボンブラック、顔料及び染料の少なくとも一つを含む樹脂材料を積層させることは、カーボンブラック、顔料及び染料のいずれかの分散や不純物の拡散などから、デバイス特性および信頼性を低下させるという問題点があった。
この発明は、上記のような問題点を解決するためになされたものであり、Al膜またはAl合金膜等の導電膜のもつ電気的特性を劣化させることなく、反射率の低い導電膜構造を有する半導体装置及びその製造方法を得ることを目的とする。
この発明に係る請求項1記載の本願発明の半導体装置は、基板の上方に形成された導電膜と、前記導電膜上に形成された反射防止膜と、前記反射防止膜上に形成された保護膜とを備え、前記反射防止膜は、波長550nm以下における透過率が10%未満であり、染料、顔料、及びカーボンブラックを含まず、前記保護膜は波長550nm以下における透過率が90%以上であることを特徴とする。
請求項1記載の本願発明は上記特性を有する反射防止膜及び保護膜の積層構造を備えるため、下層の導電膜の電気的特性を損なうことなく、かつ製造工程を増やすことなく、前記導電膜における反射率の低い半導体装置を得ることができる。
さらに、反射防止膜はカーボンブラック、染料、顔料を含まないため、装置へのイオン汚染の低減させることができる。
<実施の形態1>
本発明者らは、従来公知のAl(アルミ)を主成分とするAl合金に、従来公知のフェノールノボラックを主体として、感光剤にナフトキノンジアジドを含むポジ型フォトレジスト(以下、「フォトレジスト」と記載)と公知のエッチング技術を用いて配線パターンを形成したのち、250℃以上の焼成で炭化させることで反射防止膜(低反射膜)として機能させることができることを見出した。
本発明者らは、従来公知のAl(アルミ)を主成分とするAl合金に、従来公知のフェノールノボラックを主体として、感光剤にナフトキノンジアジドを含むポジ型フォトレジスト(以下、「フォトレジスト」と記載)と公知のエッチング技術を用いて配線パターンを形成したのち、250℃以上の焼成で炭化させることで反射防止膜(低反射膜)として機能させることができることを見出した。
図1は本発明の反射率の波長依存性を示すグラフであり、図2は本発明を構成する反射防止膜と保護膜の透過率の波長依存性を示すグラフである。また、図3は本発明の実施の形態1の半導体装置における金属膜構造を模式的に示す断面図である。
図1において、反射率L1〜L3は実施の形態1におけるバリエーションである実施例1〜実施例3における半導体装置の反射率を示している。反射率L11〜L13は比較例1〜比較例3における半導体装置の反射率を示している。
図3に示すように実施の形態1の半導体装置は、透明絶縁性基板11上にAl膜及びAl合金膜等からなる金属膜3が形成され、金属膜3上に反射防止膜1が形成され、反射防止膜1上に保護膜6が形成されている。
反射防止膜1は金属膜3上にフォトレジスト4(例えば、TFR―1070、東京応化製)を塗布して、大気中で300℃、60分のアニール処理を実施して最終的に得られる。保護(絶縁)膜6は、シロキサン系ポリマーを主体とする塗布膜を反射防止膜1上に形成して大気中で300℃、60分のアニール処理を実行して得られる。
また、従来Al合金膜よりも反射率が低い従来公知の金属膜または金属合金のうちからCr(比較例2(反射率L2))、さらに反射率の低い反射膜としてSiウェハ(比較例3(反射率L3))を選んだ。そして、これら比較例1〜比較例3におけるAl合金膜、Cr及びSiウェハを金属膜(図3の金属膜3に対応)として反射防止膜1及び保護膜6を形成したのが実施例1〜実施例3による積層構造であり、これら実施例1〜実施例3の反射率が反射率L1〜L3となる。
図1に示すように、比較例1(反射率L11)として選んだ従来のAl合金膜は、波長200〜800nmの反射率が85%以上と高い。しかし、実施例1(反射率L1)では、波長300〜500nmの反射率(平均反射率)を10%以下に低減できていることが分かる。
また、Al合金膜に比べて反射率の低い比較例2及び比較例3の反射率L12及び反射率L13に対し、実施例2及び実施例3の反射率L2及び反射率L3は波長300〜500nmの反射率を10%以下に抑えるとともに、550〜800nmの反射率も実施例の反射率L1に比べて低減できていることが分かる。
上述のように、本発明の原理に沿って、反射率の低い金属膜を組み合わせることにより、さらなる反射率の低減を図ることが可能であり、デバイスに必要とされる電気特性に応じて金属膜を選択することができる。
なお、図2に示すように、実施例1〜実施例3に用いた反射防止膜1あるいは反射防止膜5の反射防止膜・透過率L4は波長500nmで10%以下である。また、保護膜6における保護膜・透過率L5は波長500nmで90%以上である。
図3で示す金属膜構造(積層構造)をデバイスに適用する際には、炭化させたフォトレジストを含む低反射配線(金属膜3+反射防止膜1)を保護膜(保護膜6)で被覆させる必要がある。しかしながら炭化したフォトレジストは、ポーラス構造をとるためフォトレジスト内部に多くのガスを吸着させている。また、フォトレジストは厚みもある。よって公知の真空製膜技術、例えばCVD法やスパッタ法では保護膜として十分な絶縁性や被覆性を得ることが難しい。
以下で述べる本発明の実施の形態においては、保護膜6としてシロキサン系ポリマーを主体とする塗布膜を用いている。シロキサン系ポリマーはポリマーの分子量が小さく、被塗布基板の被覆性と膜透過率が非常に優れており好適である。塗布膜としては、アクリル系ポリマーやエポキシ系ポリマー、またはポリオレフィン系、ポリイミド系なども使用可能であり、デバイスの必要用件によって選択することが可能である。
このように、保護膜6はシリコンを主体とする樹脂膜(シロキサン系ポリマー)であるため、透過率及び耐熱性に優れ、反射防止膜5を被覆して精度良く平坦化を図るとことができる。また、シリコンを主体とする樹脂膜により構成される保護膜6は脱離ガス抑制効果が有する。
以上のように、本発明の原理によれば、AlまたはAlを主成分とするAl合金膜等の金属膜に対し、少なくとも従来公知のフォトレジストと公知のエッチング技術を用いて配線パターンを形成したのち、250℃以上の焼成で炭化させることで、反射率を低減させることが可能である。また、従来公知の添加元素のように、電気的比抵抗値を増大させ、電気特性を劣化させてしまうことも防止できる。さらに、複雑な製造工程や管理が必要なく、生産能力を低下させることがない。
また、フォトレジストにはカーボンブラック、染料、顔料を含まないため、デバイスへのイオン汚染の懸念が少ない。
さらに、フォトレジスト膜を反射防止膜1として用いるため、従来のレジスト剥離工程が不要となるため、金属膜に薬液耐性の低い材料、例えばAgやCuなども用いることが可能である。
したがって、公知のフォトリソグラフィプロセスを有するデバイスの低反射配線として好適に使用することができる。
このように、反射防止膜1は、波長550nm以下における透過率が10%未満であるフォトレジストを用いるため、製造コスト低減(レジスト剥離工程が不要となる)と反射率低減を図ることができる。
その結果、レジスト剥離液を用いた工程数の削減、レジスト剥離液の使用量の削減が可能となるため、レジスト剥離液に関し生産工程の簡略化及び省エネルギー化を図ることができる。加えて、反射防止膜1は従来の反射防止膜のように複数の金属や無機膜を積層しない単体構造のため、反射防止膜の原材料を減量化することができる。
このように、実施の形態1の半導体装置は、金属膜3(導電膜)上に反射防止膜1及び保護膜6を積層させた積層構造を有するため、下層の金属膜3の電気的特性を損なうことなく、かつ製造工程を増やすことなく、金属膜3における反射率の低い半導体装置を得ることができる。
<実施の形態2>
(構造)
図3で示した半導体装置における金属膜構造(金属膜3+反射防止膜1+保護膜6からなる積層構造)を液晶表示装置に適用させたのが実施の形態2である。すなわち、図3で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態2であり、より具体的には、実施の形態2である液晶表示装置において、TN(Twisted Nematic)モードの液晶表示装置のアクティブマトリックス基板のソース・ドレイン配線に適用している。なお、TNモードでは透明画素電極28上に何も形成されない。
(構造)
図3で示した半導体装置における金属膜構造(金属膜3+反射防止膜1+保護膜6からなる積層構造)を液晶表示装置に適用させたのが実施の形態2である。すなわち、図3で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態2であり、より具体的には、実施の形態2である液晶表示装置において、TN(Twisted Nematic)モードの液晶表示装置のアクティブマトリックス基板のソース・ドレイン配線に適用している。なお、TNモードでは透明画素電極28上に何も形成されない。
図4は、この発明に実施の形態2である透過型TNモードの液晶表示装置におけるアクティブマトリックス基板の平面構造を示す平面図である。また、図5は、図4におけるA−A断面、B−B断面及びC−C断面を示す断面図である。なお、図5において、右から図4におけるA−A断面、B−B断面及びC−C断面を示している。
実施の形態2の液晶表示装置であるアクティブマトリックス基板10aは、透明絶縁性の透明絶縁性基板11、導体膜からなるゲート電極12、SiNx膜などからなるゲート絶縁膜16、TFTの半導体層として機能するSi等により構成される半導体能動膜17、オーミック低抵抗膜18(18s,18d)、それぞれが導電体膜からなるソース電極19、ドレイン電極20、ソース配線22、ソース電極19及びソース配線22、さらに、ドレイン電極20の上部に積層された炭化したフォトレジストからなる反射防止膜5、シロキサン系ポリマーからなり保護膜として機能する層間絶縁膜24、透明画素電極28を主要構成要素として備える。
図5を参照して、透明絶縁性基板11上にゲート電極12、ゲート配線13 ゲート端子14及び補助容量配線15が選択的に形成されている。そして、ゲート端子14上の一部を除き全面にゲート絶縁膜16が形成される。
そして、ゲート電極12上にゲート絶縁膜16を介して半導体能動膜17が形成され、半導体能動膜17上に選択的に互いに独立して2つのオーミック低抵抗膜18(18s,18d)が形成され、一方のオーミック低抵抗膜18s(図中左側)上からゲート絶縁膜16上にかけてソース電極19(ソース配線22)が形成され、他方のオーミック低抵抗膜18d(図中右側)上からゲート絶縁膜16にかけてドレイン電極20が形成される。そして、ソース電極19(ソース配線22)上に反射防止膜5が形成され、ドレイン電極20上に反射防止膜5が形成される。
このように、半導体能動膜17及びオーミック低抵抗膜18(18s,18d)はゲート絶縁膜16を介してゲート電極12に平面視対向するように配置される。半導体能動膜17は、例えば、不純物を含まないSi(シリコン)膜、オーミック低抵抗膜18は、不純物を添加したオーミック低抵抗Si膜により構成される。
さらに、ゲート絶縁膜16上にソース配線22に電気的に接続されるソース端子23が選択的に形成され、全面を覆うように層間絶縁膜24が形成される。層間絶縁膜24において、ゲート端子14上、ソース端子23上、及びドレイン電極20上にゲート端子コンタクトホール26、ソース端子コンタクトホール27及びコンタクトホール25が設けられる。ゲート端子コンタクトホール26にゲート端子パッド29、ソース端子コンタクトホール27にソース端子パッド30が設けられるとともに、コンタクトホール25から層間絶縁膜24上にかけて透明画素電極28が設けられる。
図5に示すように、ゲート電極12は、透明絶縁性基板11上に、ゲート配線13、補助容量配線15などと共に同一形成層に形成されている。
図4に示すように、アクティブマトリックス基板10aにおいて、ゲート配線13は、図中横方向に延在し、図中縦方向に沿って複数併設されている。そして、TFT形成領域におけるゲート配線13がTFTのゲート電極12として機能する。ソース配線22は、ゲート絶縁膜16を介してゲート配線13と交差するように、図中縦方向に延在し、図中横方向に沿って複数個、並設されている。複数のゲート配線13と、複数のソース配線22は、ほぼ直交するようにマトリクスを形成し、隣接するゲート配線13及びソース配線22とで囲まれた領域(透明画素電極28)が画素となる。従って、画素は、マトリクス状に配列される。複数の画素が形成されている領域が表示領域となる。
各画素のゲート配線13とソース配線22の交差点付近には、少なくとも一つの信号伝達用のTFT39が設けられている。TFT39は主要構成要素としてゲート電極12、ゲート絶縁膜16、半導体能動膜17、オーミック低抵抗膜18(18s,18d)、ソース電極19及びドレイン電極20を含んで構成される。
画素に形成されたTFT39のゲート電極12はゲート配線22に、TFT39のソース電極19はソース配線22に連続的に接続されている。ゲート電極12に電圧を印加するとソース配線22から電流が流れるようになる。これにより、ソース配線22から、TFT39のドレイン電極20に接続された透明画素電極28に表示電圧が印加される。
ゲート電極12は、ガラス等の透明絶縁性基板11上に形成され、前述したように、ゲート配線13、補助容量配線15、ゲート端子14部等と同一の導電膜により形成されている。
反射防止膜5は、ソース配線22、ソース電極19、ドレイン電極20上に形成されているが、ソース端子23およびドレイン電極20のコンタクトホール25形成領域には形成されていない。また、反射防止膜5の断面形状はソース配線22、ソース電極19、及びドレイン電極20上で円弧状を呈している。なお、本明細書中における「円弧状」とは反射防止膜5の端部の膜厚が中央部の膜厚が厚くなる曲線形状を意味する。
前述したように、層間絶縁膜24は、ゲート絶縁膜16、半導体能動膜17、ソース電極19、ドレイン電極20を覆うように形成される。また、層間絶縁膜24は、ゲート絶縁膜16、半導体能動膜17、ソース電極19、ドレイン電極20で形成される段差を平坦化(レベリング)するように形成されている。
層間絶縁膜24には、コンタクトホール25、26、27が形成されており、ドレイン電極20はコンタクトホール25を介して透明画素電極28と電気的に接続され、ソース端子23はソース端子コンタクトホール27を介してソース端子パッド30と電気的に接続され、ゲート端子14はゲート端子コンタクトホール26を介してゲート端子パッド29と電気的に接続される。
なお、図4で示されている複数のゲート端子パッド29、複数のソース端子パッド30等は、実際には、基板10aにおいて透明画素電極28の形成領域から比較的離れて領域にまとめて形成されている。すなわち、透明画素電極28が複数マトリックス配置された部位を表示領域とすると、表示領域から数mmから数10mm離れた領域に、ゲート端子パッド29及びソース端子パッド30が複数個まとめて形成されている。
このように、実施の形態2の液晶表示装置は、ソース電極19、ドレイン電極20及びソース配線22上に反射防止膜5が形成され、反射防止膜5上に保護膜として層間絶縁膜24が形成された金属膜構造を有する。すなわち、実施の形態2のソース電極19、ドレイン電極20及びソース配線22が実施の形態1の金属膜3に対応し、実施の形態2の反射防止膜5が実施の形態1の反射防止膜1に対応し、実施の形態2の層間絶縁膜24が実施の形態1の保護膜6に対応する。
このような構造の実施の形態2において、液晶表示装置内の内部反射が軽減され、表示画面のコントラストの低下や、TFT39のバックチャネル部21(半導体能動膜17の中央領域に存在)に、光が入射してオフ電流が増加することによる画素信号電圧の低下が低減されることにより、画質の向上が図れる。
また、従来の反射防止膜や低反射金属膜に比べて、反射防止膜5の断面形状が円弧状に形成されているため、反射防止膜5と層間絶縁膜24との界面での反射を散乱させるため効果が付加され、反射防止効果が向上する。
さらに、反射防止膜5には染料および顔料、カーボンブラックを含まないため、液晶表示装置の信頼性を低下させることがない。
上述したように、実施の形態2の液晶表示装置(アクティブマトリックス基板10a)において、TFT39を形成するソース電極19、ドレイン電極20、及びソース配線22となる金属膜における反射率を、その上部に形成される反射防止膜5によって低く抑えることにより、表示品位が優れ、信頼性の高い液晶表示装置を得ることができる。
(製造方法)
図6〜図8は実施の形態2の液晶表示装置の製造方法を示す断面図である。以下、図6〜図8を参照して、実施の形態2の製造方法を説明する。この際、説明を簡略化するために、ソース・ドレイン電極、配線の製造工程を中心に説明する。
図6〜図8は実施の形態2の液晶表示装置の製造方法を示す断面図である。以下、図6〜図8を参照して、実施の形態2の製造方法を説明する。この際、説明を簡略化するために、ソース・ドレイン電極、配線の製造工程を中心に説明する。
まず、ソース・ドレイン電極工程以前は、従来公知の技術により形成する。すなわち、ゲート電極12、ゲート配線13、ゲート端子14、補助容量配線15、ゲート絶縁膜16、半導体能動膜17、及びオーミック低抵抗膜18からなる構造は公知の技術より形成する。
そして、図6(a) に示すように、ソース・ドレイン電極・配線に用いる導電層53を公知のスパッタ法にて成膜する。例えば、導電層53としてAl合金膜を200nmの膜厚で成膜する。
次に、図6(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト4をパターニングする。ただし、フォトレジスト4において、コンタクトホール25,27が形成される部位(図5参照)、すなわち、電気的接続が必要とされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、配線および電極部位とフォトレジスト4の膜厚が異なる(コンタクトホール25,27形成部位(図6(b) の右端及び左端のフォトレジスト4の膜厚が他の領域に比べて薄くなる)様にパターニングする。従って、実施の形態2におけるフォトレジスト4の仕上がり膜厚は、例えば、配線および電極部位(19,22,20)が1.5μm、コンタクトホール部位(25,27)が0.5μmに成る様に設定している。
次に、図6(c) に示すように、公知のエッチング技術を用いて、パターニング後のフォトレジスト4をマスクとして、導電層53に対してエッチングを行う。実施の形態2では、公知のリン酸+硝酸+酢酸系の薬液を用いてウェットエッチング処理を行い、ソース電極19、ドレイン電極20、ソース配線22を形成する。この際、ソース電極19、ドレイン電極20、ソース配線22はフォトレジスト4よりも片側0.3μm程度小さく仕上がるようにサイドエッチング量を設定している。
その後、図7(d) に示すように、公知のドライエッチング法およびアッシング法を用いて、TFT39のバック側の半導体能動膜17およびオーミック低抵抗膜18に対しエッチング処理を行い、フォトレジスト4のアッシングを行う。これにより、フォトレジスト4は上述した配線および電極部位で0.8μmとなり、コンタクトホール部位はフォトレジスト4が完全に除去される。この際、オーミック低抵抗膜18はオーミック低抵抗膜18s及びオーミック低抵抗膜18dに分離形成される。
続いて、図7(e) に示すように、300℃のベーク処理を行う。これにより、フォトレジスト4が炭化され反射防止膜5が形成される。フォトレジスト4は、炭化する際に軟化し、その後硬化するために断面が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の層間絶縁膜24の形成温度以上であれば良く、実施の形態2においては、例えば、後述する層間絶縁膜24の形成温度が300℃であるため300℃としている。
その後、図7(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる層間絶縁膜24を形成する。層間絶縁膜24の焼成温度は300℃とした。シロキサン系ポリマーは脱離ガスが少なく、反射防止膜5からの脱離ガスを防止する効果もある。
以降は、図8(g) に示すように、従来公知の写真製版、ドライエッチング技術、レジスト剥離を用いてコンタクトホール25〜27を形成し、その後、図8(h) に示すように、従来公知のスパッタ、写真製版、ウェットエッチング技術、レジスト剥離を用いて、コンタクトホール25内から層間絶縁膜24上にかけて、ドレイン電極20に電気的に接続した透明画素電極28を形成する。さらに、ゲート端子コンタクトホール26内から層間絶縁膜24上にかけて、ゲート端子14に電気的に接続したゲート端子パッド29を形成し、ソース端子コンタクトホール27内から層間絶縁膜24上にかけてソース端子23に電気的に接続してソース端子パッド30を形成している。
以上により、ソース電極19、ドレイン電極20及びソース配線22上には反射防止膜5が形成され、反射防止膜5上は層間絶縁膜24によって保護される金属膜構造を有することいより、反射率の低い配線構造が形成された実施の形態2のアクティブマトリックス基板10a(液晶表示装置)を得ることができる。
よって、従来の液晶表示装置に比べて本実施の形態2の液晶表示装置は、液晶表示装置表面側から入射する外光の内部反射が抑制されることで、コントラストの低下や、TFT39のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる。
また、コンタクトホール25〜27には反射防止膜5が形成されていないため、従来の液晶表示装置のアクティブマトリックス基板と同等の良好な電気的接続が得られる。
さらに、ソース電極19、ドレイン電極20及びソース配線22のエッチングマスク用のレジスト剥離工程が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。
このように、実施の形態2の製造方法により得られる液晶表示装置(アクティブマトリックス基板10a)は、導電膜加工用のフォトレジスト4を焼結させることにより反射防止膜5として形成する結果、製造コストの低減を図りながら、上述した効果を有する液晶表示装置を得ることができる。
実施の形態2は、TNモードの液晶表示装置のアクティブマトリックス基板のソース・ドレイン配線および電極に適用した例について説明したが、他の液晶モード例えばIPS(In-Plane Switching)モードやFFS(Frings Field Switching)方モード、VA(Vertical Alignment)モードのアクティブマトリックス基板のソース・ドレイン配線および電極に適用しても同様の効果が得られる。すなわち、「液晶分子をどう配向させるか」に関係なく、実施の形態3の液晶表示装置は適用可能である。また、液晶表示装置だけでなく、他の表示装置、例えば有機ELディスプレイにおいても同様の反射低減の効果が得られる。
また、本実施の形態2のTFT39は、ボトムゲート型TFTに適用した例について説明したが、トップゲート型TFTに適用しても同様の効果が得られる。
<実施の形態3>
(構造)
図3で示した半導体装置における金属膜構造を液晶表示装置に適用させたのが実施の形態3である。すなわち、図3で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態3であり、より具体的には、実施の形態3である液晶表示装置は、TN(Twisted Nematic)モードの液晶表示装置のアクティブマトリックス基板のゲート配線および電極とソース・ドレイン配線に適用している。
(構造)
図3で示した半導体装置における金属膜構造を液晶表示装置に適用させたのが実施の形態3である。すなわち、図3で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態3であり、より具体的には、実施の形態3である液晶表示装置は、TN(Twisted Nematic)モードの液晶表示装置のアクティブマトリックス基板のゲート配線および電極とソース・ドレイン配線に適用している。
図9は、この発明の実施の形態3の液晶表示装置の構造を示す断面図であり、実施の形態2の図4に示すA−A断面、B−B断面及びC−C断面に相当する。なお、図9において、右から図4におけるA−A断面、B−B断面及びC−C断面を示している。
実施の形態3の液晶表示装置であるアクティブマトリックス基板10bは、透明絶縁性の透明絶縁性基板11、導体膜からなるゲート電極12、ゲート電極12上に積層された炭化したフォトレジストからなる第1反射防止膜7、シロキサン系ポリマーからなる第1ゲート絶縁膜31、SiNx膜などからなる第2ゲート絶縁膜32、TFT39の半導体層として機能するSi等により構成される半導体能動膜17、オーミック低抵抗膜18(18s,18d)、導体膜からなるソース電極19およびドレイン電極20、ソース配線22、シロキサン系ポリマーからなる層間絶縁膜24、透明画素電極28を主要構成要素として備える。
ゲート電極12は、ガラス等の透明絶縁性基板11上に形成され、ゲート配線22、補助容量配線23と同一の導電膜により形成されている。
第1反射防止膜7は、ゲート端子コンタクトホール26が形成されるゲート端子14の部位を除く、ゲート電極12及びゲート配線22上に形成している。また、第1反射防止膜7は、ゲート電極12およびゲート配線22上で円弧状を呈している。
本実施の形態3において、第1反射防止膜7は、第2反射防止膜8(実施の形態2の反射防止膜5に相当)よりも薄く形成されている。具体的には、膜厚が0.3μm程度としている。
第1ゲート絶縁膜31は、ゲート電極12および第1反射防止膜7を覆うように形成される。また、第1ゲート絶縁膜31は、ゲート電極12および第1反射防止膜7で形成される段差を平坦化(レベリング)するように構成されている。第1ゲート絶縁膜31はシロキサン系ポリマーで構成されており、第1反射防止膜7からの脱離ガスを抑制する効果を有している。このように、第1ゲート絶縁膜31は第1反射防止膜7の保護膜として機能するように形成される。
第2ゲート絶縁膜32は、第1ゲート絶縁膜31を覆うように第1ゲート絶縁膜31上に形成されている。
半導体能動膜17及びオーミック低抵抗膜18(18s,18d)は、第2ゲート絶縁膜32上に形成され、第1ゲート絶縁膜31及び第2ゲート絶縁膜32を介してゲート電極12の少なくとも一部と平面視対向して配置される。半導体能動膜17は、例えば、不純物を含まないSi(シリコン)膜、オーミック低抵抗膜18は、不純物を添加したオーミック低抵抗Si膜により構成される。
ソース電極19及びドレイン電極20は、ゲート絶縁膜16、半導体能動膜17、オーミック低抵抗膜18を介して、少なくともゲート電極12の一部と対向配置されている。
第2反射防止膜8は、実施の形態1の反射防止膜5と同様、ソース配線22、ソース電極19、ドレイン電極20上に形成されているが、ソース端子23の形成領域及びコンタクトホール25、26、27の形成領域には形成されていない。また、第2反射防止膜8はソース配線22、ソース電極19、ドレイン電極20上で円弧状の断面形状を呈している。
層間絶縁膜24は、ゲート絶縁膜16、半導体能動膜17、ソース電極19、ドレイン電極20を覆うよう全面に形成される。また、層間絶縁膜24は、ゲート絶縁膜16、半導体能動膜17、ソース電極19、ドレイン電極20で形成される段差を平坦化(レベリング)するように構成されている。
層間絶縁膜24には、コンタクトホール25、26、27が形成されており、ドレイン電極20はコンタクトホール25を介して透明画素電極28と電気的に接続され、ソース端子23はソース端子コンタクトホール27を介してソース端子パッド30と電気的に接続され、ゲート端子14はゲート端子コンタクトホール26を介してゲート端子パッド29と電気的に接続される。
このように、実施の形態3の液晶表示装置は、ゲート電極12及びゲート配線13上に第1反射防止膜7が形成され、ソース電極19、ソース配線22、及びドレイン電極20上に第2反射防止膜8が形成され、第1反射防止膜7及び第2反射防止膜8上に保護膜として第1ゲート絶縁膜31及び層間絶縁膜24が形成された金属膜構造を有する。すなわち、実施の形態3のゲート電極12、ゲート配線13、ソース電極19、ドレイン電極20及びソース配線22が実施の形態1の金属膜3に対応し、実施の形態3の第1反射防止膜7及び第2反射防止膜8が実施の形態1の反射防止膜1に対応し、実施の形態3の第1ゲート絶縁膜31及び層間絶縁膜24が実施の形態1の保護膜6に対応する。
このような構造の実施の形態3の液晶表示装置において、液晶表示装置表面側から入射する外光の内部反射が抑制されることで、コントラストの低下や、TFT39のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる効果を奏する。加えて、実施の形態3の液晶表示装置は、ソース電極19、ドレイン電極20に反射したバックライト光がゲート電極12に反射して半導体能動層34に入射する内部多重反射が抑制されるため、コントラストの低下や、TFT39のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる。
また、従来の反射防止膜や低反射金属膜に比べて、第1反射防止膜7及び第2反射防止膜8が共に円弧状の断面形状を呈するため、第1反射防止膜7と第1ゲート絶縁膜31との界面あるいは第2反射防止膜8と層間絶縁膜24との界面での反射を散乱させるため効果が付加され、反射防止効果が向上する。
さらに、実施の形態3の液晶表示装置は、ソース電極19、ソース配線22、及びドレイン電極20上に第2反射防止膜8を形成するとともに、ゲート電極12及びゲート配線13上にも第1反射防止膜7を形成することにより、実施の形態2より表示品位が優れ、信頼性の高い液晶表示装置を得ることができる。
(製造方法)
図10は実施の形態3の液晶表示装置の製造方法を示す断面図である。以下、図10を参照して、実施の形態3の製造方法を説明する。この際、説明を簡略化するために、ゲート電極とゲート絶縁膜の製造工程を中心に説明する。
図10は実施の形態3の液晶表示装置の製造方法を示す断面図である。以下、図10を参照して、実施の形態3の製造方法を説明する。この際、説明を簡略化するために、ゲート電極とゲート絶縁膜の製造工程を中心に説明する。
半導体能動層形成工程は従来公知の技術であるとともに、ソース電極形成工程以降は、図6〜図8で述べた実施の形態2の製造方法と実質同一であるため説明を省略する。
まず、図10(a) に示すように、ゲート電極・配線に用いる導電層54を公知のスパッタ法にて成膜する。実施の形態3において、導電層54としてAl合金膜を200nm形成する。
次に、図10(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト4をゲート電極12およびゲート配線22形成用のパターンにパターニングする。この際、ゲート端子コンタクトホール26が形成される部位(図9参照)には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、ゲート配線22およびゲート電極12部位とフォトレジスト4の膜厚が異なる(薄くなる)様に設定する。実施の形態3のフォトレジスト4の仕上がり膜厚は、ゲート配線22およびゲート電極12部位が1.0μm、ゲート端子コンタクトホール26部位(図10(b) の左端のフォトレジスト4)が0.5μmになる様に設定した。
その後、図10(c) に示すように、公知のエッチング技術を用いて、フォトレジスト4をマスクとして導電層54に対するエッチングを行う。実施の形態3では、公知のリン酸+硝酸+酢酸系の薬液を用いてウェットエッチング処理を行い、ゲート電極12、ゲート配線13、ゲート端子14及び補助容量配線15を形成する。この際、ゲート電極12、ゲート配線13、ゲート端子14及び補助容量配線15はそれぞれフォトレジスト4よりも片側0.3μm程度小さく仕上がるようにサイドエッチング量を設定する。
次に、図10(d) に示すように、公知のO2アッシング技術を用いて、前記フォトレジスト4のアッシングを行う。これにより、フォトレジスト4はゲート配線22およびゲート電極12部位で0.3μmとなり、ゲート端子コンタクトホール26部位はフォトレジストが完全に除去される。
続いて、図10(e) に示すように、300℃のベーク処理を行う。これにより、フォトレジスト4が炭化され第1反射防止膜7が形成される。フォトレジスト4は、炭化する際に軟化した後に硬化するために断面形状が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の第1ゲート絶縁膜31の形成温度以上であれば良く、本実施例においては後述する第1ゲート絶縁膜31の形成温度が300℃であるため300℃としている。
その後、図10(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる第1ゲート絶縁膜31を形成する。第1ゲート絶縁膜31の焼成温度は300℃とした。シロキサン系ポリマーは脱離ガスが少なく、第1反射防止膜7からの脱離ガスを防止する効果もある。
さらに、公知のCVD法を用いて、SiNx膜からなる第2ゲート絶縁膜32を100nm形成する。その後、半導体能動膜17は従来公知の技術を用いて形成し、ソース・ドレイン電極形成工程以降は、実施の形態2の製造方法を用いる。この際、第2反射防止膜8は反射防止膜5と同様にして製造する。
このように、実施の形態3の液晶表示装置の製造方法は、ゲート電極工程、ソース・ドレイン電極工程のエッチング時のマスクとして用いるレジストの剥離工程が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。
加えて、実施の形態3では、ゲート配線13及びゲート電極12上に第1反射防止膜7を形成したが、ゲート配線13及びゲート電極12のうち、少なくとも一つの配線または電極上に第1反射防止膜7を形成しても、第1反射防止膜7を形成することによる上述した効果を得ることができる。
実施の形態3は、TNモードの液晶表示装置のアクティブマトリックス基板のゲート配線および電極、ソース・ドレイン配線および電極に適用した例について説明したが、他の液晶モード例えばIPSモードやFFSモード、VAモードのアクティブマトリックス基板のソース・ドレイン配線および電極に適用しても同様の効果が得られる。また、液晶表示装置だけでなく、他の表示装置、例えば有機ELディスプレイにおいても同様の反射低減の効果が得られる。
また、本実施の形態3のTFT39は、ボトムゲート型TFTに適用した例について説明したが、トップゲート型TFTに適用しても同様の効果が得られる。
<実施の形態4>
図3で示した半導体装置における金属膜構造をPCT(Projected Capacitive Touchscreen)方式のタッチパネルに適用させたのが実施の形態4である。より具体的には、PCT方式のタッチパネルにおけるタッチセンサの検出導体に適用している。
図3で示した半導体装置における金属膜構造をPCT(Projected Capacitive Touchscreen)方式のタッチパネルに適用させたのが実施の形態4である。より具体的には、PCT方式のタッチパネルにおけるタッチセンサの検出導体に適用している。
図11は実施の形態4のタッチパネルの平面構造を示す平面図であり、図12は図11におけるD−D、E−E及びF−F断面を示す断面図である。なお、図12において、右から図11におけるD−D断面、E−E断面及びF−F断面を示している。
実施の形態4におけるPCT方式のタッチパネル基板40は、透明絶縁性の透明絶縁性基板11、透明絶縁性基板11上に選択的に形成された導体膜からなる第1の検出配線41、第1の検出配線41上に積層された炭化したフォトレジストからなる第1反射防止膜37、第1の検出配線41及び第1反射防止膜37を覆うシロキサン系ポリマーからなる層間絶縁膜44を備える。さらに、タッチパネル基板40は、層間絶縁膜44状に形成された導体膜からなる第2の検出配線45、第2の検出配線45上に積層された炭化したフォトレジストからなる第2反射防止膜38、第2の検出配線45及び第2反射防止膜38を覆うシロキサン系ポリマーからなる保護絶縁膜48を備える。
実施の形態4のタッチパネル基板40は、第1の検出配線41が列用の金属配線であり、第2の検出配線45は行用の金属配線である。第1の検出配線41と第2の検出配線45とが平面視直交するように配置されている。検出配線の機能を有していれば、第1の検出配線41及び第2の検出配線45は列と行の関係が入れ替わってもよく、斜め配線やジグザグな配線パターンであってもよい。
第1反射防止膜37および第2反射防止膜38は、第1の検出配線41および第2の検出配線45における端子42、端子46部位には形成されないように構成されている。また、第1反射防止膜37および第2反射防止膜38の断面は第1の検出配線41および第2の検出配線45の配線幅方向の断面において、半円形状の断面形状を呈している。
また、端子42、46部位にあたる層間絶縁膜44および保護絶縁膜48にはコンタクトホール43及び47が設けられており、外部信号および電気信号の取り出しができるようになっている。
このように、実施の形態4のタッチパネル基板40は、第1の検出配線41上に第1反射防止膜37が形成され、第2の検出配線45上に第2反射防止膜38が形成され、第1反射防止膜37及び第2反射防止膜38上に層間絶縁膜44及び保護絶縁膜48が保護膜として形成される金属膜構造を有する。すなわち、実施の形態4の第1の検出配線41及び第2の検出配線45が実施の形態1の金属膜3に対応し、実施の形態4の第1反射防止膜37及び第2反射防止膜38が実施の形態1の反射防止膜1に対応し、実施の形態4の層間絶縁膜44及び保護絶縁膜48が実施の形態1の保護膜6に対応する。
このような構造の実施の形態4のPCT方式のタッチパネル基板40は、第1反射防止膜37及び第2反射防止膜38によって第1の検出配線41及び第2の検出配線45の反射光が軽減され、タッチパネル基板40を備える表示装置のコントラストの低下や配線が視認されることがなくなることにより、表示品位の向上が図れる。
したがって、従来の透明導電膜を用いたPCT方式のタッチパネルに比べて、透明導電膜による透過率低下がなく、同タッチパネルを備える表示装置の表示品位を阻害しない。その結果、透明導電膜に比べて、電気抵抗が小さいため、特に大型のタッチパネルを得ることができる。
(製造方法)
図13及び図14は実施の形態4のタッチパネル基板40の製造方法を示す断面図である。以下、図13及び図14を参照して、実施の形態4の製造方法を説明する。
図13及び図14は実施の形態4のタッチパネル基板40の製造方法を示す断面図である。以下、図13及び図14を参照して、実施の形態4の製造方法を説明する。
まず、図13(a) に示すように、透明絶縁性基板11上に第1の検出配線41に用いる導電層55を公知のスパッタ法にて成膜する。実施の形態4では、導電層55としてAl合金膜を300nm形成している。
次に、図13(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト4をパターニングして第1の検出配線41用のパターンを形成する。この際、第1の検出配線端子コンタクトホール43が形成される部位(図12参照)、すなわち電気的接続がされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、検出配線部位とフォトレジスト4の膜厚が異なる(薄くなる)様に設定する。実施の形態4のフォトレジスト4の仕上がり線幅は4.0μm、膜厚は、検出配線部位が1.5μm、コンタクトホール部位(図13(b) 中、一番左のフォトレジスト4)が0.5μmに成る様に設定している。
続いて、図13(c) に示すように、公知のウェットエッチング技術を用いて、フォトレジスト4をマスクとして導電層55に対するエッチング処理を行う。実施の形態4では、公知のリン酸+硝酸+酢酸系の薬液を用いてウェットエッチングを行い、第1の検出配線41はフォトレジスト4よりも片側0.5μm程度小さく仕上がるようにサイドエッチング量を設定している。
その後、図13(d) に示すように、公知のO2アッシング法を用いて、フォトレジスト4のアッシングを行う。これにより、フォトレジスト4は第1の検出配線41で0.8μmとなり、コンタクトホール43部位はフォトレジスト4が完全に除去される。
続いて、図13(e) に示すように、00℃のベーク処理を行う。これにより、フォトレジスト4が炭化され第1反射防止膜37が形成される。フォトレジスト4は、炭化する際に軟化した後に硬化するために断面が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の層間絶縁膜44の形成温度以上であれば良く、本実施例においては後述する層間絶縁膜44の形成温度が300℃であるため300℃としている。
その後、図13(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる層間絶縁膜44を形成する。層間絶縁膜44の焼成温度は300℃とした。シロキサン系ポリマーは脱離ガスが少なく、第1反射防止膜37からの脱離ガスを防止する効果もある。
そして、図14(g) に示すように、UV処理または大気圧プラズマ処理などの表面処理を実施した後、第2の検出配線45に用いる導電層56を公知のスパッタ法にて成膜する。実施の形態4では、導電層56としてAl合金膜を300nm形成する。
次に、図14(h) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト4をパターニングして第2の検出配線45用のパターンを形成する。この際、第2の検出配線端子コンタクトホール47が形成される部位(図12参照)、すなわち、電気的接続がされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、検出配線部位とフォトレジスト4の膜厚が異なる(薄くなる)様に設定した。実施の形態4において、フォトレジスト4の仕上がり線幅は4.0μm、膜厚は、検出配線部位が1.5μm、コンタクトホール部位が0.5μmに成る様に設定している。
次に、図14(i) に示すように、公知のウェットエッチング技術を用いて、フォトレジスト4をマスクとして導電層56に対するエッチングを行う。実施の形態4では、公知のリン酸+硝酸+酢酸系の薬液を用いてウェットエッチングを行い、第2の検出配線45はフォトレジスト4よりも片側0.5μm程度小さく仕上がるようにサイドエッチング量を設定した。
その後、図14(j) に示すように、公知のO2アッシング法を用いて、フォトレジスト4に対するアッシングを行う。これにより、フォトレジスト4は第2の検出配線45で0.8μmとなり、コンタクトホール部位はフォトレジスト4が完全に除去される。
続いて、図14(k) に示すように、300℃のベーク処理を行う。これにより、フォトレジスト4が炭化され第2反射防止膜38が形成される。フォトレジスト4は、炭化する際に軟化し後に硬化するために断面形状が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の保護絶縁膜48の形成温度以上であれば良く、実施の形態4においては後述する保護絶縁膜48の形成温度が300℃であるため300℃としている。
その後、図14(l)に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる保護絶縁膜48を形成する。保護絶縁膜48の焼成温度は300℃とした。シロキサン系ポリマーは脱離ガスが少なく、第2反射防止膜38からの脱離ガスを防止する効果もある。
次に、公知のフォトリソグラフィ技術にて、フォトレジストをマスクとしてコンタクトホールパターンを形成し、公知のドライエッチング法で層間絶縁膜44と保護絶縁膜48をエッチングする。実施の形態4では、エッチングガスにSF6を用いた。このときのレジストとシロキサンポリマーとの選択比は1:1であったため、コンタクトホールパターンのフォトレジストは層間絶縁膜44と保護絶縁膜48との総膜厚よりも厚い2.5μmに設定し、ドライエッチング後のフォトレジスト膜は0.5μmであった。ドライエッチング後にO2アッシングを行い、レジスト剥離処理を行う。
このような製造方法を用いることで、第1の検出配線41及び第2の検出配線45の加工時にマスクとして用いるレジストの剥離処理が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。
本実施の形態では、フォトレジスト4として東京応化社製のTFR−1070を用いたが、フェノールノボラックを主体とし、感光剤にナフトキノンジアジドを含むフォトレジストであれば良い。例えば、公知のOFPR−800(東京応化工業 社製)やAZ−1500(AZ 社製)など用いても良い。
本実施の形態では、シロキサン系ポリマーを塗布する際にスピンコート法を用いたが、基板上に膜を形成する他の手法、例えばスリットコート法などを用いても良い。スリットコート法は塗布液を削減できるため、より好適である。
本実施の形態では、反射防止膜上に形成する保護膜にシロキサン系ポリマーを用いた。シロキサン系ポリマーが透過率と耐熱性が高く、かつ平坦化性に優れているためである。前記透過率、耐熱性、平坦化性を備えた材料を用いても同様の効果が得られる。
本実施の形態では、金属膜のエッチングにウェットエッチングを用いた。これはフォトレジストが、炭化させるベーク工程で体積収縮した後に金属膜が露出しないようにサイドエッチングを行うためである。サイドエッチングが困難なドライエッチング法を用いた場合は、エッチングの後に溶剤、例えばPGMEAの雰囲気内で保持してフォトレジストを溶解させ金属膜全体を被覆する工程を追加することで、同様の低反射配線が得ることができる。
また、本実施の形態では反射防止膜(1,5,7,8,37,38)の表面に特に処理を施していないが、フォトレジストを炭化させて反射防止膜を形成した後に、例えばプラズマ処理などで表面を荒らして、反射防止膜の表面に微細な凹凸形状を設けることにより散乱効果を付加することにより、更なる反射率低減効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1,5 反射防止膜、3 金属膜、4 フォトレジスト、6 保護膜、7 第1反射防止膜、8 第2反射防止膜、10a,10b アクティブマトリックス基板、11 透明絶縁性基板、12 ゲート電極、13 ゲート配線、16 ゲート絶縁膜、17 半導体能動膜、18,18s,18d オーミック低抵抗膜、19 ソース電極、20 ドレイン電極、22 ソース配線、24,44 層間絶縁膜、31 第1ゲート絶縁膜、32 第2ゲート絶縁膜、39 TFT、40 タッチパネル基板、41 第1の検出配線、42 第1検出配線端子、45 第2の検出配線、48 保護絶縁膜。
Claims (9)
- 基板の上方に形成された導電膜と、
前記導電膜上に形成された反射防止膜と、
前記反射防止膜上に形成された保護膜とを備え、
前記反射防止膜は、波長550nm以下における透過率が10%未満であり、染料、顔料、及びカーボンブラックを含まず、
前記保護膜は波長550nm以下における透過率が90%以上であることを特徴とする、
半導体装置。 - 請求項1記載の半導体装置であって、
前記反射防止膜は、フェノールノボラックを主体とする樹脂膜を含む、
半導体装置。 - 請求項1あるいは請求項2記載の半導体装置であって、
前記保護膜は、シリコンを主体とする樹脂膜を含む、
半導体装置。 - 請求項1ないし請求項3のうち、いずれか1項に記載の半導体装置であって、
前記反射防止膜の表面は微細な凹凸形状を有する、
半導体装置。 - 請求項1ないし請求項4のうち、いずれか1項に記載の半導体装置であって、
前記導電膜は配線加工される金属膜を含み、
前記反射防止膜は前記導電膜の配線加工用に用いるフォトレジスト膜を焼結させた樹脂膜を含み、前記反射防止膜の断面形状が円弧状であり、
前記保護膜は前記反射防止膜を完全に被覆し平坦化されて形成される層間絶縁膜を含む、
半導体装置。 - 請求項5記載の半導体装置であって、
前記導電膜は、所定の薄膜トランジスタを形成するソース電極、ドレイン電極、及び前記ソース電極に電気的に接続されるソース配線を含み、
前記反射防止膜は、前記ソース電極、前記ドレイン電極及び前記ソース配線それぞれ上に形成される反射防止膜を含み、
前記所定の薄膜トランジスタは液晶画素選択用トランジスタを含む、
半導体装置。 - 請求項6記載の半導体装置であって、
前記導電膜は、前記所定の薄膜トランジスタのゲート電極及び該ゲート電極に電気的に接続されるゲート配線をさらに含み、
前記反射防止膜は、前記ゲート電極及びゲート配線それぞれ上に形成される反射防止膜を含む、
半導体装置。 - 請求項5記載の半導体装置であって、
絶縁膜を介して対向、交差するように配置された第1及び第2の検出配線を備えた静電容量方式のタッチパネル基板をさらに備え、
前記導電膜は前記第1及び第2の検出配線を含み、
前記反射防止膜は、前記第1及び第2の検出配線それぞれ上に形成される反射防止膜を含む、
半導体装置。 - (a) 基板の上方に導電膜を形成するステップと、
(b) 前記導電膜上にパターニングされたフォトレジストを形成するステップと、
(c) パターニングされた前記フォトレジストをマスクとして前記導電膜を加工するステップと、
(d) 前記フォトレジストに対しアッシング処理を施し所定の形状に設定するステップと、
(e) 前記所定の形状の前記フォトレジストを焼結させることにより反射防止膜を形成するステップと、
(f) 前記反射防止膜上に保護膜を形成するステップとを備える、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112976A JP2013238794A (ja) | 2012-05-17 | 2012-05-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112976A JP2013238794A (ja) | 2012-05-17 | 2012-05-17 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013238794A true JP2013238794A (ja) | 2013-11-28 |
Family
ID=49763841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012112976A Pending JP2013238794A (ja) | 2012-05-17 | 2012-05-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013238794A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015118982A (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法 |
JP2015219350A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
US20170153753A1 (en) * | 2015-11-30 | 2017-06-01 | Japan Display Inc. | Sensor-equipped display device and sensor device |
KR20190056463A (ko) * | 2017-11-16 | 2019-05-27 | 삼성디스플레이 주식회사 | 표시 장치 및 배선의 제조 방법 |
-
2012
- 2012-05-17 JP JP2012112976A patent/JP2013238794A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015118982A (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法 |
JP2015219350A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
US20170153753A1 (en) * | 2015-11-30 | 2017-06-01 | Japan Display Inc. | Sensor-equipped display device and sensor device |
JP2017102579A (ja) * | 2015-11-30 | 2017-06-08 | 株式会社ジャパンディスプレイ | センサ付き表示装置及びセンサ装置 |
CN106908973A (zh) * | 2015-11-30 | 2017-06-30 | 株式会社日本显示器 | 带传感器的显示装置以及传感器装置 |
US10585507B2 (en) | 2015-11-30 | 2020-03-10 | Japan Display Inc. | Sensor-equipped display device and sensor device |
US10928945B2 (en) | 2015-11-30 | 2021-02-23 | Japan Display Inc. | Sensor-equipped display device and sensor device |
KR20190056463A (ko) * | 2017-11-16 | 2019-05-27 | 삼성디스플레이 주식회사 | 표시 장치 및 배선의 제조 방법 |
KR102446344B1 (ko) * | 2017-11-16 | 2022-09-22 | 삼성디스플레이 주식회사 | 표시 장치 및 배선의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI440945B (zh) | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 | |
US9946419B2 (en) | Display device substrate and display device | |
JP6230253B2 (ja) | Tftアレイ基板およびその製造方法 | |
JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4772653B2 (ja) | Tftアレイ基板及びその製造方法 | |
US8895987B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
JP6238712B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
KR101572976B1 (ko) | 박막 트랜지스터 표시판 제조 방법 | |
JP4522145B2 (ja) | 表示装置用基板、その製造方法及び表示装置 | |
US8531637B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20100005454A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP6501514B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP6305047B2 (ja) | 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法 | |
JP2013238794A (ja) | 半導体装置及びその製造方法 | |
US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
US9690154B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
WO2010113229A1 (ja) | 半導体装置及びその製造方法 | |
JP2009015199A (ja) | 液晶表示装置およびその製造方法 | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
JP5342731B2 (ja) | 液晶表示装置とその製造方法 | |
JP2010181668A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
US20130100368A1 (en) | Liquid crystal display device and manufacturing method therefor | |
WO2014015584A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
KR20070072113A (ko) | 액정표시소자 및 그 제조방법 |