JP2013236271A - Variable gain amplifier and amplification circuit - Google Patents
Variable gain amplifier and amplification circuit Download PDFInfo
- Publication number
- JP2013236271A JP2013236271A JP2012107849A JP2012107849A JP2013236271A JP 2013236271 A JP2013236271 A JP 2013236271A JP 2012107849 A JP2012107849 A JP 2012107849A JP 2012107849 A JP2012107849 A JP 2012107849A JP 2013236271 A JP2013236271 A JP 2013236271A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- variable gain
- gain amplifier
- passive element
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は、可変利得増幅器、及び増幅回路に関する。 The present invention relates to a variable gain amplifier and an amplifier circuit.
通信等に利用できる広帯域の可変利得増幅器として様々な製品が出荷されており、例えばアナログデバイセズ社のADL5331がある。例えばこのADL5331は、周波数帯域10MHz〜1.2GHzと広帯域であるものの、雑音特性はNF(Noise Figure:雑音指数)が9dBという値にとどまっている。 Various products are shipped as wide-band variable gain amplifiers that can be used for communication and the like, for example, ADL5331 manufactured by Analog Devices. For example, the ADL 5331 has a wide frequency band of 10 MHz to 1.2 GHz, but the noise characteristics are such that the NF (Noise Figure) is 9 dB.
ところで、通信装置の受信部などにおける雑音特性(F)は、(n−1)個の増幅器を直列に接続した場合、すなわち(n−1)段の増幅回路を構成した場合、次式(1)で表現できることが知られており、前段の増幅器の雑音特性が大きく影響することが知られている。なお、FiとGi(i=1,2,…,n−1)は各段における雑音指数と利得である。 By the way, the noise characteristic (F) in the receiving unit or the like of the communication apparatus is expressed by the following equation (1) when (n−1) amplifiers are connected in series, that is, when an (n−1) stage amplifier circuit is configured. It is known that the noise characteristics of the amplifier in the previous stage are greatly affected. Note that F i and G i (i = 1, 2,..., N−1) are the noise figure and gain at each stage.
通常、ほとんどの移動通信方式では受信部などにおけるNFは10dB以下に規定されており、複数の増幅器を用いた多段の増幅回路でこの規定を満たすためには、初段の増幅器のNFは3dB以下が求められる。この場合、上述のADL5331を用いることができない。 Usually, in most mobile communication systems, the NF in the receiving unit or the like is stipulated to be 10 dB or less. In order to satisfy this stipulation with a multistage amplifier circuit using a plurality of amplifiers, the NF of the first stage amplifier is 3 dB or less Desired. In this case, the above-mentioned ADL5331 cannot be used.
本発明は、このような事情に鑑みてなされたもので、雑音指数を改善した可変利得増幅器、及び増幅回路の提供を目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a variable gain amplifier and an amplifier circuit with improved noise figure.
上記問題を解決するために、本発明は、第1の入力端子と、ベースが前記第1の入力端子に接続され、エミッタが接地され、可変利得増幅器の所望の飽和レベルに応じてエミッタサイズが決定された第1のトランジスタと、一端が前記第1のトランジスタのコレクタに接続されている第1の容量素子と、一端が前記第1の容量素子の他端に接続され、他端が前記第1のトランジスタのベースに接続されている第1の受動素子と、一端が電源端子に接続され、他端が前記第1のトランジスタのコレクタに接続されている第2の受動素子と、ベースが前記第2の受動素子の他端に接続され、コレクタが前記電源端子に接続されている第2のトランジスタと、一端が前記第2のトランジスタのエミッタに接続され、他端が前記第1のトランジスタのゲートに接続され、前記第1のトランジスタの入力インピーダンスに応じてインピーダンスが定められた第3の受動素子と、前記第1のトランジスタのコレクタに接続されている第1の出力端子とを備え、前記第1の受動素子又は前記第1の容量素子は、素子の値が可変であることを特徴とする可変利得増幅器である。 In order to solve the above problem, the present invention provides a first input terminal, a base connected to the first input terminal, an emitter grounded, and an emitter size corresponding to a desired saturation level of the variable gain amplifier. The determined first transistor, a first capacitor element having one end connected to the collector of the first transistor, one end connected to the other end of the first capacitor element, and the other end connected to the first capacitor A first passive element connected to the base of one transistor; a second passive element having one end connected to the power supply terminal and the other end connected to the collector of the first transistor; A second transistor connected to the other end of the second passive element, a collector connected to the power supply terminal, one end connected to the emitter of the second transistor, and the other end connected to the first transistor. A third passive element connected to a gate and having an impedance determined according to an input impedance of the first transistor, and a first output terminal connected to a collector of the first transistor, The first passive element or the first capacitive element is a variable gain amplifier characterized in that the value of the element is variable.
また、本発明は、上記に記載の可変利得増幅器において、前記第3の受動素子と前記第1のトランジスタのゲートとの間に設けられ、一端が前記第3の受動素子の他端に接続され、他端が前記第1のトランジスタのゲートに接続されている第4の受動素子と、一端が前記第4の受動素子の一端に接続され、他端が接地されている第5の受動素子とを更に備え、前記第3の受動素子は、前記第4の受動素子を介して前記第1のトランジスタのベースに接続されていることを特徴とする。 In the variable gain amplifier described above, the present invention is provided between the third passive element and the gate of the first transistor, and one end is connected to the other end of the third passive element. A fourth passive element having the other end connected to the gate of the first transistor, and a fifth passive element having one end connected to one end of the fourth passive element and the other end grounded The third passive element is connected to the base of the first transistor via the fourth passive element.
また、本発明は、上記に記載の可変利得増幅器において、一端が前記第1のトランジスタのエミッタに接続され、他端が接地されている第6の受動素子を更に備え、前記第1のトランジスタのエミッタは、前記第6の受動素子を介して接地されていることを特徴とする。 The variable gain amplifier according to the present invention further includes a sixth passive element having one end connected to the emitter of the first transistor and the other end grounded. The emitter is grounded through the sixth passive element.
また、本発明は、上記に記載の可変利得増幅器において、一端が前記第3の受動素子の一端に接続され、他端が接地されている抵抗素子を更に備え、前記第1のトランジスタ及び前記第2のトランジスタに電界効果トランジスタが用いられていることを特徴とする。 The variable gain amplifier according to the present invention further includes a resistance element having one end connected to one end of the third passive element and the other end grounded, wherein the first transistor and the first A field effect transistor is used as the second transistor.
また、本発明は、上記に記載の可変利得増幅器において、前記第3の受動素子は、抵抗素子、可変抵抗素子、インダクタのいずれか一つにより形成されている、或いは抵抗素子、可変抵抗素子、インダクタのいずれかを複数直列に接続して形成されていることを特徴とする。 In the variable gain amplifier described above, the third passive element may be formed of any one of a resistance element, a variable resistance element, and an inductor, or a resistance element, a variable resistance element, One of the inductors is formed by connecting in series.
また、本発明は、上記に記載の可変利得増幅器と、前記可変利得増幅器の前段に接続される増幅器であって、第2の入力端子と、ベースが前記第2の入力端子に接続され、エミッタが接地され、可変利得増幅器の所望の飽和レベルに応じてエミッタサイズが決定された第3のトランジスタと、一端が前記第1のトランジスタのコレクタに接続され、素子の値が固定されている第2の容量素子と、一端が前記第2の容量素子の他端に接続され、他端が前記第3のトランジスタのベースに接続され、素子の値が固定されている第7の受動素子と、一端が前記電源端子に接続され、他端が前記第3のトランジスタのコレクタに接続されている第8の受動素子と、ベースが前記第8の受動素子の他端に接続され、コレクタが前記電源端子に接続されている第4のトランジスタと、一端が前記第4のトランジスタのエミッタに接続され、他端が前記第3のトランジスタのゲートに接続されている第9の受動素子と、前記第3のトランジスタのコレクタに接続されている第2の出力端子とを備える増幅器と、を具備し、前記増幅器と前記可変利得増幅器とは直列に接続されていることを特徴とする増幅回路である。 According to another aspect of the present invention, there is provided the variable gain amplifier described above and an amplifier connected to the preceding stage of the variable gain amplifier, the second input terminal and the base connected to the second input terminal, Is connected to the collector of the first transistor, and the value of the element is fixed. The third transistor has an emitter size determined according to the desired saturation level of the variable gain amplifier. A capacitive element, a seventh passive element having one end connected to the other end of the second capacitive element, the other end connected to the base of the third transistor, and a fixed element value; Is connected to the power supply terminal, the other end is connected to the collector of the third transistor, the base is connected to the other end of the eighth passive element, and the collector is the power supply terminal. Connected to A fourth transistor, a ninth passive element having one end connected to the emitter of the fourth transistor and the other end connected to the gate of the third transistor, and a collector of the third transistor. And an amplifier having a second output terminal connected thereto, wherein the amplifier and the variable gain amplifier are connected in series.
この発明によれば、可変利得増幅器に要求される出力レベルに応じて第1のトランジスタのエミッタサイズを増加させた場合において、第1のトランジスタの入力インピーダンスに応じて第3の受動素子のインピーダンスを定めることにより、入力端子に接続された第1のトランジスタの入力インピーダンスと、第2のトランジスタと第2及び第3の受動素子とを含み構成されるバイアス回路のインピーダンスとを整合させることができる。これにより、可変利得増幅器の入力インピーダンスの低下を抑制することができ、雑音指数を改善することができる。 According to the present invention, when the emitter size of the first transistor is increased according to the output level required for the variable gain amplifier, the impedance of the third passive element is set according to the input impedance of the first transistor. By defining, the input impedance of the first transistor connected to the input terminal can be matched with the impedance of the bias circuit including the second transistor and the second and third passive elements. Thereby, a decrease in input impedance of the variable gain amplifier can be suppressed, and the noise figure can be improved.
以下、図面を参照して、本発明の実施形態における可変利得増幅器、及び増幅回路を説明する。 Hereinafter, a variable gain amplifier and an amplifier circuit according to an embodiment of the present invention will be described with reference to the drawings.
<第1の実施形態>
図1は、本発明に係る第1の実施形態における可変利得増幅器1の構成を示す回路図である。可変利得増幅器1は、同図に示すように、入力端子INと、出力端子OUTと、トランジスタTr1、Tr2と、受動素子M1、M2、M3と、容量素子C1とを備えている。
<First Embodiment>
FIG. 1 is a circuit diagram showing a configuration of a
トランジスタTr1は、ベースが入力端子INに接続され、コレクタが出力端子OUTに接続され、エミッタが接地されている。トランジスタTr1のエミッタサイズは、可変利得増幅器1に要求される飽和レベル(出力レベル)に応じて決定される。
The transistor Tr1 has a base connected to the input terminal IN, a collector connected to the output terminal OUT, and an emitter grounded. The emitter size of the transistor Tr1 is determined according to the saturation level (output level) required for the
容量素子C1は、一端がトランジスタTr1のコレクタに接続され、他端が受動素子M1の一端に接続されている。受動素子M1は、他端がトランジスタTr1のベースに接続されている。すなわち、容量素子C1と受動素子M1とはトランジスタTr1のコレクタとベースとを接続するフィードバックループを形成している。これにより、トランジスタTr1のコレクタから出力される信号は、容量素子C1及び受動素子M1を介して、入力側のトランジスタTr1のベースにフィードバックされる。また、容量素子C1の容量、及び受動素子M1の抵抗値は可変である。容量素子C1と受動素子M1とのいずれか又は両方の素子の値(容量、抵抗値)を変化させてフィードバック量を定めることにより、トランジスタTr1による増幅の利得を制御する。 One end of the capacitive element C1 is connected to the collector of the transistor Tr1, and the other end is connected to one end of the passive element M1. The other end of the passive element M1 is connected to the base of the transistor Tr1. That is, the capacitive element C1 and the passive element M1 form a feedback loop that connects the collector and base of the transistor Tr1. As a result, a signal output from the collector of the transistor Tr1 is fed back to the base of the transistor Tr1 on the input side via the capacitive element C1 and the passive element M1. Further, the capacitance of the capacitive element C1 and the resistance value of the passive element M1 are variable. The gain of amplification by the transistor Tr1 is controlled by determining the feedback amount by changing the value (capacitance, resistance value) of one or both of the capacitive element C1 and the passive element M1.
受動素子M2は、一端が所定の電源電圧を供給する電源端子Biasに接続され、他端がトランジスタTr1のコレクタ及び出力端子OUTに接続されている。トランジスタTr2は、ベースが受動素子M2の他端に接続され、コレクタが電源端子Biasに接続され、エミッタが受動素子M3の一端に接続されている。受動素子M3は、他端がトランジスタTr1のベース及び入力端子INに接続されている。すなわち、トランジスタTr2と、受動素子M2及びM3とは、トランジスタTr1のベースにバイアスを加えるバイアス回路(定電流回路)を形成している。 The passive element M2 has one end connected to a power supply terminal Bias that supplies a predetermined power supply voltage, and the other end connected to the collector of the transistor Tr1 and the output terminal OUT. The transistor Tr2 has a base connected to the other end of the passive element M2, a collector connected to the power supply terminal Bias, and an emitter connected to one end of the passive element M3. The other end of the passive element M3 is connected to the base of the transistor Tr1 and the input terminal IN. That is, the transistor Tr2 and the passive elements M2 and M3 form a bias circuit (constant current circuit) that applies a bias to the base of the transistor Tr1.
図2は、本実施形態におけるトランジスタTr2を含み構成されるバイアス回路の等価回路である。同図において、rbeはトランジスタTr2のベース−エミッタ間抵抗であり、gmはトランジスタTr1の相互コンダクタンスであり、Z1は受動素子M2のインピーダンスであり、Z2は受動素子M3のインピーダンスである。また、電圧Viは入力端子INの電圧に対応し、電流Iiは入力端子INにおける電流に対応し、電圧V1はトランジスタTr2のベース−エミッタ間電圧に対応する。
本実施形態におけるバイアス回路の入力インピーダンスZiは次式(2)により表される。
FIG. 2 is an equivalent circuit of a bias circuit including the transistor Tr2 in the present embodiment. In the figure, rbe is the base-emitter resistance of the transistor Tr2, gm is the mutual conductance of the transistor Tr1, Z1 is the impedance of the passive element M2, and Z2 is the impedance of the passive element M3. The voltage Vi corresponds to the voltage at the input terminal IN, the current Ii corresponds to the current at the input terminal IN, and the voltage V1 corresponds to the base-emitter voltage of the transistor Tr2.
The input impedance Zi of the bias circuit in the present embodiment is expressed by the following equation (2).
また、式(1)における電圧Vi及び電流Iiは、次式(3−1)と次式(3−2)とにより表せる。 Further, the voltage Vi and the current Ii in the formula (1) can be expressed by the following formula (3-1) and the following formula (3-2).
式(3−1)を式(3−2)に代入すると、次式(4)が得られる。 Substituting equation (3-1) into equation (3-2) yields the following equation (4).
すなわち、式(2)における入力インピーダンスZiは、次式(5)により表せる。 That is, the input impedance Zi in the equation (2) can be expressed by the following equation (5).
式(5)から分かるように、バイアス回路の入力インピーダンスZiは、受動素子M3のインピーダンスZ2に比例して変化させることができる。このため、可変利得増幅器1の入力インピーダンスは、受動素子M3のインピーダンスを変化させることにより、容易に変更することが可能となる。
As can be seen from equation (5), the input impedance Zi of the bias circuit can be changed in proportion to the impedance Z2 of the passive element M3. For this reason, the input impedance of the
可変利得増幅器1に要求される出力レベルに応じてトランジスタTr1のエミッタサイズを増加させた場合において、トランジスタTr1の入力インピーダンスと式(5)とに基づいてバイアス回路の入力インピーダンスZiを定めることにより、可変利得増幅器1の入力インピーダンスの低下を抑制することができ、雑音指数を改善することができる。
すなわち、利得の可変機能を有する可変利得増幅器1において、受動素子M3のインピーダンスをトランジスタTr1の入力インピーダンスに応じて定めることにより、可変利得増幅器1の入力インピーダンスを整合させることができ、雑音特性を改善することができる。
When the emitter size of the transistor Tr1 is increased according to the output level required for the
That is, in the
図3は、本実施形態における可変利得増幅器1の特性の計算機シミュレーション結果を示すグラフである。同図において、横軸は周波数を示し、縦軸は利得を示している。同図には、受動素子M1及び容量素子C1を変化させた場合の特性が示されている。可変利得増幅器1は、同図に示すように、広帯域に亘り利得の可変機能を有することが分かる。
FIG. 3 is a graph showing a computer simulation result of the characteristics of the
<第2の実施形態>
図4は、第2の実施形態における可変利得増幅器2の構成を示す回路図である。可変利得増幅器2は、受動素子M4及び受動素子M5を備えている点が、第1の実施形態における可変利得増幅器1(図1)と異なっている。なお、可変利得増幅器2において、第1の実施形態と同じ構成には同じ符号を付してその説明を省略する。
<Second Embodiment>
FIG. 4 is a circuit diagram showing a configuration of the
受動素子M4は、受動素子M3と入力端子INとの間に設けられ、一端が受動素子M3の他端に接続され、他端が入力端子INに接続されている。すなわち、可変利得増幅器2においては、受動素子M3が受動素子M4を介して入力端子INに接続されている。
受動素子M5は、一端が受動素子M3の他端に接続され、他端が接地されている。
The passive element M4 is provided between the passive element M3 and the input terminal IN, and one end is connected to the other end of the passive element M3 and the other end is connected to the input terminal IN. That is, in the
The passive element M5 has one end connected to the other end of the passive element M3 and the other end grounded.
可変利得増幅器2において、バイアス回路は、受動素子M5を介して接地することにより、トランジスタTr1のベース(及び入力端子IN)に加えるバイアスを安定させることができ、雑音特性を更に改善することができる。
In the
<第3の実施形態>
図5は、第3の実施形態における可変利得増幅器3の構成を示す回路図である。可変利得増幅器3は、受動素子M6を備えている点が、第1の実施形態における可変利得増幅器1(図1)と異なっている。なお、可変利得増幅器3において、第1の実施形態と同じ構成には同じ符号を付してその説明を省略する。
<Third Embodiment>
FIG. 5 is a circuit diagram showing a configuration of the
受動素子M6は、トランジスタTr1のエミッタと接地点との間に設けられ、一端がトランジスタTr1のエミッタに接続され、他端が接地されている。すなわち、可変利得増幅器3においては、トランジスタTr1のエミッタが受動素子M6を介して接地されている。
これにより、高周波信号における雑音整合が行いやすくなるので、雑音特性を更に改善することができる。
The passive element M6 is provided between the emitter of the transistor Tr1 and the ground point, and one end is connected to the emitter of the transistor Tr1 and the other end is grounded. That is, in the
As a result, it becomes easier to perform noise matching in the high-frequency signal, so that the noise characteristics can be further improved.
なお、本実施形態における可変利得増幅器3は、第1の実施形態における可変利得増幅器1に対して、受動素子M6を加えた構成として説明した。しかし、これに限ることなく、第2の実施形態における可変利得増幅器2に対して、受動素子M6を加えるようにしてもよい。これにより、トランジスタTr1のベース(及び入力端子IN)に加えるバイアスを安定させるとともに、トランジスタTr1における雑音特性を更に改善することができる。
The
<第4の実施形態>
図6は、第4の実施形態における可変利得増幅器4の構成を示す回路図である。可変利得増幅器4は、トランジスタTr1、Tr2にモノポーラトランジスタ(電界効果トランジスタ)を用いている点と、抵抗素子R1を備えている点とが、第1の実施形態における可変利得増幅器1(図1)と異なっている。なお、可変利得増幅器4において、第1の実施形態と同じ構成には同じ符号を付してその説明を省略する。
<Fourth Embodiment>
FIG. 6 is a circuit diagram showing a configuration of the
抵抗素子R1は、一端がトランジスタTr2のソースに接続され、他端が接地されている。可変利得増幅器4においては、トランジスタTr2に流れる電流に応じた電圧に変換したバイアスを、受動素子M3を介してトランジスタTr1のゲートに加えるようにしている。これにより、可変利得増幅器4は、第2の実施形態における可変利得増幅器2と同様に、トランジスタTr1のゲート(及び入力端子IN)に加えるバイアスを安定させることができ、雑音特性を更に改善することができる。
The resistor element R1 has one end connected to the source of the transistor Tr2 and the other end grounded. In the
<第5の実施形態>
図7は、第5の実施形態における増幅回路10の構成を示す回路図である。増幅回路10は、同図に示すように、第1の実施形態における可変利得増幅器1(図1)と、増幅器1Aとを具備している。また、可変利得増幅器1は多段に接続され、初段に増幅器1Aが接続されている。
<Fifth Embodiment>
FIG. 7 is a circuit diagram showing a configuration of the
増幅器1Aは、同図に示すように、容量素子C1と受動素子M1とに替えて、固定の容量を有する容量素子C11と固定の抵抗値を有する受動素子M11とを備えている点が、可変利得増幅器1と異なる。すなわち、増幅器1Aは、入力される信号を予め定められた利得で増幅する。また、増幅器1Aは、可変利得増幅器1と同様に、トランジスタTr1のゲートにバイアスを加えるバイアス回路を有しており、雑音特性が改善されている。
As shown in the figure, the
このように、複数の可変利得増幅器を直列に配置して構成する場合に、所定の利得を有し雑音特性が改善された増幅器1Aを初段に設け、後段に少なくとも1つの可変利得増幅器1を設けることにより、広い周波数帯域に亘り、良好な雑音特性を有するとともに、利得を大きく変化させることができる。
As described above, when a plurality of variable gain amplifiers are arranged in series, the
従来から通信装置の受信部に用いられていた多段の可変利得増幅器では、前段の回路の雑音特性が大きく影響するために、雑音特性が悪く、高利得時において良好な雑音特性が得られないことがあった。これに対して、上述の各実施形態の可変利得増幅器は、トランジスタTr1の入力インピーダンスに応じたバイアスを加えることにより雑音特性が改善されているので、高利得時においても良好な雑音特性を得ることができる。 The multi-stage variable gain amplifier that has been used in the receiving unit of communication devices has a large influence on the noise characteristics of the previous circuit, so the noise characteristics are poor and good noise characteristics cannot be obtained at high gain. was there. On the other hand, the variable gain amplifiers of the above-described embodiments have improved noise characteristics by applying a bias according to the input impedance of the transistor Tr1, so that good noise characteristics can be obtained even at high gain. Can do.
なお、本実施形態では、複数の可変利得増幅器1と、利得を固定にした増幅器1Aとを備えた増幅回路10を示したが、可変利得増幅器1に替えて、可変利得増幅器2や可変利得増幅器3、可変利得増幅器4を用いるようにしてもよい。また、初段の利得を固定にした増幅器として、可変利得増幅器2や可変利得増幅器3、可変利得増幅器4に対応し利得を固定した増幅器を用いるようにしてもよい。
In the present embodiment, the
なお、上述の各実施形態における受動素子M1には、可変抵抗素子又は可変インダクタを用いるようにしてもよい。また、複数の可変抵抗素子又は可変インダクタを直列に接続したり、可変抵抗素子又は可変インダクタと抵抗素子又はインダクタとを直列に接続したりすることにより、受動素子M1を構成するようにしてもよい。
また、上述の各実施形態における受動素子M2〜M6には、抵抗素子、可変抵抗素子、インダクタ、可変インダクタのいずれかを用いるようにしてもよい。また、抵抗素子、可変抵抗素子、インダクタのいずれか又はすべての素子を複数直列に接続して受動素子M2〜M6を構成するようにしてもよい。
In addition, you may make it use a variable resistance element or a variable inductor for the passive element M1 in each above-mentioned embodiment. Alternatively, the passive element M1 may be configured by connecting a plurality of variable resistance elements or variable inductors in series, or connecting a variable resistance element or variable inductor and a resistance element or inductor in series. .
Moreover, you may make it use any of a resistive element, a variable resistive element, an inductor, and a variable inductor for the passive elements M2-M6 in each above-mentioned embodiment. Alternatively, passive elements M2 to M6 may be configured by connecting any one or all of a resistance element, a variable resistance element, and an inductor in series.
なお、本発明に記載の第1〜第6の受動素子は、実施形態における受動素子M1〜M6に対応する。本発明に記載の第1の容量素子は、実施形態における容量素子C1に対応する。本発明に記載の第1及び第2のトランジスタは、実施形態におけるトランジスタTr1及びTr2に対応する。本発明における第1の入力端子と第1の出力端子は、実施形態における可変利得増幅器の入力端子と出力端子とに対応する。
また、本発明に記載の第7、第8、及び第9の受動素子は、第5の実施形態における増幅器1Aが備える受動素子M11、M2、及びM3に対応する。発明に記載の第2の容量素子は、第5の実施形態における増幅器1Aが備える容量素子C11に対応する。本発明に記載の第3及び第4のトランジスタは、第5の実施形態における増幅器1Aが備えるトランジスタTr1及びTr2に対応する。本発明に記載の第2の入力端子と第2の出力端子とは、第5の実施形態における増幅器1Aが備える入力端子INと出力端子OUTとに対応する。
The first to sixth passive elements described in the present invention correspond to the passive elements M1 to M6 in the embodiment. The first capacitive element described in the present invention corresponds to the capacitive element C1 in the embodiment. The first and second transistors described in the present invention correspond to the transistors Tr1 and Tr2 in the embodiment. The first input terminal and the first output terminal in the present invention correspond to the input terminal and the output terminal of the variable gain amplifier in the embodiment.
The seventh, eighth, and ninth passive elements described in the present invention correspond to the passive elements M11, M2, and M3 included in the
本発明は、広帯域な周波数帯域に亘り、電力の低い受信信号の増幅を要求される通信装置における増幅回路に好適であり、良好な雑音特性が得られる。 INDUSTRIAL APPLICABILITY The present invention is suitable for an amplifier circuit in a communication apparatus that is required to amplify a received signal with low power over a wide frequency band, and good noise characteristics can be obtained.
1,2,3,4…可変利得増幅器
1A…増幅器
10…増幅回路
Bias…電源端子
C1,C11…容量素子
M1,M2,M3,M4,M5,M6,M11…受動素子
IN…入力端子
OUT…出力端子
R1…抵抗素子
Tr1,Tr2…トランジスタ
1, 2, 3, 4 ...
Claims (6)
ベースが前記第1の入力端子に接続され、エミッタが接地され、可変利得増幅器の所望の飽和レベルに応じてエミッタサイズが決定された第1のトランジスタと、
一端が前記第1のトランジスタのコレクタに接続されている第1の容量素子と、
一端が前記第1の容量素子の他端に接続され、他端が前記第1のトランジスタのベースに接続されている第1の受動素子と、
一端が電源端子に接続され、他端が前記第1のトランジスタのコレクタに接続されている第2の受動素子と、
ベースが前記第2の受動素子の他端に接続され、コレクタが前記電源端子に接続されている第2のトランジスタと、
一端が前記第2のトランジスタのエミッタに接続され、他端が前記第1のトランジスタのゲートに接続され、前記第1のトランジスタの入力インピーダンスに応じてインピーダンスが定められた第3の受動素子と、
前記第1のトランジスタのコレクタに接続されている第1の出力端子と
を備え、
前記第1の受動素子又は前記第1の容量素子は、素子の値が可変である
ことを特徴とする可変利得増幅器。 A first input terminal;
A first transistor having a base connected to the first input terminal, an emitter grounded, and an emitter size determined according to a desired saturation level of the variable gain amplifier;
A first capacitive element having one end connected to the collector of the first transistor;
A first passive element having one end connected to the other end of the first capacitor and the other end connected to the base of the first transistor;
A second passive element having one end connected to the power supply terminal and the other end connected to the collector of the first transistor;
A second transistor having a base connected to the other end of the second passive element and a collector connected to the power supply terminal;
A third passive element having one end connected to the emitter of the second transistor, the other end connected to the gate of the first transistor, and an impedance determined according to the input impedance of the first transistor;
A first output terminal connected to the collector of the first transistor;
A variable gain amplifier, wherein the first passive element or the first capacitive element has a variable element value.
前記第3の受動素子と前記第1のトランジスタのゲートとの間に設けられ、一端が前記第3の受動素子の他端に接続され、他端が前記第1のトランジスタのゲートに接続されている第4の受動素子と、
一端が前記第4の受動素子の一端に接続され、他端が接地されている第5の受動素子と
を更に備え、
前記第3の受動素子は、前記第4の受動素子を介して前記第1のトランジスタのベースに接続されている
ことを特徴とする可変利得増幅器。 The variable gain amplifier according to claim 1, wherein
Provided between the third passive element and the gate of the first transistor, with one end connected to the other end of the third passive element and the other end connected to the gate of the first transistor. A fourth passive element,
A fifth passive element having one end connected to one end of the fourth passive element and the other end grounded;
The third passive element is connected to a base of the first transistor through the fourth passive element. A variable gain amplifier, wherein:
一端が前記第1のトランジスタのエミッタに接続され、他端が接地されている第6の受動素子を更に備え、
前記第1のトランジスタのエミッタは、前記第6の受動素子を介して接地されている
ことを特徴とする可変利得増幅器。 A variable gain amplifier according to claim 1 or claim 2,
A sixth passive element having one end connected to the emitter of the first transistor and the other end grounded;
The variable gain amplifier, wherein an emitter of the first transistor is grounded via the sixth passive element.
一端が前記第3の受動素子の一端に接続され、他端が接地されている抵抗素子を更に備え、
前記第1のトランジスタ及び前記第2のトランジスタに電界効果トランジスタが用いられている
ことを特徴とする可変利得増幅器。 The variable gain amplifier according to claim 1, wherein
A resistance element having one end connected to one end of the third passive element and the other end grounded;
A field effect transistor is used for the first transistor and the second transistor. A variable gain amplifier, wherein:
前記第3の受動素子は、
抵抗素子、可変抵抗素子、インダクタのいずれか一つにより形成されている、或いは抵抗素子、可変抵抗素子、インダクタのいずれかを複数直列に接続して形成されている
ことを特徴とする可変利得増幅器。 A variable gain amplifier according to any one of claims 1 to 4,
The third passive element is
A variable gain amplifier formed by any one of a resistance element, a variable resistance element, and an inductor, or formed by connecting a plurality of resistance elements, variable resistance elements, and inductors in series. .
前記可変利得増幅器の前段に接続される増幅器であって、
第2の入力端子と、
ベースが前記第2の入力端子に接続され、エミッタが接地され、可変利得増幅器の所望の飽和レベルに応じてエミッタサイズが決定された第3のトランジスタと、
一端が前記第1のトランジスタのコレクタに接続され、素子の値が固定されている第2の容量素子と、
一端が前記第2の容量素子の他端に接続され、他端が前記第3のトランジスタのベースに接続され、素子の値が固定されている第7の受動素子と、
一端が前記電源端子に接続され、他端が前記第3のトランジスタのコレクタに接続されている第8の受動素子と、
ベースが前記第8の受動素子の他端に接続され、コレクタが前記電源端子に接続されている第4のトランジスタと、
一端が前記第4のトランジスタのエミッタに接続され、他端が前記第3のトランジスタのゲートに接続されている第9の受動素子と、
前記第3のトランジスタのコレクタに接続されている第2の出力端子と
を備える増幅器と、
を具備し、
前記増幅器と前記可変利得増幅器とは直列に接続されている
ことを特徴とする増幅回路。 A variable gain amplifier according to any one of claims 1 to 5,
An amplifier connected in front of the variable gain amplifier,
A second input terminal;
A third transistor having a base connected to the second input terminal, an emitter grounded, and an emitter size determined according to a desired saturation level of the variable gain amplifier;
A second capacitive element having one end connected to the collector of the first transistor and a fixed value of the element;
A seventh passive element having one end connected to the other end of the second capacitive element, the other end connected to the base of the third transistor, and a fixed element value;
An eighth passive element having one end connected to the power supply terminal and the other end connected to the collector of the third transistor;
A fourth transistor having a base connected to the other end of the eighth passive element and a collector connected to the power supply terminal;
A ninth passive element having one end connected to the emitter of the fourth transistor and the other end connected to the gate of the third transistor;
An amplifier comprising: a second output terminal connected to the collector of the third transistor;
Comprising
The amplifier circuit and the variable gain amplifier are connected in series.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107849A JP5485332B2 (en) | 2012-05-09 | 2012-05-09 | Variable gain amplifier and amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107849A JP5485332B2 (en) | 2012-05-09 | 2012-05-09 | Variable gain amplifier and amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013236271A true JP2013236271A (en) | 2013-11-21 |
JP5485332B2 JP5485332B2 (en) | 2014-05-07 |
Family
ID=49762024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107849A Active JP5485332B2 (en) | 2012-05-09 | 2012-05-09 | Variable gain amplifier and amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5485332B2 (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5676611A (en) * | 1979-11-28 | 1981-06-24 | Fujitsu Ltd | Low noise amplifying circuit |
JPS59195817U (en) * | 1983-06-10 | 1984-12-26 | 日本電気株式会社 | High stability amplifier |
JPH0760975B2 (en) * | 1987-05-14 | 1995-06-28 | 日本電信電話株式会社 | Complex type semiconductor constant voltage generating circuit device |
JPH08111614A (en) * | 1994-08-15 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Negative feedback variable gain amplifier circuit and negative feedback amplifier circuit |
JP2003087063A (en) * | 2001-09-06 | 2003-03-20 | Sharp Corp | High-frequency power amplifier, high-frequency power amplifying device and communication terminal |
JP2003516689A (en) * | 1999-12-07 | 2003-05-13 | ノキア コーポレイション | Amplifier self-biasing system and method |
JP2004505484A (en) * | 2000-07-10 | 2004-02-19 | インターシル コーポレーション | Negative feedback gain control for common electrode transistors |
JP2004159195A (en) * | 2002-11-07 | 2004-06-03 | Fujitsu Ltd | Amplifier circuit |
JP2007329618A (en) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | Amplifier |
JP2008288817A (en) * | 2007-05-16 | 2008-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Wide-band and low-noise amplifier |
JP2012023584A (en) * | 2010-07-15 | 2012-02-02 | Fujitsu Ltd | Amplifying apparatus and gain control method |
-
2012
- 2012-05-09 JP JP2012107849A patent/JP5485332B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5676611A (en) * | 1979-11-28 | 1981-06-24 | Fujitsu Ltd | Low noise amplifying circuit |
JPS59195817U (en) * | 1983-06-10 | 1984-12-26 | 日本電気株式会社 | High stability amplifier |
JPH0760975B2 (en) * | 1987-05-14 | 1995-06-28 | 日本電信電話株式会社 | Complex type semiconductor constant voltage generating circuit device |
JPH08111614A (en) * | 1994-08-15 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Negative feedback variable gain amplifier circuit and negative feedback amplifier circuit |
JP2003516689A (en) * | 1999-12-07 | 2003-05-13 | ノキア コーポレイション | Amplifier self-biasing system and method |
JP2004505484A (en) * | 2000-07-10 | 2004-02-19 | インターシル コーポレーション | Negative feedback gain control for common electrode transistors |
JP2003087063A (en) * | 2001-09-06 | 2003-03-20 | Sharp Corp | High-frequency power amplifier, high-frequency power amplifying device and communication terminal |
JP2004159195A (en) * | 2002-11-07 | 2004-06-03 | Fujitsu Ltd | Amplifier circuit |
JP2007329618A (en) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | Amplifier |
JP2008288817A (en) * | 2007-05-16 | 2008-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Wide-band and low-noise amplifier |
JP2012023584A (en) * | 2010-07-15 | 2012-02-02 | Fujitsu Ltd | Amplifying apparatus and gain control method |
Also Published As
Publication number | Publication date |
---|---|
JP5485332B2 (en) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6567531B2 (en) | Broadband bias circuit and method | |
US10181821B2 (en) | Frequency-compensated transconductance amplifier | |
Abdulaziz et al. | A compensation technique for two-stage differential OTAs | |
JP2009065511A (en) | Amplifier circuit, and communication apparatus | |
JP2008288817A (en) | Wide-band and low-noise amplifier | |
Psychalinos et al. | Low-voltage current controlled current conveyor | |
Ali et al. | Analysis of Darlington pair in distributed amplifier circuit | |
JP2011151694A (en) | Electronic circuit | |
JP5485332B2 (en) | Variable gain amplifier and amplifier circuit | |
Ayten et al. | Electronically tunable sinusoidal oscillator circuit with current and voltage outputs | |
CN111835295A (en) | Bias circuit with temperature compensation, amplifying device and amplifying equipment | |
US7750734B2 (en) | Apparatus and methods for amplifiers | |
JP2006279599A (en) | Amplifying circuit | |
JP5983968B2 (en) | Power amplification circuit and power amplification module | |
JP2018011181A (en) | Detector circuit | |
KR101350555B1 (en) | Feedback low noise amplifier | |
Hasaneen et al. | On-chip inductor technique for improving LNA performance operating at 15 GHz | |
CN105075113B (en) | Power amplifier with the feedback impedance for stablizing output | |
JP2009038550A (en) | High frequency amplifier | |
US20050057309A1 (en) | Transistor amplifier | |
RU2423778C1 (en) | High-frequency compensation cascode differential amplifier | |
Eskandari et al. | A wideband balun‐LNA employing symmetrical CCC technique and balanced outputs | |
CN212367228U (en) | Low-noise amplifier | |
JP5347992B2 (en) | High frequency amplifier circuit | |
Danesh et al. | An isolated frequency compensation technique for ultra-low-power low-noise two-stage OTAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5485332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |