JP2007329618A

JP2007329618A - Amplifier

Info

Publication number: JP2007329618A
Application number: JP2006158070A
Authority: JP
Inventors: Masaru Sato; 優佐藤; Tatsuya Hirose; 達哉廣瀬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-06-07
Filing date: 2006-06-07
Publication date: 2007-12-20

Abstract

<P>PROBLEM TO BE SOLVED: To improve a resistance property of an amplifier against a manufacturing variation by increasing stability of a K value while keeping a high gain. <P>SOLUTION: An inductor 2 is connected between a source terminal of a transistor 1 for amplification and the ground, and a diode 3 and a resistance 4 are connected in series between a gate terminal and a drain terminal of the transistor 1. The diode 3 is thus connected and then S12 specifying the K value can be made small including an imaginary part by a capacitor component constituting an equivalent circuit of the diode 3. Consequently, the K value can be made large. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は増幅器に関するものであり、特に、ミリ波、マイクロ波帯で用いる増幅器において高利得と高安定性を両立するための構成に特徴のある増幅器に関するものである。 The present invention relates to an amplifier, and more particularly to an amplifier characterized by a configuration for achieving both high gain and high stability in an amplifier used in a millimeter wave and microwave band.

通常、増幅器の利得を高くすると回路動作が不安定になって発振するという問題があり、逆に安定化させると利得が下がるという問題があり、利得と安定性とはトレードオフの関係にある。 Usually, when the gain of the amplifier is increased, there is a problem that the circuit operation becomes unstable and oscillation occurs. Conversely, when the amplifier is stabilized, there is a problem that the gain decreases, and the gain and the stability are in a trade-off relationship.

そこで、本発明者は、増幅器における利得と安定度の両立をはかるために、増幅用トランジスタのソース端子とグランドの間にインダクタ（Ｌ_s）を接続し、且つ、ゲート端子とドレイン端子の間に抵抗（Ｒ_gd）を接続することを提案しているので（例えば、非特許文献１参照）、ここで、図１１を参照して、提案に係る増幅器を説明する。 Therefore, the present inventor has connected an inductor (L _s ) between the source terminal of the amplifying transistor and the ground, and between the gate terminal and the drain terminal in order to achieve both gain and stability in the amplifier. since it is proposed to connect a resistor (R _gd) (e.g., see non-Patent Document 1), wherein, with reference to FIG. 11, illustrating the amplifier according to the proposal.

図１１参照
図１１は、本発明者の提案に係る増幅器の説明図であり、上段に増幅器の回路構成図を、また、下段に増幅器に用いる増幅用トランジスタの等価回路図を示している。
上段の増幅器の回路構成図に示すように、増幅用トランジスタ３１のソース端子とグランドの間にインダクタ（Ｌ_s）３２を接続するとともに、ゲート端子とドレイン端子の間に抵抗（Ｒ_gd）３３を接続している。 See FIG.
FIG. 11 is an explanatory diagram of an amplifier according to the proposal of the present inventor, showing an amplifier circuit configuration diagram in the upper stage and an equivalent circuit diagram of an amplifying transistor used in the amplifier in the lower stage.
As shown in the circuit configuration diagram of the upper amplifier, an inductor (L _s ) 32 is connected between the source terminal of the amplifying transistor 31 and the ground, and a resistor (R _gd ) 33 is connected between the gate terminal and the drain terminal. Connected.

このＬ_sとＲ_gdの組み合わせにより増幅器の安定性を判定する係数、即ち、安定化係数（Ｋ値）が増大するような組み合わせにすることにより、利得を大きく保ったまま安定化が図れることが報告されている。 By combining the L _s and R _gd with a coefficient that determines the stability of the amplifier, that is, a combination that increases the stabilization coefficient (K value), stabilization can be achieved while maintaining a large gain. It has been reported.

下図はシミュレーションに用いた増幅用トランジスタの等価回路図であり、ここでは、ｇ_m＝３８ｍＳ
Ｃ_gd＝７ｆＦ
Ｃ_gs＝６０ｆＦ
Ｃ_ds＝２３ｆＦ
Ｒ_ds＝５００Ω
に設定してシミュレーションを行った。 The figure below is an equivalent circuit diagram of the amplifying transistor used in the simulation. Here, g _m = 38 mS
C _gd = 7fF
C _gs = 60 fF
C _ds = 23 fF
R _ds = 500Ω
The simulation was performed with setting.

本発明者が行ったシミュレーションによると、Ｌ_sの値で安定度が極大となる周波数が決定され、Ｒ_gdによりそのときのＫ値が決定されるので、その事情を図１２及び図１３を参照して説明する。 According to the simulation performed by the present inventor, the frequency at which the stability is maximized is determined by the value of L _s , and the K value at that time is determined by R _gd . To explain.

図１２参照
図１２は、Ｋ値のＲ_gd値依存性の説明図であり、ここでは、まずＫ値が極大化する周波数にＬ_sを設定し、その後Ｒ_gdを変化させたときの安定度と利得をシミュレーションした。
図に示すように、Ｒ_gdが７００Ωの時、Ｋ値が最大の３８になっている。 See FIG.
FIG. 12 is an explanatory diagram of the dependency of the K value on the R _gd value. Here, L _s is first set to the frequency at which the K value is maximized, and then the stability and gain when the R _gd is changed are shown. Simulated.
As shown in the figure, when R _gd is 700Ω, the K value is 38 at the maximum.

なお、Ｋ値は下記の式（１）で定義される。
Ｋ＝（１＋｜Ｄ｜²−｜Ｓ₁₁｜²−｜Ｓ₂₂｜²）／２｜Ｓ₁₂Ｓ₂₁｜・・・（１）
但し、Ｄ＝Ｓ₁₁Ｓ₂₂−Ｓ₁₂Ｓ₂₁、Ｓ_iiはＳパラメータを表している。 The K value is defined by the following formula (1).
K = (1+ | D | ² − | S ₁₁ | ² − | S ₂₂ | ² ) / 2 | S ₁₂ S ₂₁ | (1)
_{_{However, D = S 11 S 22 -S}} 12 S 21, S ii represents the S parameter.

図１３参照
図１３は、利得のＲ_gd値依存性の説明図であり、Ｋ値が最大の３８の時の利得は５ｄＢで、安定化を図らない従来例（最大の利得が７ｄＢ）と比較して２ｄＢしか低下しておらず、十分、高利得、高安定であるといえる。 See FIG.
Figure 13 is an explanatory view of the R _gd value dependence of the gain, the gain when the K value is the maximum of 38 in 5 dB, as compared with the conventional example in which no reduced stabilization (maximum gain 7 dB) 2 dB However, it has been lowered, and it can be said that the gain is sufficiently high and stable.

このように、本発明者の提案によれば、Ｌ_sとＲ_gdにより安定度は大きくなっているが、製造バラツキなどにより低下してしまう虞があるので、設計時にはＫ値をさらに大きくすることが望まれる。
廣瀬達哉，博士学位論文，２００４年，東北大学 As described above, according to the proposal of the present inventor, although the stability is increased by L _s and R _gd, there is a possibility that the stability is lowered due to manufacturing variation, etc. Is desired.
Tatsuya Hirose, doctoral dissertation, 2004, Tohoku University

しかし、上記の図１２に示すように、Ｋ値がＲ_gdに対して変化が激しいため、言いかえると感度が高いため、製造バラツキなどにより設定したＲ_gdに対してズレが生じた時にはＫ値がピーク値からずれて小さくなってしまうという問題点がある。 However, as shown in FIG. 12 above, since the K value changes sharply with respect to R _{gd, in} other words, the sensitivity is high, and therefore when the deviation occurs with respect to R _gd set due to manufacturing variation or the like, the K value However, there is a problem that it becomes smaller than the peak value.

したがって、本発明は、高利得を保ったままでＫ値の安定性を高め、製造バラツキ耐性を高めることを目的とする。 Accordingly, an object of the present invention is to increase the stability of the K value while maintaining a high gain, and to increase the tolerance of manufacturing variations.

図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、増幅器において、増幅用のトランジスタ１のソース端子とグランドの間にインダクタ２を接続するとともに、前記トランジスタ１のゲート端子とドレイン端子の間にダイオード３と抵抗４とを直列に接続することを特徴とする。 FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
See FIG. 1 In order to solve the above problem, the present invention provides an amplifier in which an inductor 2 is connected between a source terminal of an amplifying transistor 1 and a ground, and between the gate terminal and the drain terminal of the transistor 1. A diode 3 and a resistor 4 are connected in series.

このように、トランジスタ１のゲート端子とドレイン端子の間にダイオード３を接続することによって、ダイオード３の等価回路を構成するコンデンサ成分がＫ値を規定するＳ₁₂を虚部を含めて小さくすることができ、それによって、上記式（１）から明らかなようにＫ値を大きくすることがでる。 Thus, by connecting a diode 3 between the gate terminal and the drain terminal of the transistor 1, the S ₁₂ that the capacitor component constituting the equivalent circuit of the diode 3 defines the K value can be reduced by including the imaginary part As a result, the K value can be increased as apparent from the above equation (1).

この場合、ダイオード３としては、バラクタダイオードが好適であり、バラクタダイオードに印加する制御電圧によって容量を可変制御することによって、Ｋ値の安定化を図ることができる。 In this case, the diode 3 is preferably a varactor diode, and the K value can be stabilized by variably controlling the capacitance with a control voltage applied to the varactor diode.

その際、バラクタダイオードのカソードに、抵抗またはインダクタからなるインピーダンス素子５を介して制御電圧を印加することが望ましく、このインピーダンス素子５によって制御電圧源を分離することができる。 At this time, it is desirable to apply a control voltage to the cathode of the varactor diode via the impedance element 5 made of a resistor or an inductor, and the control voltage source can be separated by the impedance element 5.

また、増幅用のトランジスタ１のゲート端子とドレイン端子の間に、ダイオード３と直列になるようにコンデンサを接続しても良く、それによって、ゲート−ドレイン間を直流的に分離することができる。 Further, a capacitor may be connected between the gate terminal and the drain terminal of the amplifying transistor 1 so as to be in series with the diode 3, whereby the gate and the drain can be separated in a direct current manner.

或いは、増幅器の基本構成を、増幅用の第１のトランジスタ１のソース端子とグランドの間にインダクタ２を接続するとともに、前記第１のトランジスタ１のゲート端子とドレイン端子の間に第２のトランジスタを接続するように構成しても良い。 Alternatively, in the basic configuration of the amplifier, the inductor 2 is connected between the source terminal of the first transistor 1 for amplification and the ground, and the second transistor is connected between the gate terminal and the drain terminal of the first transistor 1. May be configured to be connected.

この場合、第２のトランジスタのゲートバイアス電圧を適当な値に設定することにより、等価的な抵抗値を適当な値に設定することができ、それによって、増幅器の安定性を増すことができる。 In this case, by setting the gate bias voltage of the second transistor to an appropriate value, the equivalent resistance value can be set to an appropriate value, thereby increasing the stability of the amplifier.

この場合、第１のトランジスタ１のゲート端子とドレイン端子の間に、第２のトランジスタと直列にコンデンサを接続することが望ましく、このコンデンサによりＤＣ電圧を分離するとともに、コンデンサの容量成分によってＳ₁₂を０にすることによりＫ値を増加することができる。 In this case, it is desirable to connect a capacitor in series with the second transistor between the gate terminal and the drain terminal of the first transistor 1, and the DC voltage is separated by this capacitor, and S _{12 is determined} by the capacitance component of the capacitor. By setting 0 to 0, the K value can be increased.

また、第１のトランジスタ１のゲート端子とドレイン端子の間に、第２のトランジスタと直列にインダクタを接続しても良く、それによって、特性をさらに改善することができる。 Further, an inductor may be connected in series with the second transistor between the gate terminal and the drain terminal of the first transistor 1, thereby further improving the characteristics.

また、第２のトランジスタのドレインには、インダクタを介してバイアス電圧を印加すれば良く、それによって、バイアス電圧源を分離することができる。 Further, a bias voltage may be applied to the drain of the second transistor via an inductor, whereby the bias voltage source can be separated.

本発明によれば、ダイオード、特にバラクタダイオード、或いは、第２のトランジスタを用いることによって、利得を低下させることなく、Ｋ値のピーク値をブロードにすることができ、それによって、製造バラツキ耐性の大きな高利得・高安定性の増幅器を構成することができる。 According to the present invention, by using a diode, in particular, a varactor diode or a second transistor, the peak value of the K value can be broadened without reducing the gain, and thereby, resistance to manufacturing variation can be improved. A large high gain and high stability amplifier can be constructed.

本発明は、増幅用のトランジスタのソース端子とグランドの間にインダクタＬ_sを接続するとともに、トランジスタのゲート端子とドレイン端子の間にバラクタダイオードと抵抗Ｒ_gdとを直列に接続し、バラクタダイオードのカソードに、抵抗またはインダクタからなるインピーダンス素子を介して制御電圧を印加するものである。 In the present invention, an inductor L _s is connected between the source terminal of the amplifying transistor and the ground, and a varactor diode and a resistor R _gd are connected in series between the gate terminal and the drain terminal of the transistor. A control voltage is applied to the cathode via an impedance element made of a resistor or an inductor.

或いは、増幅用の第１のトランジスタのソース端子とグランドの間にインダクタＬ_sを接続するとともに、第１のトランジスタのゲート端子とドレイン端子の間に第２のトランジスタを接続し、好適には、第１のトランジスタのゲート端子とドレイン端子の間に、第２のトランジスタと直列にコンデンサを接続し、第２のトランジスタのドレインにインダクタを介してバイアス電圧を印加するものである。 Alternatively, the inductor L _s is connected between the source terminal of the first transistor for amplification and the ground, and the second transistor is connected between the gate terminal and the drain terminal of the first transistor. A capacitor is connected in series with the second transistor between the gate terminal and the drain terminal of the first transistor, and a bias voltage is applied to the drain of the second transistor via an inductor.

ここで、図２乃至図７を参照して、本発明の実施例１の増幅器を説明する。
図２参照
図２は、本発明の実施例１の増幅器の回路構成図であり、増幅用トランジスタ１１のソース端子とグランドの間にインダクタ（Ｌ_s）１２を接続するとともに、ゲート端子とドレイン端子の間にバラクタダイオード１３と抵抗（Ｒ_gd）１４とを直列接続する。
なお、バラクタダイオード１３のカソードには、インダクタ１５を介して制御電圧を印加する。 Here, with reference to FIG. 2 thru | or FIG. 7, the amplifier of Example 1 of this invention is demonstrated.
See Figure 2
FIG. 2 is a circuit configuration diagram of the amplifier according to the first embodiment of the present invention, in which an inductor (L _s ) 12 is connected between the source terminal of the amplifying transistor 11 and the ground, and between the gate terminal and the drain terminal. A varactor diode 13 and a resistor (R _gd ) 14 are connected in series.
A control voltage is applied to the cathode of the varactor diode 13 via the inductor 15.

このバラクタダイオード１３の等価回路は破線の楕円内に図示するように、可変コンデンサ１６とインダクタ１７で表され、可変コンデンサ１６の容量値は制御電圧によって変化させることができる。 The equivalent circuit of the varactor diode 13 is represented by a variable capacitor 16 and an inductor 17 as shown in a dashed ellipse, and the capacitance value of the variable capacitor 16 can be changed by a control voltage.

図３参照
図３は、Ｋ値のＲ_gd値依存性の説明図であり、ここでは、まず容量値を適当な値に設定し、その後Ｒ_gdを変化させたときの安定度と利得をシミュレーションした。
図に示すように、Ｒ_gdが７００Ω近傍において、Ｋ値が１０００程度になっており、従来の最大値の３８と比べて安定係数（Ｋ値）が大幅に増加することがわかる。
なお、シミュレーションに用いた増幅用トランジスタ１１の各パラメータは従来と全く同様である。 See Figure 3
Figure 3 is a R _gd value dependent illustration of K values, in this case, sets first capacitance value to a suitable value, to simulate the stability and gain obtained while subsequently changing the R _gd.
As shown in the figure, when the R _gd is in the vicinity of 700Ω, the K value is about 1000, and it can be seen that the stability coefficient (K value) is significantly increased as compared with the conventional maximum value of 38.
The parameters of the amplifying transistor 11 used in the simulation are exactly the same as those in the prior art.

図４参照
図４は、利得のＲ_gd値依存性の説明図であり、図３に示すようにＫ値が大幅に増加したのに対して、利得はほとんど変わらないことがわかる。
即ち、従来と同様の高い利得を保ったままで、高安定化が可能であることが確認された。 See Figure 4
FIG. 4 is an explanatory diagram of the dependence of gain on the R _gd value. As shown in FIG. 3, it can be seen that the gain hardly changes while the K value increases significantly.
That is, it was confirmed that high stabilization was possible while maintaining the same high gain as before.

図５参照
図５は、Ｋ値のバラクタダイオードの等価容量値依存性の説明図であり、容量値の変化に対する安定係数（Ｋ値）の変化は、図３のＫ値のＲ_gd値依存性に比べて非常に小さく、十分感度が低いといえる。
これは製造バラツキなどによるパラメータの変動に対して特性変動が少ないということを意味している。 See Figure 5
FIG. 5 is an explanatory diagram of the dependence of the K value on the equivalent capacitance value of the varactor diode. The change in the stability factor (K value) with respect to the change in the capacitance value is compared with the R _gd value dependence of the K value in FIG. It can be said to be very small and sufficiently low in sensitivity.
This means that the characteristic variation is small with respect to the parameter variation due to manufacturing variation or the like.

図６参照
図６は、本発明と従来例のＳ₁₂の比較図であり、上記の式（１）で表される通り、出力側から入力側へ帰還する電力量を表すＳ₁₂を小さくすると増幅器の安定係数（Ｋ値）は増大する。
なお、図６ではＳ₁₂をデシベル（ｄＢ）表記しており、即ち、
Ｓ₁₂（ｄＢ）＝１０×ｌｏｇ₁₀（Ｓ₁₂）
であるので、負の数値が小さいほどＳ₁₂が０に近いことを示している。
したがって、本発明ではリアクタンス素子であるバラクタダイオードを用いることで、Ｓ₁₂の実部だけでなく虚部まで０にすることができるため安定係数が増大していることがわかる。 See FIG.
Figure 6 is a comparison diagram of the S ₁₂ of the present invention and the conventional example, as represented by the above formula (1), the A smaller S ₁₂ representing the amount of power fed back from the output side to the input side amplifier stability The coefficient (K value) increases.
In FIG. 6, S ₁₂ is expressed in decibels (dB), that is,
S ₁₂ (dB) = 10 × log ₁₀ (S ₁₂ )
Therefore, the smaller the negative numerical value, the closer S ₁₂ is to 0.
Therefore, in the present invention, by using a varactor diode, which is a reactance element, not only the real part of S ₁₂ but also the imaginary part can be reduced to 0, so that the stability coefficient is increased.

図７参照
図７は、本発明と従来例のＫ値の比較図であり、インダクタがない従来例の場合はＫ値が１以下で安定となっていないことがわかる。
一方、インダクタを配置した本発明の場合はＫ値は１を大きく超えており、安定となっていることがわかる。 See FIG.
FIG. 7 is a comparison diagram of the K value between the present invention and the conventional example, and it can be seen that the conventional example without an inductor has a K value of 1 or less and is not stable.
On the other hand, in the case of the present invention in which the inductor is arranged, the K value greatly exceeds 1, indicating that the value is stable.

このように、本発明の実施例１においては、増幅用トランジスタ１１のゲート端子とドレイン端子の間にバラクタダイオード１３を接続することによって、利得をほとんど変化させることなくバラクタダイオード１３の等価回路を構成するコンデンサ成分でＫ値を規定するＳ₁₂を虚部を含めて小さくすることができ、それによって、上記式（１）から明らかなようにＫ値を大きくすることができる。 As described above, in the first embodiment of the present invention, an equivalent circuit of the varactor diode 13 is configured with almost no gain change by connecting the varactor diode 13 between the gate terminal and the drain terminal of the amplifying transistor 11. the S ₁₂ defining a K value in the capacitor component can be reduced by including the imaginary part, whereby, as is apparent from the above equation (1) can be increased K value.

次に、図８を参照して、本発明の実施例２の増幅器を説明する。
図８参照
図８は、本発明の実施例２の増幅器の回路構成図であり、上記の実施例１の増幅器のバラクタダイオード１３と抵抗（Ｒ_gd）１４との間にコンデンサ１８を接続したものである。 Next, an amplifier according to Embodiment 2 of the present invention will be described with reference to FIG.
See FIG.
FIG. 8 is a circuit configuration diagram of the amplifier according to the second embodiment of the present invention, in which a capacitor 18 is connected between the varactor diode 13 and the resistor (R _gd ) 14 of the amplifier according to the first embodiment.

このコンデンサ１８は、デカップリングコンデンサとして作用し、制御電源とドレイン端子間を直流的に分離するものであり、増幅器の動作特性をより安定化することができる。 This capacitor 18 acts as a decoupling capacitor and dc-separates between the control power supply and the drain terminal, and can further stabilize the operating characteristics of the amplifier.

次に、図９を参照して、本発明の実施例３の増幅器を説明する。
図９は、本発明の実施例３の増幅器の回路構成図であり、増幅用トランジスタ１１のソース端子とグランドの間にインダクタ（Ｌ_s）１２を接続するとともに、ゲート端子とドレイン端子の間にトランジスタ１９とコンデンサ２０とを直列接続する。 Next, an amplifier according to Embodiment 3 of the present invention will be described with reference to FIG.
FIG. 9 is a circuit configuration diagram of the amplifier according to the third embodiment of the present invention, in which an inductor (L _s ) 12 is connected between the source terminal of the amplifying transistor 11 and the ground, and between the gate terminal and the drain terminal. The transistor 19 and the capacitor 20 are connected in series.

なお、トランジスタ１９のドレインには、インダクタ２１を介してバイアス電圧を印加するものであり、インダクタ２１によりバイアス電源に対するインピーダンスを高くして直流のみを通し、高周波を通さないチョークコイルの働きでバイアス電源を分離している。 A bias voltage is applied to the drain of the transistor 19 via the inductor 21. The bias power source is operated by a choke coil that increases the impedance with respect to the bias power source by the inductor 21 and passes only DC and does not pass high frequency. Are separated.

この場合、トランジスタ１９の等価回路は、破線の楕円内に示すように、制御電圧でソース−ドレイン間の等価的な抵抗値Ｒが変化する可変抵抗２２となる。 In this case, the equivalent circuit of the transistor 19 is a variable resistor 22 in which the equivalent resistance value R between the source and the drain varies with the control voltage, as shown in the dashed ellipse.

図１０参照
図１０は、トランジスタ１９のＤＣ特性図であり、図に示すように、トランジスタ１９に印加するゲート電圧値によってＶ_dsに対するＩ_dsの傾き（１／Ｒ）が変化することがわかる。
即ち、ゲート電圧を変えることにより１／Ｒが変わり、等価的な抵抗値Ｒを変えることができる。 See FIG.
FIG. 10 is a DC characteristic diagram of the transistor 19, and it can be seen that the slope (1 / R) of I _ds with respect to V _ds varies depending on the gate voltage value applied to the transistor 19 as shown in the figure.
That is, 1 / R is changed by changing the gate voltage, and the equivalent resistance value R can be changed.

したがって、トランジスタ１９のゲートバイアス電圧を適当な値に設定することにより、ソース−ドレイン間の等価的な抵抗値Ｒを適当な抵抗値に設定することができ、それによって、増幅器の安定性を増すことができる。 Therefore, by setting the gate bias voltage of the transistor 19 to an appropriate value, the equivalent resistance value R between the source and the drain can be set to an appropriate resistance value, thereby increasing the stability of the amplifier. be able to.

また、コンデンサ２０は、ＤＣ電圧を分離するために用いるとともに、上述の実施例１のバラクタダイオードの容量成分と同様にＳ₁₂を０にすることにより安定化係数の増加を図っている。 The capacitor 20, together used to separate the DC voltage, thereby achieving an increase in the stability coefficient by zero the S ₁₂ similarly to the capacitance component of the varactor diode of Example 1 above.

このように、本発明の実施例３においては、増幅用トランジスタ１１のゲート端子とドレイン端子の間にトランジスタ１９を接続することによって、高いＫ値が得られる抵抗値に設定することができ、また、コンデンサ２０によってＫ値を規定するＳ₁₂を虚部を含めて小さくすることができ、それによって、上記式（１）から明らかなようにＫ値を大きくすることができる。 As described above, in the third embodiment of the present invention, by connecting the transistor 19 between the gate terminal and the drain terminal of the amplifying transistor 11, the resistance value can be set to a high K value. the S ₁₂ that defines a K value by the capacitor 20 can be reduced by including the imaginary part, whereby it is possible to increase the K value, as is apparent from the above equation (1).

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の実施例１及び実施例２においては、インダクタを用いて制御電圧源を分離しているが、インダクタは必須ではなく、直接制御電圧を印加しても良いものである。 Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications can be made. In the second embodiment, the control voltage source is separated using an inductor, but the inductor is not essential, and a control voltage may be directly applied.

また、この場合、制御電圧はバラクタダイオードに対して逆バイアス電圧になっているため電流は流れないので、インダクタの代わりに抵抗を用いても良いものである。 In this case, since the control voltage is a reverse bias voltage with respect to the varactor diode, no current flows, so that a resistor may be used instead of the inductor.

また、上記の実施例２においては、バラクタダイオードと抵抗Ｒ_gdとの間にコンデンサを接続しているが、このコンデンサは抵抗Ｒ_gdとドレイン端子との間に接続しても良いものである。 In the second embodiment, a capacitor is connected between the varactor diode and the resistor R _gd , but this capacitor may be connected between the resistor R _gd and the drain terminal.

また、上記の実施例３においては、トランジスタ１９のドレイン端子とトランジスタ１１のドレイン端子との間にコンデンサを接続しているが、このコンデンサは必ずしも必須ではない。 In the third embodiment, a capacitor is connected between the drain terminal of the transistor 19 and the drain terminal of the transistor 11, but this capacitor is not always essential.

また、上記の実施例３においては、さらに、トランジスタ１９のドレイン端子とコンデンサ２０との間、または、トランジスタ１９のソース端子とトランジスタ１１のゲート端子との間にインダクタを直列に接続しても良いものである。
なお、トランジスタ１９の容量成分Ｃ_dsが大きすぎる場合は上記の式（１）の条件を満たせなくなるが、この場合には、インダクタを入れることによって容量成分を打ち消すことができ、条件（１）を満たすことができる。 In the third embodiment, an inductor may be connected in series between the drain terminal of the transistor 19 and the capacitor 20 or between the source terminal of the transistor 19 and the gate terminal of the transistor 11. Is.
If the capacitance component C _ds of the transistor 19 is too large, the condition of the above equation (1) cannot be satisfied. In this case, the capacitance component can be canceled by inserting an inductor, and the condition (1) is satisfied. Can be satisfied.

ここで、再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１）増幅用のトランジスタ１のソース端子とグランドの間にインダクタ２を接続するとともに、前記トランジスタ１のゲート端子とドレイン端子の間にダイオード３と抵抗４とを直列に接続することを特徴とする増幅器。
（付記２）上記ダイオード３が、バラクタダイオードであることを特徴とする付記１記載の増幅器。
（付記３）上記バラクタダイオードのカソードに、抵抗またはインダクタからなるインピーダンス素子５を介して制御電圧を印加することを特徴とする付記２記載の増幅器。（付記４）上記トランジスタ１のゲート端子とドレイン端子の間に、前記ダイオード３と直列になるようにコンデンサを接続したことを特徴とする付記１乃至３のいずれか１に記載の増幅器。
（付記５）増幅用の第１のトランジスタ１のソース端子とグランドの間にインダクタ２を接続するとともに、前記第１のトランジスタ１のゲート端子とドレイン端子の間に第２のトランジスタを接続したことを特徴とする増幅器。
（付記６）上記第１のトランジスタ１のゲート端子とドレイン端子の間に、上記第２のトランジスタと直列にコンデンサを接続したことを特徴とする付記５記載の増幅器。
（付記７）上記第１のトランジスタ１のゲート端子とドレイン端子の間に、上記第２のトランジスタと直列にインダクタを接続したことを特徴とする付記５または６に記載の増幅器。
（付記８）上記第２のトランジスタのドレインに、インダクタを介してバイアス電圧を印加することを特徴とする付記５乃至７のいずれか１に記載の増幅器。 Here, the detailed features of the present invention will be described again with reference to FIG.
Again see Figure 1
(Supplementary Note 1) The inductor 2 is connected between the source terminal of the amplifying transistor 1 and the ground, and the diode 3 and the resistor 4 are connected in series between the gate terminal and the drain terminal of the transistor 1. An amplifier.
(Supplementary note 2) The amplifier according to supplementary note 1, wherein the diode 3 is a varactor diode.
(Supplementary note 3) The amplifier according to supplementary note 2, wherein a control voltage is applied to a cathode of the varactor diode via an impedance element 5 made of a resistor or an inductor. (Supplementary Note 4) The amplifier according to any one of Supplementary Notes 1 to 3, wherein a capacitor is connected between the gate terminal and the drain terminal of the transistor 1 so as to be in series with the diode 3.
(Supplementary Note 5) The inductor 2 is connected between the source terminal of the first transistor 1 for amplification and the ground, and the second transistor is connected between the gate terminal and the drain terminal of the first transistor 1. Amplifier characterized by.
(Supplementary note 6) The amplifier according to supplementary note 5, wherein a capacitor is connected in series with the second transistor between the gate terminal and the drain terminal of the first transistor 1.
(Supplementary note 7) The amplifier according to Supplementary note 5 or 6, wherein an inductor is connected in series with the second transistor between the gate terminal and the drain terminal of the first transistor 1.
(Supplementary note 8) The amplifier according to any one of supplementary notes 5 to 7, wherein a bias voltage is applied to the drain of the second transistor via an inductor.

本発明の活用例としては、光通信用のミリ波或いはマイクロ波帯で用いるＨＥＭＴや化合物半導体ＭＥＳＦＥＴ等を用いた増幅器が典型的なものであるが、ミリ波或いはマイクロ波帯の増幅器に限られるものではなく、ＭＯＳＦＥＴを用いた増幅器にも適用されるものである。 As an example of use of the present invention, an amplifier using a HEMT or a compound semiconductor MESFET used in a millimeter wave or microwave band for optical communication is typical, but is limited to an amplifier in a millimeter wave or microwave band. However, the present invention is also applicable to an amplifier using a MOSFET.

本発明の原理的構成の説明図である。It is explanatory drawing of the fundamental structure of this invention. 本発明の実施例１の増幅器の回路構成図である。It is a circuit block diagram of the amplifier of Example 1 of this invention. Ｋ値のＲ_gd値依存性の説明図である。It is explanatory drawing of R _gd value dependence of K value. 利得のＲ_gd値依存性の説明図である。It is explanatory drawing of R _gd value dependence of a gain. Ｋ値のバラクタダイオードの等価容量値依存性の説明図である。It is explanatory drawing of the equivalent capacitance value dependence of the varactor diode of K value. 本発明と従来例のＳ₁₂の比較図である。It is a comparison diagram of the S ₁₂ of the present invention and the conventional example. 本発明と従来例のＫ値の比較図である。It is a comparison figure of K value of this invention and a prior art example. 本発明の実施例２の増幅器の回路構成図である。It is a circuit block diagram of the amplifier of Example 2 of this invention. 本発明の実施例３の増幅器の回路構成図である。It is a circuit block diagram of the amplifier of Example 3 of this invention. トランジスタ１９のＤＣ特性図である。4 is a DC characteristic diagram of a transistor 19. FIG. 本発明者の提案に係る増幅器の説明図である。It is explanatory drawing of the amplifier which concerns on this inventor's proposal. Ｋ値のＲ_gd値依存性の説明図である。It is explanatory drawing of R _gd value dependence of K value. 利得のＲ_gd値依存性の説明図である。It is explanatory drawing of R _gd value dependence of a gain.

符号の説明Explanation of symbols

１トランジスタ
２インダクタ
３ダイオード
４抵抗
５インピーダンス素子
１１増幅用トランジスタ
１２インダクタ
１３バラクタダイオード
１４抵抗
１５インダクタ
１６可変コンデンサ
１７インダクタ
１８コンデンサ
１９トランジスタ
２０コンデンサ
２１インダクタ
２２可変抵抗
３１増幅用トランジスタ
３２インダクタ
３３抵抗 DESCRIPTION OF SYMBOLS 1 Transistor 2 Inductor 3 Diode 4 Resistance 5 Impedance element 11 Amplifying transistor 12 Inductor 13 Varactor diode 14 Resistance 15 Inductor 16 Variable capacitor 17 Inductor 18 Capacitor 19 Transistor 20 Capacitor 21 Inductor 22 Variable resistance 31 Amplifying transistor 32 Inductor 33 Resistance

Claims

増幅用のトランジスタのソース端子とグランドの間にインダクタを接続するとともに、前記トランジスタのゲート端子とドレイン端子の間にダイオードと抵抗とを直列に接続することを特徴とする増幅器。 An amplifier having an inductor connected between a source terminal of an amplifying transistor and a ground, and a diode and a resistor connected in series between a gate terminal and a drain terminal of the transistor.

上記ダイオードが、バラクタダイオードであることを特徴とする請求項１記載の増幅器。 2. An amplifier according to claim 1, wherein the diode is a varactor diode.

上記トランジスタのゲート端子とドレイン端子の間に、前記ダイオードと直列になるようにコンデンサを接続したことを特徴とする請求項１または２に記載の増幅器。 3. The amplifier according to claim 1, wherein a capacitor is connected between the gate terminal and the drain terminal of the transistor so as to be in series with the diode.

増幅用の第１のトランジスタのソース端子とグランドの間にインダクタを接続するとともに、前記第１のトランジスタのゲート端子とドレイン端子の間に第２のトランジスタを接続したことを特徴とする増幅器。 An amplifier comprising an inductor connected between a source terminal of a first transistor for amplification and a ground, and a second transistor connected between a gate terminal and a drain terminal of the first transistor.

上記第１のトランジスタのゲート端子とドレイン端子の間に、上記第２のトランジスタと直列にコンデンサを接続したことを特徴とする請求項４記載の増幅器。 5. The amplifier according to claim 4, wherein a capacitor is connected in series with the second transistor between a gate terminal and a drain terminal of the first transistor.