JP2013225291A - 電子機器用のデバイス - Google Patents
電子機器用のデバイス Download PDFInfo
- Publication number
- JP2013225291A JP2013225291A JP2013014413A JP2013014413A JP2013225291A JP 2013225291 A JP2013225291 A JP 2013225291A JP 2013014413 A JP2013014413 A JP 2013014413A JP 2013014413 A JP2013014413 A JP 2013014413A JP 2013225291 A JP2013225291 A JP 2013225291A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- controller
- control unit
- log
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】データを入出力する入出力装置と、前記データを記憶するメモリ7と、前記メモリへの前記データの転送を制御するエンジン制御部1と、前記入出力装置と前記メモリとの間の前記データの転送を行うコントローラ2と、を備え、前記エンジン制御部1は、前記データを一時的に蓄積するバッファと、デバッグ用のログデータを生成し、エンジン制御部内の前記バッファの空き状況及び前記コントローラのデータ転送状況に応じて、前記生成されたログデータを前記バッファへ蓄積するか又は前記コントローラへ転送するデバッグ制御部413とを有することを特徴とする電子機器用のデバイスが提供される。
【選択図】図9
Description
データを入出力する入出力装置と、
前記データを記憶するメモリと、
前記メモリへの前記データの転送を制御するエンジン制御部と、
前記入出力装置と前記メモリとの間で前記データの転送を行うコントローラと、を備え、
前記エンジン制御部は、
前記データを一時的に蓄積するバッファと、
デバッグ用のログデータを生成し、前記エンジン制御部内の前記バッファの空き状況及び前記コントローラのデータ転送状況に応じて、前記生成されたログデータを前記バッファへ蓄積するか又は前記コントローラへ転送するデバッグ制御部と、
を有することを特徴とする電子機器用のデバイスが提供される。
[全体構成]
ます、本発明の第1実施形態に係る画像形成装置用のデバイスについて、図1を参照しながら説明する。図1は、本実施形態に係る画像形成装置用のデバイスの全体構成を示す。本実施形態に係る画像形成装置用のデバイスは、エンジン制御部1及びコントローラ2を有する。エンジン制御部1は、スキャナ3、プロッタ11、エンジンASIC4及びエンジンCPU8を有する。スキャナ3及びプロッタ11は、画像データを入出力する入出力装置の一例である。図1では、スキャナ3及びプロッタ11は、エンジン制御部1の内部に設けられているが、これに限らず、エンジン制御部1の外部に設けられてもよい。
まず、一般的なエンジンASICの内部構成について説明する。図2に示した一般的なエンジンASIC94は、スキャナI/F制御部901、プロッタI/F制御部902、S2M(Scanner to Memory)画像処理部903、M2P(Memory to Plotter)画像処理部904、S2Mバッファ905、M2Pバッファ906、WDMAC907、RDMAC908、アービタ909、コントローラI/F制御部910、コミュニケーションバッファ911及びCPU I/F制御部912を有する。
次に、本実施形態に係るコントローラASIC5の内部構成について説明する。図3に示した本実施形態に係るコントローラASIC5は、エンジンI/F制御部501、コントローラ画像処理部502、画像処理バッファ503、画像処理WDMAC504、画像処理RDMAC505、画像入力WDMAC506、画像出力RDMAC507、画像入力バッファ508、画像出力バッファ509、メモリアービタ510、システムI/F制御部511及びレジスタ制御部512を有している。
次に、本実施形態に係るエンジンASIC4の内部構成について説明する。図4に示した本実施形態に係るエンジンASIC4は、図2に示した一般的なエンジンASIC94に備わっているバッファの空き領域を利用してログデータを蓄積する構成を有している。本実施形態に係るエンジンASIC4は、一般的なエンジンASIC94の構成に、デバッグ制御部413を追加した構成を有する。デバッグ制御部413は、アービタ409とコントローラI/F制御部410との間に設けられ、CPU I/F制御部412と接続されている。
図5に本実施形態に係るデバッグ制御部413の内部構成を示す。本実施形態に係るデバッグ制御部413は、ログデータの生成、バッファへの蓄積/読み出し、メモリ7への転送を実行する。デバッグ制御部413は、ログ生成部414、バッファ制御部415、デバッグ用WDMAC416、デバッグ用アービタ417及び内部レジスタ418を有する。
ログ生成部414は、図4に示したCPU I/F制御部412とWDMAC407とRDMAC408とに接続され、レジスタアクセスや割り込み、各DMACの動作状態等の信号を入力する。レジスタアクセスが発生する毎に、上記信号の状態を記録したログデータを生成し、バッファ制御部415に出力する。ただし、ロギング制御レジスタがオンの場合のみログデータの生成および出力を行い、オフの場合は行わない。
バッファ制御部415は、各DMACの動作状態に応じて、ログ生成部414から受け取ったログデータの蓄積/読み出し先バッファを切り替える。また、バッファにログデータが蓄積されていない場合はバッファエンプティ信号をデバッグ用WDMAC416に出力する。バッファ切り替えの詳細は後述する。
デバッグ用WDMAC416は、バッファ制御部415から入力したログデータをメモリ上にライト(書き込み)する。デバッグ用WDMAC416は、デバッグ用アービタ417に対してライトリクエストを発生する。デバッグ用WDMAC416は、バッファエンプティでない(すなわち、ログデータがバッファに存在する)限り、ライトリクエストを発行し続ける。
デバッグ用アービタ417は、(A)一般的なアービタからのリクエスト(画像データ転送)と、(B)デバッグ用WDMAC416からのリクエスト(ログデータの転送)とを調停する。プライオリティは、(A)一般的なアービタからのリクエストが、(B)デバッグ用WDMAC416からのリクエストより高く、固定値である。ログデータ転送は、本来のデータ転送帯域に影響を与えないように、(B)デバッグ用WDMAC416からのリクエストを(A)一般的なアービタからのリクエストより低い優先順位とする。これにより、ログデータ転送は、本来のデータ転送が行われていない空き時間を利用して処理される。
内部レジスタ418は、ログ保存領域開始アドレスレジスタ419及びロギング制御レジスタ420を有する。エンジンCPU8は、内部レジスタ418の制御(レジスタ設定)を行うことができる。ログ保存領域開始アドレスレジスタ419には、デバッグ用WDMAC415がログデータを転送する際の転送開始アドレスが設定される。ロギング制御レジスタ420には、ロギング(履歴情報の開始)のオン/オフ情報が設定される。
次に、バッファ制御部415の内部構成について、図6を参照しながら説明する。バッファ制御部415は、バッファセレクタ422及びデバッグ用バッファ423を有する。バッファセレクタ422は、各DMACの動作状態信号(WDMAC状態信号及びRDMAC状態信号)に応じて、ログ生成部414から受け取ったログデータを、どのバッファに蓄積/読み出しするかを選択する。例えば、WDMAC状態信号が「1」のときには、S2Mバッファ405へ画像データを転送中であることを示す。RDMAC状態信号が「1」のときには、M2Pバッファ406へ画像データを転送中であることを示す。
次に、第1実施形態に係る画像形成装置用のデバイスの動作について、図9を参照しながら説明する。図9は、本実施形態に係るエンジンCPU8、エンジンASIC4、コントローラASIC5、コントローラCPU10、メモリ7の各部の状態を示したシーケンス図である。
図9のシーケンス図に示した処理の流れの詳細説明を以下に示す。
(1)まず、コントローラCPU10からエンジンCPU8に、S2Mバッファ405へのデータ転送制御用の各種パラメータを転送する。
(2)次に、コントローラCPU10からエンジンCPU8に、ログ保存領域開始アドレスを転送する。
(3)次に、エンジンCPU8からエンジンASIC4のレジスタに、S2Mバッファ405へのデータ転送制御用の各種パラメータを設定する。
(4)次に、エンジンCPU8からエンジンASIC4のレジスタに、ログ保存領域開始アドレスを設定する。
(5)次に、エンジンCPU8の制御によりエンジンASIC4のレジスタは、ロギングオン(ログデータの蓄積開始)に設定される。これにより、エンジンCPU8からエンジンASIC4へのレジスタアクセスが発生する毎にログデータの生成および転送が開始される。
(6)次に、エンジンCPU8からエンジンASIC4のダイレクトメモリアクセスコントローラ(DMAC)を起動し、S2Mバッファ405へのデータ転送を開始する。これにより、S2Mバッファ405を介して、エンジンASIC4からメモリ7への画像データの転送が開始される。
(7)画像データの転送が終了すると、エンジンASIC4からエンジンCPU8に割り込みが発生し、SS2Mバッファ405へのデータ転送の完了が通知される。
(8)次に、エンジンCPU8の制御によりエンジンASIC4のレジスタはロギングオフ(ログデータの蓄積終了)に設定される。これにより、ログデータの生成および転送が終了する。
(9)次に、コントローラCPU10からエンジンCPU8に、SS2Mバッファ405へのデータ転送の完了通知が送られる。
(10)最後に、コントローラCPU10は、メモリ7のログデータの読み出しを行う。
以上の画像形成装置用のデバイスの動作により記録されたログデータの一例を図10に示す。Seq_Numは、シーケンシャルナンバーを示す。ADDRは、レジスタアクセスのアドレスを示す。DATAは、レジスタアクセスのリードまたはライトデータを示す。R/Wは、レジスタアクセスのリード/ライト区分を示す。EXECは、各DMACの動作状態を示す。INT_FLGは、各割り込みフラグの状態を示す。
[全体構成]
次に、本発明の第2実施形態に係る画像形成装置用のデバイスについて説明する。第2実施形態に係る画像形成装置用のデバイスの全体構成、エンジンASIC4の内部構成及びコントローラASIC5の内部構成は、第1実施形態に係る画像形成装置用のデバイスの全体構成(図1)、エンジンASIC4の内部構成(図4)及びコントローラASIC5の内部構成(図3)と同様であるため、ここでは説明を省略する。
第2実施形態では、デバッグ制御部は、エンジンASIC側とコントローラASIC側との両方に設けられている。エンジンASIC側は図11のデバッグ制御部413、コントローラASIC側は図15及び図16のデバッグ制御部513である。そして、エンジンASIC4とコントローラASIC5とが連動し、両方に備わっているデバッグ制御部(デバッグ制御部413、デバッグ制御部513)にそれぞれ設けられているバッファの空き領域を利用してログデータを蓄積するようになっている。
まず、デバッグ制御部413の内部構成について、図11を参照しながら説明する。図11は、第2実施形態に係るエンジンASIC4側のデバッグ制御部413の内部構成を示す。第1実施形態に係るデバッグ制御部と下記の点で異なる。
・コントローラASICバッファエンプティ信号を追加
・コントローラASICバッファ指定アドレスレジスタ421を内部レジスタ418に追加
コントローラASICバッファ指定アドレスは、ログデータをエンジンASIC4からコントローラASIC5のバッファに転送し蓄積する場合の転送先アドレスとなる。
次に、第2実施形態に係るバッファ制御部415(エンジンASIC側)の内部構成について、図12を参照しながら説明する。第2実施形態に係るバッファ制御部415は、図6の第1実施形態に係るバッファ制御部415に、コントローラASICバッファエンプティ信号を追加した構成となる。また、バッファセレクタ422の機能の一部が、第1実施形態とは異なる。
バッファセレクタ422は、各DMACの動作状態信号(WDMAC状態信号及びRDMAC状態信号)に応じて、ログ生成部414から受け取ったログデータを、どのバッファに蓄積/読み出しするかを選択する。各DMAC動作状態信号と使用バッファ(ログデータの蓄積/読み出し先)との関係を図13に示す。第2実施形態に係るバッファセレクタ422は、この関係に基づき使用バッファを選択する。
次に、第2実施形態に係るコントローラASIC5の内部構成について、図15を参照しながら説明する。第2実施形態に係るコントローラASIC5は、第1実施形態に係るコントローラASIC5の内部構成(図3)に加えてデバッグ制御部513が追加されている。デバッグ制御部513は、メモリアービタ510とシステムI/F制御部511との間に設けられている。
バッファ制御部515は、各DMAC(WDMAC状態信号及びRDMAC状態信号)および画像処理部の動作状態(画像処理部状態信号)に応じて、エンジンASIC4から取得したログデータの蓄積/読み出し先バッファを切り替える。また、コントローラ側のバッファにログデータが蓄積されていない場合は、コントローラASICバッファエンプティ信号をエンジンASIC4に出力する。
デバッグ用WDMAC516は、バッファ制御部515から受け取ったログデータをメモリ上にライトする。デバッグ用WDMAC516は、デバッグ用アービタ517に対してライトリクエストを発生する。デバッグ用WDMAC516は、コントローラASICバッファエンプティ信号がアサート(ログデータがバッファに存在)している限り、ライトリクエストを発行し続ける。
アドレスデコーダ514は、メモリアービタ510から受け取るリクエストのアドレスに応じて、データの出力先を切り替える。アドレスデコーダ514は、アドレスが内部レジスタ518に設定したコントローラASICバッファ指定アドレスレジスタ519と一致する場合、コントローラASIC5のバッファに蓄積するログデータと判定し、バッファ制御部515に出力する。アドレスデコーダ514は、アドレスが内部レジスタ518に設定したコントローラASICバッファ指定アドレスレジスタ519と一致しない場合、メモリ7に転送するログデータまたは画像データと判定し、デバッグ用アービタ517に出力する。
デバッグ用アービタ517は、(C)メモリアービタ510からのリクエスト(メモリ7に転送するログデータまたは画像データ)と、(D)デバッグ用WDMAC516からのリクエスト(ASIC2のバッファから読み出したログデータ)とを調停する。
プライオリティは(C)メモリアービタ510からのリクエストが、(D)デバッグ用WDMAC516からのリクエストより高く、固定値である。これにより、ログデータ転送は、本来のデータ転送が行われていない空き時間を利用して処理される。よって、本実施形態によれば本来のデータ転送帯域に影響を与えず、ログデータを転送することができる。
内部レジスタ518は、コントローラASICバッファ指定アドレスレジスタ519及びログ保存領域開始アドレスレジスタ520を備える。エンジンCPU8は、内部レジスタ418の制御(レジスタ設定)を行うことができる。
次に、コントローラASIC側のバッファ制御部515の内部構成について、図17を参照しながら説明する。バッファ制御部515は、バッファセレクタ521及びデバッグ用バッファ522を有する。
次に、第2実施形態に係る画像形成装置用のデバイスの動作について、図20を参照しながら説明する。図20は、本実施形態に係るエンジンCPU8、エンジンASIC4、コントローラASIC5、コントローラCPU10、メモリ7の各部の状態を示したシーケンス図である。
・「(6)コントローラ側のログ保存領域開始アドレスのレジスタ設定」の処理を追加
・「(7)コントローラASICバッファ指定アドレスのレジスタ設定」の処理を追加
・「コントローラASICバッファエンプティ信号のアサート/ディアサート」の処理を追加
・「(13)ログデータ読み出しの際の、ログ保存領域が2つになる」処理を追加
(処理の流れ)
図20のシーケンス図に示した処理の流れの詳細説明を以下に示す。
(1)まず、コントローラCPU10からエンジンCPU8に、S2Mバッファ405へのデータ転送制御用の各種パラメータを転送する。
(2)次に、コントローラCPU10からエンジンCPU8に、ログ保存領域開始アドレスを転送する。
(3)次に、エンジンCPU8からエンジンASIC4のレジスタに、S2Mバッファ405へのデータ転送制御用の各種パラメータを設定する。
(4)次に、エンジンCPU8からエンジンASIC4のレジスタに、エンジンASIC側のログ保存領域開始アドレス419を設定する。
(5)次に、エンジンCPU8からエンジンASIC4のレジスタに、コントローラASICバッファ指定アドレスを設定する。
(6)コントローラCPU10からコントローラASIC5に、コントローラASIC側のログ保存領域開始アドレス520を設定する。
(7)コントローラCPU10からコントローラASIC5に、コントローラASICバッファ指定アドレスを設定する。
(8)エンジンCPU8からエンジンASIC4のレジスタにロギングオン(ログデータの蓄積開始)が設定される。これにより、エンジンCPU8からエンジンASIC4へのレジスタアクセスが発生する毎にログデータの生成および転送が開始される。これによれば、コントローラASIC5のバッファの空き状況に応じて、コントローラASIC5からエンジンASIC4へコントローラASICバッファエンプティ信号がアサート/ディアサートされる。
(9)エンジンCPU8がエンジンASIC4のDMACを起動し、S2Mバッファ405へのデータ転送を開始する。これにより、コントローラASIC5を介して、エンジンASIC4からメモリ7への画像転送が開始される。
(10)画像転送が終了すると、エンジンASIC4からエンジンCPU8に割り込みが発生し、S2Mバッファ405へのデータ転送の完了を通知する。
(11)エンジンCPU8からエンジンASIC4のレジスタに、ロギングオフが設定される。これにより、ログデータの生成および転送が終了する。
(12)コントローラCPU10からエンジンCPU8に、S2Mバッファ405へのデータ転送の完了通知を送る。
(13)コントローラCPU10は、メモリ7のログデータを読み出す。ログデータが保存される領域は2つ(ログ保存領域アドレス開始419およびログ保存領域開始アドレス520)に分かれているので、両方の領域のログデータを読み出す。
次に説明する第3実施形態に係る電子機器用のデバイスでは、CPUからアクセスが可能なデバイス、およびデバイスを搭載する電子機器の障害解析のために、CPUからレジスタへのアクセスや内部信号の挙動という特定のイベントが、ログデータとして取得したい特定のイベントとして登録される。そして、登録されたイベントが発生した場合のみ、イベント番号を含むログデータが保存される。これにより、電子機器に内蔵されるメモリの容量を小さく抑えることができる。
以下、第3実施形態に係る電子機器に搭載されたデバイス(回路)の全体構成について、図21を参照しながら説明する。第3実施形態に係る電子機器に搭載されたデバイス(回路)は、ターゲット基板600に形成されている。
第3実施形態に係るデバッグ制御部613の機能の詳細について、図22を参照しながら説明する。図22は、第3実施形態に係るデバッグ制御部613の内部構成を示す。デバッグ制御部613は、イベント検出回路641、タイマー643、ログ作成回路645及びイベント登録部647を有する。イベント登録部647は、制御レジスタを有する。
・CPU620に対して割り込みを発生させる。
・任意のレジスタへのライト(書込み)をマスクする。
・任意のレジスタに、任意の値を書き込む。
[制御レジスタ]
(デバッグモードレジスタ<DBG_MODE>647a)
デバッグモードレジスタ647aは、デバッグのモードを選択する。「dbg_en」は、デバッグをイネーブルにする。つまり、「dbg_en」が「0」のときには、ログデータを取得しない。「dbg_en」が「1」のときには、ログデータを取得する。
タイマー周期レジスタ647bは、タイマー周期を設定する。タイマー周期レジスタ647bは、設定された周期の分だけ時間が経過する毎に、タイムスタンプの値をインクリメントする。例えばタイマーが16bitで設定値0x4とした場合、タイマー1周で65.535sのタイムスタンプが付加されることになる。
0x0: タイマー周期100ns
0x1: タイマー周期1μs
0x2: タイマー周期10μs
0x3: タイマー周期100μs
0x4: タイマー周期1ms
0x5: タイマー周期10ms
0x6: タイマー周期100ms
0x7: タイマー周期1s
以下で説明するレジスタにおいて、「イベント(n)xxレジスタ」は、それぞれ登録可能なイベント数n個分だけ存在する。nは各イベントを識別するイベント番号となる。
イベント(n)モード選択レジスタ647cは、イベントモードがイネーブルの場合、検知するイベントの種類を選択する。
イベント(n)アドレス登録レジスタ647dは、レジスタアクセス検知モード時に検知する、レジスタアクセスのアドレスを設定する。
イベント(n)アドレスマスクレジスタ647eは、レジスタアクセス検知モード時に検知する、レジスタアクセスのアドレスにおいて、各ビットのマスクを設定する。すなわち、「1」と設定されたビットはマスクされ、処理外のビット(Don't care扱い)になる。
例えばADDR=0x32107654、ADDR_MSK=0x0000FFFF、と設定された場合、アドレス0x3210xxxx(「x」はDon't care)へのアクセスが検知条件を満たす。
イベント(n)データ登録レジスタ647fは、レジスタアクセス検知モード時に検知する、レジスタアクセスのデータを設定する。
イベント(n)データマスクレジスタ647gは、レジスタアクセス検知モード時に検知する、レジスタアクセスのデータにおいて、各ビットのマスクを設定する。
例えば、DATA = 0x32107654、DATA_MSK=0x0000FFFF、と設定された場合、データ0x3210xxxx(xはDon't care)のアクセスが検知条件を満たす。
イベント(n)リードライト選択レジスタ647hは、レジスタアクセス検知モード時に検知する、レジスタアクセスのリード/ライトを選択する。「RW」が「0」のときには、リードアクセスを検知する。「RW」が「1」のときには、ライトアクセスを検知する。
イベント(n)割り込み選択レジスタ647iは、内部信号検知モード時に検知する、割り込み信号を選択する。各ビットは、割り込みコントローラにおける割り込み要因に対応づけてられている。例えば、「int0」のときには、割り込み要因0の変化が検知される。また、例えば、「int31」のときには、割り込み要因31の変化が検知される。
イベント(n)内部信号選択レジスタ647jは、内部信号検知モード時に検知する、内部信号を選択する。各ビットは、デバイス実装時に選択された、解析に有用な代表的な内部信号に対応づけられている。例えば画像形成装置の場合、各DMACの起動信号や、各画像転送チャネルの転送制御信号(LSYNC, LGATE, FSYN, FGATE)等を割り当てる。例えば、「sig01」のときには、内部信号0の変化が検知される。また、例えば、「sig31」のときには内部信号31の変化が検知される。
イベント(n)エッジ選択レジスタ647kは、内部信号検知モード時に検知する、内部信号のエッジを選択する。「EDGE」が「0」のときには、立下りエッジが検知される。「EDGE」が「1」のときには、立上りエッジが検知される。
次に、アクセスログのフォーマットについて、図24を参照しながら説明する。図24は、取得可能なアクセスログのフォーマットを示す。
「ev_en=0」,「time_en=1」の場合、フォーマットLF1でログが取得される。ログサイズは1ログあたり72bitとなる。フォーマットLF1の場合、ノーマルモードで動作するため、レジスタアクセスのアドレスf2、データf3、リードライトの情報が取得され、さらにタイムスタンプf1が付加される。
「ev_en=0」,「time_en=0」の場合、フォーマットLF2でログが取得される。ログサイズは1ログあたり56bitとなる。フォーマットLF2の場合、レジスタアクセスのアドレスf2、データf3が取得される。
「ev_en=1」,「time_en=1」の場合、フォーマットLF3でログが取得される。ログサイズは1ログあたり24bitとなる。フォーマットLF3の場合、イベントモードで動作するため検知したイベント番号f4が取得され、さらにタイムスタンプf1が付加される。
「ev_en=1」,「time_en=0」の場合、ログサイズは1ログあたり8bitとなる。フォーマットLF4の場合、イベントモードで動作するため検知したイベント番号f4が取得される。
次に、デバッグ制御部613の動作について、図25を参照しながら説明する。図25は、第3実施形態に係るデバッグ制御部の動作を示したシーケンス図である。
図26において、「req*」、「ack*」は、イベント検知回路641とログ作成回路645との間で、イベント検知結果を通知するための信号であり、設定可能なイベント数分だけ存在する。「time」は、タイマーからログ作成回路645に通知されるタイムスタンプ情報である。「log_data」は、ログ作成回路645にて作成さ、内蔵メモリ609に出力されるログデータである。「mem_rdy」は、内蔵メモリ609が書き込み可能状態であることを示す信号であり、待機時は「1」、メモリへの書き込み中のみ「0」に設定される。
イベント検知回路641は、レジスタI/Fにて「cs」の立上りを検知すると、T4のタイミングで「rw」、「addr」、「data」をラッチする。イベント検知回路641は、イベント検知条件と比較し、図ではイベント3と一致したためT5のタイミングで「req3」をアサートし、イベント3を検知したことをCPU620に通知する。
同時に複数のイベントが検知された場合、本実施形態では、イベント番号の小さいイベントほど高い優先度で、順番にログデータを作成する。
「内部信号sig0の立ち上がり」をイベント番号5として登録した場合の例である。基本的なログ取得の動作は、レジスタアクセス検知時と同じであるが、内部信号検知時は、イベント設定された内部信号の変化を監視して、ログデータが作成される。イベント検知後にログデータを作成しメモリに書き込む機能はレジスタアクセス検知時と共通であるため、図26に(B)にて説明した、同時に複数のイベントが発生した場合の対応も同様に可能である。
2 コントローラ
3 スキャナ
4 エンジンASIC
5 コントローラASIC
7 メモリ
8 エンジンCPU
10 コントローラCPU
11 プロッタ
413 デバッグ制御部(エンジンASIC側)
415 バッファ制御部(エンジンASIC側)
418 内部レジスタ(エンジンASIC側)
422 バッファセレクタ(エンジンASIC側)
423 デバッグ用バッファ(エンジンASIC側)
513 デバッグ制御部(コントローラASIC側)
515 バッファ制御部(コントローラASIC側)
518 内部レジスタ(コントローラASIC側)
521 バッファセレクタ(コントローラASIC側)
522 デバッグ用バッファ(コントローラASIC側)
600 ターゲット基板
601 デバイス
620 CPU
641 イベント検知回路
645 ログ作成回路
647 イベント登録部
649 制御レジスタ
Claims (13)
- データを入出力する入出力装置と、
前記データを記憶するメモリと、
前記メモリへの前記データの転送を制御するエンジン制御部と、
前記入出力装置と前記メモリとの間で前記データの転送を行うコントローラと、を備え、
前記エンジン制御部は、
前記データを一時的に蓄積するバッファと、
デバッグ用のログデータを生成し、前記エンジン制御部内の前記バッファの空き状況及び前記コントローラのデータ転送状況に応じて、前記生成されたログデータを前記バッファへ蓄積するか又は前記コントローラへ転送するデバッグ制御部と、
を有することを特徴とする電子機器用のデバイス。 - 前記エンジン制御部は、
前記データの前記メモリへのダイレクトメモリアクセスを制御するダイレクトメモリアクセスコントローラを更に備え、
前記ダイレクトメモリアクセスによる前記コントローラへのデータ転送中、前記ログデータを前記バッファへ蓄積することを特徴とする請求項1に記載の電子機器用のデバイス。 - 前記エンジン制御部は、
前記生成されたデバッグ用のログデータを一時的に蓄積するためのデバッグ用のログバッファを更に有し、
前記バッファの空き状況に応じて前記生成されたログデータを前記デバッグ用のログバッファへ蓄積することを特徴とする請求項1又は2に記載の電子機器用のデバイス。 - 前記デバッグ用のログデータは、
前記エンジン制御部が有するレジスタへの書込み及び読込みの履歴情報を含むことを特徴とする請求項1〜3のいずれか一項に記載の電子機器用のデバイス。 - 前記デバッグ用のログデータは、
前記ダイレクトメモリアクセスコントローラの動作状態の遷移を含むことを特徴とする請求項1〜4のいずれか一項に記載の電子機器用のデバイス。 - 前記デバッグ用のログデータは、
前記エンジン制御部への割り込み状態の遷移を含むことを特徴とする請求項1〜5のいずれか一項に記載の電子機器用のデバイス。 - 前記データを一時的に蓄積するバッファは、
入力するデータを蓄積するための入力用バッファと、出力するデータを蓄積するための出力用バッファとを有し、
前記ダイレクトメモリアクセスコントローラは、
前記入力用バッファから前記メモリにデータを書き込む書込み用ダイレクトメモリアクセスコントローラと、前記メモリからデータを読み込み前記出力用のバッファに出力する読込み用ダイレクトメモリアクセスコントローラとを有し、
前記エンジン制御部内の前記入力用バッファの空き状況、前記出力用バッファの空き状況及び前記コントローラのデータ転送状況に応じて、前記生成されたログデータを前記入力用バッファへ蓄積するか、前記出力用バッファへ蓄積するか又は前記コントローラへ転送することを特徴とする請求項1〜6のいずれか一項に記載の電子機器用のデバイス。 - 前記コントローラは、
前記データの前記メモリへのダイレクトメモリアクセスを制御するコントローラ側のダイレクトメモリアクセスコントローラと、
前記データを一時的に蓄積するコントローラ側のバッファと、
前記コントローラ側のバッファの空き状況及び前記コントローラのデータ転送状況の少なくともいずれかを前記エンジン制御部へ通知するデバッグ制御部と、を有し、
前記エンジン制御部のデバッグ制御部は、
前記エンジン制御部内の前記バッファの空き状況と、前記コントローラ側のバッファの空き状況と前記コントローラのデータ転送状況に応じて、前記生成されたログデータを前記エンジン制御部側のバッファへ蓄積するか、前記コントローラ側のバッファへ蓄積させるか、又は前記コントローラへ転送することを特徴とする請求項1〜7のいずれか一項に記載の電子機器用のデバイス。 - アクセスされるモジュールを有するデバッグ制御部を備えた電子機器のデバイスであって、
前記デバッグ制御部は、
前記モジュールへのアクセスを分析し、特定のイベントを検知するイベント検知部と、
前記イベント検知部により検知された特定のイベントに対するログデータを生成するログ生成部と、
前記イベント検知部により検知される特定のイベントを登録するイベント登録部と、
を有することを特徴とする電子機器用のデバイス。 - 前記イベント登録部は、所定のコントローラからのアクセスを、特定のイベントとして登録する、
ことを特徴とする請求項9に記載の電子機器用のデバイス。 - 前記イベント登録部は、前記モジュールの内部信号の変化を、特定のイベントとして登録する、
ことを特徴とする請求項9又は10に記載の電子機器用のデバイス。 - 前記ログ生成部は、前記イベント検知部により同時に複数の特定のイベントが検知された場合、予め定められた優先順位に従い、該検知された複数の特定のイベントのそれぞれに対するログデータを生成する、
ことを特徴とする請求項9〜11のいずれか一項に記載の電子機器用のデバイス。 - 前記イベント検知部は、前記特定のイベントを検知したことを通知する、
ことを特徴とする請求項10〜12のいずれか一項に記載の電子機器用のデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013014413A JP6070220B2 (ja) | 2012-03-23 | 2013-01-29 | 電子機器用のデバイス |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066679 | 2012-03-23 | ||
JP2012066679 | 2012-03-23 | ||
JP2013014413A JP6070220B2 (ja) | 2012-03-23 | 2013-01-29 | 電子機器用のデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013225291A true JP2013225291A (ja) | 2013-10-31 |
JP6070220B2 JP6070220B2 (ja) | 2017-02-01 |
Family
ID=49595281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013014413A Expired - Fee Related JP6070220B2 (ja) | 2012-03-23 | 2013-01-29 | 電子機器用のデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6070220B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015187833A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社リコー | 情報処理装置、情報処理方法およびプログラム |
JP2016136292A (ja) * | 2015-01-23 | 2016-07-28 | 株式会社リコー | 半導体デバイス、ログ取得方法及び電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065023A (ja) * | 2003-08-18 | 2005-03-10 | Noritsu Koki Co Ltd | 動作履歴データ保存システム及び保存プログラム |
JP2007018534A (ja) * | 2006-09-25 | 2007-01-25 | Hitachi Ltd | オンラインシステム回復方法及びその実施装置並びにその処理プログラムを記録した記録媒体 |
JP2008065426A (ja) * | 2006-09-05 | 2008-03-21 | Ricoh Co Ltd | 画像形成方法,装置および画像形成システム |
-
2013
- 2013-01-29 JP JP2013014413A patent/JP6070220B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065023A (ja) * | 2003-08-18 | 2005-03-10 | Noritsu Koki Co Ltd | 動作履歴データ保存システム及び保存プログラム |
JP2008065426A (ja) * | 2006-09-05 | 2008-03-21 | Ricoh Co Ltd | 画像形成方法,装置および画像形成システム |
JP2007018534A (ja) * | 2006-09-25 | 2007-01-25 | Hitachi Ltd | オンラインシステム回復方法及びその実施装置並びにその処理プログラムを記録した記録媒体 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015187833A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社リコー | 情報処理装置、情報処理方法およびプログラム |
JP2016136292A (ja) * | 2015-01-23 | 2016-07-28 | 株式会社リコー | 半導体デバイス、ログ取得方法及び電子機器 |
US9910757B2 (en) | 2015-01-23 | 2018-03-06 | Ricoh Company, Ltd. | Semiconductor device, log acquisition method and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6070220B2 (ja) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9047400B2 (en) | Data processor device for handling a watchpoint and method thereof | |
TWI505084B (zh) | 用於產生資料處理設備之追蹤串流的技術 | |
CN104320308B (zh) | 一种服务器异常检测的方法及装置 | |
US9069896B2 (en) | Data processor device for handling a watchpoint and method thereof | |
US7043718B1 (en) | System real-time analysis tool | |
US9223678B2 (en) | Data processor device having a debug control module which selectively modifies trace messages | |
JP6070220B2 (ja) | 電子機器用のデバイス | |
US20140095846A1 (en) | Trace based measurement architecture | |
JP7354091B2 (ja) | 集積回路のためのロジックアナライザ | |
JP6127766B2 (ja) | 電子機器用のデバイス及び前記デバイスを搭載した電子機器 | |
JP4914253B2 (ja) | 半導体集積回路及びエラー解析方法 | |
JP5982845B2 (ja) | トレース制御装置及びトレース制御方法 | |
JP6666216B2 (ja) | 電子制御装置、解析システム | |
US20060117226A1 (en) | Data communication system and data communication method | |
JP4828483B2 (ja) | 半導体集積回路 | |
JP6142182B2 (ja) | 集積回路装置 | |
JP2008134838A (ja) | バスデバイス | |
CN108681500B (zh) | 具有事务记录能力的***和事务记录方法 | |
CN117076183B (zh) | 一种错误上报方法、片上***、计算机设备及存储介质 | |
CN117076182B (zh) | 一种错误上报方法、片上***、计算机设备及存储介质 | |
JP2006227668A (ja) | メモリモデルとプログラムと論理回路検証方法 | |
JP2010140440A (ja) | バス調停装置 | |
JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
JP2007079828A (ja) | 信号処理装置 | |
WO2002077810A1 (en) | An integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6070220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |