JP2013211446A - 薄膜トランジスタアレイおよび画像表示装置 - Google Patents

薄膜トランジスタアレイおよび画像表示装置 Download PDF

Info

Publication number
JP2013211446A
JP2013211446A JP2012081384A JP2012081384A JP2013211446A JP 2013211446 A JP2013211446 A JP 2013211446A JP 2012081384 A JP2012081384 A JP 2012081384A JP 2012081384 A JP2012081384 A JP 2012081384A JP 2013211446 A JP2013211446 A JP 2013211446A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
semiconductor layer
array according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012081384A
Other languages
English (en)
Other versions
JP6064356B2 (ja
Inventor
Yukari Harada
ゆかり 原田
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2012081384A priority Critical patent/JP6064356B2/ja
Publication of JP2013211446A publication Critical patent/JP2013211446A/ja
Application granted granted Critical
Publication of JP6064356B2 publication Critical patent/JP6064356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】薄膜トランジスタアレイの表示有効領域における素子特性のばらつきが小さい薄膜トランジスタアレイを効率良く生産する。
【解決手段】少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第1の半導体層とを備えた表示有効領域を有する薄膜トランジスタアレイであって、複数の前記第1の半導体層が複数の薄膜トランジスタにまたがるように、前記絶縁基板上にストライプ形状に形成され、前記表示有効領域外に設けられた複数の第2の半導体層を含む。
【選択図】図1(a)

Description

本発明は、薄膜トランジスタアレイおよび画像表示装置に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量で薄型の情報端末が望まれる。
そのような情報端末に使用する電子部材の中でも、現在薄膜トランジスタ素子に使用されている半導体材料の主流はシリコン系である。シリコン系材料を用いた薄膜トランジスタ素子の形成には高い温度の工程が含まれるため、薄膜トランジスタ素子の基板材料には工程温度に耐え得ることが求められる。このため、一般的には薄膜トランジスタ素子を形成する基板としてガラスが使用されている。
しかしながら、先に述べた情報端末を構成する際にガラスを用いた場合、その情報端末は重く、柔軟性がなく、落下の衝撃で割れる可能性のある製品となってしまう。従って、ガラス上に薄膜トランジスタ素子を形成することに起因するこれらの特徴は、ユビキタス社会における情報端末として望ましくないものであるといえる。
そこで近年、薄膜トランジスタの半導体材料として有機半導体が注目されている。有機半導体材料はシリコン系材料のような高温での熱処理工程を必要としないため可撓性のプラスチック基板上に設けられる等の利点を有する。さらに、真空プロセスを用いず印刷プロセスで作製できるためコストを下げられる等の利点も有する。
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。なかでも、印刷プロセスを適用することにより、効率よく半導体層を形成することができる。例えば特許文献1においては、フレキソ印刷により有機半導体溶液のパターニングを行っている。
さらに、特許文献2では、半導体層をストライプ形状とすることで、アライメント精度を向上させ、生産効率を更に高めることができる。
特開2006−63334号公報 特開2008−235861号公報
しかしながら、印刷法を用いて薄膜トランジスタアレイの半導体層のパターニングを行う場合、アレイ端部と中心部とでは印刷ムラによるTransfer特性が互いに異なり、表示有効領域における素子特性のばらつきが生じてしまう。例えば、フレキソ印刷法を用いて半導体層をパターニングした場合、版へのインキングムラや基材へ印刷する際の印圧ムラにより半導体層の形状や膜厚が不均一となる現象がみられる。特に、版へのインキングムラや印圧ムラは端部で起こりやすい。そのため、作製したアレイ中心部と端部との互いの素子特性を比較すると、しきい値電圧や移動度が異なってしまう。
本発明では、薄膜トランジスタアレイの表示有効領域における素子特性のばらつきが小さい薄膜トランジスタアレイを効率良く生産することができる。
第1の発明に係る薄膜トランジスタアレイは、少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第1の半導体層とを備えた表示有効領域を有する薄膜トランジスタアレイであって、複数の前記第1の半導体層が複数の薄膜トランジスタにまたがるように、前記絶縁基板上にストライプ形状に形成され、前記表示有効領域外に設けられた複数の第2の半導体層を含むことを特徴とする。
第2の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記第1の半導体層のストライプ延伸方向は、ソース配線の延伸方向と同じであることを特徴とする。
第3の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記第2の半導体層はストライプ形状であり、前記第1の半導体層と平行であり、ソース配線の延伸方向と平行な方向に延伸するように、前記表示有効領域に前記ソース配線の延伸方向と直交する方向に隣接して配置されていることを特徴とする。
第4の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記複数の第2の半導体層が、前記表示有効領域の最も外側の素子のチャネル領域から、ソース配線の延伸方向に、前記第1の半導体層の少なくとも2mmだけ延長した部分として形成されていることを特徴とする。
第5の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記第1の半導体層および前記第2の半導体層は有機半導体であることを特徴とする。
第6の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記第1の半導体層および前記第2の半導体層は、凸版印刷法またはインクジェット印刷法により形成されていることを特徴とする。
第7の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記絶縁基板はプラスチック基板であることを特徴とする。
第8の発明に係る薄膜トランジスタアレイは、前記第1の発明に係る薄膜トランジスタアレイにおいて、前記ゲート絶縁膜は有機材料を含むことを特徴とする。
第9の発明に係る画像表示装置は、前記第1の発明に係る薄膜トランジスタアレイと画像表示媒体とを備えていることを特徴とする。
第10の発明に係る画像表示装置は、前記第9の発明に係る画像表示装置において、前記画像表示媒体は電気泳動方式によるものであることを特徴とする。
第1の発明によれば、低コストかつ高品質な薄膜トランジスタアレイを高生産効率で提供することが可能となる。具体的には、薄膜トランジスタアレイの半導体層をストライプ形状とすることで、アライメント合わせが容易となり、薄膜トランジスタアレイのスループットを向上することができる。また、薄膜トランジスタアレイの半導体層に表示に関与する表示有効領域の第1の半導体層と、表示に関与しないダミー半導体層とすることのできる表示領域外の第2の半導体層とを設けることで、薄膜トランジスタアレイ内の素子特性のばらつきを軽減することができ、高品質な薄膜トランジスタアレイを歩留まりよく生産することができる。
第2の発明によれば、前記第1の半導体層のストライプ延伸方向が、ソース配線の延伸方向と同じであることで、半導体層のアライメント精度を向上させることができ、高品質なフレキシブル薄膜トランジスタアレイを生産することができる。
第3の発明によれば、前記第2の半導体層がストライプ形状であり、前記表示有効領域の第1の半導体層と平行であり、かつソース配の延伸方向線と平行な方向に延伸するように、表示有効領域にソース配線の延伸方向と直交する方向に隣接して配置されていることで、薄膜トランジスタアレイの表示有効領域端部に位置するストライプ半導体層の形成不良を軽減することができ、表示有効領域内の素子特性のばらつきを軽減することができる。
第4の発明によれば、第2の半導体層が、前記表示有効領域の最も外側の素子のチャネル領域から、ソース配線方向に、少なくとも2mmだけ第1の半導体層が延長されてなることで、ストライプ状に形成された半導体層端部の膜厚ムラの影響が軽減され、表示有効領域内の半導体層の膜厚が均一となり、フレキシブル薄膜トランジスタアレイ内の素子特性のばらつきを軽減することができる。
第5の発明によれば、各半導体層が有機半導体であることで印刷による半導体層形成が可能となり、半導体層を低コストで簡便に形成することができる。
第6の発明によれば、各半導体層が凸版印刷法またはインクジェット印刷法により形成されることで、大面積にも容易に半導体層の形成を行うことができる。
第7の発明によれば、前記絶縁基板がプラスチック基板であることで、従来のガラス基板に形成した薄膜トランジスタアレイに比べて軽量かつ柔軟性のある薄膜トランジスタアレイを作製することができる。
第8の発明によれば、前記ゲート絶縁膜を作製する際に有機材料を含む材料を使用することで、大面積にも短時間で容易にゲート絶縁膜を形成することができ、フレキシブル薄膜トランジスタアレイの生産効率を向上することができる。
本発明の実施形態を示すものであり、薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図 図1(a)の薄膜トランジスタアレイの表示有効領域およびダミー半導体層領域の素子の概略構成を示すパターンレイアウト平面図 図1(b)の薄膜ランジスタアレイの表示有効領域における素子の断面構造を示す断面図 図1(b)の薄膜ランジスタアレイのダミー半導体層領域における素子の断面構造を示す断面図 本発明の実施形態を示すものであり、フレキシブル薄膜トランジスタアレイを用いた画像表示装置の表示有効領域における断面構造を示す断面図 本発明の実施形態を示すものであり、フレキシブル薄膜トランジスタアレイを用いた画像表示装置のダミー領域半導体層領域における断面構造を示す断面図 本発明の実施形態における第1の比較例に係るフレキシブル薄膜トランジスタアレイの概略構成を示すパターンレイアウト平面図 図3(a)のフレキシブル薄膜トランジスタアレイを用いた画像表示装置の表示有効領域における断面構造を示す断面図 図3(a)のフレキシブル薄膜トランジスタアレイを用いた画像表示装置のダミー半導体層領域における断面構造を示す断面図 本発明の実施形態における第2の比較例にかかるフレキシブル薄膜トランジスタアレイの概略構成を示すパターンレイアウト平面図 図4(a)のフレキシブル薄膜トランジスタアレイを用いた画像表示装置の表示有効領域における断面構造を示す断面図 図4(a)のフレキシブル薄膜トランジスタアレイを用いた画像表示装置のダミー半導体層領域における断面構造を示す断面図
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
図1(a)〜図1(d)に、本発明の薄膜トランジスタアレイ1の構成の一例を示す。図1(a)は薄膜トランジスタアレイ1の全体のパターンレイアウト平面図、図1(b)は図1(a)の領域Rの構成を詳細に示すパターンレイアウト平面図、図1(c)は図1(b)のA−A’線断面図、図1(d)は図1(b)のB−B’線断面図である。
絶縁基板としてのプラスチック基板10上に、ゲート電極11、キャパシタ電極17、ゲート絶縁層12、ソース配線13(a)を含むソース電極13、ドレイン電極14、半導体層ALを備えた薄膜トランジスタアレイであり、半導体層ALは、表示有効領域半導体層15と、表示に関係しない複数のダミー半導体層16とを含むことを特徴とする。さらに、表示に関係しないダミー領域16は、表示有効領域20の最も外側の素子のチャネル領域から、ソース配線13(a)の延伸するy方向に平行に、2mm以上半導体層ストライプを延長することにより形成されたダミー半導体層16(a)と、表示有効領域半導体層15と平行であり、ソース配線13(a)と平行な方向かつ表示有効領域20の左右に(y方向に直交するx方向に)隣接して配置されているダミー半導体層16(b)とから成ることを特徴とする。
本発明のプラスチック基板10には、ポリメチレンメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン、共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂等を使用することができるが、本発明はこれらに限定されるものではない。これらは単独でも、二種以上が積層された複合基板としても使用することができる。またガラスやプラスチック基板上にカラーフィルタのような樹脂層を有する基板も使用することができる。
本発明のゲート電極11、ソース電極13、ドレイン電極14、キャパシタ電極17には、Au、Ag、Cu、Cr、Al、Mg、Liなどの低抵抗金属材料や酸化物材料が好適に用いられる。具体的には、酸化インジウム(In23)、酸化錫(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn24)、酸化カドミウム錫(Cd2SnO4)、酸化亜鉛錫(Zn2SnO4)、酸化インジウム亜鉛(InZnO)等が挙げられる。またこの酸化物材料に不純物をドープしたものも好ましい。一例として酸化インジウムにモリブデンやチタンをドープしたもの、酸化錫にアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどが挙げられる。なかでも酸化インジウムに錫をドープした酸化インジウム錫(ITO)がとりわけ低い抵抗率を示すため、最も適した電極材料であるといえる。またPEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適であり、単体の場合も導電性酸化物材料との複数積層の場合も好んで用いられる。ゲート電極、ソース電極およびドレイン電極は、すべて同じ材料からできていても、違う材料からできていてもよい。しかし、工程を減らすためにはソース電極とドレイン電極に同一の材料を使用することが望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等により形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、焼成することでも形成が可能である。本発明はこれらに限定されるものではない。
本発明のゲート絶縁膜12には、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、またはPMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PVP(ポリビニルフェノール)等が挙げられるが、本発明はこれらに限定されるものではない。またゲートリーク電流を抑えるために、絶縁材料の好ましい抵抗率は1011Ωcm以上、より好ましくは1014Ωcm以上である。
本発明で用いられる表示有効領域半導体層15およびダミー半導体層16として、酸化物半導体や有機半導体が挙げられる。酸化物半導体材料としては、亜鉛、インジウム、錫、タングステン、マグネシウム、ガリウムなどのうち一種類以上の元素を含む酸化物、すなわち酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化錫、酸化タングステン、酸化亜鉛ガリウムインジウム等公知の材料が挙げられる。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)、およびそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を半導体材料インキとして用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。半導体材料インキを用いる場合には、溶媒としてトルエンやキシレン、インダン、テトラリン、プロピレングリコールメチルエーテルアセテートなどが挙げられるが、これらに限定されるものではない。これらの半導体層は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等により形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、乾燥することでも形成が可能であるが、本発明はこれらに限定されるものではない。
本発明のパターン形成方法を用いて形成される薄膜トランジスタの構造としては、特に限定されるものではなくトップゲート型、ボトムゲート型のいずれの構造であってもよい。ゲート電極の配置以外の構造の違いとして、半導体層の位置が異なるボトムコンタクト型、トップコンタクト型があるが、半導体層として有機半導体材料を用いる場合にはボトムコンタクト型とすることが好ましい。ボトムコンタクト型はトップコンタクト型に比べてチャネル長を短くできるため大きなドレイン電流が得られるためである。
[実施例1]
図2(a)および図2(b)に、実施例1に係る、ボトムゲートボトムコンタクト型フレキシブル薄膜トランジスタアレイからなる薄膜トランジスタアレイ1の断面構造を示す。図2(a)は、薄膜トランジスタアレイ1を用いた画像表示装置の表示有効領域における断面構造を示し、図2(b)は、当該画像表示装置のダミー領域半導体層領域における断面構造を示す。図2(a)および図2(b)に示した形態をとる薄膜トランジスタアレイ1の製造方法を説明する。本薄膜トランジスタアレイ1は1素子サイズ500μm×500μmであり、この素子が240×320個あるものである。
プラスチック基板10としてポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。PENフィルム上にアルミニウムをスパッタ法により100nm成膜後、ポジレジストを用いてフォトリソグラフィ、エッチングを行い、その後レジストを剥離することによりゲート電極11、キャパシタ電極17を形成した。
続いてゲート絶縁材料としてポリイミド(ネオプリム 三菱ガス化学製)をダイコーターにより塗布し、180℃で1時間乾燥させゲート絶縁膜12を得た。次に金を蒸着法により50nm成膜し、ポジレジストを用いてフォトリソグラフィおよびエッチングを行い、その後レジストを剥離することによりソース電極13およびドレイン電極14を形成した。
半導体層形成用材料として、テトラリン(関東化学製)と6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)(Aldrich製)を混合した溶液を用いた。
半導体層の形成には凸版印刷法としてのフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と、150線のアニロックスロールを用いた。フレキソ版はストライプ形状であり、それぞれのストライプの長さは表示有効領域半導体層15となる176mmと、表示有効領域半導体15のy方向上下に配置されたダミー半導体層16(a)の4mmとを足し合わせた180mmである。また、その本数はアレイ内の表示有効領域半導体層15となるストライプ320本と、ダミー半導体層16(b)となるストライプ10本とを足し合わせた計330本である。アニロックスロールよりフレキソ版へインクを塗布し、表示有効領域20の両端に5本ずつダミー半導体層16(b)が形成され、かつ表示有効領域20内ではソース電極13とドレイン電極14との間に半導体層形成用材料が塗布されるよう、半導体層を形成した。半導体層形成後、90℃で加熱乾燥させることにより表示有効領域半導体層15およびダミー半導体層16を形成した。なお、半導体層をインクジェット方式で形成してもよい。
半導体層の形成後、半導体層を覆うように、封止層を形成した。封止層の材料としてフッ素系樹脂(旭ガラス製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥させて封止層18とし、フレキシブル薄膜トランジスタアレイ1を形成した。
しかる後、対向電極との間に電気泳動媒体(画像表示媒体)19を挟んで本実施例による画像表示装置を駆動したところ、表示ムラなく良好に画像を表示することができた。
[比較例1]
図3(a)〜図3(c)に、比較例1に係る、フレキシブル薄膜トランジスタアレイからなる薄膜トランジスタアレイ2の概略図および断面構造を示す。図3(a)は、薄膜トランジスタアレイ2全体の概略構成を示すパターンレイアウト平面図である。ここでは、ゲート電極11、キャパシタ電極17、ソース電極13、ドレイン電極14を省略して示す。図3(b)は、薄膜トランジスタアレイ2を用いた画像表示装置の表示有効領域における断面構造を示す。図3(c)は、薄膜トランジスタアレイ2を用いた画像表示装置のダミー半導体層領域における断面構造である。ダミー半導体層16(a)、16(b)について、いずれも同様の形態をとる。
図3(a)〜図3(c)に示した形態をとる薄膜トランジスタアレイ2の製造方法を説明する。本薄膜トランジスタアレイ2は1素子サイズ500μm×500μmであり、この素子が240×320個あるものである。
実施例1と同様の手順で、PENフィルム10上にゲート電極11、キャパシタ電極17、ゲート絶縁膜12、ソース電極13、および、ドレイン電極14を形成した。
半導体層の形成にはフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と、150線のアニロックスロールとを用いた。フレキソ版はストライプ形状であり、それぞれのストライプの長さは表示有効領域半導体層15となる176mmと、表示有効領域半導体層15のy方向上下に配置されたダミー半導体層16(a)の4mmとを足し合わせた180mmである。また、その本数はアレイ内の表示有効領域半導体層15となるストライプ320本とし、表示有効領域20の両端に位置する表示有効領域半導体層15と平行なストライプ形状のダミー半導体層16(b)は形成しなかった。半導体層を印刷後、90℃で加熱乾燥させることにより表示有効領域半導体層15およびダミー半導体層16を形成した。その後、実施例1と同様に封止層18を形成し、薄膜トランジスタアレイ2とした。
しかる後、対向電極との間に電気泳動媒体19を挟んで本実施例によるディスプレイ駆動を行ったところ、ソース配線13(a)と平行な方向に表示有効領域20の左右両端の一部の素子に表示不良が発生した。この原因は、表示有効領域20端部の表示有効領域半導体層15が形成不良となり、ストライプ半導体層の一部が欠けてしまったためである。
[比較例2]
図4(a)〜図4(d)に、比較例2に係る、フレキシブル薄膜トランジスタアレイからなる薄膜トランジスタアレイ3の概略図および断面構造を示す。図4(a)は、薄膜トランジスタアレイ3全体の概略構成を示すパターンレイアウト平面図である。ここでは、ゲート電極11、キャパシタ電極17、ソース電極13、ドレイン電極14を省略して示す。図4(b)は、薄膜トランジスタアレイ3を用いた画像表示装置の表示有効領域における断面構造である。図4(c)は、当該画像表示装置のダミー半導体層領域における断面構造である。ダミー半導体層16(a)、16(b)について、いずれも同様の形態をとる。
図4(a)〜図4(c)に示した形態をとる薄膜トランジスタアレイ3の製造方法を説明する。実施例1と同様の手順で、PENフィルム10上にゲート電極11、キャパシタ電極17、ゲート絶縁膜12、ソース電極13、ドレイン電極14を形成した。
半導体層の形成にはフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と、150線のアニロックスロールとを用いた。フレキソ版はストライプ形状であり、それぞれのストライプの長さは表示有効領域15となる176mmと表示有効領域半導体層15のy方向上下に配置されたダミー半導体層16(a)1mmとを合わせた177mmである。また、その本数はアレイ内の表示有効領域半導体層15となるストライプ半導体層320本と、ダミー半導体層16(b)となるストライプ10本とを足し合わせた計330本とした。アニロックスロールよりフレキソ版へインクを塗布し、表示有効領域20の両端に5本ずつダミー半導体層16(b)が形成され、かつ表示有効領域20内ではソース電極13とドレイン電極14との間に半導体層形成用材料が塗布されるよう、表示有効領域半導体層15を形成した。その後、実施例1と同様に封止層18を形成し、薄膜トランジスタアレイ3を形成した。
しかる後、対向電極との間に電気泳動媒体19を挟んで本比較例によるディスプレイ駆動を行ったところ、表示有効領域20の上下両端の2列の素子に該当する部分に表示ムラが生じた。この原因は、ストライプ端部におけるフレキソ版へのインキング不良によって、半導体ストライプ層端部の膜質が低下したことによる。
本発明のフレキシブル薄膜トランジスタは、フレキシブル電子ペーパーや、フレキシブル有機ELディスプレイ等のスイッチング素子として利用することができる。特に、ダミー半導体層を形成することにより、製造工程における歩留まりやスループットを向上することができる。従って、フレキシブルディスプレイやICカード、ICタグ等広範囲に応用可能なフレキシブル薄膜トランジスタを低コストかつ高品質に作製することが可能となる。
10・・・プラスチック基板
11・・・ゲート電極
12・・・ゲート絶縁膜
13・・・ソース電極
14・・・ドレイン電極
15・・・表示有効領域半導体層
16(a)・・・表示有効領域の上下に配置されたダミー半導体層
16(b)・・・表示有効領域の左右に配置されたダミー半導体層
17・・・キャパシタ電極
18・・・封止層
19・・・電気泳動媒体
20・・・表示有効領域

Claims (10)

  1. 少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、第1の半導体層とを備えた表示有効領域を有する薄膜トランジスタアレイであって、
    複数の前記第1の半導体層が複数の薄膜トランジスタにまたがるように、前記絶縁基板上にストライプ形状に形成され、
    前記表示有効領域外に設けられた複数の第2の半導体層を含むことを特徴とする薄膜トランジスタアレイ。
  2. 前記第1の半導体層のストライプ延伸方向は、ソース配線の延伸方向と同じであることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  3. 前記第2の半導体層はストライプ形状であり、前記第1の半導体層と平行であり、ソース配線の延伸方向と平行な方向に延伸するように、前記表示有効領域に前記ソース配線の延伸方向と直交する方向に隣接して配置されていることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  4. 前記複数の第2の半導体層が、前記表示有効領域の最も外側の素子のチャネル領域から、ソース配線の延伸方向に、前記第1の半導体層の少なくとも2mmだけ延長した部分として形成されていることを特徴とする、請求項1に記載の薄膜トランジスタアレイ。
  5. 前記第1の半導体層および前記第2の半導体層は有機半導体であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  6. 前記第1の半導体層および前記第2の半導体層は、凸版印刷法またはインクジェット印刷法により形成されていることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  7. 前記絶縁基板はプラスチック基板であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  8. 前記ゲート絶縁膜は有機材料を含むことを特徴とする請求項1に記載の薄膜トランジスタアレイ。
  9. 請求項1に記載の薄膜トランジスタアレイと画像表示媒体とを備えていることを特徴とする画像表示装置。
  10. 前記画像表示媒体は電気泳動方式によるものであることを特徴とする請求項9に記載の画像表示装置。
JP2012081384A 2012-03-30 2012-03-30 薄膜トランジスタアレイおよび画像表示装置 Expired - Fee Related JP6064356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012081384A JP6064356B2 (ja) 2012-03-30 2012-03-30 薄膜トランジスタアレイおよび画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081384A JP6064356B2 (ja) 2012-03-30 2012-03-30 薄膜トランジスタアレイおよび画像表示装置

Publications (2)

Publication Number Publication Date
JP2013211446A true JP2013211446A (ja) 2013-10-10
JP6064356B2 JP6064356B2 (ja) 2017-01-25

Family

ID=49529031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081384A Expired - Fee Related JP6064356B2 (ja) 2012-03-30 2012-03-30 薄膜トランジスタアレイおよび画像表示装置

Country Status (1)

Country Link
JP (1) JP6064356B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019203200A1 (ja) * 2018-04-17 2019-10-24 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板、およびそれらの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2009088167A (ja) * 2007-09-28 2009-04-23 Toppan Printing Co Ltd 有機el素子及びその製造方法
JP2010023483A (ja) * 2008-06-20 2010-02-04 Toppan Printing Co Ltd パターン形成用凸版及び有機el素子並びに電子回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2009088167A (ja) * 2007-09-28 2009-04-23 Toppan Printing Co Ltd 有機el素子及びその製造方法
JP2010023483A (ja) * 2008-06-20 2010-02-04 Toppan Printing Co Ltd パターン形成用凸版及び有機el素子並びに電子回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019203200A1 (ja) * 2018-04-17 2019-10-24 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板、およびそれらの製造方法
JPWO2019203200A1 (ja) * 2018-04-17 2021-05-13 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板、およびそれらの製造方法

Also Published As

Publication number Publication date
JP6064356B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP2010263182A (ja) 薄膜トランジスタおよび画像表示装置
JP6070073B2 (ja) 薄膜トランジスタアレイ
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2018041759A (ja) 薄膜トランジスタおよび画像表示装置
CN109643659B (zh) 有机薄膜晶体管及其制造方法以及图像显示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
TWI655678B (zh) Thin film transistor array and image display device
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP2014145832A (ja) 薄膜トランジスタアレイ及び保護素子並びに画像表示装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2013138085A (ja) フレキシブル薄膜トランジスタの製造方法、フレキシブル薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6064356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees