JP2013211430A - Semiconductor device, semiconductor wafer, and manufacturing method of semiconductor device - Google Patents

Semiconductor device, semiconductor wafer, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2013211430A
JP2013211430A JP2012081033A JP2012081033A JP2013211430A JP 2013211430 A JP2013211430 A JP 2013211430A JP 2012081033 A JP2012081033 A JP 2012081033A JP 2012081033 A JP2012081033 A JP 2012081033A JP 2013211430 A JP2013211430 A JP 2013211430A
Authority
JP
Japan
Prior art keywords
resin
semiconductor
semiconductor device
plate
carbon nanotube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012081033A
Other languages
Japanese (ja)
Other versions
JP5974591B2 (en
Inventor
真一 ▲廣▼瀬
Shinichi Hirose
Daisuke Iwai
大介 岩井
Seiki Sakuyama
誠樹 作山
Yoshihiro Mizuno
義博 水野
Takaharu Asano
高治 浅野
Masaaki Norimatsu
正明 乘松
Yukie Sakida
幸恵 崎田
Yohei Yagishita
洋平 八木下
Yoshitaka Yamaguchi
佳孝 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012081033A priority Critical patent/JP5974591B2/en
Publication of JP2013211430A publication Critical patent/JP2013211430A/en
Application granted granted Critical
Publication of JP5974591B2 publication Critical patent/JP5974591B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To improve the heat radiation efficiency of a semiconductor device while maintaining the airtightness of sealing formed by a resin in the semiconductor device, a semiconductor wafer, and a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device includes: a semiconductor element 30; multiple carbon nano-tubes 15 erected on a surface of the semiconductor element 30; and a resin 27 which covers a surface of the semiconductor element 30 and side surfaces of the carbon nano-tubes 15 and includes an upper surface 27a where tips 15b of the carbon nano-tubes 15 are exhibited.

Description

本発明は、半導体装置、半導体ウエハ、及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device, a semiconductor wafer, and a method for manufacturing a semiconductor device.

サーバやパーソナルコンピュータ等の電子機器においては、LSI等の様々な半導体装置が使用される。半導体装置は、その内部の半導体素子を外部雰囲気から保護するための封止樹脂を有すると共に、当該半導体素子で発生した熱を放熱するためのヒートシンク等の放熱機構を備える。   Various electronic devices such as LSIs are used in electronic devices such as servers and personal computers. The semiconductor device includes a sealing resin for protecting the semiconductor elements inside the semiconductor element from the external atmosphere, and a heat dissipation mechanism such as a heat sink for radiating heat generated in the semiconductor elements.

このような半導体装置の更なる高性能化を図るには、樹脂による封止の気密性を維持して半導体素子を外部雰囲気から的確に保護すると共に、放熱機構による放熱効率を高めるのが好ましい。   In order to further improve the performance of such a semiconductor device, it is preferable to maintain the hermeticity of sealing with a resin to accurately protect the semiconductor element from the external atmosphere and to increase the heat dissipation efficiency of the heat dissipation mechanism.

特開2010−240871号公報JP 2010-240871 A

半導体装置、半導体ウエハ、及び半導体装置の製造方法において、樹脂による封止の気密性を維持しながら、半導体装置の放熱効率を高めることを目的とする。   In a semiconductor device, a semiconductor wafer, and a method for manufacturing a semiconductor device, an object is to increase the heat dissipation efficiency of the semiconductor device while maintaining the hermeticity of sealing with resin.

以下の開示の一観点によれば、半導体素子と、前記半導体素子の表面に立設された複数のカーボンナノチューブと、前記半導体素子の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂とを有する半導体装置が提供される。   According to one aspect of the following disclosure, a semiconductor element, a plurality of carbon nanotubes erected on the surface of the semiconductor element, the surface of the semiconductor element and a side surface of the carbon nanotube, and the carbon There is provided a semiconductor device having a resin having an upper surface on which a tip of a nanotube is exposed.

また、その開示の別の観点によれば、半導体基板と、前記半導体基板に形成された複数の半導体素子と、複数の前記半導体素子の各々の表面に立設された複数のカーボンナノチューブと、複数の前記半導体素子の各々の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂とを有する半導体ウエハが提供される。   According to another aspect of the disclosure, a semiconductor substrate, a plurality of semiconductor elements formed on the semiconductor substrate, a plurality of carbon nanotubes standing on each surface of the plurality of semiconductor elements, and a plurality of There is provided a semiconductor wafer having a resin that covers the surface of each of the semiconductor elements and the side surface of the carbon nanotube and has an upper surface on which the tip of the carbon nanotube is exposed.

更に、その開示の他の観点によれば、複数のカーボンナノチューブの一方の先端をプレートの表面に固着する工程と、半導体素子の表面に、複数の前記カーボンナノチューブの他方の先端を当接させる工程と、前記他方の先端が前記半導体素子の前記表面に当接した状態で、前記半導体素子の前記表面と前記プレートの前記表面との間に樹脂を供給する工程と、前記樹脂を供給する工程の後、複数の前記カーボンナノチューブの前記一方の先端から前記プレートを剥離する工程とを有する半導体装置の製造方法が提供される。   Further, according to another aspect of the disclosure, a step of fixing one tip of the plurality of carbon nanotubes to the surface of the plate, and a step of bringing the other tip of the plurality of carbon nanotubes into contact with the surface of the semiconductor element And supplying the resin between the surface of the semiconductor element and the surface of the plate with the other tip in contact with the surface of the semiconductor element; and supplying the resin And a step of peeling the plate from the one end of the plurality of carbon nanotubes.

以下の開示によれば、樹脂の上面からカーボンナノチューブの先端を表出させることで、当該先端から熱を外部に効率的に逃がすことができ、半導体装置の放熱効率が高まる。更に、そのカーボンナノチューブの側面を樹脂で覆うことで当該樹脂による封止の気密性が維持される。   According to the following disclosure, by exposing the tip of the carbon nanotube from the upper surface of the resin, heat can be efficiently released from the tip to the outside, and the heat dissipation efficiency of the semiconductor device is increased. Furthermore, the airtightness of sealing with the resin is maintained by covering the side surface of the carbon nanotube with the resin.

図1は、検討に利用した半導体ウエハの断面図である。FIG. 1 is a cross-sectional view of a semiconductor wafer used for examination. 図2は、検討された放熱構造について説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the studied heat dissipation structure. 図3(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その1)である。3A and 3B are cross-sectional views (part 1) in the middle of manufacturing the semiconductor device according to the present embodiment. 図4(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その2)である。4A and 4B are cross-sectional views (part 2) in the middle of manufacturing the semiconductor device according to the present embodiment. 図5(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その3)である。5A and 5B are cross-sectional views (part 3) in the course of manufacturing the semiconductor device according to the present embodiment. 図6は、本実施形態に係る半導体装置の製造途中の断面図(その4)である。FIG. 6 is a cross-sectional view (part 4) of the semiconductor device according to the present embodiment in the middle of manufacture. 図7(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その5)である。7A and 7B are cross-sectional views (part 5) in the course of manufacturing the semiconductor device according to the present embodiment. 図8(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その6)である。8A and 8B are cross-sectional views (part 6) in the middle of manufacturing the semiconductor device according to this embodiment. 図9(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その7)である。9A and 9B are cross-sectional views (part 7) in the middle of manufacturing the semiconductor device according to this embodiment. 図10(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その8)である。FIGS. 10A and 10B are cross-sectional views (part 8) in the course of manufacturing the semiconductor device according to the present embodiment. 図11は、本実施形態に係る半導体装置の製造途中の断面図(その9)である。FIG. 11 is a cross-sectional view (No. 9) in the middle of manufacturing the semiconductor device according to the present embodiment. 図12は、本実施形態で使用する基板の全体平面図である。FIG. 12 is an overall plan view of a substrate used in the present embodiment. 図13は、本実施形態で使用するプレートの全体平面図である。FIG. 13 is an overall plan view of a plate used in the present embodiment. 図14は、本実施形態で使用する基板とプレートの全体平面図である。FIG. 14 is an overall plan view of the substrate and plate used in this embodiment. 図15は、本実施形態においてカーボンナノチューブ側から見たプレートの全体平面図である。FIG. 15 is an overall plan view of the plate viewed from the carbon nanotube side in the present embodiment. 図16は、本実施形態で使用するシリコン基板の全体平面図である。FIG. 16 is an overall plan view of the silicon substrate used in the present embodiment. 図17は、本実施形態で使用するシリコン基板とプレートの全体平面図である。FIG. 17 is an overall plan view of the silicon substrate and plate used in the present embodiment. 図18は、本実施形態における樹脂の供給方法について説明するための平面図である。FIG. 18 is a plan view for explaining a resin supply method in the present embodiment. 図19は、本実施形態の他の例に係る半導体装置の断面図である。FIG. 19 is a cross-sectional view of a semiconductor device according to another example of this embodiment.

本実施形態の説明に先立ち、本願発明者が行った検討結果について説明する。   Prior to the description of the present embodiment, the results of studies conducted by the inventors will be described.

図1は、その検討に利用した半導体ウエハの断面図である。   FIG. 1 is a cross-sectional view of a semiconductor wafer used for the examination.

その半導体ウエハ1は、シリコン基板2と、その上に形成された半導体回路層3と、半導体回路層3を封止する樹脂4とを備える。   The semiconductor wafer 1 includes a silicon substrate 2, a semiconductor circuit layer 3 formed thereon, and a resin 4 that seals the semiconductor circuit layer 3.

このうち、半導体回路層3は、トランジスタや多層配線を備えており、製品仕様に適した回路構成を有する。   Among these, the semiconductor circuit layer 3 includes transistors and multilayer wiring, and has a circuit configuration suitable for product specifications.

その半導体回路層3とシリコン基板2とによって複数の半導体素子6がウエハレベルで形成され、ダイシングラインLに沿ってシリコン基板2をダイシングすることにより、個々の半導体装置に個片化されることになる。   A plurality of semiconductor elements 6 are formed at the wafer level by the semiconductor circuit layer 3 and the silicon substrate 2, and the silicon substrate 2 is diced along the dicing line L to be separated into individual semiconductor devices. Become.

このような半導体ウエハ1では、樹脂4は、外部雰囲気から半導体回路層3を保護する役割を担う。但し、その樹脂4によって半導体回路層3で発生する熱が外部に逃げ難くなり、半導体装置の放熱効果が低下するおそれがある。   In such a semiconductor wafer 1, the resin 4 plays a role of protecting the semiconductor circuit layer 3 from the external atmosphere. However, the heat generated in the semiconductor circuit layer 3 by the resin 4 is difficult to escape to the outside, and the heat dissipation effect of the semiconductor device may be reduced.

そこで、本願発明者は、この半導体ウエハ1の放熱効果を高めるための種々の放熱構造を検討した。   Therefore, the inventor of the present application examined various heat dissipation structures for enhancing the heat dissipation effect of the semiconductor wafer 1.

図2は、検討された放熱構造について説明するための断面図である。なお、図2において、図1で説明したのと同じ要素には図1におけるのと同じ符号を付し、以下ではその説明を省略する。   FIG. 2 is a cross-sectional view for explaining the studied heat dissipation structure. In FIG. 2, the same elements as those described in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and description thereof is omitted below.

図2に示すように、この例では、半導体回路層3を樹脂4で封止した後、各々の半導体素子6ごとに樹脂に開口4aを形成する。そして、その開口4a内に、メッキ法等により銅膜等の金属膜9を形成し、その金属膜9を放熱パスとして使用する。   As shown in FIG. 2, in this example, after the semiconductor circuit layer 3 is sealed with the resin 4, an opening 4 a is formed in the resin for each semiconductor element 6. A metal film 9 such as a copper film is formed in the opening 4a by plating or the like, and the metal film 9 is used as a heat dissipation path.

この構造によれば、半導体回路層3で発生した熱が、樹脂4よりも熱伝導性に優れた金属膜9によって速やかに外部に放熱され、図1の場合と比較して放熱効率が高められると考えられる。   According to this structure, the heat generated in the semiconductor circuit layer 3 is quickly radiated to the outside by the metal film 9 having better thermal conductivity than the resin 4, and the heat radiation efficiency is improved as compared with the case of FIG. 1. it is conceivable that.

しかし、この構造を得るには、半導体回路層3を樹脂4で一旦封止した後に樹脂4に開口4aを形成しなければならず、その開口4aが原因で樹脂4による封止の気密性が失われてしまう。更に、失われた気密性を補償するために十分な厚さの金属膜9をメッキ法で形成しようとしても、メッキ時間が長時間に及んだり、ウエハの面内でメッキ厚がばらついたりして、量産に耐え得ることができない。   However, in order to obtain this structure, the semiconductor circuit layer 3 must be once sealed with the resin 4 and then the opening 4a must be formed in the resin 4. Due to the opening 4a, the airtightness of the sealing by the resin 4 is reduced. It will be lost. Further, even if an attempt is made to form a metal film 9 having a sufficient thickness to compensate for the lost airtightness, the plating time may be prolonged or the plating thickness may vary within the surface of the wafer. And can't stand mass production.

しかも、金属膜9と樹脂4の各々の熱膨張率の相違が原因で半導体ウエハ1に大きな反りが発生することも考えられる。   Moreover, it is conceivable that a large warp occurs in the semiconductor wafer 1 due to the difference in thermal expansion coefficient between the metal film 9 and the resin 4.

このような検討の結果、本願発明者は以下に説明するような本実施形態に想到した。   As a result of such studies, the present inventor has conceived the present embodiment as described below.

(本実施形態)
本実施形態では、カーボンナノチューブを放熱パスに利用することで、半導体装置で発生した熱をそのカーボンナノチューブを介して外部に速やかに放熱し、半導体装置の放熱効率を高める。
(This embodiment)
In the present embodiment, by using the carbon nanotubes as a heat dissipation path, heat generated in the semiconductor device is quickly radiated to the outside through the carbon nanotubes, and the heat dissipation efficiency of the semiconductor device is increased.

そのような半導体装置について、その製造工程を追いながら説明する。   Such a semiconductor device will be described following the manufacturing process.

図3〜図11は、本実施形態に係る半導体装置の製造途中の断面図である。   3 to 11 are cross-sectional views in the middle of manufacturing the semiconductor device according to the present embodiment.

最初に、図3(a)に示すように、基板10としてシリコン基板を用意し、その基板10の上に熱酸化膜11を300nm程度の厚さに形成する。   First, as shown in FIG. 3A, a silicon substrate is prepared as the substrate 10, and a thermal oxide film 11 is formed on the substrate 10 to a thickness of about 300 nm.

後述のように、基板10はカーボンナノチューブを形成する際に加熱されるため、基板10としては耐熱性に優れた基板を用いるのが好ましい。そのような基板としては、上記のシリコン基板の他に、アルミナ基板、サファイア基板、MgO基板、及びガラス基板等がある。   As will be described later, since the substrate 10 is heated when forming the carbon nanotubes, it is preferable to use a substrate having excellent heat resistance as the substrate 10. Examples of such a substrate include an alumina substrate, a sapphire substrate, an MgO substrate, and a glass substrate in addition to the above silicon substrate.

次いで、図3(b)に示すように、熱酸化膜11の上にスパッタ法で下地膜12として窒化チタン膜を約5nmの厚さに形成し、更にその上に触媒金属膜13としてコバルト膜をスパッタ法で2.6nm程度の厚さに形成する。   Next, as shown in FIG. 3B, a titanium nitride film is formed as a base film 12 on the thermal oxide film 11 by sputtering to a thickness of about 5 nm, and a cobalt metal film is formed thereon as a catalyst metal film 13. Is formed to a thickness of about 2.6 nm by sputtering.

その後に、下地膜12と触媒金属膜13とをリフトオフ法によりパターニングし、これらの膜を基板10の複数の領域Rのみに選択的に残す。   Thereafter, the base film 12 and the catalytic metal film 13 are patterned by a lift-off method, and these films are selectively left only in the plurality of regions R of the substrate 10.

下地膜12と触媒金属膜13の各々の材料は上記に限定されない。   The materials of the base film 12 and the catalytic metal film 13 are not limited to the above.

下地膜12としては、モリブデン、チタン、ハフニウム、ジルコニウム、ニオブ、バナジウム、チタンシリサイド、アルミニウム、タンタル、タングステン、銅、金、白金、パラジウム、及びのいずれかを材料とする金属膜を形成し得る。また、酸化アルミニウム、酸化チタン、窒化チタン、及び窒化タンタルのいずれかを材料とする酸化金属膜や窒化金属膜を下地膜12として形成してもよい。   As the base film 12, a metal film made of any one of molybdenum, titanium, hafnium, zirconium, niobium, vanadium, titanium silicide, aluminum, tantalum, tungsten, copper, gold, platinum, and palladium can be formed. Further, a metal oxide film or a metal nitride film made of any of aluminum oxide, titanium oxide, titanium nitride, and tantalum nitride may be formed as the base film 12.

一方、触媒金属膜13としては、鉄、コバルト、ニッケル、金、銀、白金、又はこれらの合金を材料とする金属膜を形成し得る。   On the other hand, as the catalytic metal film 13, a metal film made of iron, cobalt, nickel, gold, silver, platinum, or an alloy thereof can be formed.

更に、触媒金属膜13に代えて、触媒金属膜13と同一の材料を含む金属微粒子を下地膜12の上に付着させてもよい。この場合、金属微粒子は、微分型静電分級器等によって予め所定の直径のもののみが収集されて下地膜12の上に供給される。   Further, instead of the catalyst metal film 13, metal fine particles containing the same material as that of the catalyst metal film 13 may be attached on the base film 12. In this case, only fine metal particles having a predetermined diameter are collected in advance by a differential electrostatic classifier or the like and supplied onto the base film 12.

次に、図4(a)に示すように、触媒金属膜13の触媒作用を利用して、ホットフィラメントCVD(Chemical Vapor Deposition)法により触媒金属膜13の上にのみ複数のカーボンナノチューブ15を選択的に成長させる。このとき、下地膜12が触媒金属膜13の触媒作用を活性化させるように機能するため、下地膜12がない場合と比較して多くの本数のカーボンナノチューブ15を形成できる。   Next, as shown in FIG. 4A, a plurality of carbon nanotubes 15 are selected only on the catalytic metal film 13 by the hot filament CVD (Chemical Vapor Deposition) method using the catalytic action of the catalytic metal film 13. To grow. At this time, since the base film 12 functions to activate the catalytic action of the catalytic metal film 13, a larger number of carbon nanotubes 15 can be formed compared to the case where the base film 12 is not provided.

そのカーボンナノチューブ15は、触媒金属膜13の表面に対して垂直な方向に成長する性質がある。よって、本実施形態では各カーボンナノチューブ15の延在方向が基板10の法線方向nに平行となる。   The carbon nanotube 15 has a property of growing in a direction perpendicular to the surface of the catalytic metal film 13. Therefore, in this embodiment, the extending direction of each carbon nanotube 15 is parallel to the normal direction n of the substrate 10.

カーボンナノチューブ15の成長条件は特に限定されない。本実施形態では、原料ガスとしてアセチレンとアルゴンとをそれぞれ1:9の分圧比で混合してなる原料ガスを使用し、成膜室内の圧力を1kPa、ホットフィラメントの温度を1000℃、成長時間を20分とすることによりカーボンナノチューブ15を成長させる。   The growth conditions of the carbon nanotube 15 are not particularly limited. In this embodiment, a raw material gas obtained by mixing acetylene and argon at a partial pressure ratio of 1: 9 is used as a raw material gas, the pressure in the film forming chamber is 1 kPa, the temperature of the hot filament is 1000 ° C., and the growth time is set. The carbon nanotube 15 is grown by setting it to 20 minutes.

この成長条件によれば、カーボンナノチューブ15の面密度は約1×1011本/cm2となり、各カーボンナノチューブ15の直径は4nm〜8nmで平均直径は約6nmとなる。また、成長レートは4μm/minとなり、各カーボンナノチューブ15の長さは約80μmとなる。 According to this growth condition, the surface density of the carbon nanotubes 15 is about 1 × 10 11 / cm 2 , the diameter of each carbon nanotube 15 is 4 nm to 8 nm, and the average diameter is about 6 nm. The growth rate is 4 μm / min, and the length of each carbon nanotube 15 is about 80 μm.

各カーボンナノチューブ15においては、その中心軸から外側に向かって単層のグラフェンシートが3層〜6層程度積み重なり、その層数の平均値は4層程度となる。このように多層のグラフェンシートを積層してなるカーボンナノチューブは多層カーボンナノチューブとも呼ばれる。   In each carbon nanotube 15, single-layer graphene sheets are stacked from about 3 to 6 layers outward from the central axis, and the average number of layers is about 4 layers. Carbon nanotubes formed by stacking multilayer graphene sheets in this way are also called multilayer carbon nanotubes.

このような多層カーボンナノチューブに代えて単層のグラフェンシートを形成してもよい。   A single-layer graphene sheet may be formed instead of such multi-walled carbon nanotubes.

カーボンナノチューブ15の面密度やサイズは上記に限定されないが、カーボンナノチューブ15による放熱効果の実効を図るには、なるべく高い面密度、例えば1×1010本/cm2以上の面密度でカーボンナノチューブ15を形成するのが好ましい。また、カーボンナノチューブ15の長さは、最終的な半導体装置の用途によっても異なるが、本実施形態では5μm〜500μm程度とする。 The surface density and size of the carbon nanotubes 15 are not limited to the above, but in order to achieve the effect of heat dissipation by the carbon nanotubes 15, the carbon nanotubes 15 have a surface density as high as possible, for example, a surface density of 1 × 10 10 pieces / cm 2 or more. Is preferably formed. In addition, the length of the carbon nanotube 15 is about 5 μm to 500 μm in the present embodiment, although it depends on the final application of the semiconductor device.

更に、カーボンナノチューブ15の成膜方法は上記のホットフィラメントCVD法に限定されず、熱CVD法やリモートプラズマCVD法であってもよい。また、アセチレンに代えてメタン若しくはエチレン等の炭化水素類、又はエタノール若しくはメタノール等のアルコール類を炭素の原料としてもよい。   Further, the film forming method of the carbon nanotube 15 is not limited to the above hot filament CVD method, and may be a thermal CVD method or a remote plasma CVD method. Further, instead of acetylene, hydrocarbons such as methane or ethylene, or alcohols such as ethanol or methanol may be used as a raw material for carbon.

図12は、本工程を終了した後の基板10の全体平面図であり、先の図4(a)は図10のI−I線に沿う断面図に相当する。   FIG. 12 is an overall plan view of the substrate 10 after the completion of this step, and FIG. 4A corresponds to a cross-sectional view taken along the line II of FIG.

図12に示すように、カーボンナノチューブ15が成長する各領域Rは平面視で矩形状である。   As shown in FIG. 12, each region R where the carbon nanotubes 15 grow has a rectangular shape in plan view.

次いで、図4(b)に示すように、基板10の上側全面にアトミックレイヤーデポジション(ALD)法により被覆膜16として酸化アルミニウムの原子層を複数積層する。そのALD法においては、原料ガスとしてトリメチルアルミニウム(Al(CH3)3)と水(H2O)との混合ガスを使用すると共に、成膜温度を80℃とすることにより、被覆膜16を数十nmの厚さに形成する。 Next, as shown in FIG. 4B, a plurality of atomic layers of aluminum oxide are stacked as a coating film 16 on the entire upper surface of the substrate 10 by an atomic layer deposition (ALD) method. In the ALD method, a mixed gas of trimethylaluminum (Al (CH 3 ) 3 ) and water (H 2 O) is used as a raw material gas, and the film forming temperature is set to 80 ° C. Is formed to a thickness of several tens of nm.

この被覆膜16は、各カーボンナノチューブ15の側面15aと一方の先端15bと覆ってカーボンナノチューブ15を補強する機能の他に、後述の封止用の樹脂に対する各カーボンナノチューブ15の濡れ性を向上させる機能を有する。酸化アルミニウム等の金属酸化物は、これらの機能を有すると共に、熱伝導率が高くカーボンナノチューブの放熱効果を阻害しないので、被覆膜16の材料として特に好適である。   This coating film 16 covers the side surface 15a and one tip 15b of each carbon nanotube 15 to reinforce the carbon nanotube 15, and improves the wettability of each carbon nanotube 15 with respect to a sealing resin described later. It has a function to make it. A metal oxide such as aluminum oxide is particularly suitable as a material for the coating film 16 because it has these functions and has high thermal conductivity and does not hinder the heat dissipation effect of the carbon nanotubes.

このような機能を有する膜には酸化アルミニウム膜の他に酸化亜鉛膜もあり、酸化亜鉛膜を被覆膜16として形成してもよい。その場合は、原料ガスとしてジエチル亜鉛(Zn(C2H5)2)と水との混合ガスを使用すればよい。 The film having such a function includes a zinc oxide film in addition to the aluminum oxide film, and the zinc oxide film may be formed as the coating film 16. In that case, a mixed gas of diethyl zinc (Zn (C 2 H 5 ) 2 ) and water may be used as a raw material gas.

更に、銅膜、ルテニウム膜、及びプラチナ膜等の金属膜を被覆膜16として形成してもよい。   Further, a metal film such as a copper film, a ruthenium film, and a platinum film may be formed as the coating film 16.

また、ALD法においては、成膜雰囲気中で成膜材料が極めて微細な粒状となるため、カーボンナノチューブ15の根元まで成膜材料が行き渡り、カーボンナノチューブ15の側面15aに被覆膜16の未形成領域が生じることがない。   Further, in the ALD method, since the film forming material becomes extremely fine particles in the film forming atmosphere, the film forming material reaches the base of the carbon nanotube 15, and the coating film 16 is not formed on the side surface 15 a of the carbon nanotube 15. There is no area.

次に、図5(a)に示すように、主面17bに粘着シート18が貼付されたプレート17を用意し、粘着シート18を下にしてプレート17を基板10の上方に配する。   Next, as shown in FIG. 5A, the plate 17 having the adhesive sheet 18 attached to the main surface 17b is prepared, and the plate 17 is arranged above the substrate 10 with the adhesive sheet 18 facing down.

粘着シート18は、熱剥離性を有する粘着剤を含浸しており、常温では粘着性を有するものの、加熱によりその粘着力が低下する。このような粘着シート18としては、例えば、120℃で粘着力が十分に低下する日東電工社製のリバルファがある。   The pressure-sensitive adhesive sheet 18 is impregnated with a heat-peelable pressure-sensitive adhesive, and has pressure-sensitive adhesive properties at room temperature, but its adhesive strength is reduced by heating. As such an adhesive sheet 18, for example, there is Ribalfa manufactured by Nitto Denko Corporation whose adhesive strength is sufficiently reduced at 120 ° C.

また、プレート17は、粘着シート18のハンドリング性を高める役割を担うものであり、金属プレート等のように十分な剛性のあるプレートを使用するのが好ましい。本実施形態では、プレート17としてステンレスプレートを使用する。   Further, the plate 17 plays a role of enhancing the handling property of the adhesive sheet 18, and it is preferable to use a sufficiently rigid plate such as a metal plate. In the present embodiment, a stainless plate is used as the plate 17.

図13は、そのプレート17の全体平面図である。なお、図13では粘着シート18を省略してある。   FIG. 13 is an overall plan view of the plate 17. In FIG. 13, the adhesive sheet 18 is omitted.

図13に示すように、プレート17には複数の矩形状の孔17aが設けられる。   As shown in FIG. 13, the plate 17 is provided with a plurality of rectangular holes 17a.

次いで、図5(b)に示すように、フリップチップボンダ等の治具28でプレート17を吸着しながら、基板10にプレート17を近接させる。そして、粘着シート18の粘着力によりプレート17の主面17b側に各カーボンナノチューブ15の一方の先端15bを固着する。   Next, as shown in FIG. 5B, the plate 17 is brought close to the substrate 10 while adsorbing the plate 17 with a jig 28 such as a flip chip bonder. Then, one end 15 b of each carbon nanotube 15 is fixed to the main surface 17 b side of the plate 17 by the adhesive force of the adhesive sheet 18.

図14は、本工程を終了後の基板10とプレート17の全体平面であり、先の図5(b)は図14のII−II線に沿う断面図に相当する。なお、図14では治具28を省いてある。   FIG. 14 is an overall plan view of the substrate 10 and the plate 17 after the completion of this process, and FIG. 5B corresponds to a cross-sectional view taken along the line II-II in FIG. In FIG. 14, the jig 28 is omitted.

図14に示すように、基板10の個々の領域Rはプレート17によって覆われ、その領域Rに成長した各カーボンナノチューブ15の横に孔17aが位置する。   As shown in FIG. 14, each region R of the substrate 10 is covered with a plate 17, and a hole 17 a is positioned beside each carbon nanotube 15 grown in the region R.

次に、図6に示すように、治具28によりプレート17の裏面を吸着しながら、治具28を引き上げることにより基板10からプレート17を離し、各カーボンナノチューブ15の他方の先端15cを基板10から引き剥がす。これにより、当該先端15cが表出した状態で、プレート17の主面17b側に各カーボンナノチューブ15が転写されることになる。   Next, as shown in FIG. 6, while the jig 28 is attracting the back surface of the plate 17, the jig 28 is pulled up to release the plate 17 from the substrate 10, and the other tip 15 c of each carbon nanotube 15 is attached to the substrate 10. Remove from. Thus, each carbon nanotube 15 is transferred to the main surface 17b side of the plate 17 with the tip 15c exposed.

なお、カーボンナノチューブ15と触媒金属膜13との密着力は先端15cにおいて微弱なため、本工程では容易にプレート17に各カーボンナノチューブ15を転写することができる。   Since the adhesion between the carbon nanotubes 15 and the catalytic metal film 13 is weak at the tip 15c, each carbon nanotube 15 can be easily transferred to the plate 17 in this step.

図15は、カーボンナノチューブ15側から見たプレート17の全体平面図であり、先の図6は図15のIII−III線に沿う断面図に相当する。なお、図15では治具28を省いてある。   FIG. 15 is an overall plan view of the plate 17 viewed from the carbon nanotube 15 side, and FIG. 6 corresponds to a cross-sectional view taken along line III-III in FIG. In FIG. 15, the jig 28 is omitted.

図15に示すように、カーボンナノチューブ15は、プレート17の複数の矩形状の一部領域PRに選択的に固着される。   As shown in FIG. 15, the carbon nanotubes 15 are selectively fixed to a plurality of rectangular partial regions PR of the plate 17.

ここまでの工程により、プレート17に対する処理を終える。   The process for the plate 17 is completed through the steps so far.

続いて、図7(a)に示すように、上記のカーボンナノチューブ15を放熱パスとする半導体素子30を用意する。   Subsequently, as shown in FIG. 7A, a semiconductor element 30 having the carbon nanotube 15 as a heat dissipation path is prepared.

半導体素子30は、直径が8インチのシリコン基板20と、その一方の主面20aに形成された半導体回路層22とを備え、シリコン基板20に複数形成される。   The semiconductor element 30 includes a silicon substrate 20 having a diameter of 8 inches and a semiconductor circuit layer 22 formed on one main surface 20a thereof, and a plurality of the semiconductor elements 30 are formed on the silicon substrate 20.

そして、シリコン基板20の他方の主面20bにはポリイミド膜等のパシベーション膜21が形成されると共に、そのパシベーション膜21の開口21a内に銅を材料とするパッド35が設けられる。   A passivation film 21 such as a polyimide film is formed on the other main surface 20 b of the silicon substrate 20, and a pad 35 made of copper is provided in the opening 21 a of the passivation film 21.

パッド35は、シリコン基板20を貫通する貫通電極25を介して上記の半導体回路層22と電気的に接続される。なお、貫通電極25の材料は銅である。また、シリコン基板20は半導体基板の一例である。   The pad 35 is electrically connected to the semiconductor circuit layer 22 through the through electrode 25 penetrating the silicon substrate 20. The material of the through electrode 25 is copper. The silicon substrate 20 is an example of a semiconductor substrate.

半導体回路層22はトランジスタや多層配線を備えており、製品仕様に適した回路構成を有する。その回路構成は、各半導体素子30で同一であってもよいし、半導体素子30ごとに異なっていてもよい。   The semiconductor circuit layer 22 includes transistors and multilayer wiring, and has a circuit configuration suitable for product specifications. The circuit configuration may be the same for each semiconductor element 30 or may be different for each semiconductor element 30.

更に、後述のように本実施形態の半導体装置は放熱効率に優れているため、その放熱効率を活かすために半導体回路層22としてパワーアンプのように発熱量が多いものを形成してもよい。   Furthermore, since the semiconductor device of the present embodiment is excellent in heat dissipation efficiency as will be described later, a semiconductor circuit layer 22 having a large amount of heat generation such as a power amplifier may be formed in order to make use of the heat dissipation efficiency.

図16は、このシリコン基板20の全体平面図であり、先の図7(a)は図16のIV−IV線に沿う断面図に相当する。   FIG. 16 is an overall plan view of the silicon substrate 20, and FIG. 7A corresponds to a cross-sectional view taken along line IV-IV in FIG.

図16に示すように、各半導体素子30の配列と平面形状は、プレート17の一部領域PR(図15参照)のそれらと同一である。   As shown in FIG. 16, the arrangement and planar shape of each semiconductor element 30 are the same as those of a partial region PR (see FIG. 15) of the plate 17.

次に、図7(b)に示すように、治具28によりプレート17の裏面を吸着しながら、シリコン基板20の上方にプレート17を配する。   Next, as shown in FIG. 7B, the plate 17 is arranged above the silicon substrate 20 while the back surface of the plate 17 is adsorbed by the jig 28.

続いて、図8(a)に示すように、治具28を下降させることにより、各半導体素子30の表面30aに、複数のカーボンナノチューブ15の他方の先端15cを当接させる。   Subsequently, as shown in FIG. 8A, the other tip 15 c of the plurality of carbon nanotubes 15 is brought into contact with the surface 30 a of each semiconductor element 30 by lowering the jig 28.

このとき、各半導体素子30が備える半導体回路層22に先端15cを確実に当接させるため、プレート17の自重に加え、治具28からカーボンナノチューブ15に押圧力を加えるのが好ましい。   At this time, it is preferable to apply a pressing force from the jig 28 to the carbon nanotube 15 in addition to the weight of the plate 17 in order to ensure that the tip 15c abuts against the semiconductor circuit layer 22 provided in each semiconductor element 30.

このように押圧力を加えても、被覆膜16によって各カーボンナノチューブ15を予め補強してあるので、本工程において各カーボンナノチューブ15が過度に変形するのを防止できる。   Even if a pressing force is applied in this manner, the carbon nanotubes 15 are reinforced in advance by the coating film 16, so that the carbon nanotubes 15 can be prevented from being excessively deformed in this step.

図17は、本工程におけるシリコン基板20とプレート17の全体平面図であり、先の図8(a)は図17のV−V線に沿う断面図に相当する。   FIG. 17 is an overall plan view of the silicon substrate 20 and the plate 17 in this step, and FIG. 8A corresponds to a cross-sectional view taken along the line VV in FIG.

図17に示すように、各半導体素子30とプレート17の各一部領域PRとは平面視で重なる。   As shown in FIG. 17, each semiconductor element 30 and each partial region PR of the plate 17 overlap in plan view.

続いて、図8(b)に示すように、半導体素子30の表面30aとプレートの主面17bとの間に未硬化の熱硬化性の樹脂27を供給することにより、樹脂27で各半導体素子30をウエハレベルで封止する。   Subsequently, as shown in FIG. 8B, by supplying an uncured thermosetting resin 27 between the surface 30a of the semiconductor element 30 and the main surface 17b of the plate, each semiconductor element is made of resin 27. 30 is sealed at the wafer level.

樹脂27を供給するときの雰囲気は特に限定されない。本実施形態では、大気中において樹脂27の供給を行う。   The atmosphere when supplying the resin 27 is not particularly limited. In the present embodiment, the resin 27 is supplied in the atmosphere.

その樹脂27としては、粘度が低く各カーボンナノチューブ15の間を流通し易い樹脂を使用するのが好ましい。そのような樹脂としては、例えばエポキシ樹脂がある。このように粘度が低い樹脂27は、毛細管現象によって隣接するカーボンナノチューブ15の間に容易に入り込み、各カーボンナノチューブ15の間を隙間なく埋めることができる。   As the resin 27, it is preferable to use a resin having a low viscosity and easily flowing between the carbon nanotubes 15. An example of such a resin is an epoxy resin. Thus, the resin 27 having a low viscosity can easily enter between the adjacent carbon nanotubes 15 by the capillary phenomenon, and can fill the gaps between the carbon nanotubes 15 without any gap.

なお、粒状のエポキシ樹脂は、粘度が高くその内部にボイドが発生するおそれがあるので、樹脂27として使用するのは控えたほうがよい。   Note that the granular epoxy resin has a high viscosity and may cause voids therein, so it is better not to use it as the resin 27.

また、本実施形態では、カーボンナノチューブ15と比較して樹脂27に対する濡れ性が良好な被覆膜16によって樹脂27の毛細管現象が促されるため、樹脂27の内部にボイドが発生する危険性を抑制できる。   Further, in the present embodiment, the capillarity of the resin 27 is promoted by the coating film 16 having better wettability with respect to the resin 27 compared to the carbon nanotubes 15, thereby suppressing the risk of voids occurring inside the resin 27. it can.

なお、樹脂27は熱硬化性樹脂に限定されず、放置することで自然に硬化する樹脂であってもよい。   The resin 27 is not limited to a thermosetting resin, and may be a resin that is naturally cured when left as it is.

図18は、樹脂27の供給方法について説明するための平面図である。なお、図18では治具28を省略してある。   FIG. 18 is a plan view for explaining a method for supplying the resin 27. In FIG. 18, the jig 28 is omitted.

図18に示すように、樹脂27の供給に際しては、プレート17の孔17aの内側にディスペンサのノズル33を配し、そのノズル33から孔17aの内側に樹脂27を吐出する。   As shown in FIG. 18, when the resin 27 is supplied, the nozzle 33 of the dispenser is disposed inside the hole 17a of the plate 17, and the resin 27 is discharged from the nozzle 33 to the inside of the hole 17a.

ここで、孔17aは、平面視で各半導体素子30の四方に設けられているので、各々の孔17aから樹脂27を供給することにより、各半導体素子30の四方から樹脂27が濡れ広がり、樹脂27で各半導体素子30を速やかに覆うことができる。   Here, since the holes 17a are provided on the four sides of each semiconductor element 30 in plan view, the resin 27 is wet spread from the four sides of each semiconductor element 30 by supplying the resin 27 from each of the holes 17a. 27, each semiconductor element 30 can be covered quickly.

また、プレート17の周縁からも樹脂27の供給を行うことで、プレート17の周縁の半導体素子30において樹脂27が不足するのを防止することができる。   Further, by supplying the resin 27 from the periphery of the plate 17, it is possible to prevent the resin 27 from being insufficient in the semiconductor element 30 at the periphery of the plate 17.

その後、この状態で樹脂27をその熱硬化温度以上、例えば100℃以上に加熱し、樹脂27を熱硬化させる。加熱の方法は特に限定されず、治具28(図8(b)参照)を介して樹脂27を加熱してもよいし、不図示のホットプレート上で加熱を行ってもよい。   Thereafter, in this state, the resin 27 is heated to a temperature higher than its thermosetting temperature, for example, 100 ° C. or higher, and the resin 27 is thermoset. The heating method is not particularly limited, and the resin 27 may be heated via a jig 28 (see FIG. 8B) or may be heated on a hot plate (not shown).

また、熱硬化時の脱ガスが樹脂27内に滞留してボイドが発生するのを防止すると共に、樹脂27の外部に速やかに脱ガスを逃がすために、真空雰囲気等の減圧雰囲気で本工程を行うのが好ましい。   Further, in order to prevent degassing during thermosetting from staying in the resin 27 and generating voids, and to quickly release the degas to the outside of the resin 27, this step is performed in a reduced pressure atmosphere such as a vacuum atmosphere. It is preferred to do so.

このように脱ガスが発生しても、本実施形態ではプレート17に複数の孔17aを形成したため、脱ガスがその孔17aから外部に逃げ、樹脂27内にボイドが発生し難くなる。   Even if degassing occurs in this way, in the present embodiment, since the plurality of holes 17a are formed in the plate 17, the degassing escapes to the outside from the holes 17a, and voids are less likely to occur in the resin 27.

更に、既述のように粘着シート18(図8(b)参照)に含浸された粘着剤が熱剥離性を有しているため、樹脂27の熱硬化と同時に粘着シート18の粘着力を弱められる。   Further, as described above, the adhesive impregnated in the adhesive sheet 18 (see FIG. 8B) has a heat-releasable property, so that the adhesive force of the adhesive sheet 18 is weakened simultaneously with the thermosetting of the resin 27. It is done.

これにより、本実施形態では粘着シート18の粘着力を弱めるための加熱工程を別途行う必要がなく、工程の簡略化が図られる。   Thereby, in this embodiment, it is not necessary to perform the heating process for weakening the adhesive force of the adhesive sheet 18, and simplification of a process is achieved.

次いで、図9(a)に示すように、粘着力が低下した粘着シート18を樹脂27から剥離することにより、各カーボンナノチューブ15の一方の先端15bからプレート17を剥離すると共に、樹脂27の上面27aを露出させる。   Next, as shown in FIG. 9A, the adhesive sheet 18 with reduced adhesive strength is peeled from the resin 27 to peel the plate 17 from one end 15 b of each carbon nanotube 15 and the top surface of the resin 27. 27a is exposed.

続いて、図9(b)に示すように、樹脂27を研磨することによりその上面27aを平坦化するのと同時に、上面27aに表出している部分の被覆膜16を研磨して除去し、当該上面27aに各カーボンナノチューブ15の一方の先端15bを表出させる。   Subsequently, as shown in FIG. 9B, the upper surface 27a is flattened by polishing the resin 27, and at the same time, the portion of the coating film 16 exposed on the upper surface 27a is polished and removed. Then, one end 15b of each carbon nanotube 15 is exposed on the upper surface 27a.

本工程で使用する研磨剤は特に限定されない。本実施形態では、研磨粒として酸化セリウム(CeO2)粒を用い、これを水に溶いたものを研磨剤として使用する。 The abrasive used in this step is not particularly limited. In the present embodiment, cerium oxide (CeO 2 ) grains are used as the abrasive grains, and those dissolved in water are used as the abrasive.

次に、図10(a)に示すように、例えば蒸着法法により樹脂27の上面27aと各カーボンナノチューブの一方の先端15bの各々の上に金属膜29として銅膜を形成する。   Next, as shown in FIG. 10A, a copper film is formed as a metal film 29 on each of the upper surface 27a of the resin 27 and one end 15b of each carbon nanotube by, for example, a vapor deposition method.

この金属膜29は、各カーボンナノチューブ15を伝ってきた各半導体素子30の熱を基板横方向に逃がす放熱部材としての役割を担うと共に、上記の研磨の際に樹脂27の上面27aに形成された研磨傷27xを埋め込む役割も担う。その研磨傷27xを埋め込むのに十分な厚さ、例えば300nm以上の厚さに金属膜29を形成するのが好ましい。   The metal film 29 serves as a heat radiating member for releasing the heat of each semiconductor element 30 transmitted through each carbon nanotube 15 in the lateral direction of the substrate, and is formed on the upper surface 27a of the resin 27 during the above polishing. It also plays a role of embedding the polishing scratches 27x. The metal film 29 is preferably formed to a thickness sufficient to fill the polishing scratches 27x, for example, a thickness of 300 nm or more.

ここまでの工程により、本実施形態に係る半導体ウエハWの基本構造が完成する。   Through the steps so far, the basic structure of the semiconductor wafer W according to the present embodiment is completed.

その半導体ウエハWは、各半導体素子30の表面上に複数のカーボンナノチューブ15が立設された構造を有しており、各半導体素子30の半導体回路層22で発生した熱が各カーボンナノチューブ15を介して基板の厚さ方向に逃がされる。   The semiconductor wafer W has a structure in which a plurality of carbon nanotubes 15 are erected on the surface of each semiconductor element 30, and heat generated in the semiconductor circuit layer 22 of each semiconductor element 30 causes each carbon nanotube 15 to pass through. Through the thickness direction of the substrate.

また、このように樹脂27をその厚み方向に微細なカーボンナノチューブ15が貫いている構造では、両者の熱膨張率の相違に伴って基板横方向に生じる応力は僅かであり、その応力が原因で半導体ウエハWに反りが顕著に発生することはない。   Further, in the structure in which the fine carbon nanotubes 15 penetrate the resin 27 in the thickness direction as described above, the stress generated in the lateral direction of the substrate due to the difference in thermal expansion coefficient between the two is small, and the stress is the cause. There is no significant warpage of the semiconductor wafer W.

更に、カーボンナノチューブ15自体が簡単に撓むため、仮に半導体基板20に反りが発生しても、半導体ウエハW全体がその反りに追従することができる。   Furthermore, since the carbon nanotube 15 itself is easily bent, even if the semiconductor substrate 20 is warped, the entire semiconductor wafer W can follow the warp.

この後は、半導体ウエハWから複数の半導体装置を切り出す工程に移る。   Thereafter, the process proceeds to a step of cutting out a plurality of semiconductor devices from the semiconductor wafer W.

まず、図10(b)に示すように、ダイシングにより半導体素子30ごとにシリコン基板25を個片化する。   First, as shown in FIG. 10B, the silicon substrate 25 is separated into pieces for each semiconductor element 30 by dicing.

そして、図11に示すように、個片化された各々のシリコン基板25のパッド35に外部接続端子31としてはんだバンプを接合し、本実施形態に係る複数の半導体装置40の基本構造を完成させる。   Then, as shown in FIG. 11, solder bumps are joined as external connection terminals 31 to pads 35 of each individual silicon substrate 25 to complete the basic structure of the plurality of semiconductor devices 40 according to the present embodiment. .

その半導体装置40においては、各カーボンナノチューブ15が、半導体回路層22で発生した熱を外部に逃がす放熱パスの一部となる。カーボンナノチューブ15の熱伝導率は銅等の金属よりも高い3000W/(m・K)程度の高い値であるため、半導体装置40の放熱効率は極めて良好である。   In the semiconductor device 40, each carbon nanotube 15 becomes a part of a heat radiation path for releasing heat generated in the semiconductor circuit layer 22 to the outside. Since the thermal conductivity of the carbon nanotube 15 is about 3000 W / (m · K), which is higher than that of a metal such as copper, the heat dissipation efficiency of the semiconductor device 40 is extremely good.

しかも、カーボンナノチューブ15の他方の先端15cを半導体回路層22と直接接続したので、半導体回路層22からカーボンナノチューブ15に熱が直接移動し、放熱効率が向上する。   In addition, since the other end 15c of the carbon nanotube 15 is directly connected to the semiconductor circuit layer 22, heat is directly transferred from the semiconductor circuit layer 22 to the carbon nanotube 15 and heat dissipation efficiency is improved.

更に、樹脂27の上面27aにカーボンナノチューブ15の一方の先端15bを表出させたため、当該先端15bから外部に熱が速やかに逃がされ、放熱効果の一層の向上が図られる。   Furthermore, since one end 15b of the carbon nanotube 15 is exposed on the upper surface 27a of the resin 27, heat is quickly released from the end 15b to the outside, and the heat dissipation effect is further improved.

また、その先端15bに金属膜29を直接接続することにより、カーボンナノチューブ15を伝ってきた熱が先端15bで滞留せずに金属膜29に拡散し、半導体装置40の放熱効率が更に高められる。   Further, by directly connecting the metal film 29 to the tip 15b, the heat transmitted through the carbon nanotube 15 is diffused to the metal film 29 without staying at the tip 15b, and the heat dissipation efficiency of the semiconductor device 40 is further enhanced.

ここで、本実施形態では、図8(b)に示したように、各カーボンナノチューブ15が半導体素子30に当接している状態で各カーボンナノチューブ15の周囲を樹脂27で埋め込み、その樹脂で各半導体素子30を封止する。   Here, in the present embodiment, as shown in FIG. 8B, the periphery of each carbon nanotube 15 is embedded with a resin 27 in a state where each carbon nanotube 15 is in contact with the semiconductor element 30. The semiconductor element 30 is sealed.

このような方法によれば、図2の場合と異なり、樹脂27による封止の後に金属膜等の放熱部材を埋め込むための開口をその樹脂27に形成する必要がない。よって、樹脂27による封止の気密性が破られることがなく、気密性の維持と放熱効率の向上とを両立させることができる。   According to such a method, unlike the case of FIG. 2, it is not necessary to form an opening in the resin 27 for embedding a heat radiating member such as a metal film after sealing with the resin 27. Therefore, the airtightness of the sealing by the resin 27 is not broken, and both the maintenance of the airtightness and the improvement of the heat dissipation efficiency can be achieved.

また、カーボンナノチューブ15の長さはその成長時間によって簡単に制御できる。よって、図2のように放熱パスとしてメッキ法で金属膜9を形成する場合と異なり、カーボンナノチューブ15を長くすることにより十分に長い放熱パスを形成でき、放熱パスの長さの制約が解消される。   Further, the length of the carbon nanotube 15 can be easily controlled by its growth time. Therefore, unlike the case where the metal film 9 is formed by a plating method as a heat dissipation path as shown in FIG. 2, a sufficiently long heat dissipation path can be formed by lengthening the carbon nanotubes 15 and the restriction on the length of the heat dissipation path is eliminated. The

以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。   Although the present embodiment has been described in detail above, the present embodiment is not limited to the above.

例えば、上記では図11のように放熱部材として金属膜29を形成したが、これに代えて図19のような銅製の金属板33を放熱部材として設けてもよい。   For example, in the above description, the metal film 29 is formed as the heat radiating member as shown in FIG. 11, but instead of this, a copper metal plate 33 as shown in FIG. 19 may be provided as the heat radiating member.

図19は、本実施形態の他の例に係る半導体装置の断面図である。   FIG. 19 is a cross-sectional view of a semiconductor device according to another example of this embodiment.

図19に示すように、金属板33には銅を材料とする放熱フィン33aが設けられており、これにより金属板33の放熱効率が高められる。また、この場合においても、カーボンナノチューブ15の一方の先端15bを金属板33に直接接続することにより、先端15bから金属板33に熱を逃がして更なる放熱効率の向上が実現できる。   As shown in FIG. 19, the metal plate 33 is provided with heat radiating fins 33 a made of copper, thereby increasing the heat radiating efficiency of the metal plate 33. Also in this case, by directly connecting one tip 15b of the carbon nanotube 15 to the metal plate 33, heat can be released from the tip 15b to the metal plate 33 to further improve the heat dissipation efficiency.

以上説明した各実施形態に関し、更に以下の付記を開示する。   The following additional notes are disclosed for each embodiment described above.

(付記1) 半導体素子と、
前記半導体素子の表面に立設された複数のカーボンナノチューブと、
前記半導体素子の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂と、
を有することを特徴とする半導体装置。
(Supplementary note 1) a semiconductor element;
A plurality of carbon nanotubes erected on the surface of the semiconductor element;
A resin that covers the surface of the semiconductor element and a side surface of the carbon nanotube and has an upper surface on which the tip of the carbon nanotube is exposed;
A semiconductor device comprising:

(付記2) 前記カーボンナノチューブと前記半導体素子の前記表面とが直接接続されたことを特徴とする付記1に記載の半導体装置。   (Supplementary note 2) The semiconductor device according to supplementary note 1, wherein the carbon nanotube and the surface of the semiconductor element are directly connected.

(付記3) 前記カーボンナノチューブの前記側面を覆う被覆膜を更に有し、
前記被覆膜の上に前記樹脂が設けられたことを特徴とする付記1又は付記2に記載の半導体装置。
(Additional remark 3) It further has a coating film which covers the side surface of the carbon nanotube,
The semiconductor device according to appendix 1 or appendix 2, wherein the resin is provided on the coating film.

(付記4) 前記被覆膜の材料は金属酸化物であることを特徴とする付記3に記載の半導体装置。   (Additional remark 4) The material of the said coating film is a metal oxide, The semiconductor device of Additional remark 3 characterized by the above-mentioned.

(付記5) 前記金属酸化物は酸化アルミニウム又は酸化亜鉛であることを特徴とする付記4に記載の半導体装置。   (Supplementary note 5) The semiconductor device according to supplementary note 4, wherein the metal oxide is aluminum oxide or zinc oxide.

(付記6) 前記樹脂の前記上面と前記カーボンナノチューブの前記先端の各々の上に放熱部材が設けられたことを特徴とする付記1乃至付記5のいずれかに記載の半導体装置。   (Supplementary note 6) The semiconductor device according to any one of supplementary notes 1 to 5, wherein a heat radiating member is provided on each of the upper surface of the resin and the tip of the carbon nanotube.

(付記7) 前記放熱部材は金属膜であることを特徴とする付記6に記載の半導体装置。   (Additional remark 7) The said heat radiating member is a metal film, The semiconductor device of Additional remark 6 characterized by the above-mentioned.

(付記8) 前記放熱部材は金属板であることを特徴とする付記6に記載の半導体装置。   (Additional remark 8) The said heat radiating member is a metal plate, The semiconductor device of Additional remark 6 characterized by the above-mentioned.

(付記9) 前記半導体素子は、
半導体基板と、
前記半導体基板の一方の主面に形成された半導体回路層とを有し、
前記半導体回路層の上に前記カーボンナノチューブが立設されたことを特徴とする付記1乃至付記8のいずれかに記載の半導体装置。
(Supplementary Note 9) The semiconductor element is
A semiconductor substrate;
A semiconductor circuit layer formed on one main surface of the semiconductor substrate;
9. The semiconductor device according to any one of appendix 1 to appendix 8, wherein the carbon nanotube is erected on the semiconductor circuit layer.

(付記10) 前記半導体基板を貫通し、かつ、前記半導体回路層と電気的に接続された貫通電極と、
前記半導体基板の他方の主面に形成され、かつ、前記貫通電極と電気的に接続されたパッドと、
前記パッドの上に設けられた端子とを更に有することを特徴とする付記9に記載の半導体装置。
(Supplementary Note 10) A through electrode penetrating the semiconductor substrate and electrically connected to the semiconductor circuit layer;
A pad formed on the other main surface of the semiconductor substrate and electrically connected to the through electrode;
The semiconductor device according to appendix 9, further comprising a terminal provided on the pad.

(付記11) 半導体基板と、
前記半導体基板に形成された複数の半導体素子と、
複数の前記半導体素子の各々の表面に立設された複数のカーボンナノチューブと、
複数の前記半導体素子の各々の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂と、
を有することを特徴とする半導体ウエハ。
(Appendix 11) a semiconductor substrate;
A plurality of semiconductor elements formed on the semiconductor substrate;
A plurality of carbon nanotubes erected on the surface of each of the plurality of semiconductor elements;
A resin that covers the surface of each of the plurality of semiconductor elements and the side surface of the carbon nanotube, and has an upper surface on which the tip of the carbon nanotube is exposed;
A semiconductor wafer comprising:

(付記12) 複数のカーボンナノチューブの一方の先端をプレートの表面に固着する工程と、
半導体素子の表面に、複数の前記カーボンナノチューブの他方の先端を当接させる工程と、
前記他方の先端が前記半導体素子の前記表面に当接した状態で、前記半導体素子の前記表面と前記プレートの前記表面との間に樹脂を供給する工程と、
前記樹脂を供給する工程の後、複数の前記カーボンナノチューブの前記一方の先端から前記プレートを剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
(Supplementary Note 12) A step of fixing one end of a plurality of carbon nanotubes to the surface of a plate;
Contacting the other tip of the plurality of carbon nanotubes with the surface of the semiconductor element;
Supplying the resin between the surface of the semiconductor element and the surface of the plate with the other tip in contact with the surface of the semiconductor element;
After the step of supplying the resin, the step of peeling the plate from the one tip of the plurality of carbon nanotubes,
A method for manufacturing a semiconductor device, comprising:

(付記13) 前記半導体素子の前記表面に、複数の前記カーボンナノチューブの他方の前記先端を当接させる工程の前に、前記カーボンナノチューブの側面と一方の前記先端とに被覆膜を形成する工程を更に有することを特徴とする付記12に記載の半導体装置の製造方法。   (Additional remark 13) The process of forming a coating film in the side surface of the said carbon nanotube, and one said front-end | tip before the process which abuts the other said front-end | tip of the said several carbon nanotube to the said surface of the said semiconductor element The manufacturing method of a semiconductor device according to appendix 12, further comprising:

(付記14) 前記プレートを剥離する工程の後、前記樹脂を研磨することにより、該樹脂の上面に一方の前記先端を表出させる工程を更に有することを特徴とする付記13に記載の半導体装置の製造方法。   (Supplementary note 14) The semiconductor device according to supplementary note 13, further comprising the step of exposing one end of the top surface of the resin by polishing the resin after the step of peeling the plate. Manufacturing method.

(付記15) 前記樹脂を研磨する工程の後、前記樹脂の前記上面と前記カーボンナノチューブの前記一方の先端の各々の上に金属膜を形成する工程を更に有することを特徴とする付記14に記載の半導体装置の製造方法。   (Supplementary note 15) The supplementary note 14, further comprising a step of forming a metal film on each of the upper surface of the resin and the one end of the carbon nanotube after the step of polishing the resin. Semiconductor device manufacturing method.

(付記16) 前記プレートの前記表面に、複数の前記カーボンナノチューブの一方の前記先端を固着する工程は、熱剥離性を有する粘着剤を介して一方の前記先端を前記プレートの前記表面に固着することにより行われると共に、
前記プレートを剥離する工程の前に、前記粘着剤を加熱することにより、該粘着剤の粘着力を弱める工程を更に有することを特徴とする付記12乃至付記15のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 16) In the step of fixing one of the tips of the plurality of carbon nanotubes to the surface of the plate, the one tip is fixed to the surface of the plate via a heat-peelable adhesive. As well as
16. The semiconductor device according to any one of appendices 12 to 15, further comprising a step of weakening an adhesive force of the adhesive by heating the adhesive before the step of peeling the plate. Production method.

(付記17) 前記樹脂として熱硬化性樹脂を使用すると共に、
前記粘着剤の粘着力を弱める工程において、前記樹脂を加熱して熱硬化させることを特徴とする付記16に記載の半導体装置の製造方法。
(Supplementary Note 17) While using a thermosetting resin as the resin,
The method of manufacturing a semiconductor device according to appendix 16, wherein in the step of weakening the adhesive strength of the adhesive, the resin is heated and thermally cured.

(付記18) 前記半導体素子は半導体基板に複数形成されており、
前記複数のカーボンナノチューブの一方の前記先端を前記プレートの前記表面に固着する工程において、前記プレートの前記表面において前記複数の半導体素子の各々に対応する複数の一部領域に選択的に前記カーボンナノチューブを固着することを特徴とする付記12乃至付記17のいずれかに記載の半導体装置の製造方法。
(Appendix 18) A plurality of the semiconductor elements are formed on a semiconductor substrate,
In the step of fixing the tip of one of the plurality of carbon nanotubes to the surface of the plate, the carbon nanotubes are selectively formed in a plurality of partial regions corresponding to each of the plurality of semiconductor elements on the surface of the plate. 18. The method of manufacturing a semiconductor device according to any one of appendix 12 to appendix 17, wherein:

(付記19) 前記プレートは、平面視で前記半導体素子の横に複数の孔を備え、
前記樹脂を供給する工程において、前記孔から前記樹脂の供給を行うことを特徴とする付記12乃至付記18のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 19) The plate includes a plurality of holes beside the semiconductor element in plan view,
19. The method of manufacturing a semiconductor device according to any one of appendices 12 to 18, wherein in the step of supplying the resin, the resin is supplied from the hole.

(付記20) 基板の表面に複数の前記カーボンナノチューブを成長させる工程を更に有し、
一方の前記先端を前記プレートの前記表面に固着する工程は、前記基板に前記プレートを近接させることにより行われ、
前記一方の先端を前記プレートの前記表面に固着する工程の後、前記プレートを前記基板から離すことにより、複数の前記カーボンナノチューブの他方の前記先端を前記基板から引き剥がすことを特徴とする付記12乃至付記19のいずれかに記載の半導体装置の製造方法。
(Additional remark 20) It further has the process of making the said carbon nanotube grow on the surface of a board | substrate,
The step of fixing one of the tips to the surface of the plate is performed by bringing the plate close to the substrate,
Supplementary note 12 wherein after the step of fixing the one tip to the surface of the plate, the other tip of the plurality of carbon nanotubes is peeled off from the substrate by separating the plate from the substrate. Or manufacturing method of the semiconductor device according to any one of appendix 19.

1…半導体ウエハ、2…シリコン基板、3…半導体回路層、4…樹脂、4a…開口、6…半導体素子、9…金属膜、10…基板、11…熱酸化膜、12…下地膜、13…触媒金属膜、15…カーボンナノチューブ、15a…側面、15b、15c…先端、16…被覆膜、17…プレート、17a…孔、17b…主面、18…粘着シート、20…シリコン基板、20a、20b…主面、21…パシベーション膜、21a…開口、22…半導体回路層、25…貫通電極、27…樹脂、27a…上面、27x…研磨傷、28…治具、30…半導体素子、30a…表面、29…金属膜、31…外部接続端子、33…金属板、33a…放熱フィン、40…半導体装置、R…領域、PR…一部領域、L…ダイシングライン。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 2 ... Silicon substrate, 3 ... Semiconductor circuit layer, 4 ... Resin, 4a ... Opening, 6 ... Semiconductor element, 9 ... Metal film, 10 ... Substrate, 11 ... Thermal oxide film, 12 ... Base film, 13 ... catalytic metal film, 15 ... carbon nanotube, 15a ... side face, 15b, 15c ... tip, 16 ... coating film, 17 ... plate, 17a ... hole, 17b ... main face, 18 ... adhesive sheet, 20 ... silicon substrate, 20a 20b ... main surface, 21 ... passivation film, 21a ... opening, 22 ... semiconductor circuit layer, 25 ... penetrating electrode, 27 ... resin, 27a ... upper surface, 27x ... polishing flaw, 28 ... jig, 30 ... semiconductor element, 30a DESCRIPTION OF SYMBOLS ... Surface, 29 ... Metal film, 31 ... External connection terminal, 33 ... Metal plate, 33a ... Radiation fin, 40 ... Semiconductor device, R ... Area, PR ... Partial area, L ... Dicing line.

Claims (10)

半導体素子と、
前記半導体素子の表面に立設された複数のカーボンナノチューブと、
前記半導体素子の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂と、
を有することを特徴とする半導体装置。
A semiconductor element;
A plurality of carbon nanotubes erected on the surface of the semiconductor element;
A resin that covers the surface of the semiconductor element and a side surface of the carbon nanotube and has an upper surface on which the tip of the carbon nanotube is exposed;
A semiconductor device comprising:
前記カーボンナノチューブと前記半導体素子の前記表面とが直接接続されたことを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the carbon nanotube and the surface of the semiconductor element are directly connected. 前記カーボンナノチューブの前記側面を覆う被覆膜を更に有し、
前記被覆膜の上に前記樹脂が設けられたことを特徴とする請求項1又は請求項2に記載の半導体装置。
A coating film covering the side surface of the carbon nanotube;
The semiconductor device according to claim 1, wherein the resin is provided on the coating film.
前記樹脂の前記上面と前記カーボンナノチューブの前記先端の各々の上に放熱部材が設けられたことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a heat radiating member is provided on each of the upper surface of the resin and each of the tips of the carbon nanotubes. 半導体基板と、
前記半導体基板に形成された複数の半導体素子と、
複数の前記半導体素子の各々の表面に立設された複数のカーボンナノチューブと、
複数の前記半導体素子の各々の前記表面と前記カーボンナノチューブの側面とを覆い、かつ、前記カーボンナノチューブの先端が表出する上面を備えた樹脂と、
を有することを特徴とする半導体ウエハ。
A semiconductor substrate;
A plurality of semiconductor elements formed on the semiconductor substrate;
A plurality of carbon nanotubes erected on the surface of each of the plurality of semiconductor elements;
A resin that covers the surface of each of the plurality of semiconductor elements and the side surface of the carbon nanotube, and has an upper surface on which the tip of the carbon nanotube is exposed;
A semiconductor wafer comprising:
複数のカーボンナノチューブの一方の先端をプレートの表面に固着する工程と、
半導体素子の表面に、複数の前記カーボンナノチューブの他方の先端を当接させる工程と、
前記他方の先端が前記半導体素子の前記表面に当接した状態で、前記半導体素子の前記表面と前記プレートの前記表面との間に樹脂を供給する工程と、
前記樹脂を供給する工程の後、複数の前記カーボンナノチューブの前記一方の先端から前記プレートを剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
Fixing one tip of a plurality of carbon nanotubes to the surface of the plate;
Contacting the other tip of the plurality of carbon nanotubes with the surface of the semiconductor element;
Supplying the resin between the surface of the semiconductor element and the surface of the plate with the other tip in contact with the surface of the semiconductor element;
After the step of supplying the resin, the step of peeling the plate from the one tip of the plurality of carbon nanotubes,
A method for manufacturing a semiconductor device, comprising:
前記半導体素子の前記表面に、複数の前記カーボンナノチューブの他方の前記先端を当接させる工程の前に、前記カーボンナノチューブの側面と一方の前記先端とに被覆膜を形成する工程を更に有することを特徴とする請求項6に記載の半導体装置の製造方法。   Before the step of bringing the other tip of the plurality of carbon nanotubes into contact with the surface of the semiconductor element, the method further includes a step of forming a coating film on the side surface of the carbon nanotube and the one tip. A method of manufacturing a semiconductor device according to claim 6. 前記プレートを剥離する工程の後、前記樹脂を研磨することにより、該樹脂の上面に一方の前記先端を表出させる工程を更に有することを特徴とする請求項7に記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, further comprising the step of exposing one of the tips on the upper surface of the resin by polishing the resin after the step of peeling the plate. . 前記プレートの前記表面に、複数の前記カーボンナノチューブの一方の前記先端を固着する工程は、熱剥離性を有する粘着剤を介して一方の前記先端を前記プレートの前記表面に固着することにより行われると共に、
前記プレートを剥離する工程の前に、前記粘着剤を加熱することにより、該粘着剤の粘着力を弱める工程を更に有することを特徴とする請求項6乃至請求項8のいずれか1項に記載の半導体装置の製造方法。
The step of fixing one of the tips of the plurality of carbon nanotubes to the surface of the plate is performed by fixing one of the tips to the surface of the plate via a heat-releasable adhesive. With
9. The method according to claim 6, further comprising a step of weakening an adhesive force of the adhesive by heating the adhesive before the step of peeling the plate. Semiconductor device manufacturing method.
前記樹脂として熱硬化性樹脂を使用すると共に、
前記粘着剤の粘着力を弱める工程において、前記樹脂を加熱して熱硬化させることを特徴とする請求項9に記載の半導体装置の製造方法。
While using a thermosetting resin as the resin,
The method for manufacturing a semiconductor device according to claim 9, wherein in the step of weakening the adhesive force of the adhesive, the resin is heated and cured.
JP2012081033A 2012-03-30 2012-03-30 Manufacturing method of semiconductor device Active JP5974591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012081033A JP5974591B2 (en) 2012-03-30 2012-03-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081033A JP5974591B2 (en) 2012-03-30 2012-03-30 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013211430A true JP2013211430A (en) 2013-10-10
JP5974591B2 JP5974591B2 (en) 2016-08-23

Family

ID=49529019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081033A Active JP5974591B2 (en) 2012-03-30 2012-03-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5974591B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10611941B2 (en) 2014-11-10 2020-04-07 Fujitsu Limited Heat radiation sheet, method of manufacturing heat radiation sheet, and method of manufacturing electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045596A (en) * 2004-08-02 2006-02-16 Hitachi Metals Ltd Composite body with high thermal conductivity and low thermal expansion, and its manufacturing method
JP2006147801A (en) * 2004-11-18 2006-06-08 Seiko Precision Inc Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet
WO2007111107A1 (en) * 2006-03-24 2007-10-04 Fujitsu Limited Device structure of carbon fiber and process for producing the same
JP2008258547A (en) * 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd Semiconductor device, and manufacturing method thereof
JP2009124110A (en) * 2007-10-22 2009-06-04 Fujitsu Ltd Sheet structure and method of manufacturing the same, and electronic instrument
US20100302740A1 (en) * 2006-03-06 2010-12-02 Micron Technology, Inc. Methods of cooling semiconductor dies
JP2011057466A (en) * 2009-09-07 2011-03-24 Fujitsu Ltd Carbon nanotube sheet structure and method for producing the same, semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045596A (en) * 2004-08-02 2006-02-16 Hitachi Metals Ltd Composite body with high thermal conductivity and low thermal expansion, and its manufacturing method
JP2006147801A (en) * 2004-11-18 2006-06-08 Seiko Precision Inc Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet
US20100302740A1 (en) * 2006-03-06 2010-12-02 Micron Technology, Inc. Methods of cooling semiconductor dies
WO2007111107A1 (en) * 2006-03-24 2007-10-04 Fujitsu Limited Device structure of carbon fiber and process for producing the same
JP2008258547A (en) * 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd Semiconductor device, and manufacturing method thereof
JP2009124110A (en) * 2007-10-22 2009-06-04 Fujitsu Ltd Sheet structure and method of manufacturing the same, and electronic instrument
JP2011057466A (en) * 2009-09-07 2011-03-24 Fujitsu Ltd Carbon nanotube sheet structure and method for producing the same, semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10611941B2 (en) 2014-11-10 2020-04-07 Fujitsu Limited Heat radiation sheet, method of manufacturing heat radiation sheet, and method of manufacturing electronic device

Also Published As

Publication number Publication date
JP5974591B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
JP5104688B2 (en) Sheet-like structure, method for producing the same, and electronic device
JP5146256B2 (en) Sheet-like structure and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5506657B2 (en) Sheet-like structure, semiconductor device, and carbon structure growth method
JP5276565B2 (en) Heat dissipation parts
US10490492B2 (en) Method for forming semiconductor package using carbon nano material in molding compound
JP5588137B2 (en) Manufacturing method of semiconductor device
JP2007311700A (en) Semiconductor device
TW200939428A (en) Multi-chip package structure and method of fabricating the same
JP6283293B2 (en) Method for producing carbon nanotube sheet
JP5293561B2 (en) Thermally conductive sheet and electronic device
JP5013116B2 (en) Sheet-like structure, method for producing the same, and electronic device
JP6261352B2 (en) Carbon nanotube sheet, semiconductor device, method of manufacturing carbon nanotube sheet, and method of manufacturing semiconductor device
JP2015216199A (en) Semiconductor device, heat conduction member, and method for manufacturing semiconductor device
JP5343620B2 (en) Heat dissipation material and method for manufacturing the same, electronic device and method for manufacturing the same
JP6223903B2 (en) Carbon nanotube sheet, electronic device, method of manufacturing carbon nanotube sheet, and method of manufacturing electronic device
EP2061077B1 (en) Sheet structure and method of manufacturing the same
JP5974591B2 (en) Manufacturing method of semiconductor device
TW201738974A (en) Interposer manufacturing method for semiconductor device reduces phenomenon of cracking the interposer due to heating or pressurizing so as to effectively enhance the yield
JP6354235B2 (en) Electronic device and assembly method thereof, and sheet-like structure and manufacturing method thereof
JP5768786B2 (en) Sheet-like structure and electronic device
JP6828486B2 (en) Heat dissipation sheet, manufacturing method of heat dissipation sheet, and electronic device
CN108242438A (en) With the semiconductor device for stretching out conductive through hole and the method for manufacture such device
JP5786986B2 (en) Method for growing carbon structure and method for producing sheet-like structure
JP6569288B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5974591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150