JP2013206076A - 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 - Google Patents
省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 Download PDFInfo
- Publication number
- JP2013206076A JP2013206076A JP2012073671A JP2012073671A JP2013206076A JP 2013206076 A JP2013206076 A JP 2013206076A JP 2012073671 A JP2012073671 A JP 2012073671A JP 2012073671 A JP2012073671 A JP 2012073671A JP 2013206076 A JP2013206076 A JP 2013206076A
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- saving control
- control
- time
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Advance Control (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】プロセッサの調速処理中に特定の回路の省電力制御を行う省電力制御装置であって、調速間隔が省電力制御の稼働時間よりも長い場合、特定の回路の消費電力を抑える省電力モードに移行する省電力制御装置とする。さらに、特定の回路における省電力モードの移行・解除期間に発生するエラーを抑止する制御を行うエラー制御部を備える。
【選択図】 図1
Description
以下、本発明の実施形態について、図面を参照して説明する。なお、本発明は以下の実施形態に限定されるわけではない。
図1は、本実施形態の省電力制御装置を使用するコンピュータ装置の構成である。
本発明の実施形態のおける調速時の省電力動作について、特許文献1に記載のプロセッサの調速動作と本発明の実施形態を比較して説明をする。
なお、本発明の実施形態では、特定のパイプラインステージ回路の省電力モード移行・解除する制御を示した。本発明の制御方法は、同様に、複数パイプラインを持つプロセッサでも実現可能である。
10 マスタプロセッサ
11 コントロールブロック
12 レジスタ
13 キャッシュメモリ
14 IFステージ
15 IDステージ
16 EXステージ
17 MAステージ
18 WBステージ
19 調速割込み信号
20 省電力制御装置
21 カウンタ比較部
22 タイミング記憶部
23 省電力OFF/ON制御部
24 エラー抑止部
25 初期値設定部
30 プロセッサ
40 プロセッサ
50 システムバス
60 メモリコントローラ
70 IO制御装置
80 周辺装置
90 メモリ
Claims (10)
- プロセッサの調速処理中に特定の回路に対し省電力制御を行う省電力制御装置であって、
調速間隔が前記省電力制御の稼働時間よりも長い場合、前記特定の回路の消費電力を抑える省電力モードに移行し、
前記調速間隔が前記省電力制御の稼働時間よりも短い場合、前記省電力モードに移行しないことを特徴とする省電力制御装置。 - 前記省電力制御装置は、
前記特定の回路における前記省電力モードへの移行期間および前記省電力モードの解除期間に発生するエラーを抑止するエラー抑止部を有することを特徴とする請求項1に記載の省電力制御装置。 - 前記特定の回路は、命令パイプラインステージ回路に含まれ、
命令を実行する実行/アドレス演算ステージと、
メモリやレジスタへのアクセスを行うメモリアクセスステージと、
メモリやレジスタに演算結果を書き込む書き込みステージと、を備えることを特徴とする請求項1または2に記載の省電力制御装置。 - 前記特定の回路の省電力制御に関する時間を記憶するタイミング記憶部と、
前記特定の回路の省電力モードの開始および停止を行う省電力OFF/ON制御部と、
実測した調速間隔に対応して初期値を設定する初期値設定部と、
前記命令パイプラインステージ回路に含まれる命令デコード/レジスタ読み出しステージのタイマ値を参照して前記タイミング記憶部と前記省電力OFF/ON制御部と前記エラー抑止部と前記初期値設定部とを制御するカウンタ比較部と、
を備えることを特徴とする請求項3に記載の省電力制御装置。 - 前記省電力制御の稼働時間は、
前記省電力モードへの移行期間と、
前記省電力モードがONしている期間と、
前記省電力モードの解除期間と、
前記初期値設定部が初期値を設定する期間であることを特徴とする請求項4に記載の省電力制御装置。 - 前記エラー抑止部は、
前記特定の回路を前記移行期間および前記解除期間の入力電位変動に伴うエラー発生を抑止することを特徴とする請求項4または5に記載の省電力制御装置。 - 前記エラー抑止部は、
エラー検出回路の前にANDゲートまたはNANDゲートのうち少なくとも一方を含む構成の論理回路によってマスク処理を行うことを特徴とする請求項6に記載の省電力制御装置。 - 前記省電力制御は、
前記特定の回路の出力電位を入力電位と同じ電位に制御することを特徴とする請求項1乃至7のいずれか一項に記載の省電力制御装置。 - 請求項1乃至8のいずれか一項に記載の省電力制御装置を備えることを特徴とするコンピュータ装置。
- プロセッサの調速処理中に特定の回路の省電力制御を行う省電力制御方法であって、
調速間隔が前記省電力制御の稼働時間よりも長い場合、前記特定の回路の消費電力を抑える省電力モードに移行し、
前記調速間隔が前記省電力制御の稼働時間よりも短い場合、前記省電力モードに移行しないことを特徴とする省電力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073671A JP5874917B2 (ja) | 2012-03-28 | 2012-03-28 | 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073671A JP5874917B2 (ja) | 2012-03-28 | 2012-03-28 | 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206076A true JP2013206076A (ja) | 2013-10-07 |
JP5874917B2 JP5874917B2 (ja) | 2016-03-02 |
Family
ID=49525103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012073671A Active JP5874917B2 (ja) | 2012-03-28 | 2012-03-28 | 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5874917B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001202240A (ja) * | 2000-01-20 | 2001-07-27 | Nec Corp | プロセッサおよびプロセッサ調速方法 |
JP2002186179A (ja) * | 2000-12-13 | 2002-06-28 | Fuji Xerox Co Ltd | 省電力モード対応装置 |
JP2008197948A (ja) * | 2007-02-14 | 2008-08-28 | Seiko Epson Corp | 情報処理装置、情報処理システム、及び情報処理装置の制御方法 |
-
2012
- 2012-03-28 JP JP2012073671A patent/JP5874917B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001202240A (ja) * | 2000-01-20 | 2001-07-27 | Nec Corp | プロセッサおよびプロセッサ調速方法 |
JP2002186179A (ja) * | 2000-12-13 | 2002-06-28 | Fuji Xerox Co Ltd | 省電力モード対応装置 |
JP2008197948A (ja) * | 2007-02-14 | 2008-08-28 | Seiko Epson Corp | 情報処理装置、情報処理システム、及び情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5874917B2 (ja) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8695002B2 (en) | Multi-threaded processors and multi-processor systems comprising shared resources | |
CN112445310A (zh) | 主动di/dt电压下降抑制 | |
US9286091B2 (en) | Semiconductor device improving performance of virtual machines | |
JP7449276B2 (ja) | 電源管理制御をサポートする電源管理アドバイザ | |
US9063907B2 (en) | Comparison for redundant threads | |
US6959367B2 (en) | System having read-modify-write unit | |
TWI437424B (zh) | 可自我重置之微處理器及其方法 | |
JP5431003B2 (ja) | リコンフィギュラブル回路及びリコンフィギュラブル回路システム | |
US9996127B2 (en) | Method and apparatus for proactive throttling for improved power transitions in a processor core | |
TWI649693B (zh) | 用於控制推測向量運算效能的資料處理設備、方法及電腦程式產品 | |
JP2010286898A (ja) | マルチスレッド実行装置、マルチスレッド実行方法 | |
JP2008077294A (ja) | マイクロプロセッサおよびそれを用いたマイクロコンピュータ | |
JP5874917B2 (ja) | 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 | |
KR100521110B1 (ko) | 이벤트 처리 방법 및 장치 | |
JP5949327B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
US10649484B2 (en) | Dynamic adaptive clocking for non-common-clock interfaces | |
JP6214056B2 (ja) | マルチコアプロセッサ、情報処理方法、プログラム | |
JP5928272B2 (ja) | 半導体集積回路及びコンパイラ | |
JP5440083B2 (ja) | シミュレーション装置、方法およびプログラム | |
CN110297688B (zh) | 一种硬件计数装置、方法以及处理器 | |
CN108090001B (zh) | 一种内核dma稳态调度方法及装置 | |
JP6123831B2 (ja) | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ | |
JP2014153860A (ja) | マルチスレッドプロセッサ | |
JP2013109652A (ja) | コンパイラ、そのコンパイラによって作成されたプログラムモジュールの制御方法、及び、その制御方法を実現する制御装置 | |
US10338665B2 (en) | Microcontroller power reduction system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5874917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |