JP2013192341A - Inverter device, power conditioner, and photovoltaic power generation system - Google Patents
Inverter device, power conditioner, and photovoltaic power generation system Download PDFInfo
- Publication number
- JP2013192341A JP2013192341A JP2012056178A JP2012056178A JP2013192341A JP 2013192341 A JP2013192341 A JP 2013192341A JP 2012056178 A JP2012056178 A JP 2012056178A JP 2012056178 A JP2012056178 A JP 2012056178A JP 2013192341 A JP2013192341 A JP 2013192341A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- switching elements
- bidirectional switch
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、インバータ装置に関する。 The present invention relates to an inverter device.
従来、直流電力を交流電力に変換するインバータが、太陽光発電システムを始めとする種々の分野に用いられている。 Conventionally, inverters that convert DC power into AC power have been used in various fields including solar power generation systems.
また、過電流の発生に対して保護を行うためのインバータの制御技術が従来から種々提案されている。例えば、特許文献1には、太陽光発電装置に接続される系統の瞬時電圧低下を検出したときにインバータのゲート制御信号を遮断することによりインバータの運転を停止させ、過電流の発生に対して保護を行うものが開示されている。 Various inverter control techniques for protecting against the occurrence of overcurrent have been proposed. For example, in Patent Document 1, when an instantaneous voltage drop of a system connected to a photovoltaic power generation apparatus is detected, the operation of the inverter is stopped by cutting off the gate control signal of the inverter, and the occurrence of an overcurrent is prevented. What provides protection is disclosed.
また例えば、特許文献2には、保護回路が過電流を検出すると、PWM制御回路がPWMパルス信号の送出を停止し、インバータの運転が停止されることにより過電流の発生に対して保護を行うものが開示されている。
Also, for example, in
しかしながら、上記特許文献1及び2では、異常状態が解除されてインバータが運転停止から復帰する場合、特別な制御を行っていない。
However, in
インバータに含まれるスイッチング素子のうち、復帰時にオンとさせるスイッチング素子の組み合わせによっては、或るスイッチング素子に高い電圧が急峻に印加される。この場合、回路パターンの寄生インダクタンスとスイッチング素子の寄生容量から構成される共振回路により寄生発振が生じる。この寄生発振が原因となり、上記高い電圧が印加されたスイッチング素子が誤ってオンとされ、短絡モードの発生により当該スイッチング素子が故障する虞がある。 Of the switching elements included in the inverter, depending on the combination of switching elements that are turned on at the time of return, a high voltage is applied steeply to a certain switching element. In this case, parasitic oscillation is generated by a resonance circuit composed of the parasitic inductance of the circuit pattern and the parasitic capacitance of the switching element. Due to this parasitic oscillation, the switching element to which the high voltage is applied is erroneously turned on, and the switching element may be damaged due to occurrence of a short-circuit mode.
上記問題点に鑑み、本発明は、インバータ回路部が運転停止状態から復帰する際に、スイッチング素子の故障を抑制することができるインバータ装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an inverter device that can suppress a failure of a switching element when an inverter circuit unit returns from an operation stop state.
上記目的を達成するために本発明のインバータ装置は、複数のスイッチング素子を有するインバータ回路部と、
前記インバータ回路部を運転停止状態から復帰させるときに、寄生発振による誤ったオン動作により短絡モードが生じることのないよう前記複数のスイッチング素子に含まれる所定のスイッチング素子に所定の電圧を印加させるスイッチングパターンで前記複数のスイッチング素子をスイッチング制御する制御部と、を備える構成とする。
In order to achieve the above object, an inverter device of the present invention includes an inverter circuit unit having a plurality of switching elements,
Switching that applies a predetermined voltage to a predetermined switching element included in the plurality of switching elements so that a short-circuit mode does not occur due to an erroneous ON operation due to parasitic oscillation when the inverter circuit unit is returned from an operation stop state. And a control unit that controls the switching of the plurality of switching elements in a pattern.
このような構成によれば、インバータ回路部が運転停止状態から復帰する際に、所定のスイッチング素子への適切な電圧印加により、寄生発振により所定のスイッチング素子が誤ってオン動作することを抑制し、短絡モードの発生を抑制する。従って、所定のスイッチング素子の故障を抑制することができる。 According to such a configuration, when the inverter circuit unit returns from the operation stop state, by applying an appropriate voltage to the predetermined switching element, the predetermined switching element is prevented from being erroneously turned on due to parasitic oscillation. , Suppress the occurrence of short-circuit mode. Therefore, failure of a predetermined switching element can be suppressed.
また、上記構成において、直列接続されるハイサイドの第1スイッチング素子及びローサイドの第2スイッチング素子と、逆直列に接続されて双方向スイッチ部を構成する二つのスイッチング素子または逆並列に接続されて一つの素子としての双方向スイッチ部を構成する二つのスイッチング素子は、前記複数のスイッチング素子に含まれ、
直列接続された第1スイッチング素子及び第2スイッチング素子の両端に入力電圧が印加され、
前記双方向スイッチ部の一端には前記入力電圧よりも低い値である電位が印加され、
前記双方向スイッチ部の他端には、第1スイッチング素子と第2スイッチング素子の接続点が接続され、
前記インバータ回路部を運転停止状態から復帰させるときに、前記制御部は、前記双方向スイッチ部を構成する前記二つのスイッチング素子のうち一方をオンとさせて他方をオフとさせ、第1スイッチング素子及び第2スイッチング素子をオフとさせる、構成としてもよい。
In the above configuration, the first switching element on the high side and the second switching element on the low side connected in series and the two switching elements connected in anti-series to form the bidirectional switch unit or connected in anti-parallel. Two switching elements constituting a bidirectional switch part as one element are included in the plurality of switching elements,
An input voltage is applied to both ends of the first switching element and the second switching element connected in series,
A potential that is lower than the input voltage is applied to one end of the bidirectional switch unit,
A connection point between the first switching element and the second switching element is connected to the other end of the bidirectional switch unit.
When the inverter circuit unit is returned from the operation stop state, the control unit turns on one of the two switching elements constituting the bidirectional switch unit and turns off the other switching element. The second switching element may be turned off.
このような構成によれば、前記所定のスイッチング素子である第2スイッチング素子には入力電圧よりも低い電圧が印加されるので、寄生発振の発振レベルを小さくし、第2スイッチング素子が誤ってオン動作することを抑制し、短絡モードの発生を抑制する。従って、第1スイッチング素子、第2スイッチング素子及び双方向スイッチ部に対し故障を抑制することができる。 According to such a configuration, since a voltage lower than the input voltage is applied to the second switching element which is the predetermined switching element, the oscillation level of the parasitic oscillation is reduced and the second switching element is erroneously turned on. Suppresses the operation and suppresses the occurrence of the short-circuit mode. Therefore, a failure can be suppressed for the first switching element, the second switching element, and the bidirectional switch unit.
また、上記構成において、前記インバータ回路部を運転停止状態から復帰させるときに、前記制御部が、前記双方向スイッチ部を構成する前記二つのスイッチング素子のうち、第1スイッチング素子がオンの状態で前記双方向スイッチ部がオンとなって短絡状態となることを抑止する態様で一方をオンとさせて他方をオフとさせ、第1スイッチング素子及び第2スイッチング素子をオフとさせた後、
前記制御部は、第1スイッチング素子をオフからオンに切替える構成としてもよい。
Further, in the above configuration, when the inverter circuit unit is returned from the operation stop state, the control unit is in a state where the first switching element among the two switching elements configuring the bidirectional switch unit is on. After turning on the one side and turning off the other in a manner to prevent the bidirectional switch part from being turned on and becoming a short circuit state, and turning off the first switching element and the second switching element,
The control unit may be configured to switch the first switching element from off to on.
また、本発明のパワーコンディショナは、上記いずれかの構成のインバータ装置と、当該インバータ装置の前段側に接続されるDC/DCコンバータと、を備える構成とする。 Moreover, the power conditioner of this invention is set as the structure provided with the inverter apparatus of one of the said structures, and the DC / DC converter connected to the front | former stage side of the said inverter apparatus.
また、本発明の太陽光発電システムは、上記パワーコンディショナと、当該パワーコンディショナが有するDC/DCコンバータの前段側に接続される太陽電池と、を備える構成とする。 Moreover, the solar power generation system of this invention is set as the structure provided with the said power conditioner and the solar cell connected to the front | former stage side of the DC / DC converter which the said power conditioner has.
本発明によると、インバータ回路部が運転停止状態から復帰する際に、スイッチング素子の故障を抑制することができる。 According to the present invention, it is possible to suppress the failure of the switching element when the inverter circuit unit returns from the operation stop state.
以下に本発明の一実施形態について図面を参照して説明する。本発明の一実施形態に係るDC/AC変換システムの構成を図1に示す。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a DC / AC conversion system according to an embodiment of the present invention.
図1に示すDC/AC変換システムは、直流電源Vdcと、DC/DCコンバータ100と、3レベルインバータ装置150を備えている。DC/DCコンバータ100の入力側には直流電源Vdcが接続される。3レベルインバータ装置150は、3レベル変換部150A及びLCフィルタ部150Bから成るインバータ回路部151と、DSP(Digital Signal Processor)150Cを備えている。3レベル変換部150Aの入力側にはDC/DCコンバータ100の出力側が接続される。LCフィルタ部150Bの出力側には商用系統200が接続される。
The DC / AC conversion system shown in FIG. 1 includes a DC power supply Vdc, a DC /
DC/DCコンバータ100は、直流電源Vdcから入力される直流電圧を所定の直流電圧に変換して出力する。3レベルインバータ150Aは、DC/DCコンバータ100から入力される直流電圧を3つのレベルを有した電圧信号に変換する。LCフィルタ部150Bは、3レベルインバータ150Aから出力される電圧信号をフィルタリングして略正弦波である交流電圧を商用系統200に出力する。
The DC /
直流電源Vdcを例えば太陽電池とした場合は、図1に示すDC/AC変換システムは、太陽光発電システムに相当することとなる。また、この場合、DC/DCコンバータ100と3レベルインバータ装置150とからパワーコンディショナが構成される。
When the DC power supply Vdc is a solar cell, for example, the DC / AC conversion system shown in FIG. 1 corresponds to a solar power generation system. In this case, the DC /
3レベル変換部150Aは、入力コンデンサC1及びC2と、MOSFETから構成されるスイッチング素子Q1、Q2、Q7及びQ8と、IGBTで構成されるスイッチング素子Q3、Q4、Q5及びQ6を有している。
The three-
3レベルインバータ装置150は、DC/DCコンバータ100から入力電圧Vinを入力させるためのプラス入力端子T10とマイナス入力端子T20を備えており、プラス入力端子T10とマイナス入力端子T20の間にハイサイドの入力コンデンサC1とローサイドの入力コンデンサC2が直列接続される。
The three-
また、プラス入力端子T10とマイナス入力端子T20の間にハイサイドのスイッチング素子Q1とローサイドのスイッチング素子Q7が直列接続されると共に、ハイサイドのスイッチング素子Q2とローサイドのスイッチング素子Q8が直列接続される。 A high-side switching element Q1 and a low-side switching element Q7 are connected in series between the plus input terminal T10 and the minus input terminal T20, and a high-side switching element Q2 and a low-side switching element Q8 are connected in series. .
スイッチング素子Q3とQ4は逆直列に接続されて双方向スイッチ部を構成する。当該双方向スイッチ部のスイッチング素子Q3側の一端は、入力コンデンサC1とC2の接続点に接続される。また、当該双方向スイッチ部のスイッチング素子Q4側の一端は、スイッチング素子Q1のソースとスイッチング素子Q7のドレインの接続点に接続されると共に、LCフィルタ部150Bの有するリアクトルL2の一端に接続される。 Switching elements Q3 and Q4 are connected in anti-series to form a bidirectional switch unit. One end of the bidirectional switch section on the switching element Q3 side is connected to a connection point between the input capacitors C1 and C2. One end of the bidirectional switch section on the switching element Q4 side is connected to a connection point between the source of the switching element Q1 and the drain of the switching element Q7, and is connected to one end of the reactor L2 included in the LC filter section 150B. .
スイッチング素子Q5とQ6も逆直列に接続されて双方向スイッチ部を構成する。当該双方向スイッチ部のスイッチング素子Q5側の一端は、入力コンデンサC1とC2の接続点に接続される。また、当該双方向スイッチ部のスイッチング素子Q6側の一端は、スイッチング素子Q2のソースとスイッチング素子Q8のドレインの接続点に接続されると共に、LCフィルタ部150Bの有するリアクトルL1の一端に接続される。 Switching elements Q5 and Q6 are also connected in anti-series to form a bidirectional switch unit. One end of the bidirectional switch section on the switching element Q5 side is connected to a connection point between the input capacitors C1 and C2. One end of the bidirectional switch section on the switching element Q6 side is connected to a connection point between the source of the switching element Q2 and the drain of the switching element Q8, and is connected to one end of the reactor L1 included in the LC filter section 150B. .
LCフィルタ部150Bにおいて、リアクトルL1の一端はコンデンサC3の一端に接続される。コンデンサC3の他端は電流検出器20の一端に接続され、電流検出器20の他端はリアクトルL2の一端に接続される。
In the LC filter unit 150B, one end of the reactor L1 is connected to one end of the capacitor C3. The other end of the capacitor C3 is connected to one end of the
DSP150Cは、ドライバ(不図示)を介して制御信号を各スイッチング素子Q1〜Q8のゲートに送出することにより、各スイッチング素子Q1〜Q8をオンオフ制御する。また、DSP150Cには、電流検出器20から検出信号が入力される。
The DSP 150C sends a control signal to the gates of the switching elements Q1 to Q8 through a driver (not shown), thereby turning on / off the switching elements Q1 to Q8. Further, the detection signal is input from the
入力コンデンサC1とC2は同一の容量を有しているので、入力コンデンサC1とC2の接続点、即ち双方向スイッチ部のスイッチング素子Q3側の一端及びスイッチング素子Q5側の一端には、入力電圧Vinの半分である中間電位Vin/2が印加される。入力電圧Vinを例えば350Vとした場合は、中間電位は175Vとなる。 Since the input capacitors C1 and C2 have the same capacity, the input voltage Vin is connected to the connection point of the input capacitors C1 and C2, that is, one end on the switching element Q3 side and one end on the switching element Q5 side of the bidirectional switch section. An intermediate potential Vin / 2 which is half of the above is applied. When the input voltage Vin is 350 V, for example, the intermediate potential is 175 V.
これにより、各スイッチング素子Q1〜Q8のオンオフの組み合わせを切替えることで、Vin、Vin/2、ゼロ、−Vin/2、及び−Vinの各レベルを有した3レベル変換部150Aの出力電圧V1を生成できる。出力電圧V1の波形の一例を図2に示す。
Thereby, the output voltage V1 of the three-
そして、出力電圧V1をLCフィルタ部150Bによってフィルタリングして、DSP150Cによって出力電流波形をフィードバック制御することにより、正弦波状の出力電流Ioutを商用系統200に出力することができる(図2)。
Then, the output voltage V1 is filtered by the LC filter unit 150B, and the output current waveform is feedback-controlled by the
次に、インバータ回路部151の運転停止状態からの復帰時における制御について説明する。
Next, the control at the time of return from the operation stop state of the
インバータ回路部151が動作中、DSP150Cは電流検出器20から入力される検出信号を監視している。そして、DSP150Cが検出信号に基づき過電流が発生したと判断すると、DSP150Cは全てのスイッチング素子Q1〜Q8をオフとするよう制御信号をゲートに送出する(ゲートブロック)。これにより、全てのスイッチング素子Q1〜Q8がオフとされ、インバータ回路部151は運転停止状態となる。
While the
その後、DSP150Cは、スイッチング素子Q1とQ2を常時オフ状態として、スイッチング素子Q6とQ7をオン状態、またはスイッチング素子Q4とQ8をオン状態、またはスイッチング素子Q6とQ3をオン状態、またはスイッチング素子Q5とQ4をオン状態とするようなスイッチング制御を開始する。しかしこのとき、ドライバ(不図示)は停止状態であるので、インバータ回路部151の運転停止は継続される。そしてその後、過電流の状態から戻り、電流検出器20の異常状態が解除されると、DSP150Cはインバータ回路部151を運転停止状態から復帰させるべくスイッチング制御を開始する。
Thereafter, the
このとき仮に、スイッチング素子Q1とQ4を同時にオンさせると、スイッチング素子Q7のドレイン・ソース間に0Vから急峻にVinの電圧が印加される。このとき、回路パターンのインダクタンスとスイッチング素子の寄生容量から構成される共振回路によりスイッチング素子Q7のゲート・ソース間電圧に大きな発振が生じる。即ち所謂、寄生発振が生じる。この寄生発振が原因となり、スイッチング素子Q7が誤ってオンとされ、短絡モードの発生によりスイッチング素子Q1、Q3、Q4及びQ7が故障してしまう虞がある。 At this time, if switching elements Q1 and Q4 are simultaneously turned on, a voltage of Vin is applied steeply from 0V between the drain and source of switching element Q7. At this time, a large oscillation occurs in the gate-source voltage of the switching element Q7 due to the resonance circuit composed of the inductance of the circuit pattern and the parasitic capacitance of the switching element. That is, so-called parasitic oscillation occurs. Due to this parasitic oscillation, the switching element Q7 is erroneously turned on, and the switching elements Q1, Q3, Q4, and Q7 may fail due to the occurrence of the short circuit mode.
上記のような現象を回避するため、インバータ回路部151の復帰時においては、スイッチング素子Q1はオフとし、スイッチング素子Q4をオンとする。このとき、スイッチング素子Q8はオンとし、残りのスイッチング素子はオフとする。この場合、3レベル変換部150Aの出力電圧V1は−Vin/2となる。
In order to avoid the above phenomenon, when the
上記のようにスイッチング素子Q1はオフとし、スイッチング素子Q4をオンとするので、スイッチング素子Q7のドレイン・ソース間には0Vから急峻にVin/2の電圧が印加され、寄生発振自体は生じるが、発振のレベルが小さいのでスイッチング素子Q7が誤ってオンとされることはない。従って、短絡モードの発生によりスイッチング素子Q1、Q3、Q4及びQ7が故障することを抑制できる。 Since the switching element Q1 is turned off and the switching element Q4 is turned on as described above, a voltage of Vin / 2 is applied steeply from 0 V to the drain and source of the switching element Q7, and parasitic oscillation itself occurs. Since the oscillation level is small, the switching element Q7 is not turned on by mistake. Therefore, it is possible to prevent the switching elements Q1, Q3, Q4, and Q7 from failing due to the occurrence of the short circuit mode.
そして、上記のようなスイッチングパターンの後、スイッチング素子Q1をオフからオンに切替える。これにより、出力電圧V1は−Vinとなる。 Then, after the switching pattern as described above, the switching element Q1 is switched from OFF to ON. As a result, the output voltage V1 becomes −Vin.
同様に、復帰時に仮にスイッチング素子Q2とQ6を同時にオンさせると、寄生発振によりスイッチング素子Q8が誤ってオンとされ、短絡モードの発生によりスイッチング素子Q2、Q5、Q6及びQ8が故障してしまう虞がある。 Similarly, if switching elements Q2 and Q6 are simultaneously turned on at the time of recovery, switching element Q8 is erroneously turned on due to parasitic oscillation, and switching elements Q2, Q5, Q6, and Q8 may fail due to occurrence of a short circuit mode. There is.
上記現象を回避するため、インバータ回路部151の復帰時において、スイッチング素子Q2はオフとし、スイッチング素子Q6をオンとしてもよい。このとき、スイッチング素子Q7はオンとし、残りのスイッチング素子はオフとする。この場合、3レベル変換部150Aの出力電圧V1はVin/2となる。
In order to avoid the above phenomenon, the switching element Q2 may be turned off and the switching element Q6 may be turned on when the
上記のようにスイッチング素子Q2はオフとし、スイッチング素子Q6をオンとするので、スイッチング素子Q8のドレイン・ソース間には0Vから急峻にVin/2の電圧が印加され、寄生発振自体は生じるが、発振のレベルが小さいのでスイッチング素子Q8が誤ってオンとされることはない。従って、短絡モードの発生によりスイッチング素子Q2、Q5、Q6及びQ8が故障することを抑制できる。 Since the switching element Q2 is turned off and the switching element Q6 is turned on as described above, a voltage of Vin / 2 is applied steeply from 0 V to the drain and source of the switching element Q8, and parasitic oscillation itself occurs. Since the oscillation level is small, the switching element Q8 is not turned on by mistake. Therefore, it is possible to suppress the failure of the switching elements Q2, Q5, Q6, and Q8 due to the occurrence of the short circuit mode.
そして、上記のようなスイッチングパターンの後、スイッチング素子Q2をオフからオンに切替える。これにより、出力電圧V1はVinとなる。 Then, after the switching pattern as described above, the switching element Q2 is switched from OFF to ON. As a result, the output voltage V1 becomes Vin.
以上のように本実施形態によれば、インバータ回路部151の運転停止状態からの復帰時において、寄生発振による誤ったオン動作により短絡モードが生じることのないようスイッチング素子Q7またはQ8に所定の電圧を印加させるスイッチングパターン(各スイッチング素子Q1〜Q8のオンオフの組み合わせ)から運転を開始させるので、スイッチング素子Q1からQ8の故障を抑制できる。
As described above, according to this embodiment, when the
以上、本発明の一実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々変形が可能である。 Although one embodiment of the present invention has been described above, the embodiment can be variously modified within the scope of the gist of the present invention.
例えば、インバータ回路部における双方向スイッチ部としては、2つのスイッチング素子が逆並列に接続されて1つの素子として構成されるものを用いてもよい。 For example, as the bidirectional switch section in the inverter circuit section, a configuration in which two switching elements are connected in antiparallel and configured as one element may be used.
100 DC/DCコンバータ
150 3レベルインバータ装置
150A 3レベル変換部
150B LCフィルタ部
150C DSP(Digital Signal Processor)
151 インバータ回路部
200 商用系統
20 電流検出器
T10 プラス入力端子
T20 マイナス入力端子
C1、C2 入力コンデンサ
Q1〜Q8 スイッチング素子
L1、L2 リアクトル
C3 コンデンサ
Vdc 直流電源
100 DC /
151
Claims (5)
前記インバータ回路部を運転停止状態から復帰させるときに、寄生発振による誤ったオン動作により短絡モードが生じることのないよう前記複数のスイッチング素子に含まれる所定のスイッチング素子に所定の電圧を印加させるスイッチングパターンで前記複数のスイッチング素子をスイッチング制御する制御部と、
を備えることを特徴とするインバータ装置。 An inverter circuit unit having a plurality of switching elements;
Switching that applies a predetermined voltage to a predetermined switching element included in the plurality of switching elements so that a short-circuit mode does not occur due to an erroneous ON operation due to parasitic oscillation when the inverter circuit unit is returned from an operation stop state. A control unit that performs switching control of the plurality of switching elements in a pattern;
An inverter device comprising:
直列接続された第1スイッチング素子及び第2スイッチング素子の両端に入力電圧が印加され、
前記双方向スイッチ部の一端には前記入力電圧よりも低い値である電位が印加され、
前記双方向スイッチ部の他端には、第1スイッチング素子と第2スイッチング素子の接続点が接続され、
前記インバータ回路部を運転停止状態から復帰させるときに、前記制御部は、前記双方向スイッチ部を構成する前記二つのスイッチング素子のうち一方をオンとさせて他方をオフとさせ、第1スイッチング素子及び第2スイッチング素子をオフとさせる、
ことを特徴とする請求項1に記載のインバータ装置。 Both the first switching element on the high side and the second switching element on the low side that are connected in series, and two switching elements that are connected in reverse series to form a bidirectional switch unit, or are connected in reverse parallel as one element Two switching elements constituting the directional switch unit are included in the plurality of switching elements,
An input voltage is applied to both ends of the first switching element and the second switching element connected in series,
A potential that is lower than the input voltage is applied to one end of the bidirectional switch unit,
A connection point between the first switching element and the second switching element is connected to the other end of the bidirectional switch unit.
When the inverter circuit unit is returned from the operation stop state, the control unit turns on one of the two switching elements constituting the bidirectional switch unit and turns off the other switching element. And turning off the second switching element,
The inverter device according to claim 1.
前記制御部は、第1スイッチング素子をオフからオンに切替える、ことを特徴とする請求項2に記載のインバータ装置。 When the inverter circuit unit is returned from the operation stop state, the control unit is configured such that, of the two switching elements constituting the bidirectional switch unit, the bidirectional switch unit is in a state where the first switching element is on. After turning on the one and turning off the other in a manner to suppress the short-circuit state by turning on, the first switching element and the second switching element are turned off,
The inverter device according to claim 2, wherein the control unit switches the first switching element from off to on.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056178A JP5908754B2 (en) | 2012-03-13 | 2012-03-13 | Inverter device, power conditioner, and solar power generation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056178A JP5908754B2 (en) | 2012-03-13 | 2012-03-13 | Inverter device, power conditioner, and solar power generation system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013192341A true JP2013192341A (en) | 2013-09-26 |
JP5908754B2 JP5908754B2 (en) | 2016-04-26 |
Family
ID=49392077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012056178A Active JP5908754B2 (en) | 2012-03-13 | 2012-03-13 | Inverter device, power conditioner, and solar power generation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5908754B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195737A (en) * | 2016-04-22 | 2017-10-26 | 三菱電機株式会社 | Controller for ac rotary machine |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56115182A (en) * | 1980-02-15 | 1981-09-10 | Toshiba Corp | Inverter |
JPH0613395U (en) * | 1992-07-13 | 1994-02-18 | ティーディーケイ株式会社 | Power supply for fluorescent light |
JPH0974685A (en) * | 1995-08-31 | 1997-03-18 | Sanyo Electric Co Ltd | System interconnection power unit |
JP2000316282A (en) * | 1999-04-28 | 2000-11-14 | Toshiba Fa Syst Eng Corp | Power conditioner device for solar power generation |
JP2003153433A (en) * | 2001-11-08 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | Instantaneous voltage drop detection device for power system |
JP2003299365A (en) * | 2002-04-01 | 2003-10-17 | Fuji Electric Co Ltd | Inverter circuit |
JP2004023809A (en) * | 2002-06-12 | 2004-01-22 | Yaskawa Electric Corp | Pulse width modulation inverter controller and control method |
JP2009027818A (en) * | 2007-07-18 | 2009-02-05 | Fuji Electric Systems Co Ltd | Control method for three-level inverter |
US20090244936A1 (en) * | 2008-03-31 | 2009-10-01 | Sma Solar Technology Ag | Three-phase inverter |
JP2012010532A (en) * | 2010-06-28 | 2012-01-12 | Mitsubishi Electric Corp | Power converter |
-
2012
- 2012-03-13 JP JP2012056178A patent/JP5908754B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56115182A (en) * | 1980-02-15 | 1981-09-10 | Toshiba Corp | Inverter |
JPH0613395U (en) * | 1992-07-13 | 1994-02-18 | ティーディーケイ株式会社 | Power supply for fluorescent light |
JPH0974685A (en) * | 1995-08-31 | 1997-03-18 | Sanyo Electric Co Ltd | System interconnection power unit |
JP2000316282A (en) * | 1999-04-28 | 2000-11-14 | Toshiba Fa Syst Eng Corp | Power conditioner device for solar power generation |
JP2003153433A (en) * | 2001-11-08 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | Instantaneous voltage drop detection device for power system |
JP2003299365A (en) * | 2002-04-01 | 2003-10-17 | Fuji Electric Co Ltd | Inverter circuit |
JP2004023809A (en) * | 2002-06-12 | 2004-01-22 | Yaskawa Electric Corp | Pulse width modulation inverter controller and control method |
JP2009027818A (en) * | 2007-07-18 | 2009-02-05 | Fuji Electric Systems Co Ltd | Control method for three-level inverter |
US20090244936A1 (en) * | 2008-03-31 | 2009-10-01 | Sma Solar Technology Ag | Three-phase inverter |
JP2012010532A (en) * | 2010-06-28 | 2012-01-12 | Mitsubishi Electric Corp | Power converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195737A (en) * | 2016-04-22 | 2017-10-26 | 三菱電機株式会社 | Controller for ac rotary machine |
Also Published As
Publication number | Publication date |
---|---|
JP5908754B2 (en) | 2016-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2750272B1 (en) | Diode neutral point clamped three-level inverter current limiting control method and related circuit thereof | |
JP6062132B1 (en) | Power converter and power system | |
JP6009651B2 (en) | Power converter | |
US9106155B2 (en) | Three-level power conversion circuit system | |
CA2903362C (en) | Power conversion device | |
JP6113373B2 (en) | Power converter | |
CN103516244A (en) | Protection control system for a multilevel power conversion circuit | |
JP5487746B2 (en) | IGBT overcurrent protection circuit with reverse breakdown voltage | |
CN103944148A (en) | T-type three-level inverter protecting method and device and inverter circuit | |
JP2012029429A (en) | Three level power conversion device | |
JP5522265B2 (en) | Filter circuit and bidirectional power conversion device including the same | |
JP5228886B2 (en) | Snubber circuit | |
JP2015008611A (en) | Dc-dc converter | |
KR20140087450A (en) | Converter having decrease function of fault current | |
JP6789197B2 (en) | Power converter | |
JP5989396B2 (en) | Inverter device, power conversion device, and distributed power supply system | |
JP2009095083A (en) | Power converter | |
JPWO2008087689A1 (en) | Power converter | |
JP5908754B2 (en) | Inverter device, power conditioner, and solar power generation system | |
JP5940840B2 (en) | Power converter | |
JP2010259313A (en) | Power conversion system | |
JP6125761B2 (en) | Inverter device, power conversion device, and distributed power supply system | |
JP5328313B2 (en) | Power converter | |
JP2007151235A (en) | Matrix converter | |
Becker et al. | Continuity of service of five-level h-bridge t-type converter under open-circuit switch failure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150820 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5908754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |