JP2013190677A - 表示装置 - Google Patents

Abstract

【課題】表示性能の低下を抑制してセンシング性能の向上を図ることのできるタッチパネル機能を内蔵する表示装置を提供する。
【解決手段】第１絶縁基板２０と、第１方向に延在する第１配線Ｓと、画素ＰＸごとに配置され前記第１配線に沿ったスリットが形成された画素電極ＰＥと、前記第１配線の上部に電気的に接続し前記スリットから上方に突出する導電性の突出部ＳＰと、を有する第１基板ＡＲと、第２絶縁基板３０と、第２方向に延在する第２配線Ｅと、画素ＰＸごとに配置され前記第２配線Ｅと交差する方向にスリットが形成された対向電極ＣＥとを有し、前記第１基板とそれぞれのスリットが延在方向を同じくして重なるように対向する第２基板ＣＴと、前記第１基板と第２基板との間に保持される液晶層ＬＱと、前記第１配線と第２配線との間の静電容量の変化を検出する検出回路２Ｂとを備える表示装置である。
【選択図】図６

Description

本発明の実施形態は、表示装置に関する。

ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機ＥＬ表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。

また、近年、ＣＶＤ（Chemical Vapor Deposition）法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読み取り装置を製造する技術が研究されている。

また、画像読み取り装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指等との間の容量変化によりパネル表面の指等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。

特開２００４−９３８９４号公報

そして静電容量方式を用いた表示装置では、液晶などの表示パネル中にタッチパネル機能を組み込む、いわゆるインセル技術が盛んに開発されている。

しかしながら、表示装置を構成する基板上に接触位置を検出するためのセンサ機能を内蔵することによりタッチパネル機能を実現する際には、狭隘なスペースにセンシング機能を組み込むことになる。従って、タッチパネル機能を組み込むことによる表示性能の低下を抑制して、更にセンシング性能の向上を図ることが必要である。

本発明は、上記事情に鑑みてなされたものであって、表示性能の低下を抑制してセンシング性能の向上を図ることのできるタッチパネル機能を内蔵する表示装置を提供することを目的とする。

本発明の一態様による表示装置は、第１絶縁基板と、この第１絶縁基板の上方に配置され第１方向に延在する第１配線と、前記第１配線の上方において画素ごとに配置され前記第１配線に沿ったスリットが形成された画素電極と、前記第１配線の上部に電気的に接続して設けられ前記スリットから上方に突出して配される導電性の突出部と、を有する第１基板と、第２絶縁基板と、この第２絶縁基板の上方に配置され第２方向に延在する第２配線と、前記第２配線の上方において画素ごとに配置され前記第２配線と交差する方向にスリットが形成された対向電極とを有し、前記第１基板とそれぞれのスリットが延在方向を同じくして重なるように対向する第２基板と、前記第１基板と第２基板との間に保持される液晶層と、前記第１配線と第２配線との間の静電容量の変化を検出する検出回路とを備える表示装置である。

第１の実施の形態における表示装置の構成を模式的に示す図。 第１の実施の形態の表示装置における液晶表示パネルの構成及び等価回路を概略的に示す図。 第１の実施の形態の表示装置の画素表示モードにおける画像信号の書き込みを説明するための図。 第１の実施の形態の表示装置の検出モードにおける検出信号の書き込み及び検出動作を説明するための図。 第１の実施の形態の表示装置の画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図。 第１の実施の形態の表示装置における画素の断面を模式的に示す図。 第１の実施の形態の表示装置におけるセンサ電極の構成例を示す図。 第１の実施の形態の表示装置における画素の構成を模式的に示す平面図。 従来の表示装置における画素の断面を模式的に示す図。 第１の実施の形態の表示装置における画素をモデル化した三次元の構成を示す図。 第１の実施の形態の表示装置における画素をモデル化した平面構成を示す図。 第１の実施の形態の表示装置のシミュレーションモデルに使用した諸元とシミュレート結果を示す図。

[第１の実施の形態]
以下、本発明の表示装置の一態様として液晶表示装置について図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、第１の実施の形態における表示装置の構成を模式的に示す図である。
液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４を備える。

液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成される。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備える。アクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成される（但し、ｍ及びｎは正の整数）。

バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

図２は、第１の実施の形態の表示装置における液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、Ｘ方向に沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）及びｎ本の電極線Ｅ（Ｅ１〜Ｅｎ）、Ｘ方向に交差するＹ方向に沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）を有している。またアレイ基板ＡＲは、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり前記画素電極ＰＥと向かい合う対向電極ＣＥなどを備えている。保持容量Ｃｓは、容量線Ｃと画素電極ＰＥとの間に形成される。液晶層ＬＱは、画素電極ＰＥと対向電極ＣＥとの間に介在する。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃ及び電極線Ｅは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。

図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲの上に実装されている。なお、フレキシブル配線基板の図示は省略しており、アレイ基板ＡＲには、フレキシブル配線基板を接続するための端子Ｔが形成されている。これらの端子Ｔは、各種配線を介して駆動ＩＣチップ２に接続されている。

本実施形態において、駆動ＩＣチップ２は、画像信号書込回路２Ａと検出回路２Ｂとを備えている。画像信号書込回路２Ａは、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて、各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う。検出回路２Ｂは、検出面において物体の接触を検出する検出モードにおいて、電極線Ｅとソース配線Ｓとの間の静電容量の変化を検出する。詳細については後述する。

次に、上述した構成の液晶表示パネルＬＰＮを備えた液晶表示装置１における画像表示モード及び検出モードについて説明する。

図３は、第１の実施の形態の表示装置の画像表示モードにおける画像信号の書き込みを説明するための図である。

画像信号書込回路２Ａは、第１駆動回路ＧＤを制御して各ゲート配線Ｇに対してスイッチング素子ＳＷをオン状態とする制御信号を出力する。また、画像信号書込回路２Ａは、第２駆動回路ＳＤを制御して各ソース配線Ｓに対して画像信号を出力する。ソース配線Ｓに出力された画像信号は、オン状態のスイッチング素子ＳＷを介して画素電極ＰＥに書き込まれる。一方で、画像信号書込回路２Ａは、第３駆動回路ＣＤを制御して各容量線Ｃに対してコモン電圧を印加する。

これにより、画素電極ＰＥと容量線Ｃの対向電極ＣＥとの間の液晶層ＬＱに対し、画像信号相当の電圧が印加される。液晶層ＬＱでは、印加された電圧に応じて液晶分子が配向し、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトから出射され液晶表示パネルＬＰＮに入射したバックライト光は、画素電極ＰＥ−対向電極ＣＥ間の電圧に依存して選択的に偏光板ＰＬ２を透過する。これにより、表示面に画像信号に対応した画像が表示される。

図４は、第１の実施の形態の表示装置の検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。なお、検出モードにおいては、画素電極ＰＥはフローティングの状態にある。

検出回路２Ｂは、第３駆動回路ＣＤを制御して電極線Ｅに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。このとき、第３駆動回路ＣＤは、複数の電極線Ｅ、図示した例では、隣り合う４本の電極線Ｅに対して同時に検出信号を書き込む。これは、電極線Ｅを複数本ずつ束ねてブロックを形成し、これらの電極線Ｅを検出要素として利用するものである。詳述しないが、第３駆動回路ＣＤは、例えば、各容量線Ｃ、電極線Ｅに接続された１以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせて容量線Ｃにコモン電圧を印加するのに対して、検出モードにおいては複数本の電極線Ｅに接続されたスイッチを同時にオンさせて検出信号を書き込む。

一方で、検出回路２Ｂは、第２駆動回路ＳＤを制御して各ソース配線Ｓをプリチャージする。電極線Ｅには交流の検出信号が書き込まれるため、ソース配線Ｓの電位が変動する。検出回路２Ｂは、このときのソース配線Ｓの電位変動を読み取る。検出面に物体が接近または接触した場合には、電極線Ｅとソース配線Ｓとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Ｓの電位変動も変化する。このため、検出回路２Ｂでは、ソース配線Ｓの電位変動の変化もしくは電流値の変化をモニタすることにより、電極線Ｅとソース配線Ｓとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。そして、検出回路２Ｂは、物体が接触したアクティブエリアの座標を取得する。

なお、第２駆動回路ＳＤは、複数のソース配線Ｓ、図示した例では、隣り合う１２本のソース配線Ｓから同時に電位変動もしくは電流値変動を読み取る。これは、ソース配線Ｓを複数本ずつ束ねてブロックを形成し、これらのソース配線Ｓを検出要素として利用するものである。詳述しないが、第２駆動回路ＳＤは、例えば、各ソース配線Ｓに接続された１以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせてソース配線Ｓに画像信号を書き込むのに対して、検出モードにおいては複数本のソース配線Ｓに接続されたスイッチを同時にオンさせてプリチャージした後に電位変動もしくは電流値変動を読み取る。

図５は、第１の実施の形態の表示装置の画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。

フレーム周波数が６０Ｈｚの場合、１フレーム期間は約１６．６ｍｓである。１フレームは、画像信号書込期間と、これに続く検出期間とを含んでいる。検出期間は、例えば、次フレームの画像信号書込期間までのブランキング期間である。検出期間においては、上述したように、ソース配線Ｓ及び電極線Ｅを検出要素として用い、検出要素に検出信号を書き込み、ソース配線Ｓと電極線Ｅとの間の静電容量の変化を検出する。

この検出期間では、電極線Ｅのブロック毎に順次ソース配線Ｓの各ブロックの検出動作を行う。

なお、検出要素をプリチャージしたとき、その電位信号は時定数をもって変化する。従って、この時定数と対応する時間だけ遅延したタイミングで電位変動などの静電容量の変化を表す信号を読み取る必要がある。

図６は、第１の実施の形態の表示装置における画素ＰＸの断面を模式的に示す図である。図７は、第１の実施の形態の表示装置における画素ＰＸの構成を模式的に示す平面図である。図６、図７を参照しつつ画素ＰＸの構成を説明する。

ガラスなどの透明な絶縁材料で形成された絶縁基板２０上には、ソース配線Ｓ_ｉ、Ｓ_ｉ＋１（添え字ｉは画素番号を示す）が図の奥行き方向に延在して配置される。このソース配線Ｓ_ｉ、Ｓ_ｉ＋１上には導電性のスペーサＳＰ_ｉ、ＳＰ_ｉ＋１が配置される。スペーサＳＰ_ｉ、ＳＰ_ｉ＋１は画素電極ＰＥに設けられたスリットから画素電極ＰＥの上方に突出して設けられている。ここで、画素電極ＰＥと絶縁基板２０との間には有機絶縁膜２３が配されている。ここで、絶縁基板２０、ソース配線Ｓ、有機絶縁膜２３、画素電極ＰＥはアレイ基板ＡＲを構成する。

対向基板ＣＴは、液晶層ＬＱを介してアレイ基板ＡＲと対向して配される。対向基板ＣＴは、絶縁基板３０、電極線Ｅ、カラーフィルタ３３、対向電極ＣＥを備えている。ガラスなどの透明な絶縁材料で形成された絶縁基板３０上には、電極線Ｅが配され、また絶縁基板３０上にカラーフィルタ３３が設けられる。カラーフィルタ３３は表面の凹凸を平坦化するためのオーバコート層を備えている。カラーフィルタ３３上には対向電極ＣＥが設けられる。対向電極ＣＥ、画素電極ＰＥは、画素を平面図に描いた場合、同じ位置にスリットが形成されている。

また、図７に示すように、電極線Ｅ_ｊは、１画素ＰＸに対して複数本（Ｅ_ｊ１、Ｅ_ｊ２、Ｅ_ｊ３）に分割して配されている。このように１本の電極線Ｅ_ｊを複数本に分割することで、ソース配線Ｓと電極線Ｅとの間の静電容量の変化を検出する際における時定数を小さくすることができる。

図８は、第１の実施の形態の表示装置における検出モード時のブロックの構成を示す図である。第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を５０本ずつ束ねてそれぞれ１本の検出配線としている。

続いて第１の実施の形態の構成でのセンシング感度と従来の構成でのセンシング感度とを比較して説明する。

図９は、従来の表示装置における画素ＰＸの断面を模式的に示す図である。

ガラスなどの透明な絶縁材料で形成された絶縁基板２０の一方の面上には、ソース配線Ｓ_ｉ、Ｓ_ｉ＋１（添え字ｉは画素番号を示す）が図の奥行き方向に延在して配置される。また絶縁基板２０の一方の面上では、有機絶縁層２３がソース配線Ｓ_ｉ、Ｓ_ｉ＋１を覆っている。絶縁基板２０の他方の面には、電極線Ｅ_ｊが設けられる。電極線Ｅ_ｊは絶縁基板２０に設けられたコンタクトホールＣＨを介して有機絶縁層２３上にその一部が突出する。そして、有機絶縁層２３の上に画素電極ＰＥが配されている。ここで、絶縁基板２０、有機絶縁膜２３、画素電極ＰＥ、電極線Ｅはアレイ基板ＡＲを構成する。

対向基板ＣＴは、液晶層ＬＱを介してアレイ基板ＡＲと対向して配される。対向基板ＣＴは、絶縁基板３０、カラーフィルタ３３、対向電極ＣＥを備えている。ガラスなどの透明な絶縁材料で形成された絶縁基板３０上には、カラーフィルタ３３が設けられる。カラーフィルタ３３は表面の凹凸を平坦化するためのオーバコート層を備えている。カラーフィルタ３３上には対向電極ＣＥが設けられる。対向電極ＣＥには、画素を平面図に描いた場合、ソース配線Ｓに対応する位置にスリットが形成されている。

図６に示す第１の実施の形態の画素ＰＸが、図９に示す従来の画素ＰＸの構成と相違する点、及び作用は次のとおりである。

従来は、対向電極ＣＥに設けたスリット（隙間）を介して指と電極Ｅとの間の容量を検出しているため、検出感度が低下していた。これに対し、第１の実施の形態では、従来アレイ基板ＡＲに設けられていた電極線Ｅを対向基板ＣＴ側に設けていた。この結果、従来の構成と比べると指と電極線Ｅとの距離が短くなり、さらに構造的な障害がなくなることで、指が液晶表示パネルＬＰＮに接触することによる容量変化を大きくすることができる。従って、センシング感度を高めることができる。

しかし、逆にソース配線Ｓと電極線Ｅとの距離が長くなるため、相互間の容量が小さくなってしまう。これは、センシング感度の低下の原因となる。そこで、ソース配線Ｓ上に導電性のスペーサＳＰを配置し、スペーサＳＰの先端部と電極線Ｅとの間で容量を形成するように構成する。これによってソース配線Ｓと電極線Ｅとの距離が長くなることを抑制する効果が得られる。本構成を実現するために画素電極ＰＥにスリットを設け、スペーサＳＰを突出させる。なお、対向電極ＣＥのスリットは、従来設けられていたものを利用する。

また、第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を５０本ずつ束ねてそれぞれ１本の検出配線としている。従って、検出結果が加算されるため検出信号を大きくすることができる。

続いて第１の実施の形態の構成でのセンシング感度と従来の構成でのセンシング感度とをシミュレーションにより定量的に比較した結果を説明する。

図１０は、第１の実施の形態の表示装置における画素をモデル化した三次元の構成を示す図である。この図で、絶縁膜と液晶で示される部位では、Ｘ方向にはスペーサＳＰが配され、Ｘ方向と直交するＹ方向には対向基板ＣＴに設けた電極線Ｅが配される。

図１１は、第１の実施の形態の表示装置における画素をモデル化した平面構成を示す図である。本モデルでは、上述のように電極線Ｅ_ｊは、１画素ＰＸに対して３本（Ｅ_ｊ１、Ｅ_ｊ２、Ｅ_ｊ３）に分割して配されている。このように１本の電極線Ｅ_ｊを複数本に分割して配することで、ソース配線Ｓと電極線Ｅとの間の容量の変化を検出する際における時定数を軽減し、検知時間を短縮することができる。

図１２は、第１の実施の形態の表示装置のシミュレーションモデルに使用した諸元とシミュレート結果を示す図である。

シミュレート結果によれば、指が接触した場合の容量は、３．９９×１０^−１４（Ｆ）、指が検知されていない場合の容量は、４．００×１０^−１４（Ｆ）であった。従って、指の接触有無による容量の変化は、１．２４×１０^−１６（Ｆ）である。ところで、第１の実施の形態では、図８に示したように、Ｘ方向、Ｙ方向ともに５０画素分を束ねて一本の検出配線を構成している。そのため検知容量は５０×５０＝２５００倍に増幅され、結果として得られる容量変化は、１．２４×２．５×１０^−１３（Ｆ）＝３０９（ｆＦ）であるとのシミュレーション結果であった。

一方、従来の構成の画素に対して同様のシミュレーションを行った結果、容量変化は、１００（ｆＦ）であった。即ち、本実施の形態の構成の画素では、従来の構成の画素に比較して約３倍の感度アップが実現されていることがわかった。

［実施の形態の効果］
以上説明した実施の形態では、従来アレイ基板ＡＲに設けられていたＹ方向の電極配線である電極線Ｅを対向基板ＣＴ側に設けている。そして、ソース配線ＳをＸ方向の電極配線として使用するとともに、ソース配線Ｓ上に導電性のスペーサＳＰを設けて、そのスペーサＳＰの高さを、先端部が対向基板ＣＴの近傍にまで達するようにする。なお、スペーサＳＰを対向基板ＣＴ側に突出させるために画素電極ＰＥにはスリットが設けられる。この画素電極ＰＥのスリット位置は、画素を平面図として描いたときに、対向電極ＣＥのスリット位置と重なる位置に設けられる。
この構成によってセンシング感度をアップすることができる。

また、第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を複数本（例えば、５０）本ずつ束ねてそれぞれ１本の検出配線としている。
この構成によって検出容量を大きくとることできるため、検出回路の構成を簡素化することができる。

また電極線は、１画素ＰＸに対して複数本に分割して配している。
この構成によって容量の変化を検出する際における時定数を軽減し、検知時間を短縮することができる。

なお、上述の各実施の形態では、電極線Ｅに検出信号を書き込み、ソース配線Ｓから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Ｓに検出信号を書き込み、電極線Ｅから静電容量の変化に伴った電位変動を読み取っても良い。また、電極線Ｅ及びソース配線Ｓを束ねる本数については必要な検出感度に応じて適宜設定することができる。

また、本実施の形態は、インセルのパッシブ型タッチパネル装置として広く適用することが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｇ…ゲート配線、Ｃ…容量線、Ｅ…電極線、Ｓ…ソース配線、Ｇ…ゲート配線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＣＥ…対向電極、ＬＱ…液晶層、ＧＤ…駆動回路、ＳＤ…駆動回路、ＳＰ…スペーサ、２Ａ…画像信号書込回路、２Ｂ…検出回路、２０…絶縁基板、３０…絶縁基板。

Claims (5)

1. 第１絶縁基板と、この第１絶縁基板の上方に配置され第１方向に延在する第１配線と、前記第１配線の上方において画素ごとに配置され前記第１配線に沿ったスリットが形成された画素電極と、前記第１配線の上部に電気的に接続して設けられ前記スリットから上方に突出して配される導電性の突出部と、を有する第１基板と、
   第２絶縁基板と、この第２絶縁基板の上方に配置され第２方向に延在する第２配線と、前記第２配線の上方において画素ごとに配置され前記第２配線と交差する方向にスリットが形成された対向電極とを有し、前記第１基板とそれぞれのスリットが延在方向を同じくして重なるように対向する第２基板と、
   前記第１基板と第２基板との間に保持される液晶層と、
   前記第１配線と第２配線との間の静電容量の変化を検出する検出回路と
   を備える、表示装置。
2. 前記突出部の上端部は、前記対向電極の表面近傍に位置するようになされる、請求項１に記載の表示装置。
3. 前記第１方向に延在して前記画素電極に書き込む画像信号を供給するソース線と、
   前記第２方向に延在して前記画像信号を書き込むためのタイミング信号を供給するゲート線と、
   前記タイミング信号に応じて前記画像信号を前記画素電極に供給するスイッチング素子とを有し、
   前記ソース線が前記第１配線として共有される、請求項１に記載の表示装置。
4. 前記第２配線は、前記第２配線の延在方向に平行して延在する複数の配線からなる、請求項１乃至３のいずれか１項に記載の表示装置。
5. 前記検出回路は、前記第１配線と前記第２配線とをそれぞれ複数本含むブロックに区分し、このブロックに含まれる複数の前記第１配線と第２配線との間の静電容量の変化を検出する、請求項１乃至３のいずれか１項に記載の表示装置。

Images