JP2013190677A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2013190677A JP2013190677A JP2012057731A JP2012057731A JP2013190677A JP 2013190677 A JP2013190677 A JP 2013190677A JP 2012057731 A JP2012057731 A JP 2012057731A JP 2012057731 A JP2012057731 A JP 2012057731A JP 2013190677 A JP2013190677 A JP 2013190677A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- display device
- pixel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明の実施形態は、表示装置に関する。 Embodiments described herein relate generally to a display device.
ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機ＥＬ表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。 Electronic devices such as mobile phones, personal digital assistants, and personal computers equipped with a display device having a touch panel function have been developed as a form of user interface. In an electronic device having such a touch panel function, it has been studied to add a touch panel function by separately attaching a touch panel substrate to a display device such as a liquid crystal display device or an organic EL display device.
また、近年、ＣＶＤ（Chemical Vapor Deposition）法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読み取り装置を製造する技術が研究されている。 In recent years, thin films are formed of various materials on a transparent insulating substrate such as a glass substrate by CVD (Chemical Vapor Deposition) method, etc., and by repeating operations such as cutting and grinding, scanning lines and signal lines can be used. A technique for manufacturing an image reading device by forming a display element, an optical sensor element, or the like is being studied.
また、画像読み取り装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指等との間の容量変化によりパネル表面の指等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。 Also, as a reading method of the image reading device, a conductive electrode is arranged in place of the optical sensor element, and so-called electrostatic detection is performed to detect information such as a finger on the panel surface by a capacitance change between the electrode and the finger. A technique for detecting a contact position by a capacitive method has been studied.
そして静電容量方式を用いた表示装置では、液晶などの表示パネル中にタッチパネル機能を組み込む、いわゆるインセル技術が盛んに開発されている。 In a display device using a capacitance method, so-called in-cell technology in which a touch panel function is incorporated in a display panel such as a liquid crystal has been actively developed.
しかしながら、表示装置を構成する基板上に接触位置を検出するためのセンサ機能を内蔵することによりタッチパネル機能を実現する際には、狭隘なスペースにセンシング機能を組み込むことになる。従って、タッチパネル機能を組み込むことによる表示性能の低下を抑制して、更にセンシング性能の向上を図ることが必要である。 However, when the touch panel function is realized by incorporating the sensor function for detecting the contact position on the substrate constituting the display device, the sensing function is incorporated in a narrow space. Therefore, it is necessary to further improve the sensing performance by suppressing a decrease in display performance due to the incorporation of the touch panel function.
本発明は、上記事情に鑑みてなされたものであって、表示性能の低下を抑制してセンシング性能の向上を図ることのできるタッチパネル機能を内蔵する表示装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a display device having a built-in touch panel function that can suppress a decrease in display performance and improve sensing performance.
本発明の一態様による表示装置は、第１絶縁基板と、この第１絶縁基板の上方に配置され第１方向に延在する第１配線と、前記第１配線の上方において画素ごとに配置され前記第１配線に沿ったスリットが形成された画素電極と、前記第１配線の上部に電気的に接続して設けられ前記スリットから上方に突出して配される導電性の突出部と、を有する第１基板と、第２絶縁基板と、この第２絶縁基板の上方に配置され第２方向に延在する第２配線と、前記第２配線の上方において画素ごとに配置され前記第２配線と交差する方向にスリットが形成された対向電極とを有し、前記第１基板とそれぞれのスリットが延在方向を同じくして重なるように対向する第２基板と、前記第１基板と第２基板との間に保持される液晶層と、前記第１配線と第２配線との間の静電容量の変化を検出する検出回路とを備える表示装置である。 A display device according to one embodiment of the present invention is provided for each pixel above a first insulating substrate, a first wiring that is disposed above the first insulating substrate and extends in a first direction, and the first wiring. A pixel electrode provided with a slit along the first wiring; and a conductive protrusion provided to be electrically connected to an upper portion of the first wiring and projecting upward from the slit. A first substrate; a second insulating substrate; a second wiring disposed above the second insulating substrate and extending in the second direction; and the second wiring disposed for each pixel above the second wiring. A second substrate having a counter electrode formed with slits in the intersecting direction and facing the first substrate so that each slit overlaps in the same extending direction; and the first substrate and the second substrate A liquid crystal layer held between the first wiring and the first wiring A display device and a detection circuit for detecting a change in capacitance between the wiring.
[第１の実施の形態]
以下、本発明の表示装置の一態様として液晶表示装置について図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
[First embodiment]
Hereinafter, a liquid crystal display device according to an embodiment of the display device of the present invention will be described in detail with reference to the drawings. In each figure, the same reference numerals are given to components that exhibit the same or similar functions, and duplicate descriptions are omitted.
図１は、第１の実施の形態における表示装置の構成を模式的に示す図である。
液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４を備える。
FIG. 1 is a diagram schematically illustrating a configuration of a display device according to the first embodiment.
The liquid
液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成される。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備える。アクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成される（但し、ｍ及びｎは正の整数）。 The liquid crystal display panel LPN is held between an array substrate (first substrate) AR, a counter substrate (second substrate) CT arranged to face the array substrate AR, and the array substrate AR and the counter substrate CT. And a liquid crystal layer (not shown). Such a liquid crystal display panel LPN includes an active area ACT for displaying an image. The active area ACT is composed of a plurality of pixels PX arranged in an m × n matrix (where m and n are positive integers).
バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
In the illustrated example, the
図２は、第１の実施の形態の表示装置における液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。 FIG. 2 is a diagram schematically showing a configuration and an equivalent circuit of the liquid crystal display panel LPN in the display device according to the first embodiment.
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、Ｘ方向に沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）及びｎ本の電極線Ｅ（Ｅ１〜Ｅｎ）、Ｘ方向に交差するＹ方向に沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）を有している。またアレイ基板ＡＲは、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり前記画素電極ＰＥと向かい合う対向電極ＣＥなどを備えている。保持容量Ｃｓは、容量線Ｃと画素電極ＰＥとの間に形成される。液晶層ＬＱは、画素電極ＰＥと対向電極ＣＥとの間に介在する。 In the active area ACT, the array substrate AR includes n gate wirings G (G1 to Gn), n capacitance lines C (C1 to Cn), and n electrode lines E (each extending along the X direction. E1 to En) and m source wirings S (S1 to Sm) extending along the Y direction intersecting the X direction. The array substrate AR includes mxn switching elements SW electrically connected to the gate wiring G and the source wiring S in each pixel PX, and mx electrically connected to the switching element SW in each pixel PX. The pixel electrode PE includes a counter electrode CE that is a part of the capacitor line C and faces the pixel electrode PE. The storage capacitor Cs is formed between the capacitor line C and the pixel electrode PE. The liquid crystal layer LQ is interposed between the pixel electrode PE and the counter electrode CE.
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃ及び電極線Ｅは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。
Each gate line G is drawn outside the active area ACT and is connected to the first drive circuit GD. Each source line S is drawn outside the active area ACT and connected to the second drive circuit SD. Each capacitor line C and electrode line E are drawn out of the active area ACT and connected to the third drive circuit CD. The first drive circuit GD, the second drive circuit SD, and the third drive circuit CD are formed on the array substrate AR and connected to the
図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲの上に実装されている。なお、フレキシブル配線基板の図示は省略しており、アレイ基板ＡＲには、フレキシブル配線基板を接続するための端子Ｔが形成されている。これらの端子Ｔは、各種配線を介して駆動ＩＣチップ２に接続されている。
In the illustrated example, the
本実施形態において、駆動ＩＣチップ２は、画像信号書込回路２Ａと検出回路２Ｂとを備えている。画像信号書込回路２Ａは、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて、各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う。検出回路２Ｂは、検出面において物体の接触を検出する検出モードにおいて、電極線Ｅとソース配線Ｓとの間の静電容量の変化を検出する。詳細については後述する。
In the present embodiment, the
次に、上述した構成の液晶表示パネルＬＰＮを備えた液晶表示装置１における画像表示モード及び検出モードについて説明する。
Next, an image display mode and a detection mode in the liquid
図３は、第１の実施の形態の表示装置の画像表示モードにおける画像信号の書き込みを説明するための図である。 FIG. 3 is a diagram for explaining writing of an image signal in the image display mode of the display device according to the first embodiment.
画像信号書込回路２Ａは、第１駆動回路ＧＤを制御して各ゲート配線Ｇに対してスイッチング素子ＳＷをオン状態とする制御信号を出力する。また、画像信号書込回路２Ａは、第２駆動回路ＳＤを制御して各ソース配線Ｓに対して画像信号を出力する。ソース配線Ｓに出力された画像信号は、オン状態のスイッチング素子ＳＷを介して画素電極ＰＥに書き込まれる。一方で、画像信号書込回路２Ａは、第３駆動回路ＣＤを制御して各容量線Ｃに対してコモン電圧を印加する。
The image
これにより、画素電極ＰＥと容量線Ｃの対向電極ＣＥとの間の液晶層ＬＱに対し、画像信号相当の電圧が印加される。液晶層ＬＱでは、印加された電圧に応じて液晶分子が配向し、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトから出射され液晶表示パネルＬＰＮに入射したバックライト光は、画素電極ＰＥ−対向電極ＣＥ間の電圧に依存して選択的に偏光板ＰＬ２を透過する。これにより、表示面に画像信号に対応した画像が表示される。 As a result, a voltage corresponding to an image signal is applied to the liquid crystal layer LQ between the pixel electrode PE and the counter electrode CE of the capacitor line C. In the liquid crystal layer LQ, the liquid crystal molecules are aligned according to the applied voltage, and the modulation factor for the light transmitted through the liquid crystal layer LQ changes. Therefore, the backlight light emitted from the backlight and incident on the liquid crystal display panel LPN is selectively transmitted through the polarizing plate PL2 depending on the voltage between the pixel electrode PE and the counter electrode CE. As a result, an image corresponding to the image signal is displayed on the display surface.
図４は、第１の実施の形態の表示装置の検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。なお、検出モードにおいては、画素電極ＰＥはフローティングの状態にある。 FIG. 4 is a diagram for explaining detection signal writing and detection operations in the detection mode of the display device according to the first embodiment. In the detection mode, the pixel electrode PE is in a floating state.
検出回路２Ｂは、第３駆動回路ＣＤを制御して電極線Ｅに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。このとき、第３駆動回路ＣＤは、複数の電極線Ｅ、図示した例では、隣り合う４本の電極線Ｅに対して同時に検出信号を書き込む。これは、電極線Ｅを複数本ずつ束ねてブロックを形成し、これらの電極線Ｅを検出要素として利用するものである。詳述しないが、第３駆動回路ＣＤは、例えば、各容量線Ｃ、電極線Ｅに接続された１以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせて容量線Ｃにコモン電圧を印加するのに対して、検出モードにおいては複数本の電極線Ｅに接続されたスイッチを同時にオンさせて検出信号を書き込む。 The detection circuit 2B controls the third drive circuit CD to write a detection signal to the electrode line E. Here, the detection signal is, for example, an AC signal. At this time, the third drive circuit CD simultaneously writes detection signals to a plurality of electrode lines E, in the illustrated example, four adjacent electrode lines E. In this method, a plurality of electrode lines E are bundled to form a block, and these electrode lines E are used as detection elements. Although not described in detail, the third drive circuit CD includes, for example, one or more switches connected to the capacitor lines C and the electrode lines E, and in the image display mode, the switches are sequentially turned on so that the common voltage is applied to the capacitor line C. In contrast, in the detection mode, the switches connected to the plurality of electrode lines E are simultaneously turned on to write the detection signal.
一方で、検出回路２Ｂは、第２駆動回路ＳＤを制御して各ソース配線Ｓをプリチャージする。電極線Ｅには交流の検出信号が書き込まれるため、ソース配線Ｓの電位が変動する。検出回路２Ｂは、このときのソース配線Ｓの電位変動を読み取る。検出面に物体が接近または接触した場合には、電極線Ｅとソース配線Ｓとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Ｓの電位変動も変化する。このため、検出回路２Ｂでは、ソース配線Ｓの電位変動の変化もしくは電流値の変化をモニタすることにより、電極線Ｅとソース配線Ｓとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。そして、検出回路２Ｂは、物体が接触したアクティブエリアの座標を取得する。 On the other hand, the detection circuit 2B controls the second drive circuit SD to precharge each source line S. Since an AC detection signal is written to the electrode line E, the potential of the source line S varies. The detection circuit 2B reads the potential fluctuation of the source line S at this time. When an object approaches or touches the detection surface, the capacitance between the electrode line E and the source line S changes. Along with such a change in capacitance, the potential fluctuation of the source wiring S also changes. For this reason, in the detection circuit 2B, the change in the capacitance between the electrode line E and the source line S, that is, the change to the detection surface is monitored by monitoring the change in the potential of the source line S or the change in the current value. An approach or contact of an object is detected. Then, the detection circuit 2B acquires the coordinates of the active area in contact with the object.
なお、第２駆動回路ＳＤは、複数のソース配線Ｓ、図示した例では、隣り合う１２本のソース配線Ｓから同時に電位変動もしくは電流値変動を読み取る。これは、ソース配線Ｓを複数本ずつ束ねてブロックを形成し、これらのソース配線Ｓを検出要素として利用するものである。詳述しないが、第２駆動回路ＳＤは、例えば、各ソース配線Ｓに接続された１以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせてソース配線Ｓに画像信号を書き込むのに対して、検出モードにおいては複数本のソース配線Ｓに接続されたスイッチを同時にオンさせてプリチャージした後に電位変動もしくは電流値変動を読み取る。 Note that the second drive circuit SD simultaneously reads potential fluctuations or current value fluctuations from a plurality of source lines S, in the illustrated example, twelve adjacent source lines S. In this method, a plurality of source lines S are bundled to form a block, and these source lines S are used as detection elements. Although not described in detail, the second drive circuit SD includes, for example, one or more switches connected to each source line S. In the image display mode, the second drive circuit SD is sequentially turned on to write an image signal to the source line S. In contrast, in the detection mode, potential fluctuations or current fluctuations are read after the switches connected to the plurality of source lines S are simultaneously turned on and precharged.
図５は、第１の実施の形態の表示装置の画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。 FIG. 5 is a diagram for explaining a relationship between an image signal writing period in which the image display mode of the display device of the first embodiment is performed and a detection period in which the detection mode is performed.
フレーム周波数が６０Ｈｚの場合、１フレーム期間は約１６．６ｍｓである。１フレームは、画像信号書込期間と、これに続く検出期間とを含んでいる。検出期間は、例えば、次フレームの画像信号書込期間までのブランキング期間である。検出期間においては、上述したように、ソース配線Ｓ及び電極線Ｅを検出要素として用い、検出要素に検出信号を書き込み、ソース配線Ｓと電極線Ｅとの間の静電容量の変化を検出する。 When the frame frequency is 60 Hz, one frame period is about 16.6 ms. One frame includes an image signal writing period and a subsequent detection period. The detection period is, for example, a blanking period until the image signal writing period of the next frame. In the detection period, as described above, the source line S and the electrode line E are used as detection elements, a detection signal is written to the detection element, and a change in capacitance between the source line S and the electrode line E is detected. .
この検出期間では、電極線Ｅのブロック毎に順次ソース配線Ｓの各ブロックの検出動作を行う。 In this detection period, each block of the source wiring S is sequentially detected for each block of the electrode line E.
なお、検出要素をプリチャージしたとき、その電位信号は時定数をもって変化する。従って、この時定数と対応する時間だけ遅延したタイミングで電位変動などの静電容量の変化を表す信号を読み取る必要がある。 When the detection element is precharged, the potential signal changes with a time constant. Therefore, it is necessary to read a signal representing a change in capacitance such as potential fluctuation at a timing delayed by a time corresponding to this time constant.
図６は、第１の実施の形態の表示装置における画素ＰＸの断面を模式的に示す図である。図７は、第１の実施の形態の表示装置における画素ＰＸの構成を模式的に示す平面図である。図６、図７を参照しつつ画素ＰＸの構成を説明する。 FIG. 6 is a diagram schematically illustrating a cross section of the pixel PX in the display device according to the first embodiment. FIG. 7 is a plan view schematically showing the configuration of the pixel PX in the display device of the first embodiment. The configuration of the pixel PX will be described with reference to FIGS.
ガラスなどの透明な絶縁材料で形成された絶縁基板２０上には、ソース配線Ｓｉ、Ｓｉ＋１（添え字ｉは画素番号を示す）が図の奥行き方向に延在して配置される。このソース配線Ｓｉ、Ｓｉ＋１上には導電性のスペーサＳＰｉ、ＳＰｉ＋１が配置される。スペーサＳＰｉ、ＳＰｉ＋１は画素電極ＰＥに設けられたスリットから画素電極ＰＥの上方に突出して設けられている。ここで、画素電極ＰＥと絶縁基板２０との間には有機絶縁膜２３が配されている。ここで、絶縁基板２０、ソース配線Ｓ、有機絶縁膜２３、画素電極ＰＥはアレイ基板ＡＲを構成する。
On the insulating
対向基板ＣＴは、液晶層ＬＱを介してアレイ基板ＡＲと対向して配される。対向基板ＣＴは、絶縁基板３０、電極線Ｅ、カラーフィルタ３３、対向電極ＣＥを備えている。ガラスなどの透明な絶縁材料で形成された絶縁基板３０上には、電極線Ｅが配され、また絶縁基板３０上にカラーフィルタ３３が設けられる。カラーフィルタ３３は表面の凹凸を平坦化するためのオーバコート層を備えている。カラーフィルタ３３上には対向電極ＣＥが設けられる。対向電極ＣＥ、画素電極ＰＥは、画素を平面図に描いた場合、同じ位置にスリットが形成されている。
The counter substrate CT is arranged to face the array substrate AR through the liquid crystal layer LQ. The counter substrate CT includes an insulating
また、図７に示すように、電極線Ｅｊは、１画素ＰＸに対して複数本（Ｅｊ１、Ｅｊ２、Ｅｊ３）に分割して配されている。このように１本の電極線Ｅｊを複数本に分割することで、ソース配線Ｓと電極線Ｅとの間の静電容量の変化を検出する際における時定数を小さくすることができる。 As shown in FIG. 7, the electrode line E j is divided into a plurality of lines (E j1 , E j2 , E j3 ) for one pixel PX. By dividing one electrode line E j into a plurality of lines in this way, a time constant when detecting a change in capacitance between the source line S and the electrode line E can be reduced.
図８は、第１の実施の形態の表示装置における検出モード時のブロックの構成を示す図である。第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を５０本ずつ束ねてそれぞれ１本の検出配線としている。 FIG. 8 is a diagram illustrating a block configuration in the detection mode in the display device according to the first embodiment. In the first embodiment, 50 electrode lines E in the Y direction and 50 spacers SP (source wiring S) in the X direction are bundled to form one detection wiring.
続いて第１の実施の形態の構成でのセンシング感度と従来の構成でのセンシング感度とを比較して説明する。 Next, the sensing sensitivity in the configuration of the first embodiment and the sensing sensitivity in the conventional configuration will be compared and described.
図９は、従来の表示装置における画素ＰＸの断面を模式的に示す図である。 FIG. 9 is a diagram schematically showing a cross section of a pixel PX in a conventional display device.
ガラスなどの透明な絶縁材料で形成された絶縁基板２０の一方の面上には、ソース配線Ｓｉ、Ｓｉ＋１（添え字ｉは画素番号を示す）が図の奥行き方向に延在して配置される。また絶縁基板２０の一方の面上では、有機絶縁層２３がソース配線Ｓｉ、Ｓｉ＋１を覆っている。絶縁基板２０の他方の面には、電極線Ｅｊが設けられる。電極線Ｅｊは絶縁基板２０に設けられたコンタクトホールＣＨを介して有機絶縁層２３上にその一部が突出する。そして、有機絶縁層２３の上に画素電極ＰＥが配されている。ここで、絶縁基板２０、有機絶縁膜２３、画素電極ＰＥ、電極線Ｅはアレイ基板ＡＲを構成する。
On one surface of the insulating
対向基板ＣＴは、液晶層ＬＱを介してアレイ基板ＡＲと対向して配される。対向基板ＣＴは、絶縁基板３０、カラーフィルタ３３、対向電極ＣＥを備えている。ガラスなどの透明な絶縁材料で形成された絶縁基板３０上には、カラーフィルタ３３が設けられる。カラーフィルタ３３は表面の凹凸を平坦化するためのオーバコート層を備えている。カラーフィルタ３３上には対向電極ＣＥが設けられる。対向電極ＣＥには、画素を平面図に描いた場合、ソース配線Ｓに対応する位置にスリットが形成されている。
The counter substrate CT is arranged to face the array substrate AR through the liquid crystal layer LQ. The counter substrate CT includes an insulating
図６に示す第１の実施の形態の画素ＰＸが、図９に示す従来の画素ＰＸの構成と相違する点、及び作用は次のとおりである。 The pixel PX of the first embodiment shown in FIG. 6 is different from the configuration of the conventional pixel PX shown in FIG. 9 and the operation is as follows.
従来は、対向電極ＣＥに設けたスリット（隙間）を介して指と電極Ｅとの間の容量を検出しているため、検出感度が低下していた。これに対し、第１の実施の形態では、従来アレイ基板ＡＲに設けられていた電極線Ｅを対向基板ＣＴ側に設けていた。この結果、従来の構成と比べると指と電極線Ｅとの距離が短くなり、さらに構造的な障害がなくなることで、指が液晶表示パネルＬＰＮに接触することによる容量変化を大きくすることができる。従って、センシング感度を高めることができる。 Conventionally, since the capacitance between the finger and the electrode E is detected through a slit (gap) provided in the counter electrode CE, the detection sensitivity has been lowered. On the other hand, in the first embodiment, the electrode lines E that are conventionally provided on the array substrate AR are provided on the counter substrate CT side. As a result, compared to the conventional configuration, the distance between the finger and the electrode line E is shortened, and further, there is no structural obstacle, so that the capacitance change due to the finger touching the liquid crystal display panel LPN can be increased. . Therefore, sensing sensitivity can be increased.
しかし、逆にソース配線Ｓと電極線Ｅとの距離が長くなるため、相互間の容量が小さくなってしまう。これは、センシング感度の低下の原因となる。そこで、ソース配線Ｓ上に導電性のスペーサＳＰを配置し、スペーサＳＰの先端部と電極線Ｅとの間で容量を形成するように構成する。これによってソース配線Ｓと電極線Ｅとの距離が長くなることを抑制する効果が得られる。本構成を実現するために画素電極ＰＥにスリットを設け、スペーサＳＰを突出させる。なお、対向電極ＣＥのスリットは、従来設けられていたものを利用する。 However, conversely, since the distance between the source line S and the electrode line E becomes long, the capacitance between them becomes small. This causes a decrease in sensing sensitivity. Therefore, a conductive spacer SP is disposed on the source wiring S, and a capacitance is formed between the tip of the spacer SP and the electrode line E. As a result, an effect of suppressing an increase in the distance between the source line S and the electrode line E can be obtained. In order to realize this configuration, the pixel electrode PE is provided with a slit, and the spacer SP is protruded. In addition, what was provided conventionally is utilized for the slit of the counter electrode CE.
また、第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を５０本ずつ束ねてそれぞれ１本の検出配線としている。従って、検出結果が加算されるため検出信号を大きくすることができる。 In the first embodiment, 50 electrode lines E in the Y direction and 50 spacers SP (source wiring S) in the X direction are bundled to form one detection wiring. Accordingly, since the detection results are added, the detection signal can be increased.
続いて第１の実施の形態の構成でのセンシング感度と従来の構成でのセンシング感度とをシミュレーションにより定量的に比較した結果を説明する。 Subsequently, the result of quantitative comparison of the sensing sensitivity in the configuration of the first embodiment and the sensing sensitivity in the conventional configuration by simulation will be described.
図１０は、第１の実施の形態の表示装置における画素をモデル化した三次元の構成を示す図である。この図で、絶縁膜と液晶で示される部位では、Ｘ方向にはスペーサＳＰが配され、Ｘ方向と直交するＹ方向には対向基板ＣＴに設けた電極線Ｅが配される。 FIG. 10 is a diagram illustrating a three-dimensional configuration in which pixels are modeled in the display device according to the first embodiment. In this figure, in the portion indicated by the insulating film and the liquid crystal, the spacer SP is disposed in the X direction, and the electrode line E provided on the counter substrate CT is disposed in the Y direction orthogonal to the X direction.
図１１は、第１の実施の形態の表示装置における画素をモデル化した平面構成を示す図である。本モデルでは、上述のように電極線Ｅｊは、１画素ＰＸに対して３本（Ｅｊ１、Ｅｊ２、Ｅｊ３）に分割して配されている。このように１本の電極線Ｅｊを複数本に分割して配することで、ソース配線Ｓと電極線Ｅとの間の容量の変化を検出する際における時定数を軽減し、検知時間を短縮することができる。 FIG. 11 is a diagram illustrating a planar configuration in which pixels are modeled in the display device according to the first embodiment. In this model, as described above, the electrode line E j is divided into three (E j1 , E j2 , E j3 ) for one pixel PX. Thus, by dividing one electrode line E j into a plurality of pieces, the time constant when detecting a change in capacitance between the source line S and the electrode line E is reduced, and the detection time is reduced. It can be shortened.
図１２は、第１の実施の形態の表示装置のシミュレーションモデルに使用した諸元とシミュレート結果を示す図である。 FIG. 12 is a diagram illustrating specifications and simulation results used in the simulation model of the display device according to the first embodiment.
シミュレート結果によれば、指が接触した場合の容量は、３．９９×１０−１４（Ｆ）、指が検知されていない場合の容量は、４．００×１０−１４（Ｆ）であった。従って、指の接触有無による容量の変化は、１．２４×１０−１６（Ｆ）である。ところで、第１の実施の形態では、図８に示したように、Ｘ方向、Ｙ方向ともに５０画素分を束ねて一本の検出配線を構成している。そのため検知容量は５０×５０＝２５００倍に増幅され、結果として得られる容量変化は、１．２４×２．５×１０−１３（Ｆ）＝３０９（ｆＦ）であるとのシミュレーション結果であった。 According to the simulation result, the capacity when the finger touches is 3.99 × 10 −14 (F), and the capacity when the finger is not detected is 4.00 × 10 −14 (F). It was. Therefore, the change in capacity due to the presence or absence of finger contact is 1.24 × 10 −16 (F). By the way, in the first embodiment, as shown in FIG. 8, one detection wiring is formed by bundling 50 pixels in both the X direction and the Y direction. Therefore, the detection capacity was amplified by 50 × 50 = 2500 times, and the resulting capacitance change was a simulation result that 1.24 × 2.5 × 10 −13 (F) = 309 (fF). .
一方、従来の構成の画素に対して同様のシミュレーションを行った結果、容量変化は、１００（ｆＦ）であった。即ち、本実施の形態の構成の画素では、従来の構成の画素に比較して約３倍の感度アップが実現されていることがわかった。 On the other hand, as a result of performing the same simulation on the pixel having the conventional configuration, the capacitance change was 100 (fF). That is, it has been found that the sensitivity of the pixel having the configuration of the present embodiment is about three times that of the pixel having the conventional configuration.
［実施の形態の効果］
以上説明した実施の形態では、従来アレイ基板ＡＲに設けられていたＹ方向の電極配線である電極線Ｅを対向基板ＣＴ側に設けている。そして、ソース配線ＳをＸ方向の電極配線として使用するとともに、ソース配線Ｓ上に導電性のスペーサＳＰを設けて、そのスペーサＳＰの高さを、先端部が対向基板ＣＴの近傍にまで達するようにする。なお、スペーサＳＰを対向基板ＣＴ側に突出させるために画素電極ＰＥにはスリットが設けられる。この画素電極ＰＥのスリット位置は、画素を平面図として描いたときに、対向電極ＣＥのスリット位置と重なる位置に設けられる。
この構成によってセンシング感度をアップすることができる。
[Effect of the embodiment]
In the embodiment described above, the electrode line E, which is an electrode wiring in the Y direction, which is conventionally provided on the array substrate AR, is provided on the counter substrate CT side. Then, the source wiring S is used as an X-direction electrode wiring, and a conductive spacer SP is provided on the source wiring S so that the height of the spacer SP reaches the vicinity of the counter substrate CT. To. Note that a slit is provided in the pixel electrode PE in order to protrude the spacer SP toward the counter substrate CT. The slit position of the pixel electrode PE is provided at a position overlapping the slit position of the counter electrode CE when the pixel is drawn as a plan view.
This configuration can increase sensing sensitivity.
また、第１の実施の形態では、Ｙ方向の電極線Ｅ、Ｘ方向のスペーサＳＰ（ソース配線Ｓ）を複数本（例えば、５０）本ずつ束ねてそれぞれ１本の検出配線としている。
この構成によって検出容量を大きくとることできるため、検出回路の構成を簡素化することができる。
In the first embodiment, a plurality of (for example, 50) electrode lines E in the Y direction and spacers SP (source wiring S) in the X direction are bundled to form one detection wiring.
Since the detection capacity can be increased by this configuration, the configuration of the detection circuit can be simplified.
また電極線は、１画素ＰＸに対して複数本に分割して配している。
この構成によって容量の変化を検出する際における時定数を軽減し、検知時間を短縮することができる。
The electrode lines are divided into a plurality of lines for one pixel PX.
With this configuration, it is possible to reduce the time constant when detecting a change in capacitance, and to shorten the detection time.
なお、上述の各実施の形態では、電極線Ｅに検出信号を書き込み、ソース配線Ｓから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Ｓに検出信号を書き込み、電極線Ｅから静電容量の変化に伴った電位変動を読み取っても良い。また、電極線Ｅ及びソース配線Ｓを束ねる本数については必要な検出感度に応じて適宜設定することができる。 In each of the above-described embodiments, a detection signal is written to the electrode line E, and a potential variation accompanying a change in capacitance is read from the source line S. However, a detection signal is written to the source line S, and the electrode line E From this, potential fluctuations accompanying changes in capacitance may be read. Further, the number of the electrode lines E and the source lines S that are bundled can be appropriately set according to the required detection sensitivity.
また、本実施の形態は、インセルのパッシブ型タッチパネル装置として広く適用することが可能である。 The present embodiment can be widely applied as an in-cell passive touch panel device.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｇ…ゲート配線、Ｃ…容量線、Ｅ…電極線、Ｓ…ソース配線、Ｇ…ゲート配線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＣＥ…対向電極、ＬＱ…液晶層、ＧＤ…駆動回路、ＳＤ…駆動回路、ＳＰ…スペーサ、２Ａ…画像信号書込回路、２Ｂ…検出回路、２０…絶縁基板、３０…絶縁基板。 LPN ... liquid crystal display panel, AR ... array substrate, CT ... counter substrate, ACT ... active area, PX ... pixel, G ... gate wiring, C ... capacitance line, E ... electrode line, S ... source wiring, G ... gate wiring, SW ... switching element, PE ... pixel electrode, CE ... counter electrode, LQ ... liquid crystal layer, GD ... drive circuit, SD ... drive circuit, SP ... spacer, 2A ... image signal writing circuit, 2B ... detection circuit, 20 ... insulation Substrate, 30 ... insulating substrate.
Claims (5)
第２絶縁基板と、この第２絶縁基板の上方に配置され第２方向に延在する第２配線と、前記第２配線の上方において画素ごとに配置され前記第２配線と交差する方向にスリットが形成された対向電極とを有し、前記第１基板とそれぞれのスリットが延在方向を同じくして重なるように対向する第２基板と、
前記第１基板と第２基板との間に保持される液晶層と、
前記第１配線と第２配線との間の静電容量の変化を検出する検出回路と
を備える、表示装置。 A first insulating substrate, a first wiring disposed above the first insulating substrate and extending in the first direction, and a slit disposed along the first wiring that is disposed for each pixel above the first wiring. A first substrate having a pixel electrode, and a conductive protrusion that is electrically connected to an upper portion of the first wiring and is provided to protrude upward from the slit;
A second insulating substrate; a second wiring disposed above the second insulating substrate and extending in the second direction; and a slit disposed in a direction intersecting the second wiring and disposed for each pixel above the second wiring. A second substrate opposed to the first substrate so that each slit overlaps in the same extending direction;
A liquid crystal layer held between the first substrate and the second substrate;
And a detection circuit configured to detect a change in capacitance between the first wiring and the second wiring.
前記第２方向に延在して前記画像信号を書き込むためのタイミング信号を供給するゲート線と、
前記タイミング信号に応じて前記画像信号を前記画素電極に供給するスイッチング素子とを有し、
前記ソース線が前記第１配線として共有される、請求項１に記載の表示装置。 A source line that extends in the first direction and supplies an image signal to be written to the pixel electrode;
A gate line extending in the second direction and supplying a timing signal for writing the image signal;
A switching element that supplies the image signal to the pixel electrode in response to the timing signal,
The display device according to claim 1, wherein the source line is shared as the first wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012057731A JP2013190677A (en) | 2012-03-14 | 2012-03-14 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012057731A JP2013190677A (en) | 2012-03-14 | 2012-03-14 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013190677A true JP2013190677A (en) | 2013-09-26 |
Family
ID=49390964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012057731A Pending JP2013190677A (en) | 2012-03-14 | 2012-03-14 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013190677A (en) |
-
2012
- 2012-03-14 JP JP2012057731A patent/JP2013190677A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9201261B2 (en) | Liquid crystal display device having touch sensor embedded therein, method of driving the same and method of fabricating the same | |
| TWI609307B (en) | Touch panel and apparatus for driving thereof | |
| US9483987B2 (en) | Embedded touch screen | |
| JP6336604B2 (en) | Modulated power supply for reducing parasitic capacitance | |
| JP6441168B2 (en) | Display device with sensor | |
| US20120169635A1 (en) | Touchable sensing matrix unit, a co-constructed active array substrate having the touchable sensing matrix unit and a display having the co-constructed active array substrate | |
| JP2018181203A (en) | Display device | |
| CN110023887B (en) | Liquid crystal display device with touch sensor and method of driving the same | |
| JP2014038625A (en) | In-cell type touch panel | |
| CN103513842A (en) | Touch screen panel | |
| CN103164076A (en) | Display device with integrated touch screen | |
| CN106339123B (en) | The display device of belt sensor | |
| JP5953242B2 (en) | Display device | |
| KR20120130990A (en) | Digitizer integrated display | |
| JP2016004281A (en) | Display device with sensor | |
| JP2009205379A (en) | Display device with touch panel | |
| KR101292249B1 (en) | Display apparatus | |
| JP5177024B2 (en) | Display device with touch sensor function | |
| CN104866161A (en) | Embedded type touch screen and display device | |
| CN113741730B (en) | display device | |
| JP2019016283A (en) | Display | |
| KR20120019077A (en) | Liquid crystal display device having touch sensor embedded therein and method for driving the same | |
| KR20140087481A (en) | Liquid crystal display device having in cell type touch sensing function | |
| US10372253B2 (en) | Touch display device and backlight unit thereof | |
| KR20100074820A (en) | Touch screen panel and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130711 |