JP2013180538A - 液体吐出装置及びヘッド制御回路 - Google Patents

Abstract

【課題】 コンパクトな構成のパワーオンリセット回路を備えたヘッドを有する液体吐出装置を提供する。
【解決手段】 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部を備える液体吐出装置であって、前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する。
【選択図】 図５

Description

本発明は、液体吐出装置及びヘッド制御回路に関する。

ヘッド部に設けられたノズルから液体を吐出して媒体上に液滴（インクドット）を着弾させることで記録を行う液体吐出装置が知られている。液体吐出装置から液体を吐出する際には、ヘッド部に搭載されたヘッド制御回路によってヘッドを駆動するための駆動信号や、ロジック信号が生成され、それらの信号を印加することによってヘッドの動作が制御される。

通常、それらの信号は電源の電圧を用いて生成されるが、電源電圧がＯＮになった後、電源電圧がＯＮになった後、グランド電位から電圧が上昇する間の中間電位の影響により、回路が誤作動するおそれがある。制御回路の誤作動を防止する手段として、電圧が上昇して安定するまでは制御回路をリセット状態にしておき、電圧が所定の大きさになってから制御回路を動作させるようにするパワーオンリセット回路を設ける方法がある。例えば、特許文献１では、このようなパワーオンリセット回路を搭載し、パワーオンリセット信号を生成して電源電圧の立ち上がり時における制御回路の誤作動を抑制している。

特開平５−１８３４１６号公報

特許文献１のパワーオンリセット回路では、パワーオンリセット信号を生成するための素子として抵抗素子が用いられていた。しかし、十分な抵抗値を得るために抵抗素子のサイズが大きくなることから、制御回路自体が大型化してしまうという問題があった。特に、インクジェットプリンター等の液体吐出装置では、ヘッドの小型化に関する要望が大きく、そのためにはパワーオンリセット回路をコンパクトに構成する必要がある。

本発明は、コンパクトな構成のパワーオンリセット回路を備えたヘッドを有する液体吐出装置を提供することを課題としている。

上記目的を達成するための主たる発明は、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部を備える液体吐出装置であって、前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する、ことを特徴とする液体吐出装置である。

本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。

プリンター１の全体構成を示すブロック図である。 図２Ａは、本実施形態のプリンターの構成を説明する図である。図２Ｂは、本実施形態のプリンターの構成を説明する側面図である。 ヘッドの構造を説明するための断面図である。 図４Ａは、第１の電源をＯＮ／ＯＦＦしたときの電圧の変動の様子について説明する図である。図４Ｂは第２の電源をＯＮ／ＯＦＦしたときの電圧の変動の様子について説明する図である。 実施形態のＰＯＲ回路の構成を表す図である。 Ｎチャネル型ＭＯＳ ＦＥＴの概略説明図である。 第１インバーター４２３について説明する図である。 電源をＯＮ／ＯＦＦしたときの第１インバーター４２３の入力側（ＩＮ１）における電圧の変動の様子について説明する図である。 電源をＯＮ／ＯＦＦしたときの第１インバーター４２３の出力側（ＩＮ２）における電圧の変動の様子について説明する図である。 電源をＯＮ／ＯＦＦしたときの第２インバーター４２４の出力側（ＯＵＴ３）における電圧の変動の様子について説明する図である。

本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。

第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部を備える液体吐出装置であって、前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する、ことを特徴とする液体吐出装置。
このような液体吐出装置によれば、コンパクトな構成のパワーオンリセット回路を備えることにより、液体を吐出するヘッドを小型化することができる。

かかる液体吐出装置であって、前記液体吐出装置を動作させる際には、前記第１の電源が前記第２の電源よりも先にオンされることが望ましい。
このような液体吐出装置によれば、電圧が大きい方の電源を先にＯＮの状態にすることで、逆の場合と比較して全体の起動時間（電圧が立ち上がるまでの時間）を短くすることができる。また、第１の電源を先に起動させることにより、第１の電源の電圧を利用してＰＯＲ信号を生成しやすくなる。

かかる液体吐出装置であって、前記第１のＭＯＳトランジスタのＯＮ抵抗が、前記第２のＭＯＳトランジスタのＯＮ抵抗よりも小さいことが望ましい。
このような液体吐出装置によれば、第１のＭＯＳトランジスタによって出力される電圧が、第２のＭＯＳトランジスタによって出力される電圧により影響を受け、第１の電源の電圧よりも低い電圧が出力される。これにより、インバーターに入力される信号のＨ／Ｌの切り替えタイミングを調整することができる。

かかる液体吐出装置であって、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタは、共にＮチャネルの電界効果トランジスタであることが望ましい。
このような液体吐出装置によれば、電源（第１の電源）から供給される電圧のみを用いてパワーオンリセット信号を生成し、安定した液体吐出動作を実現することができる。

また、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部の動作を制御するヘッド制御回路であって、前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する、ことを特徴とするヘッド制御回路。

＝＝＝液体吐出装置の基本的構成＝＝＝
発明を実施するための液体吐出装置の形態として、インクジェットプリンター（プリンター１）を例に挙げて説明する。

＜プリンターの構成＞
図１は、プリンター１の全体構成を示すブロック図である。プリンター１は、紙・布・フィルム等の媒体に文字や画像を記録（印刷）する液体吐出装置であり、外部装置であるコンピューター１１０と通信可能に接続されている。

コンピューター１１０にはプリンタードライバーがインストールされている。プリンタードライバーは、表示装置（不図示）にユーザーインターフェースを表示させ、アプリケーションプログラムから出力された画像データを印刷データに変換させるためのプログラムである。このプリンタードライバーは、フレキシブルディスクＦＤやＣＤ−ＲＯＭなどの記録媒体（コンピューターが読み取り可能な記録媒体）に記録されている。また、プリンタードライバーはインターネットを介してコンピューター１１０にダウンロードすることも可能である。なお、このプログラムは、各種の機能を実現するためのコードから構成されている。

コンピューター１１０はプリンター１に画像を印刷させるため、印刷させる画像に応じた印刷データをプリンター１に出力する。印刷データは、プリンター１が解釈できる形式のデータであって、各種のコマンドデータと、画素データとを有する。コマンドデータとは、プリンター１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、画素データは、印刷される画像の画素に関するデータである。ここで、画素とは画像を構成する単位要素であり、この画素が２次元的に並ぶことにより画像が構成される。印刷データにおける画素データＳＩは、媒体（例えば紙Ｓなど）上に形成されるドットに関するデータ（例えば、階調値）である。画素データは画素毎に例えば２ビットのデータによって構成される。

プリンター１は、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、検出器群５０と、コントローラー６０とを有する。コントローラー６０は、外部装置であるコンピューター１１０から受信した印刷データに基づいてヘッドユニット４０等の各ユニットを制御し、媒体に画像を印刷する。プリンター１内の状況は検出器群５０によって監視されており、検出器群５０は検出結果をコントローラー６０に出力する。コントローラー６０は検出器群５０から出力された検出結果に基づいて各ユニットを制御する。

＜搬送ユニット２０＞
図２Ａは本実施形態のプリンター１の構成を表した鳥瞰図であり、図２Ｂはプリンター１の構成を表した側面図である。

搬送ユニット２０は、媒体（例えば紙Ｓなど）を所定の方向（以下、搬送方向という）に搬送させるためのものである。ここで、搬送方向はキャリッジの移動方向と交差する方向である。搬送ユニット２０は、給紙ローラー２１と、搬送モーター２２と、搬送ローラー２３と、プラテン２４と、排紙ローラー２５とを有する（図２Ａ及び図２Ｂ）。

給紙ローラー２１は、紙挿入口に挿入された紙をプリンター内に給紙するためのローラーである。搬送ローラー２３は、給紙ローラー２１によって給紙された紙Ｓを印刷可能な領域まで搬送するローラーであり、搬送モーター２２によって駆動される。搬送モーター２２の動作はプリンター側のコントローラー６０により制御される。プラテン２４は、印刷中の紙Ｓを、紙Ｓの裏側から支持する部材である。排紙ローラー２５は、紙Ｓをプリンターの外部に排出するローラーであり、印刷可能な領域に対して搬送方向下流側に設けられている。

＜キャリッジユニット３０＞
キャリッジユニット３０は、ヘッドユニット４０が取り付けられたキャリッジ３１を所定の方向（以下、移動方向と言う）に移動（「走査」とも呼ばれる）させるためのものである。キャリッジユニット３０は、キャリッジ３１と、キャリッジモーター３２（ＣＲモータとも言う）とを有する（図２Ａ及び図２Ｂ）。

キャリッジ３１は、移動方向に往復移動可能であり、キャリッジモーター３２によって駆動される。キャリッジモーター３２の動作はプリンター側のコントローラー６０により制御される。また、キャリッジ３１は、インクを収容するインクカートリッジを着脱可能に保持している。

＜ヘッドユニット４０＞
ヘッドユニット４０は、紙Ｓにインクを吐出するためのものである。ヘッドユニット４０は、複数のノズルを有するヘッド４１とヘッド制御部４２とを備える。

ヘッド４１はキャリッジ３１に搭載され、キャリッジ３１が移動方向に移動すると、ヘッド４１も移動方向に移動する。そして、ヘッド４１が移動方向に移動中にインクを断続的に吐出することによって、移動方向に沿ったドットライン（ラスタライン）が媒体上に形成される。

図３は、ヘッド４１の構造を示した断面図である。ヘッド４１は、ケース４１１と、流路ユニット４１２と、ピエゾ素子ＰＺＴとを有する。ケース４１１はピエゾ素子ＰＺＴを収納し、ケース４１１の下面に流路ユニット４１２が接合されている。流路ユニット４１２は、流路形成板４１２aと、弾性板４１２ｂと、ノズルプレート４１２ｃとを有する。流路形成板４１２aには、圧力室４１２ｄとなる溝部、ノズル連通口４１２eとなる貫通口、共通インク室４１２ｆとなる貫通口、インク供給路４１２ｇとなる溝部が形成されている。弾性板４１２ｂはピエゾ素子ＰＺＴの先端が接合されるアイランド部４１２ｈを有する。そして、アイランド部４１２ｈの周囲には弾性膜４１２ｉによる弾性領域が形成されている。インクカートリッジに貯留されたインクが、共通インク室４１２ｆを介して、各ノズルＮｚに対応した圧力室４１２ｄに供給される。ノズルプレート４１２ｃはノズルＮｚが形成されたプレートである。ノズル面では、イエローインクを吐出するイエローノズル列Ｙと、マゼンタインクを吐出するマゼンタノズル列Ｍと、シアンインクを吐出するシアンノズル列Ｃと、ブラックインクを吐出するブラックノズル列Ｋと、が形成されている。各ノズル列では、複数のノズルＮｚが搬送方向に所定間隔にて並ぶことによって構成されている。

電圧波形信号である駆動信号がピエゾ素子ＰＺＴに印加されると、該駆動信号とグランド（ＧＮＤ）との電位差に応じてピエゾ素子ＰＺＴは上下方向に伸縮する（駆動される）。ピエゾ素子ＰＺＴが伸縮すると、アイランド部４１２ｈは圧力室４１２ｄ側に押されたり、反対方向に引かれたりする。このとき、アイランド部４１２ｈ周辺の弾性膜４１２ｉが変形し、圧力室４１２ｄ内の圧力が上昇・下降することにより、ノズルＮＺからインク滴が吐出される。

ヘッド制御部４２は、ヘッド４１の動作を制御するための制御用ＩＣであり、ヘッド４１の付近に設けられる。例えば、コントローラー６０からヘッド４１にデータ等の伝送を行なうケーブル（フレキシブルフラットケーブルＦＦＣ）に取り付けられる。そして、コントローラー６０から送信される信号に応じてピエゾ素子ＰＺＴを駆動するための駆動信号を生成したり、該駆動信号をピエゾ素子ＰＺＴに印加するのを制御する制御信号（例えばＳＷ信号等）を生成したりして、それらの信号によってヘッド４１の動作を制御する。
また、ヘッド制御部４２には後述するパワーオンリセット回路が設けられる。

＜検出器群５０＞
検出器群５０は、プリンター１の状況を監視するためのものである。検出器群５０には、リニア式エンコーダ５１、ロータリー式エンコーダ５２、紙検出センサ５３、及び光学センサ５４等が含まれる（図２Ａ及び図２Ｂ）。

リニア式エンコーダ５１は、キャリッジ３１の移動方向の位置を検出する。ロータリー式エンコーダ５２は、搬送ローラー２３の回転量を検出する。紙検出センサ５３は、給紙中の媒体（紙Ｓ）の先端の位置を検出する。光学センサ５４は、キャリッジ３１に取付けられている発光部と受光部により、対向する位置の媒体の有無を検出し、例えば、移動しながら紙の端部の位置を検出し、紙の幅を検出することができる。また、光学センサ５４は、状況に応じて、媒体の先端（搬送方向下流側の端部であり、上端ともいう）・後端（搬送方向上流側の端部であり、下端ともいう）も検出できる。

＜コントローラー６０＞
コントローラー６０は、プリンター１の制御を行うための制御ユニット（制御部）である。コントローラー６０は、インターフェース部６１と、ＣＰＵ６２と、メモリー６３と、ユニット制御回路６４とを有する。

インターフェース部６１は、外部装置であるコンピューター１１０とプリンター１との間でデータの送受信を行う。ＣＰＵ６２は、プリンター１の全体の制御を行うための演算処理装置である。メモリー６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６２は、メモリー６３に格納されているプログラムに従って、ユニット制御回路６４を介して搬送ユニット２０やキャリッジユニット３０等の各ユニットを制御する。

＜プリンターの印刷動作＞
プリンター１の印刷動作について簡単に説明する。コントローラー６０は、コンピューター１１０からインターフェース部６１を介して印刷命令を受信し、各ユニットを制御することにより、給紙処理・ドット形成処理・搬送処理等を行う。

給紙処理は、印刷すべき紙をプリンター内に供給し、印刷開始位置（頭出し位置とも言う）に紙を位置決めする処理である。ドット形成処理は、移動方向（走査方向）に沿って移動するヘッドからインクを断続的に吐出させ、紙上にドットを形成する処理である。搬送処理は、紙をヘッドに対して搬送方向に沿って相対的に移動させる処理である。

コントローラー６０は、印刷すべきデータがなくなるまで、ドット形成処理と搬送処理とを交互に繰り返し、ドットラインにより構成される画像を徐々に紙に印刷する。そして、印刷すべきデータがなくなると、排紙ローラー２５を回転させてその紙を排紙する。
次の紙に印刷を行う場合は同処理を繰り返し、行わない場合は、印刷動作を終了する。

＝＝＝パワーオンリセット回路について＝＝＝
制御回路（本実施形態においてはヘッド制御部４２）に設けられるパワーオンリセット回路について簡単に説明する。一般に、パワーオンリセット回路（以下、ＰＯＲ回路とも呼ぶ）は、電源をＯＮの状態にしてから電圧が上昇して安定するまでの間、制御回路をリセット状態にしておき、電圧が所定の大きさになってから制御回路を動作させるようにするパワーオンリセット信号（以下、ＰＯＲ信号とも呼ぶ）を生成する回路である。

図４Ａは、第１の電源をＯＮ／ＯＦＦしたときの電圧の変動の様子について説明する図である。図４Ｂは第２の電源をＯＮ／ＯＦＦしたときの電圧の変動の様子について説明する図である。図の横軸は時間を表し、縦軸は電源電圧の大きさを表す。プリンター１では、第１の電源（以下、主電源とも言う）から供給される４２Ｖ程度の電圧を利用して上述の駆動信号が生成される。また、第２の電源（以下、ロジック電源とも言う）から供給される３．３Ｖ程度の電圧を利用して上述の制御信号が生成される。

図４Ａの時刻ａにおいて、まず第１の電源（主電源）がＯＮされ、０．０Ｖ（グランド（ＧＮＤ）の電位）から時間の経過と共に徐々に電圧が上昇し（立ち上がり）、時刻ｂにおいて電圧が４２Ｖとなる。電圧が４２まで上昇すると、主電源が正常に立ち上がった状態となり、そのまま安定した電圧を保ち続ける。そして、時刻ｉにおいて主電源がＯＦＦされると、４２Ｖから時間の経過と共に徐々に電圧が下降して、時刻ｊにおいてＧＮＤ電位（０．０Ｖ）になる。

また、図４Ｂの時刻ｃにおいて第２の電源（ロジック電源）がＯＮされ、０．０Ｖ（グランド（ＧＮＤ）の電位）から時間の経過と共に徐々に電圧が上昇し（立ち上がり）、時刻ｅにおいて電圧が３．３Ｖとなる。電圧が３．３まで上昇すると、ロジック電源が正常に立ち上がった状態となり、そのまま安定した電圧を保ち続ける。そして、時刻ｆにおいてロジック電源がＯＦＦされると、３．３Ｖから時間の経過と共に徐々に電圧が下降して、時刻ｈにおいてＧＮＤ電位（０．０Ｖ）になる。

なお、電圧の大きい主電源（４２Ｖ）が立ち上がるまでに要する時間は、電圧の低いロジック電源（３．３Ｖ）が立ち上がるまでに要する時間よりも長くかかる。そのため、本実施形態では主電源をＯＮにした後でロジック電源をＯＮにすることにより、両電源が完全に立ち上がるまでの時間がなるべく短くなるようにして、全体の起動時間を節約している。また、第１の電源（主電源）を先に起動させることで、当該主電源の電圧（４２Ｖ）を利用してＰＯＲ信号を生成することができる。

ここで、制御回路を安定して作動させるためには、主電源（４２Ｖ）及びロジック電源（３．３Ｖ）の両電圧を正常に制御回路に供給する必要がある。しかし、主電源のみが立ち上がっている期間（図４Ａにおいてｂ〜ｃの斜線部で表される区間）では、ロジック電源が供給されないため、制御回路が誤作動するおそれがある。

また、時刻ｃにおいてロジック電源がＯＮされた後も、電圧が０．０Ｖから徐々に上昇して、制御回路が正常に動作する所定の電圧（以下、規定電圧とも呼ぶ）に達するまでにはある程度の時間を要する。この規定電圧に達する時刻をｄとすると、図４Ｂのｃ−ｄのの斜線部で表される区間では規定電圧未満の低い電圧が制御回路に供給されるため、この場合も制御回路が誤作動するおそれがある。

このような制御回路の誤作動を抑制するためには、少なくとも第１の電源（主電源）及び第２の電源（ロジック電源）が共に規定電圧以上になるまでの間（ａ−ｘ区間）は、制御回路をリセット状態にしておく必要がある。そして、２つの電源電圧が共に規定電圧に達した状態において（正確には、規定電圧に達した後、周辺の回路が安定してから）リセット状態を解除する。電源をＯＦＦにする際の動作時についても同様であり、２つの電源電圧が規定電圧よりも小さくなったとき（図のｇ−ｉ区間）に制御回路をリセット状態にする。このときの、制御回路を強制的にリセット状態にするための信号がＰＯＲ信号である。

従来のＰＯＲ回路では、抵抗素子を用いてＰＯＲ信号が生成される場合が多かったが、抵抗素子に十分な抵抗を持たせるためにはある程度の面積が必要であり、ＰＯＲ回路自体が大型化するという問題があった。

本実施形態のプリンター１では、ヘッド制御部４２がヘッドユニット４０付近に設けられ、場合によってはキャリッジユニット３０等と共にヘッド制御部４２が移動するような構成である。したがって、ヘッド制御部４２のサイズはなるべく小さい方が望ましく、そのためにはＰＯＲ回路を小型化することが必要である。

＝＝＝実施形態＝＝＝
＜ＰＯＲ回路の構成＞
図５は、本実施形態のＰＯＲ回路の構成を表す図である。本実施形態では、ヘッド制御部４２が実装された配線基板上に図５に示されるＰＯＲ回路が組み込まれている。ＰＯＲ回路は、第１の電源（主電源）から供給される４２Ｖの電圧を用いてＰＯＲ信号を生成し、ヘッド制御部４２に出力することで、第１の電源（主電源）及び第２の電源（ロジック電源）のＯＮ／ＯＦＦ時において該ヘッド制御部４２が誤作動することを抑制する。

ＰＯＲ回路は、第１ＭＯＳトランジスタ４２１と、第２ＭＯＳトランジスタ４２２と、第１インバーター４２３と、第２インバーター４２４とを有する。なお、「ＭＯＳトランジスタ」は、ＭＯＳ ＦＥＴ（電界効果トランジスタ）のことを意味する。

第１ＭＯＳトランジスタ４２１は、Ｎチャネル型のＭＯＳ ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)である。図６は、Ｎチャネル型ＭＯＳ ＦＥＴの概略説明図である。Ｎチャネル型ＭＯＳ ＦＥＴでは、ＮＰＮ型半導体のＮの部分にソース（ｓ）とドレイン（ｄ）の電極が設けられ、該ＮＰＮ型半導体に付された酸化絶縁膜の上にゲート（ｇ）の電極として金属が設けられている。そして、ゲートに電圧（プラスの電圧）がかかると、Ｎの部分の電子（キャリア）がＰの部分に移動し、ソースとドレインとの間に電流が流れる。

ＭＯＳ ＦＥＴのチャネル内で、ソースとドレインとの間で電流が流れる方向の長さ（図６においてチャネルの横方向の長さ）をチャネル長（Ｌ）と言う。チャネル長が長いほど、キャリア（電子）が流れ難くなるため、ＭＯＳ ＦＥＴの抵抗（ＯＮ抵抗）が大きくなる。また、ＭＯＳ ＦＥＴのソースとドレインとの間で電流が流れる方向と交差する方向の長さ（図６においてチャネルの縦方向の長さ）をチャネル幅（Ｗ）と言う。チャネル幅が広いほど、キャリア（電子）が流れ易くなるため、ＭＯＳ ＦＥＴの抵抗（ＯＮ抵抗）が小さくなる。

本実施形態では、第１ＭＯＳトランジスタ４２１のソース及びゲートが第１の電源に接続され、ドレインが第１インバーター４２３の入力側に接続される（図５参照）。

第２ＭＯＳトランジスタ４２２は、Ｎチャネル型のＭＯＳ ＦＥＴである。基本的な構造は第１ＭＯＳトランジスタ４２１と同様である。

本実施形態では、第２ＭＯＳトランジスタ４２２のソースがグランド（ＧＮＤ）に接続され、ゲートが第２の電源に接続され、ドレインが第１インバーター４２３の入力側に接続される（図５参照）。

第１インバーター４２３は、ＮＯＴゲートであり、Ｌレベルの信号が入力されると、Ｈレベルの信号を出力する。逆に、Ｈレベルの信号が入力されると、Ｌレベルの信号を出力する。第１インバーター４２３の出力側は、第２インバーター４２４の入力側に接続される。なお、図５に示されるように、第１インバーター４２３の入力側の点をＩＮ１とし、第１インバーター４２３の出力側の点（すなわち、第２インバーター４２４の入力側の点）をＩＮ２とする。

図７は、第１インバーター４２３について説明する図である。第１インバーター４２３は２つのＭＯＳトランジスタが相補的に接続されており、図のＱ１はＰ型チャネルのＭＯＳトランジスタで、Ｑ２はＮチャネル型のＭＯＳトランジスタである。第１インバーター４２３の入力側（ＩＮ１）からＨレベルの信号が入力されると、Ｑ２がＯＮ、Ｑ１がＯＦＦの状態になる。これにより、第１インバーター４２３の出力側（ＩＮ２）における電位は、グランド（ＧＮＤ）の電位０．０Ｖとほぼ等しくなる。すなわち、Ｌレベルの信号が出力される。逆に、第１インバーター４２３の入力側（ＩＮ１）からＬレベルの信号が入力されると、Ｑ２がＯＦＦ、Ｑ１がＯＮの状態になる。これにより、ＩＮ２の電位は第１の電源の電圧４２Ｖとほぼ等しくなり、Ｈレベルの信号が出力される。

第２インバーター４２４は、第１インバーター４２３と同様のＮＯＴゲートであり、Ｌレベルの信号が入力されるとＨレベルの信号を出力し、Ｈレベルの信号が入力されるとＬレベルの信号を出力する。図５に示されるように、第２インバーター４２４の入力側の点をＩＮ２とし、第２インバーター４２４の出力側の点をＯＵＴ３とする。

＜ＰＯＲ信号の生成動作＞
図５のＰＯＲ回路において第１の電源（主電源）がＯＮされると、第１ＭＯＳトランジスタ４２１のゲート端子に電圧が供給され、ＭＯＳトランジスタがＯＮの状態になる。すなわち、第１ＭＯＳトランジスタ４２１のドレインとソースとの間に電流が流れる（導通する）。続いて、第２の電源（ロジック電源）がＯＮされると、第２ＭＯＳトランジスタ４２２のゲート端子に電圧が供給され、第２ＭＯＳトランジスタ４２２のドレインとソースとの間に電流が流れる（導通する）。

図８は、電源をＯＮ／ＯＦＦしたときの第１インバーター４２３の入力側（ＩＮ１）における電圧の変動の様子について説明する図である。図に示される縦軸及び横軸は図４Ａで説明したものと同様である。太実線で表されるのがＩＮ１における電圧値であり、太破線で表されるのは第１の電源（主電源）から供給される電圧（図４Ａに相当）である。

時刻ａにおいて第１の電源がＯＮされると、第１ＭＯＳトランジスタ４２１がＯＮの状態になり、該第１ＭＯＳトランジスタ４２１のドレイン端子の電圧が０．０Ｖから上昇しはじめ、時刻ｂにおいて電圧が第１の電源の電圧（４２Ｖ）になる。また、時刻ｃにおいて第２ＭＯＳトランジスタ４２２がＯＮの状態になり、該第２ＭＯＳトランジスタ４２２ドレイン端子はグランド（ＧＮＤ）の電圧（０．０Ｖ）となる。本実施形態では、第１ＭＯＳトランジスタ４２１のＯＮ抵抗が第２ＭＯＳトランジスタ４２２のＯＮ抵抗よりも低い。そのため、第１ＭＯＳトランジスタ４２１の方が電流を流しやすく、図５のＩＮ１の点ではＧＮＤ電圧よりも第１の電源による電圧の影響が大きくなる。そのため、第１の電源による電圧がＧＮＤ側に引かれるようになり、第１インバーター４２３の入力側（ＩＮ１）では、時刻ｃ以降、第１の電源による電圧（図８の太破線）よりも低い電圧値（図８の太実線）が出力される。そして、第１ＭＯＳトランジスタ４２１を介して供給される電源電圧が、第２ＭＯＳトランジスタ４２２によってＧＮＤ電圧の影響を受けながら、図８のｃ−ｅ区間のように時間の経過と共に徐々に出力電圧値が下降する。

ここで、第１インバーター４２３のＨレベルとＬレベルとの切り替えの閾値をＶｔｈとすると、時刻ｂで第１の電源が４２Ｖに立ち上がってから時刻ｄで第２の電源が規定電圧に立ち上がるまでの間は、第１インバーター４２３の入力側電圧（ＩＮ１における電圧）はＨレベルである。そのため、少なくとも図の斜線部の区間（ｂ−ｄ区間）では第１インバーター４２３の出力はＬレベルとなる。一方、時刻ｄにおいて第１インバーター４２３の入力側電圧がＶｔｈよりも下がると、入力がＬレベルになるので、第１インバーター４２３の出力はＨレベルとなる。

第１及び第２の電源をＯＦＦにして電圧が下降する際の動作はこの逆となる。すなわち、（ｆ−ｇ区間）では第１インバーター４２３の入力電圧がＶｔｈよりも小さくＬレベルとなるため、第１インバーター４２３の出力はＨレベルである。そして、斜線部の区間（ｇ−ｉ区間）では、第１インバーター４２３の入力電圧がＶｔｈ以上でＨレベルとなるため、第１インバーター４２３の出力はＬレベルとなる。

図９は、電源をＯＮ／ＯＦＦしたときの第１インバーター４２３の出力側（ＩＮ２）における電圧の変動の様子について説明する図である。図９の縦軸及び横軸は図４及び図８で説明したものと同様であり、太実線で表されるのがＩＮ２における電圧値である。上述のように、（ｂ−ｄ区間）では第１インバーター４２３の入力がＨレベルであるため、出力側の電圧はグランド（ＧＮＤ）の電圧となる。（ｄ−ｇ区間）では第１インバーター４２３の入力がＬレベルになるため、出力側の電圧は第１の電源の電圧（４２Ｖ）となる。そして、（ｇ−ｉ区間）では第１インバーター４２３の入力が再びＨレベルになるため、グランド（ＧＮＤ）の電圧が出力される。

図１０は、電源をＯＮ／ＯＦＦしたときの第２インバーター４２４の出力側（ＯＵＴ３）における電圧の変動の様子について説明する図である。第２インバーター４２４は第１インバーター４２３から出力される信号を反転させるので、図の（ｄ−ｇ区間）ではＬレベル、その他の区間ではＨレベルの信号を出力する。したがって、図１０に示されるように、（ａ−ｄ区間）では第１の電源の電圧を出力し、（ｄ−ｇ区間）ではグランド（ＧＮＤ）の電圧を出力し、（ｇ−ｉ区間）では再び第１の電源の電圧を出力する。本実施形態では、ＯＵＴ３から出力されるこの電圧信号をＰＯＲ信号として用いる。

これにより、主電源がＯＮされ、続いてロジック電源がＯＮされた後、ロジック電源の電圧がヘッド制御部４２が正常に動作する電圧値（規定電圧値）に達するまでの間（ａ−ｄ区間）は、ＰＯＲ信号がＯＮになり、ヘッド制御部４２がリセット状態にされる。そして、ロジック電源の電圧が規定電圧に達して完全に立ち上がった状態（ｄ−ｇ区間）ではＰＯＲ信号がＯＦＦになり、ヘッド制御部４２が正常に動作してヘッド４１の動作が制御される。そして、ロジック電源及び主電源がＯＦＦされて、ロジック電源の電圧が規定電圧よりも下がると（ｇ−ｉ区間）、再びＰＯＲ信号がＯＮになり、ヘッド制御部４２がリセット状態にされる。

＜本実施形態の効果＞
本実施形態では、二つのＭＯＳトランジスタを用いてＰＯＲ回路を構成し、ＰＯＲ信号を生成することで、主電源及びロジック電源のＯＮ／ＯＦＦ時においてヘッド制御部４２が誤作動することを抑制し、ヘッド４１を安定して動作させることができる。これにより、正確な液体吐出動作を行うことができる。また、ＭＯＳトランジスタを用いることによりＰＯＲ回路をコンパクトに構成することができるため、ヘッド制御部自体を小型化することが可能である。また、主電源から供給される電圧を用いてパワーオンリセット信号を生成することができる。これにより、ヘッド４１の動作の妨げることなく、より安定した液体吐出動作を実現しやすくなる。

＝＝＝その他の実施形態＝＝＝
一実施形態としてのプリンター等を説明したが、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜液体吐出装置について＞
前述の各実施形態では、液体吐出装置の一例としてプリンターが説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造型機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用してもよい。

＜ピエゾ素子について＞
前述の各実施形態では、液体を吐出させるための動作を行う素子としてピエゾ素子ＰＺＴを例示したが、他の素子であってもよい。例えば、発熱素子や静電アクチュエーターを用いてもよい。

＜他の液体吐出装置について＞
前述の各実施形態では、ヘッド４１をキャリッジとともに移動させるタイプのインクジェットプリンター（シリアルプリンター）を例に挙げて説明したが、プリンターはヘッドが固定された、いわゆるラインプリンターであってもよい。

＜プリンタードライバーについて＞
前述の各実施形態では、プリンタードライバーの処理はコンピューター１１０（ＰＣ）によって行われていたが、プリンタードライバーをコントローラー６０にインストールして、プリンター自体でプリンタードライバーの処理を行ってもよい。

１ プリンター、
２０ 搬送ユニット、２１ 給紙ローラー、２２ 搬送モーター、
２３ 搬送ローラー、２４ プラテン、２５ 排紙ローラー、
３０ キャリッジユニット、３１ キャリッジ、３２ キャリッジモーター、
４０ ヘッドユニット、４１ ヘッド、４１１ ケース、４１２ 流路ユニット、
４１２ａ 流路形成板、４１２ｂ 弾性板、４１２ｃ ノズルプレート、
４１２ｄ 圧力室、４１２e ノズル連通口、４１２ｆ 共通インク室、
４１２ｇ インク供給路、４１２ｈ アイランド部、４１２ｉ 弾性膜、
４２ ヘッド制御部、
４２１ 第１ＭＯＳトランジスタ、４２２ 第２ＭＯＳトランジスタ、
４２３ 第１インバーター、４２４ 第２インバーター、
５０ 検出器群、５１ リニア式エンコーダ、５２ ロータリー式エンコーダ、
５３ 紙検出センサ、５４ 光学センサ、
６０ コントローラー、６１ インターフェース部、
６２ ＣＰＵ、６３ メモリー、６４ ユニット制御回路、
１１０ コンピューター、
ＰＺＴ ピエゾ素子

Claims (5)

1. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部を備える液体吐出装置であって、
   前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、
   前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、
   前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、
   前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する、
   ことを特徴とする液体吐出装置。
2. 請求項１に記載の液体吐出装置であって、
   前記液体吐出装置を動作させる際には、前記第１の電源が前記第２の電源よりも先にオンされる、ことを特徴とする液体吐出装置。
3. 請求項１または２に記載の液体吐出装置であって、
   前記第１のＭＯＳトランジスタのＯＮ抵抗が、前記第２のＭＯＳトランジスタのＯＮ抵抗よりも小さい、ことを特徴とする液体吐出装置。
4. 請求項１〜３のいずれかに記載の液体吐出装置であって、
   前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタは、共にＮチャネルの電界効果トランジスタである、ことを特徴とする液体吐出装置。
5. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のインバーターと、第２のインバーターと、を有し、液体を吐出するヘッド部の動作を制御するヘッド制御回路であって、
   前記第１のＭＯＳトランジスタのゲート及びソースは第１の電源に接続され、ドレインは前記第１のインバーターの入力側に接続され、
   前記第２のＭＯＳトランジスタのゲートは前記第１の電源よりも出力電圧の小さい第２の電源に接続され、ソースはグランドに接続され、ドレインは前記第１のインバーターの入力側に接続され、
   前記第１のインバーターの出力側は前記第２のインバーターの入力側に接続され、
   前記第２のインバーターは前記第１の電源の電圧若しくは前記グランドの電圧からなるパワーオンリセット信号を出力する、
   ことを特徴とするヘッド制御回路。

Images