JP2013168546A - 撮像素子および製造方法、並びに電子機器 - Google Patents

Abstract

【課題】光の損失をより効果的に抑制する。
【解決手段】撮像素子は、受光した光に応じて電荷を発生する受光部が形成される半導体基板に対して光が照射される側に遮光膜が成膜され、その遮光膜に対して光が照射される側に配線層が形成されて構成される。そして、受光部に光を伝搬する光導波路を設けるために、遮光膜および配線層に形成される開口部は、遮光膜に形成される開口が、遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される。本技術は、例えば、CMOSイメージセンサに適用できる。
【選択図】図２

Description

本開示は、撮像素子および製造方法、並びに電子機器に関し、特に、光の損失をより効果的に抑制することができるようにした撮像素子および製造方法、並びに電子機器に関する。

従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）などの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。また、近年、撮像機能を備えた携帯電話機器などのモバイル機器に搭載されている固体撮像素子には、電源電圧が低く、低消費電力であるという観点などから、CMOSイメージセンサが多く採用されている。

例えば、CMOSイメージセンサに入射した入射光は、画素が有する光電変換部であるＰＤ（Photodiode：フォトダイオード）において光電変換される。そして、ＰＤで発生した電荷は、転送トランジスタを介して、浮遊拡散領域であるＦＤ（Floating Diffusion：フローティングディフュージョン）に転送され、増幅トランジスタが、ＦＤに蓄積されている電荷に応じたレベルの画素信号を出力する。

ところで、CMOSイメージセンサにおいて、画素の行ごとにＰＤからＦＤへ電荷を転送するローリングシャッタ撮影が行われる場合には、光電荷を蓄積する露光期間を全ての画素で一致させることができないため、画像に歪みが発生することがあった。このような歪の発生を回避するためには、ＰＤに蓄積されている電荷を全画素で同時に転送するグローバルシャッタ撮影を行う必用がある。

そこで、例えば、画素ごとに電荷保持領域を設けることにより、各画素における蓄積の同時性を実現し、グローバルシャッタ撮影を行うことができるCMOSイメージセンサが提案されている。このように、画素ごとに電荷保持領域を設けたCMOSイメージセンサでは、電荷保持領域への光の入射を防止するために、半導体基板を被覆するように遮光膜が設けられる。

また、CMOSイメージセンサにおいて、遮光膜と、遮光膜に積層される配線層とに開口部を形成して、その開口部に光導波路を設けることによって、ＰＤへの光の伝搬を効率良く行うことができる。しかしながら、光導波路が遮光膜に隣接するように形成される構成では、光導波路により伝搬される光が、金属遮光膜で反射または吸収されることによって損失することが懸念される。

これに対し、本願出願人は、特許文献１において、遮光膜と光導波路との間に中空層を形成することによって集光効率を高めた固体撮像装置を提案している。

特開２００９−１８１９８０号公報

ところで、近年、CMOSイメージセンサの微細化が進んでおり、アスペクト比（セルサイズに対する配線層の厚みの比）が高くなるのに伴って、ＰＤの感度が低下することが想定される。そこで、従来よりも、光の損失を効果的に抑制して、ＰＤの感度低下を回避することが求められている。

本開示は、このような状況に鑑みてなされたものであり、光の損失をより効果的に抑制することができるようにするものである。

本開示の一側面の撮像素子は、受光した光に応じて電荷を発生する受光部が形成される半導体基板と、前記半導体基板に対して光が照射される側に成膜される遮光膜と、前記遮光膜に対して光が照射される側に形成される配線層と、前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に形成される開口部とを備え、前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される。

本開示の一側面の製造方法は、受光した光に応じて電荷を発生する受光部が形成される半導体基板に対して光が照射される側に遮光膜を成膜し、前記遮光膜に対して光が照射される側に配線層を形成し、前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に開口部を形成するステップを含み、前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される。

本開示の一側面の電子機器は、受光した光に応じて電荷を発生する受光部が形成される半導体基板と、前記半導体基板に対して光が照射される側に成膜される遮光膜と、前記遮光膜に対して光が照射される側に形成される配線層と、前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に形成される開口部とを有し、前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される撮像素子を備える。

本開示の一側面においては、遮光膜に形成される開口が、遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される。

本開示の一側面によれば、光の損失をより効果的に抑制することができる。

本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。 撮像素子の断面的な構成例を示す図である。 撮像素子の製造方法を説明するフローチャートである。 金属遮光膜における開口部の近傍の断面図である。 光導波路における光エネルギーの分布を示す図である。 金属遮光膜の開口部における間隔と光の強度との関係を示す図である。 光導波路の変形例を示す図である。 電子機器に搭載される撮像装置の構成例を示すブロック図である。

以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。

図１に示すように、撮像素子１１はCMOSイメージセンサであり、画素アレイ部１２、垂直駆動部１３、カラム処理部１４、水平駆動部１５、出力部１６、および駆動制御部１７を備えて構成される。

画素アレイ部１２は、アレイ状に配置された複数の画素２１を有しており、画素２１の行数に応じた複数の水平信号線２２を介して垂直駆動部１３に接続され、画素２１の列数に応じた複数の垂直信号線２３を介してカラム処理部１４に接続されている。即ち、画素アレイ部１２が有する複数の画素２１は、水平信号線２２および垂直信号線２３が交差する点にそれぞれ配置されている。

垂直駆動部１３は、画素アレイ部１２が有する複数の画素２１の行ごとに、それぞれの画素２１を駆動するための駆動信号（転送信号や、選択信号、リセット信号など）を、水平信号線２２を介して順次供給する。

カラム処理部１４は、それぞれの画素２１から垂直信号線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで画素信号の信号レベルを抽出し、画素２１の受光量に応じた画素データを取得する。

水平駆動部１５は、画素アレイ部１２が有する複数の画素２１の列ごとに、それぞれの画素２１から取得された画素データをカラム処理部１４から順番に出力させるための駆動信号を、カラム処理部１４に順次供給する。

出力部１６には、水平駆動部１５の駆動信号に従ったタイミングでカラム処理部１４から画素データが供給され、出力部１６は、例えば、その画素データを増幅して、後段の信号処理回路に出力する。

駆動制御部１７は、撮像素子１１の内部の各ブロックの駆動を制御する。例えば、駆動制御部１７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。

また、画素２１は、図１の右上に示すように、ＰＤ３１、第１の転送トランジスタ３２、メモリ部３３、第２の転送トランジスタ３４、ＦＤ３５、増幅トランジスタ３６、選択トランジスタ３７、およびリセットトランジスタ３８を有して構成される。

ＰＤ３１は、撮像素子１１に入射した光を受光する受光部であり、受光した光の光量に応じた電荷を発生して蓄積する。

第１の転送トランジスタ３２は、水平信号線２２を介して垂直駆動部１３から供給され第１のる転送信号に従って駆動し、第１の転送トランジスタ３２がオンになると、ＰＤ３１に蓄積されている電荷がメモリ部３３に転送される。

メモリ部３３は、第１の転送トランジスタ３２を介してＰＤ３１から転送されてくる電荷を保持する。

第２の転送トランジスタ３４は、水平信号線２２を介して垂直駆動部１３から供給される第２の転送信号に従って駆動し、第２の転送トランジスタ３４がオンになると、メモリ部３３に蓄積されている電荷がＦＤ３５に転送される。

ＦＤ３５は、第２の転送トランジスタ３４と増幅トランジスタ３６のゲート電極との接続点に形成された所定の容量を有する浮遊拡散領域であり、第２の転送トランジスタ３４を介してメモリ部３３から転送される電荷を蓄積する。

増幅トランジスタ３６は、電源電位Ｖｄｄに接続されており、ＦＤ３５に蓄積されている電荷を増幅し、その電荷に応じたレベルの画素信号を、選択トランジスタ３７を介して垂直信号線２３に出力する。

選択トランジスタ３７は、水平信号線２２を介して垂直駆動部１３から供給される選択信号に従って駆動し、選択トランジスタ３７がオンになると、増幅トランジスタ３６から出力される画素信号が垂直信号線２３に出力可能な状態となる。

リセットトランジスタ３８は、水平信号線２２を介して垂直駆動部１３から供給されるリセット信号に従って駆動し、リセットトランジスタ３８がオンになると、ＦＤ３５に蓄積されている電荷がリセット電位Ｖｒｓｔに排出され、ＦＤ３５がリセットされる。また、このとき、第１の転送トランジスタ３２および第２の転送トランジスタ３４が同時にオンになることにより、ＰＤ３１およびメモリ部３３に蓄積されている電荷もリセットされる。

このように撮像素子１１は構成されており、画素アレイ部１２が有する全ての画素２１において同時に、ＰＤ３１からメモリ部３３に電荷が転送される。その後、画素２１の行ごとに、メモリ部３３に保持されている電荷がＦＤ３５に転送され、その電荷に応じたレベルの画素信号が垂直信号線２３を介して読み出される。

次に、図２を参照して、撮像素子１１の断面的な構成例について説明する。

図２には、撮像素子１１が有する１つの画素２１の近傍における断面が示されており、図２の上側から撮像素子１１に対して光が照射される。撮像素子１１は、画素２１を構成するＰＤ３１およびメモリ部３３が形成される半導体基板４１に対して、下地絶縁膜４２、金属遮光膜４３、反射防止膜４４、配線層４５、パッシベーション膜４６、光透過性埋め込み膜４７、平坦化膜４８、カラーフィルタ層４９、およびオンチップレンズ層５０が積層されて構成される。

半導体基板４１は、例えば、第１の導電型（例えば、Ｎ型）の基板に対して第２の導電型のウェル（Ｐウェル）が形成され、そのＰウェルに対して画素２１ごとに、ＰＤ３１を構成する第１の導電型の不純物領域（Ｎ型領域）が形成されて構成される。また、半導体基板４１は、Ｐウェルに対して画素２１ごとに、ＰＤ３１から所定の間隔で離れた位置に、メモリ部３３を構成する第１の導電型の不純物領域（Ｎ型領域）が形成される。

下地絶縁膜４２は、例えば、シリコン酸化膜（SiO2）などのような絶縁性を備えた膜であり、半導体基板４１の表面に直接的に成膜される。

金属遮光膜４３は、例えば、シリサイドや、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、チタン（Ｔｉ）などのような遮光性を備えた金属により形成される膜であり、半導体基板４１よりも上側（光が照射される側）に成膜される。また、金属遮光膜４３は、ＰＤ３１に応じた位置が開口される一方、それ以外の箇所を遮光するように半導体基板４１を被覆する。これにより、金属遮光膜４３は、例えば、メモリ部３３およびその近傍で電子が発生することを防止し、そのような電子がメモリ部３３に流入することを回避する。

反射防止膜４４は、例えば、窒化ケイ素（Si3N4）などにより構成される膜であり、撮像素子１１に入射した光が金属遮光膜４３で反射することを防止する。なお、撮像素子１１としては、反射防止膜４４が成膜されない構成を採用してもよい。

配線層４５は、金属遮光膜４３よりも上側（光が照射される側）に形成され、層間絶縁膜５１内に、図１の水平信号線２２および垂直信号線２３を構成する配線５２が複数層となるように配設されて構成される。

ここで、金属遮光膜４３、反射防止膜４４、および配線層４５には、撮像素子１１の表面側から入射する光をＰＤ３１に伝搬する光導波路を設けるための開口部５３が形成されている。開口部５３は、例えば、撮像素子１１の表面側から半導体基板４１に向かうに従って内径が若干狭まるようにテーパ状に形成される。そして、開口部５３は、図４を参照して後述するように、金属遮光膜４３に形成される開口の内径が、金属遮光膜４３の直上における開口の内径（例えば、反射防止膜４４の下端面における開口の内径）よりも所定の間隔だけ広くなるように形成される。

パッシベーション膜４６は、配線層４５の表面と、開口部５３の内側面および底面とを覆うように成膜される。例えば、パッシベーション膜４６は、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法やスパッタ法などによって成膜された屈折率の高い窒化シリコンなどからなる光透過性を有する層により構成される。このように、窒化シリコンのような透水性の低い材料を形成することによって、光導波路の開口から層間絶縁膜５１への水分の侵入を防止して、要素信頼性を高めることができる。

光透過性埋め込み膜４７は、パッシベーション膜４６が成膜された開口部５３に埋め込まれるとともに、パッシベーション膜４６の表面に積層するように形成される。例えば、光透過性埋め込み膜４７には、シリコン炭窒化（SiCN）、シリコン酸窒化（SiON）炭化ケイ素（SiC）、シリコン酸窒化（SiON）、シリコン窒化（SiN）や、アクリル系またはフッ素系の高分子、有機ケイ素ポリマーのシロキサン、ポリアリデン（PAr）など、光透過率の高い材料が用いられる。また、埋め込み性の観点から樹脂（有機）材料を用いるのが好ましい。

従って、開口部５３の内部において、パッシベーション膜４６および光透過性埋め込み膜４７は、光透過性埋め込み膜４７をコア材としてパッシベーション膜４６が光透過性埋め込み膜４７の側面外周を囲うような２層構造となるように形成される。また、光透過性埋め込み膜４７には、パッシベーション膜４６よりも低屈折率の素材が採用されており、それらの屈折率差によって、開口部５３において、撮像素子１１に入射した光をＰＤ３１まで効率良く伝搬する光導波路が構成される。なお、光透過性埋め込み膜４７とパッシベーション膜４６との屈折率差を設けず、例えば、光透過性埋め込み膜４７およびパッシベーション膜４６の２層をコア層とし、この２層と比較して屈折率の低い層間絶縁膜５１との屈折率差により光導波路を構成してもよい。

平坦化膜４８は、光透過性埋め込み膜４７に対してカラーフィルタ層４９を積層するために、その表面を平坦化する膜である。カラーフィルタ層４９は、画素２１ごとに所定の色の光をＰＤ３１に受光させるために、各色の光を透過するフィルタが画素２１ごとに配置されて構成される。オンチップレンズ層５０は、撮像素子１１に照射される光を集光する小型のレンズが画素２１ごとに形成されて構成される。

このように撮像素子１１は構成されており、撮像素子１１に照射された光は、オンチップレンズ層５０に形成されたレンズにより集光され、カラーフィルタ層４９を透過した後に、開口部５３においてパッシベーション膜４６および光透過性埋め込み膜４７により形成される光導波路を伝搬して、ＰＤ３１により受光される。

次に、図３のフローチャートを参照して、撮像素子１１の製造方法について説明する。

まず、ステップＳ１１において、不純物をイオン注入することによりＰＤ３１およびメモリ部３３が形成された半導体基板４１の表面の全面に、下地絶縁膜４２、金属遮光膜４３、および反射防止膜４４が順次成膜される。

ステップＳ１２において、反射防止膜４４に対して配線層４５が積層される。即ち、所定の厚みで層間絶縁膜５１を成膜し、その表面にパターニングされた配線５２を形成する工程が、複数回繰り返されることで、層間絶縁膜５１の間に複数層の配線５２が配設された配線層４５が形成される。

ステップＳ１３およびＳ１４において、開口部５３が形成される。

まず、ステップＳ１３では、例えば、金属遮光膜４３をエッチングストッパーとして利用し、ＰＤ３１が形成されている箇所に対応する位置で、配線層４５の層間絶縁膜５１と反射防止膜４４とをドライエッチングすることにより開口する。

次に、ステップＳ１４では、配線層４５の層間絶縁膜５１と反射防止膜４４とに形成された開口を利用したセルフアラインで、金属遮光膜４３をエッチングすることによりＰＤ３１の直上の下地絶縁膜４２まで開口して、開口部５３を形成する。このとき、層間絶縁膜５１および反射防止膜４４に形成された開口の下端よりも、金属遮光膜４３の開口が後退するように、オーバーエッジが行われる。

即ち、図４に示すように、開口部５３は、金属遮光膜４３に形成される開口の内径が、金属遮光膜４３の直上における開口の内径（例えば、配線層４５または反射防止膜４４の下端面での内径）よりも広くなるように形成される。つまり、金属遮光膜４３を開口する際に、金属遮光膜４３の直上における開口よりも、金属遮光膜４３の開口が所定の間隔Ｗで径方向に広くなるように加工が行われる。なお、金属遮光膜４３の開口は、ＰＤ３１が形成されている領域以内となるように形成される。

ステップＳ１５において、開口部５３の内側面を覆うようにパッシベーション膜４６が成膜された後、ステップＳ１６において、パッシベーション膜４６が成膜された開口部５３に光透過性埋め込み膜４７を埋め込む。これにより、開口部５３の内部においてパッシベーション膜４６および光透過性埋め込み膜４７からなる光導波路が形成される。

その後、平坦化膜４８、カラーフィルタ層４９、およびオンチップレンズ層５０が形成されて撮像素子１１が製造される。

以上のように、撮像素子１１では、層間絶縁膜５１および反射防止膜４４を開口（ステップＳ１３）した後に、その開口を利用したセルフアラインでエッチングを行って金属遮光膜４３を開口（ステップＳ１４）する。このため、金属遮光膜４３に形成される開口の位置が、その上方に形成される開口の位置に対してずれることがなく、ＰＤ３１に光を伝搬する光導波路を確実に形成することができる。

なお、配線層４５の層間絶縁膜５１、反射防止膜４４、および金属遮光膜４３を開口した後に、金属遮光膜４３に対して追加で側方エッチングを行うことにより、金属遮光膜４３の開口を後退させる製造方法を採用してもよい。さらに、等方性のドライエッチングやウェットエッチングにより金属遮光膜４３の開口を後退させてもよい。

また、撮像素子１１では、金属遮光膜４３に形成される開口の内径を、金属遮光膜４３の直上における開口の内径よりも広く形成する工程（ステップＳ１４）により、金属遮光膜４３よりも上方の光導波路と、金属遮光膜４３との間に光学的な距離が設けられる。つまり、図４に示したような間隔Ｗを設けることにより、光導波路を伝搬してきた光の染み出し光が金属遮光膜４３によって反射または吸収されることを抑制することができる。これにより、撮像素子１１に入射した光の損失を抑制することができ、その結果、撮像素子１１の感度特性を向上させ、より高感度とすることができる。

例えば、図５を参照して、光導波路における光エネルギーの損失について説明する。

図５には、図２に示したように構成された光導波路の構造モデルに対する金属遮光膜４３の直上での深さ方向（Ｚ方向）の光エネルギー分布を、FDTD法（Finite Difference Time Domain method：有限領域時間差分法）により計算して求めた結果が示されている。また、図５には、図２に示したように構成された光導波路における金属遮光膜４３の直上での屈折率が示されている。

図５において、横軸は、光エネルギー分布の観察位置として、撮像素子１１のＹＺ断面における光導波路の中央との差分［ｎｍ］を示している。また、左側の縦軸は、電磁場の持つエネルギーの流れの密度を表す物理量を規格化したポインティングベクトルＳｚ［a.u.］を示しており、右側の縦軸は、屈折率を示している。

図２を参照して説明したように、撮像素子１１の光導波路は、光透過性埋め込み膜４７を光導波路コア材とし、パッシベーション膜４６が光透過性埋め込み膜４７の側面外周を囲う光導波路側壁として形成されている。従って、光透過性埋め込み膜４７を屈折率ｎｃとし、パッシベーション膜４６を屈折率ｎｐとすると、図５に示すように、屈折率ｎｃの領域の外側に、屈折率ｎｃよりも高い屈折率ｎｐの領域が設けられた構成となる。また、パッシベーション膜４６より外側の領域は、金属遮光膜４３により遮光される領域となり、例えば、層間絶縁膜５１の屈折率が示されている。

また、図５のポインティングベクトルＳｚにより示されるように、金属遮光膜４３の直上での光エネルギー分布が求められ、その裾引き分の光エネルギーが、金属遮光膜４３によって反射または吸収されることにより損失する。

従って、金属遮光膜４３により光エネルギーが損失する領域を削減することにより、つまり、光導波路を形成する際に金属遮光膜４３を後退させて間隔Ｗを設けることにより、光エネルギーが低減することを抑制することができる。

次に、図６を参照して、光導波路の内部における光の強度と間隔Ｗとの関係について説明する。

図６において、縦軸は、光導波路の内部における光の強度の増減率を規格化した値［a.u.］を示しており、横軸は、金属遮光膜４３の直上における開口の内径に対する金属遮光膜４３の開口の内径の間隔Ｗを示している。

図６には、図４に示したポインティングベクトルＳｚの分布を積分することにより求められた光の強度の変化（●）と、FDTD法により求められた光の強度の変化（○）とが示されている。なお、ポインティングベクトルＳｚの分布を積分することにより光の強度を求める場合には、その積分領域を増加させることによって、間隔Ｗの増加（金属遮光膜４３の後退量）に対応させることができる。

図６に示すように、これらの２つの方法により求められた光の強度は、金属遮光膜４３の開口を後退させる間隔Ｗの増加に伴って、同様に向上する。このことより、ＰＤ３１の感度の変動分は、金属遮光膜４３による損失ということができる。このように、間隔Ｗを設けることにより、撮像素子１１に入射した光の損失を抑制することができるので、撮像素子１１を、より高感度とすることができる。

ここで、従来、導波路コア材となる窒化ケイ素膜の成膜前に、コア材より屈折率の低い酸化シリコン膜を異方性プロセスにより成膜することで、屈折率差によって光導波路内に光を閉じ込め、光導波路を伝搬してきた光の金属遮光膜への染み出しを抑制する手法が用いられていた。しかしながら，従来の手法による金属遮光膜による染み出し光対策では、コア材を埋め込む前に酸化シリコン膜を成膜しなければならず、その成膜時にＰＤ上にも酸化シリコン膜が成膜されることになる。

従って、従来の構造では、ＰＤ上に酸化膜が追加されることによって光の反射率が増加し、それに伴って感度の低下が発生していた。また、リップルが悪化することも懸念される。さらに、光導波路形状のアスペクト比が高くなる（高さのある光導波路）と、シリコン酸化膜のカバレッジが悪化する。そのため、光染み出しを抑制するのに十分なサイドウォール膜厚を成膜しようとすると、光導波路の間口が埋まってしまい、そもそもの光導波路としての効果を得ることが困難となる。

これに対し、撮像素子１１では、図２に示したような光導波路の構成を採用することによって、例えば、光導波路に追加で低屈折率層を成膜する必要がないので、ＰＤ３１上に余分な膜が形成されることを回避することができる。これにより、撮像素子１１では、そのような余分な膜が形成される従来の構造よりも反射率を低減することができ、感度の低下やリップルの発生を回避することができる。このように、撮像素子１１は、感度の低下を回避することができるため、CMOSイメージセンサのように光導波路のアスペクト比が高くなる構造や、微細化された構造に対して有効である。つまり、撮像素子１１の光導波路の構造は、感度の向上という観点において重要な構造である。

なお、撮像素子１１の光導波路において、金属遮光膜４３に形成される開口が、金属遮光膜４３の直上における開口よりも所定の間隔Ｗだけ径方向に広くなるように形成されることにより設けられた領域に、光透過性埋め込み膜４７よりも低屈折率の誘電体媒質を設ける構造を採用してもよい。

即ち、図７に示すように、金属遮光膜４３に形成される開口が広くなるように形成されることにより設けられた領域に、光透過性埋め込み膜４７よりも低屈折率の誘電体媒質６１を設けた構成とすることができる。さらに、誘電体媒質６１が設けられている領域を、中空層とした構成としてもよい。このような構成とすることで、層間絶縁膜５１とパッシベーション膜４６との屈折率差を大きくすることができ、より効果的に光の染み出しを抑制することができる。

また、上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。

図８は、電子機器に搭載される撮像装置の構成例を示すブロック図である。

図８に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。

光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。

撮像素子１０３としては、上述した構成例の撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。

信号処理回路１０４は、撮像素子１０３から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。

このように構成されている撮像装置１０１では、撮像素子１０３として、上述したような構成例の撮像素子１１を適用することにより、より高感度特性の良好な画像を得ることができる。

なお、本技術は以下のような構成も取ることができる。
（１）
受光した光に応じて電荷を発生する受光部が形成される半導体基板と、
前記半導体基板に対して光が照射される側に成膜される遮光膜と、
前記遮光膜に対して光が照射される側に形成される配線層と、
前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に形成される開口部と
を備え、
前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される
撮像素子。
（２）
前記遮光膜をストッパー膜としてセルフアラインで前記配線層を開口する加工を行い、前記遮光膜に対して開口する加工を追加で行うことにより前記開口部が形成される
上記（１）に記載の撮像素子。
（３）
前記配線層および前記遮光膜を開口する加工を行った後に、前記遮光膜の開口を広げる加工を追加で行うことにより前記開口部が形成される
上記（１）または（２）に記載の撮像素子。
（４）
前記配線層に形成される開口の側面にパッシベーション膜を成膜し、前記パッシベーション膜よりも低屈折率のコア材が、前記パッシベーション膜が成膜された前記開口部に埋め込まれることによって前記光導波路が構成される
上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成されることにより設けられた領域に、前記コア材よりも低屈折率の誘電体媒質が設けられる
上記（１）に記載の撮像素子。
（６）
前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成されることにより設けられた領域に、中空層が設けられる
上記（４）に記載の撮像素子。

なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

１１ 撮像素子， １２ 画素アレイ部， １３ 垂直駆動部， １４ カラム処理部， １５ 水平駆動部， １６ 出力部， １７ 駆動制御部， ２１ 画素， ２２ 水平信号線， ２３ 垂直信号線， ３１ ＰＤ， ３２ 第１の転送トランジスタ， ３３ メモリ部， ３４ 第２の転送トランジスタ， ３５ ＦＤ， ３６ 増幅トランジスタ， ３７ 選択トランジスタ， ３８ リセットトランジスタ， ４１ 半導体基板， ４２ 下地絶縁膜， ４３ 金属遮光膜， ４４ 反射防止膜， ４５ 配線層， ４６ パッシベーション膜， ４７ 光透過性埋め込み膜， ４８ 平坦化膜， ４９ カラーフィルタ層， ５０ オンチップレンズ層， ５１ 層間絶縁膜， ５２ 配線， ５３ 開口部

Claims (8)

1. 受光した光に応じて電荷を発生する受光部が形成される半導体基板と、
   前記半導体基板に対して光が照射される側に成膜される遮光膜と、
   前記遮光膜に対して光が照射される側に形成される配線層と、
   前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に形成される開口部と
   を備え、
   前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される
   撮像素子。
2. 前記遮光膜をストッパー膜としてセルフアラインで前記配線層を開口する加工を行い、前記遮光膜に対して開口する加工を追加で行うことにより前記開口部が形成される
   請求項１に記載の撮像素子。
3. 前記配線層および前記遮光膜を開口する加工を行った後に、前記遮光膜の開口を広げる加工を追加で行うことにより前記開口部が形成される
   請求項１に記載の撮像素子。
4. 前記配線層に形成される開口の側面にパッシベーション膜を成膜し、前記パッシベーション膜よりも低屈折率のコア材が、前記パッシベーション膜が成膜された前記開口部に埋め込まれることによって前記光導波路が構成される
   請求項１に記載の撮像素子。
5. 前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成されることにより設けられた領域に、前記コア材よりも低屈折率の誘電体媒質が設けられる
   請求項４に記載の撮像素子。
6. 前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成されることにより設けられた領域に、中空層が設けられる
   請求項４に記載の撮像素子。
7. 受光した光に応じて電荷を発生する受光部が形成される半導体基板に対して光が照射される側に遮光膜を成膜し、
   前記遮光膜に対して光が照射される側に配線層を形成し、
   前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に開口部を形成する
   ステップを含み、
   前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される
   撮像素子の製造方法。
8. 受光した光に応じて電荷を発生する受光部が形成される半導体基板と、
   前記半導体基板に対して光が照射される側に成膜される遮光膜と、
   前記遮光膜に対して光が照射される側に形成される配線層と、
   前記受光部に光を伝搬する光導波路を設けるために、前記遮光膜および前記配線層に形成される開口部と
   を有し、
   前記開口部は、前記遮光膜に形成される開口が、前記遮光膜の直上における開口よりも所定の間隔だけ径方向に広くなるように形成される
   撮像素子を備える電子機器。

Images