JP2013160823A - 階調電圧発生回路および液晶表示装置 - Google Patents

Abstract

【課題】ソースドライバに供給する複数の基準電位を安定して生成することが可能な階調電圧発生回路を提供する。
【解決手段】この階調電圧発生回路２０は、バッファを介さずにソースドライバ３０に供給する複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を複数の抵抗Ｒ１〜Ｒ９を用いて生成する抵抗ラダー回路２２と、抵抗ラダー回路２２に一定の電流Ｉを供給する定電流回路２３とを備える。
【選択図】図２

Description

この発明は、階調電圧発生回路および液晶表示装置に関し、特に、抵抗ラダー回路を備えた階調電圧発生回路および液晶表示装置に関する。

従来、抵抗ラダー回路を備えた階調電圧発生回路が知られている（たとえば、特許文献１参照）。

上記特許文献１には、一定の出力電圧を供給する定電圧発生回路と、定電圧発生回路に接続され、ＬＣＤドライバ（ソースドライバ）に供給する複数の基準電位を複数の抵抗を用いて生成する外部抵抗ラダー回路（抵抗ラダー回路）とを備える階調電圧発生回路が開示されている。この階調電圧発生回路では、定電圧発生回路により電源電圧から生成された一定の出力電圧を用いてＬＣＤドライバに供給する複数の基準電位を生成するように構成されている。

特開２００６−２３５３６８号公報

しかしながら、上記特許文献１に開示された階調電圧発生回路では、電源電圧と出力電圧との電位が近い場合に、電源電圧の変動の影響により出力電圧が変動してしまうという不都合がある。このため、ソースドライバに供給する複数の基準電位を安定して生成することが困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ソースドライバに供給する複数の基準電位を安定して生成することが可能な階調電圧発生回路および液晶表示装置を提供することである。

この発明の第１の局面による階調電圧発生回路は、バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、抵抗ラダー回路に一定の電流を供給する定電流回路とを備える。

この発明の第１の局面による階調電圧発生回路では、上記のように、抵抗ラダー回路に一定の電流を供給する定電流回路を設けることによって、従来技術のように抵抗ラダー回路に定電圧発生回路により所定の電圧を供給して複数の基準電位を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバに供給する複数の基準電位を安定して生成することができる。また、バッファを介さずに抵抗ラダー回路をソースドライバに接続することによって、バッファを用いない分、回路構成を簡略化することができる。

上記第１の局面による階調電圧発生回路において、好ましくは、複数の基準電位は、抵抗ラダー回路の各々の抵抗と、抵抗ラダー回路の各々の抵抗に対してそれぞれ並列接続されるようにソースドライバに設けられた内部抵抗との合成抵抗に、定電流回路から一定の電流が供給されて生じる電圧降下により生成されており、抵抗ラダー回路の各々の抵抗は、ソースドライバの対応する内部抵抗よりも小さい抵抗値を有する。このように構成すれば、ソースドライバの内部抵抗の抵抗値の誤差（ばらつき）の影響を少なくすることができるので、ソースドライバに供給する複数の基準電位を容易に安定して生成することができる。また、ソースドライバの内部抵抗の抵抗値を大きくすることは比較的困難である一方、抵抗ラダー回路の抵抗の抵抗値を小さくするのは容易であるので、抵抗ラダー回路の抵抗の抵抗値を小さくすることにより、ソースドライバの内部抵抗の抵抗値の誤差（ばらつき）の影響を少なくすることができる。また、本発明の階調電圧発生回路を液晶表示装置に適用した場合には、ソースドライバの内部抵抗の抵抗値の誤差（ばらつき）に起因する階調電圧の変動を小さくすることができるので、所定のガンマ特性に従う液晶表示装置の輝度制御を精度よく行うことができる。これにより、液晶表示装置の画質を向上させることができる。

上記第１の局面による階調電圧発生回路において、好ましくは、定電流回路は、ＤＣ／ＤＣコンバータから供給される電圧を用いて一定の電流を生成するように構成されている。このように構成すれば、他の回路に電力を供給するためのＤＣ／ＤＣコンバータを流用して一定の電流を生成することができるので、定電流回路のための電源を別途設ける必要がない。

この場合、好ましくは、定電流回路は、ＤＣ／ＤＣコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を生成するように構成されている。このように構成すれば、ＤＣ／ＤＣコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を容易に生成することができる。

上記定電流回路がＤＣ／ＤＣコンバータから供給される電圧を用いて一定の電流を生成する構成において、好ましくは、定電流回路は、ＤＣ／ＤＣコンバータから供給される電圧を降下させた電圧を基準電圧として一定の電流を生成するように構成されている。このように構成すれば、ＤＣ／ＤＣコンバータから供給される電圧が比較的大きい場合でも所望の基準電圧のもと、一定の電流を生成することができるので、容易に定電流回路を抵抗ラダー回路の低電圧側に接続することができる。

上記第１の局面による階調電圧発生回路において、好ましくは、定電流回路は、抵抗ラダー回路の低電圧側に接続されている。このように構成すれば、定電流回路がシャントレギュレータを含む場合に、定電流回路を抵抗ラダー回路の高電圧側に接続する場合に比べてシャントレギュレータに流れる電流が、生成される一定の電流に加算されない分、抵抗ラダー回路に一定の電流を安定して流すことができる。

上記第１の局面による階調電圧発生回路において、好ましくは、定電流回路は、シャントレギュレータを含む。このように構成すれば、シャントレギュレータを用いて一定の電流を容易に生成することができる。

上記第１の局面による階調電圧発生回路において、好ましくは、定電流回路は、オペアンプを含む。このように構成すれば、オペアンプを用いて一定の電流を容易に生成することができる。

この発明の第２の局面による液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動させるソースドライバと、階調電圧発生回路とを備え、階調電圧発生回路は、バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、抵抗ラダー回路に一定の電流を供給する定電流回路とを含む。

この発明の第２の局面による液晶表示装置では、上記のように、抵抗ラダー回路に一定の電流を供給する定電流回路を設けることによって、従来技術のように抵抗ラダー回路に定電圧発生回路により所定の電圧を供給して複数の基準電位を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバに供給する複数の基準電位を安定して生成することが可能な液晶表示装置を提供することができる。また、バッファを介さずに抵抗ラダー回路をソースドライバに接続することによって、バッファを用いない分、回路構成を簡略化することができる。

本発明によれば、上記のように、ソースドライバに供給する複数の基準電位を安定して生成することができる。

本発明の第１〜第３実施形態による液晶テレビジョン装置の構成を示したブロック図である。 本発明の第１実施形態による液晶テレビジョン装置の階調電圧発生回路周辺の回路図である。 本発明の第１実施形態による液晶テレビジョン装置の定電流回路を示した回路図である。 本発明の第１実施形態による液晶テレビジョン装置の印加電圧と階調との関係を説明するための図である。 本発明の第１実施形態による液晶テレビジョン装置の印加電圧と透過率との関係を説明するための図である。 本発明の第１実施形態による液晶テレビジョン装置の抵抗ラダー回路の抵抗およびソースドライバの対応する内部抵抗周辺の回路図である。 ソースドライバの内部抵抗の誤差と合成抵抗の誤差との関係を示した図である。 Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ≒１のときのガンマ特性を示した図である。 Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ≒２のときのガンマ特性を示した図である。 Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ≒４のときのガンマ特性を示した図である。 本発明の第２実施形態による液晶テレビジョン装置の階調電圧発生回路周辺の回路図である。 本発明の第３実施形態による液晶テレビジョン装置の階調電圧発生回路周辺の回路図である。 本発明の第１実施形態の変形例による液晶テレビジョン装置の定電流回路を示した回路図である。 本発明の第１〜第３実施形態の変形例による液晶テレビジョン装置の階調電圧発生回路周辺の回路図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
まず、図１〜図１０を参照して、本発明の第１実施形態による液晶テレビジョン装置１００の構成について説明する。なお、液晶テレビジョン装置１００は、本発明の「液晶表示装置」の一例である。

本発明の第１実施形態による液晶テレビジョン装置１００は、図１に示すように、液晶表示パネル１０と、階調電圧発生回路２０と、ソースドライバ３０とを備えている。

液晶表示パネル１０は、画像を表示可能に構成されている。具体的には、液晶表示パネル１０は、マトリクス状に配置された複数の画素（図示せず）を含み、各画素に階調電圧が印加されることにより、バックライト（図示せず）から照射される光の透過率を調整して所望の色を各画素にそれぞれ表示するように構成されている。また、液晶表示パネル１０は、階調電圧が印加されていない場合に、光の透過率が略１００％になる（白色になる）ノーマリーホワイト型である。

階調電圧発生回路２０は、図２に示すように、電源２１と、抵抗ラダー回路２２と、定電流回路２３とを含む。抵抗ラダー回路２２は、直列に接続された抵抗Ｒ_ＶＤＤＡ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９を有している。

電源２１は、抵抗Ｒ_ＶＤＤＡの一方端に接続されている。また、電源２１は、電圧ＶＤＤＡを有する。

抵抗ラダー回路２２は、抵抗Ｒ１〜Ｒ９が接続されるノードＮ１〜Ｎ１０を出力ノードとして、ソースドライバ３０に供給する基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を生成するように構成されている。詳しくは、抵抗ラダー回路２２は、抵抗Ｒ１〜Ｒ９と、ソースドライバ３０の内部抵抗Ｒ_１−２、Ｒ_２−３、Ｒ_３−４、Ｒ_４−５、Ｒ_６−７、Ｒ_７−８、Ｒ_８−９およびＲ_９−１０との合成抵抗に、定電流回路２３から一定の電流Ｉが供給されて生じる電圧降下により基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を生成するように構成されている。なお、基準電位ＶＧＭＡ１が高電位側であり、基準電位ＶＧＭＡ１０が低電位側である。また、基準電位ＶＧＭＡ１〜ＶＧＭＡ５が正極側の基準電位として用いられ、基準電位ＶＧＭＡ６〜ＶＧＭＡ１０が負極側の基準電位として用いられる。また、抵抗ラダー回路２２は、オペアンプなどのバッファを介さずに基準電位ＶＧＭＡ１〜ＶＧＭＡ１０をソースドライバ３０に供給するように構成されている。

ここで、第１実施形態では、定電流回路２３は、抵抗ラダー回路２２に一定の電流Ｉを供給するように構成されている。また、定電流回路２３は、一方端が抵抗Ｒ９に接続され、他方端が接地されている。つまり、定電流回路２３は、抵抗ラダー回路２２の低電圧側に接続されている。また、定電流回路２３は、図３に示すように、シャントレギュレータＺＤと、抵抗ＲａおよびＲｂと、コンデンサＣ１と、バイポーラトランジスタＴＲとを有している。シャントレギュレータＺＤは、入力のアノード側が接地されており、入力のカソード側が抵抗ＲｂおよびバイポーラトランジスタＴＲのベースに接続されている。また、シャントレギュレータＺＤは、出力側がコンデンサＣ１の一方端、抵抗Ｒａの一方端およびバイポーラトランジスタＴＲのエミッタに接続されている。コンデンサＣ１の他方端は、接地されている。抵抗Ｒａの他方端は、接地されている。バイポーラトランジスタＴＲのコレクタは、抵抗ラダー回路２２（抵抗Ｒ９）に接続されている。

定電流回路２３は、シャントレギュレータＺＤの出力側から供給される基準電圧Ｖｒｅｆを用いて一定の電流Ｉを生成するように構成されている。つまり、定電流回路２３は、Ｉ＝Ｖｒｅｆ／Ｒａの式で表される一定の電流Ｉを生成するように構成されている。また、定電流回路２３は、基準電圧Ｖｒｅｆおよび抵抗Ｒａのうち少なくとも一方を調整することにより、一定の電流Ｉの電流値を調整することが可能なように構成されている。たとえば、一定の電流Ｉを大きくする場合、基準電圧Ｖｒｅｆの値は変えずに、抵抗Ｒａの抵抗値を小さくして、一定の電流Ｉを所望の電流値に調整する。

また、第１実施形態では、定電流回路２３は、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９と、ソースドライバ３０の対応する内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０とがそれぞれ互いに等しい抵抗値を有する場合に比べて大きい電流を抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９と、ソースドライバ３０の対応する内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０との合成抵抗に供給するように構成されている。これにより、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９がソースドライバ３０の対応する内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０よりも小さい抵抗値を有する場合でも、定電流回路２３によって供給する一定の電流Ｉを調整することにより所望の複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を抵抗ラダー回路２２により容易に生成することが可能である。

ソースドライバ３０は、液晶表示パネル１０を駆動するように構成されている。具体的には、ソースドライバ３０は、階調電圧発生回路２０から供給される基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を基にして液晶表示パネル１０の各画素に階調電圧を印加するように構成されている。また、ソースドライバ３０は、図２に示すように、内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０を有している。内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０は、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９に対して、それぞれ、並列接続するようにソースドライバ３０内に設けられている。

また、第１実施形態では、抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９は、内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０に対して、それぞれ、小さな抵抗値を有する。これにより、抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９と、内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０との抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ（ｎは、１以上４以下および６以上９以下の整数））をそれぞれ大きくする場合、ソースドライバ３０の内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値を大きくするのは比較的困難である一方、抵抗ラダー回路２２の抵抗Ｒｎの抵抗値を小さくするのは容易であるので、抵抗Ｒｎの抵抗値を小さくすることにより、容易にＲ_{ｎ−（ｎ＋１）}／Ｒｎを大きくすることが可能である。

また、抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９と、内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０との抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）は、それぞれ２以上であることが好ましい。また、抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９と、内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０との抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）は、それぞれ４以上であることがさらに好ましい。これにより、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値のばらつきの影響を効果的に少なくすることが可能である。

また、ソースドライバ３０は、図４に示すように、液晶表示パネル１０に共通電圧ＶＣＯＭを中心に正極側および負極側の階調電圧を印加するように構成されている。たとえば、階調が０の場合、ソースドライバ３０は、正極側に基準電位ＶＧＭＡ１、負極側に基準電位ＶＧＭＡ１０を印加するように構成されている。また、液晶表示パネル１０に印加される電圧の絶対値Ｖｓａと液晶表示パネル１０を透過する光の透過率との関係は、図５に示すような曲線になる。なお、液晶表示パネル１０は、印加される電圧の絶対値Ｖｓａが大きくなるに従って透過率が小さくなるノーマリーホワイト型である。この曲線に対応するように２５６の階調を４等分する電位の位置に正極側の基準電位ＶＧＭＡ１〜ＶＧＭＡ５および負極側の基準電位ＶＧＭＡ６〜ＶＧＭＡ１０が設定されている。また、ソースドライバ３０は、基準電位ＶＧＭＡ１〜ＶＧＭＡ１０をさらに分圧して２５６の階調に対応する階調電圧を液晶表示パネル１０に印加するように構成されている（図示せず）。

次に、図６〜図１０を参照して、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値と、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９の抵抗値との比を変化させた場合のガンマ特性の変化について説明する。

抵抗ラダー回路２２の抵抗Ｒｎ（ｎは、１以上４以下および６以上９以下の整数）およびソースドライバ３０の内部抵抗Ｒ_{ｎ−（ｎ＋１）}は、図６に示すように、並列に接続されている。また、抵抗Ｒｎには、電流Ｉ１が流れ、内部抵抗Ｒ_{ｎ−（ｎ＋１）}には、電流Ｉ２が流れるように構成されている。また、抵抗Ｒｎに流れる電流Ｉ１および内部抵抗Ｒ_{ｎ−（ｎ＋１）}に流れる電流Ｉ２を合せると一定の電流Ｉとなる。

ここで、ソースドライバ３０の内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値が設計値に対してばらつき（誤差）を有している場合を考える。内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値のばらつき（誤差）と、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の合成抵抗のばらつき（誤差）との関係は、図７に示すように、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）が大きくなるに従って、合成抵抗のばらつき（誤差）が小さくなる。すなわち、第１実施形態では、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）を大きくすることにより、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の合成抵抗のばらつき（誤差）を小さくすることが可能である。

また、図８〜図１０は、Ｒ_{ｎ−（ｎ＋１）}のばらつき（誤差）によるガンマ特性の変化（影響）を示す図である。図８〜図１０は、Ｒ_{ｎ−（ｎ＋１）}のばらつき（誤差）が−２０％、０％（設計値）および２０％の場合のガンマ特性をそれぞれ示している。図８〜図１０に示すように、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ（≒１、２および４））が大きくなるに従って、Ｒ_{ｎ−（ｎ＋１）}のばらつき（誤差）が−２０％または２０％の場合のガンマ特性が、Ｒ_{ｎ−（ｎ＋１）}のばらつき（誤差）が０％（設計値）の場合のガンマ特性に対して変化する割合が小さくなる。つまり、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）を大きくすれば、内部抵抗Ｒ_{ｎ−（ｎ＋１）}のばらつき（誤差）の影響を少なくすることが可能である。すなわち、第１実施形態では、抵抗Ｒｎおよび内部抵抗Ｒ_{ｎ−（ｎ＋１）}の抵抗値の比（Ｒ_{ｎ−（ｎ＋１）}／Ｒｎ）を大きくすることにより、ガンマ特性の変動を小さくすることが可能である。

第１実施形態では、上記のように、抵抗ラダー回路２２に一定の電流Ｉを供給する定電流回路２３を設けることによって、従来技術のように抵抗ラダー回路２２に定電圧発生回路により所定の電圧を供給して複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ３０に供給する複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を安定して生成することができる。また、オペアンプなどのバッファを介さずに抵抗ラダー回路２２をソースドライバ３０に接続することによって、バッファを用いない分、回路構成を簡略化することができる。

また、第１実施形態では、上記のように、複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ９と、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９に対してそれぞれ並列接続されるようにソースドライバ３０に設けられた内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０との合成抵抗に、定電流回路から一定の電流が供給されて生じる電圧降下により生成するとともに、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９を、ソースドライバ３０の対応する内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０よりも小さい抵抗値を有するように構成する。これにより、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値の誤差（ばらつき）の影響を少なくすることができるので、ソースドライバ３０に供給する複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を容易に安定して生成することができる。また、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値を大きくすることは比較的困難である一方、抵抗ラダー回路２２の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９の抵抗値を小さくするのは容易であるので、抵抗ラダー回路の抵抗Ｒ１〜Ｒ４およびＲ６〜Ｒ９の抵抗値を小さくすることにより、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値の誤差（ばらつき）の影響を容易に少なくすることができる。また、ソースドライバ３０の内部抵抗Ｒ_１−２〜Ｒ_４−５およびＲ_６−７〜Ｒ_９−１０の抵抗値の誤差（ばらつき）に起因する階調電圧の変動を小さくすることができるので、所定のガンマ特性に従う液晶テレビジョン装置１００の輝度制御を精度よく行うことができる。これにより、液晶テレビジョン装置１００の画質を向上させることができる。

また、第１実施形態では、上記のように、定電流回路２３を、抵抗ラダー回路２２の低電圧側に接続することによって、定電流回路２３を抵抗ラダー回路２２の高電圧側に接続する場合に比べてシャントレギュレータＺＤに流れる電流が、生成される一定の電流Ｉに加算されない分、抵抗ラダー回路２２に一定の電流Ｉを安定して流すことができる。

また、第１実施形態では、上記のように、定電流回路２３にシャントレギュレータＺＤを設けることによって、シャントレギュレータＺＤを用いて一定の電流Ｉを容易に生成することができる。

（第２実施形態）
次に、図１および図１１を参照して、本発明の第２実施形態による液晶テレビジョン装置１００ａの構成について説明する。この第２実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第１実施形態と異なり、ＤＣ／ＤＣコンバータの基準電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置１００ａは、本発明の「液晶表示装置」の一例である。

本発明の第２実施形態による液晶テレビジョン装置１００ａ（図１参照）の階調電圧発生回路４０は、図１１に示すように、電源２１と、抵抗ラダー回路２２と、定電流回路４１とを含む。

ここで、第２実施形態では、定電流回路４１は、抵抗ラダー回路２２に一定の電流Ｉを供給するように構成されている。また、定電流回路４１は、一方端が抵抗Ｒ９に接続され、他方端が接地されている。つまり、定電流回路４１は、抵抗ラダー回路２２の低電圧側に接続されている。また、定電流回路４１は、ＤＣ／ＤＣコンバータ４２に接続されている。また、定電流回路４１は、図１１に示すように、オペアンプＯＰ１およびＯＰ２と、抵抗Ｒａ〜Ｒｄと、コンデンサＣ１、Ｃ２およびＣｒｅｆと、バイポーラトランジスタＴＲとを有している。

オペアンプＯＰ１は、入力の正極側がＤＣ／ＤＣコンバータ４２の基準電圧ＤＣＤＣＶｒｅｆおよびコンデンサＣｒｅｆの一方端に接続され、入力の負極側がオペアンプＯＰ１の出力側に接続されている。また、オペアンプＯＰ１は、出力側が抵抗Ｒｃの一方端に接続されている。オペアンプＯＰ２は、入力の正極側が抵抗Ｒｃの他方端、抵抗Ｒｄの一方端およびコンデンサＣ２の一方端に接続されている。また、オペアンプＯＰ２は、入力の負極側がコンデンサＣ１の一方端、抵抗Ｒａの一方端およびバイポーラトランジスタＴＲのエミッタに接続されている。また、オペアンプＯＰ２は、出力側が抵抗Ｒｂを介してバイポーラトランジスタＴＲのベースに接続されている。

コンデンサＣｒｅｆの他方端は、接地されている。コンデンサＣ１の他方端は、接地されている。コンデンサＣ２の他方端は、接地されている。抵抗Ｒａの他方端は、接地されている。抵抗Ｒｄの他方端は、接地されている。バイポーラトランジスタＴＲのコレクタは、抵抗ラダー回路２２（抵抗Ｒ９）に接続されている。

ＤＣ／ＤＣコンバータ４２は、入力電圧Ｖｉｎを電圧変換して電圧ＶＤＤＡおよび基準電圧ＤＣＤＣＶｒｅｆを出力するように構成されている。また、ＤＣ／ＤＣコンバータ４２は、接地されている。また、ＤＣ／ＤＣコンバータ４２は、入力電圧Ｖｉｎ側で、一方端が接地されたコンデンサＣｉｎの他方端に接続されている。また、ＤＣ／ＤＣコンバータ４２は、電圧ＶＤＤＡ側で、一方端が接地されたコンデンサＣｏｕｔの他方端に接続されている。

定電流回路４１は、ＤＣ／ＤＣコンバータ４２の基準電圧ＤＣＤＣＶｒｅｆを用いて一定の電流Ｉを生成するように構成されている。また、定電流回路４１は、抵抗ＲｃおよびＲｄを用いてＤＣ／ＤＣコンバータ４２から供給される基準電圧ＤＣＤＣＶｒｅｆを抵抗分割により分圧して降下させた電圧を基準電圧Ｖｒｅｆとして一定の電流Ｉを生成するように構成されている。つまり、定電流回路４１は、Ｉ＝Ｖｒｅｆ／Ｒａの式で表される一定の電流Ｉを生成するように構成されている。また、定電流回路４１は、基準電圧Ｖｒｅｆおよび抵抗Ｒａのうち少なくとも一方を調整することにより、一定の電流Ｉの電流値を調整することが可能なように構成されている。たとえば、一定の電流Ｉを大きくする場合、基準電圧Ｖｒｅｆの値は変えずに、抵抗Ｒａの抵抗値を小さくして、一定の電流Ｉを所望の電流値に調整する。

なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。

第２実施形態の構成においても、上記第１実施形態と同様に、抵抗ラダー回路２２に一定の電流Ｉを供給する定電流回路４１を設けることによって、従来技術のように抵抗ラダー回路２２に定電圧発生回路により所定の電圧を供給して複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ３０に供給する複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を安定して生成することができる。

さらに、第２実施形態では、上記のように、定電流回路４１を、ＤＣ／ＤＣコンバータ４２から供給される電圧としての基準電圧ＤＣＤＣＶｒｅｆを用いて一定の電流Ｉを生成するように構成することによって、ＤＣ／ＤＣコンバータ４２から供給される電圧としての基準電圧ＤＣＤＣＶｒｅｆを用いて一定の電流Ｉを容易に生成することができる。

また、第２実施形態では、上記のように、定電流回路４１を、ＤＣ／ＤＣコンバータ４２から供給される基準電圧ＤＣＤＣＶｒｅｆを降下させた電圧を基準電圧Ｖｒｅｆとして一定の電流Ｉを生成するように構成することによって、ＤＣ／ＤＣコンバータ４２から供給される基準電圧ＤＣＤＣＶｒｅｆが比較的大きい場合でも所望の基準電圧Ｖｒｅｆのもと、一定の電流Ｉを生成することができるので、容易に定電流回路４１を抵抗ラダー回路２２の低電圧側に接続することができる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
次に、図１および図１２を参照して、本発明の第３実施形態による液晶テレビジョン装置１００ｂの構成について説明する。この第３実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第１実施形態と異なり、ＤＣ／ＤＣコンバータのフィードバック電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置１００ｂは、本発明の「液晶表示装置」の一例である。

本発明の第３実施形態による液晶テレビジョン装置１００ｂ（図１参照）の階調電圧発生回路５０は、図１２に示すように、電源２１と、抵抗ラダー回路２２と、定電流回路５１とを含む。

ここで、第３実施形態では、定電流回路５１は、抵抗ラダー回路２２に一定の電流Ｉを供給するように構成されている。また、定電流回路５１は、一方端が抵抗Ｒ９に接続され、他方端が接地されている。つまり、定電流回路５１は、抵抗ラダー回路２２の低電圧側に接続されている。また、定電流回路５１は、ＤＣ／ＤＣコンバータ５２に接続されている。また、定電流回路５１は、図１２に示すように、オペアンプＯＰ１およびＯＰ２と、抵抗Ｒａ〜Ｒｄと、コンデンサＣ１およびＣ２と、バイポーラトランジスタＴＲとを有している。

オペアンプＯＰ１は、入力の正極側がＤＣ／ＤＣコンバータ５２のフィードバック電圧ＶＦＢ、抵抗Ｒｅの一方端および抵抗Ｒｆの一方端に接続され、入力の負極側がオペアンプＯＰ１の出力側に接続されている。また、オペアンプＯＰ１は、出力側が抵抗Ｒｃの一方端に接続されている。オペアンプＯＰ２は、入力の正極側が抵抗Ｒｃの他方端、抵抗Ｒｄの一方端およびコンデンサＣ２の一方端に接続されている。また、オペアンプＯＰ２は、入力の負極側がコンデンサＣ１の一方端、抵抗Ｒａの一方端およびバイポーラトランジスタＴＲのエミッタに接続されている。また、オペアンプＯＰ２は、出力側が抵抗Ｒｂを介してバイポーラトランジスタＴＲのベースに接続されている。

コンデンサＣ１の他方端は、接地されている。コンデンサＣ２の他方端は、接地されている。抵抗Ｒａの他方端は、接地されている。抵抗Ｒｄの他方端は、接地されている。バイポーラトランジスタＴＲのコレクタは、抵抗ラダー回路２２（抵抗Ｒ９）に接続されている。

ＤＣ／ＤＣコンバータ５２は、入力電圧Ｖｉｎを電圧変換して電圧ＶＤＤＡおよびフィードバック電圧ＶＦＢ（ＤＣ／ＤＣコンバータ５２から電圧ＶＤＤＡに出力された電圧がＤＣ／ＤＣコンバータ５２にフィードバックされた電圧）を出力するように構成されている。また、ＤＣ／ＤＣコンバータ５２は、接地されている。また、ＤＣ／ＤＣコンバータ５２は、入力電圧Ｖｉｎ側で、一方端が接地されたコンデンサＣｉｎの他方端に接続されている。また、ＤＣ／ＤＣコンバータ５２は、電圧ＶＤＤＡ側で、抵抗Ｒｅの他方端、および、一方端が接地されたコンデンサＣｏｕｔの他方端に接続されている。これにより、ＤＣ／ＤＣコンバータ５２に基準電圧Ｖｒｅｆ端子が設けられていない場合でも、フィードバック電圧ＶＦＢ端子を用いて一定の電流Ｉを生成することが可能である。

定電流回路５１は、ＤＣ／ＤＣコンバータ５２のフィードバック電圧ＶＦＢを用いて一定の電流Ｉを生成するように構成されている。また、定電流回路５１は、抵抗ＲｃおよびＲｄを用いてＤＣ／ＤＣコンバータ５２から供給されるフィードバック電圧ＶＦＢを抵抗分割により分圧して降下させた電圧を基準電圧Ｖｒｅｆとして一定の電流Ｉを生成するように構成されている。つまり、定電流回路５１は、Ｉ＝Ｖｒｅｆ／Ｒａの式で表される一定の電流Ｉを生成するように構成されている。また、定電流回路５１は、基準電圧Ｖｒｅｆおよび抵抗Ｒａのうち少なくとも一方を調整することにより、一定の電流Ｉの電流値を調整するように構成されている。たとえば、一定の電流Ｉを大きくする場合、基準電圧Ｖｒｅｆの値は変えずに、抵抗Ｒａの抵抗値を小さくして、一定の電流Ｉを所望の電流値に調整する。

なお、第３実施形態のその他の構成は、上記第１実施形態と同様である。

第３実施形態の構成においても、上記第１実施形態と同様に、抵抗ラダー回路２２に一定の電流Ｉを供給する定電流回路５１を設けることによって、従来技術のように抵抗ラダー回路２２に定電圧発生回路により所定の電圧を供給して複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ３０に供給する複数の基準電位ＶＧＭＡ１〜ＶＧＭＡ１０を安定して生成することができる。

さらに、第３実施形態では、上記のように、定電流回路５１を、ＤＣ／ＤＣコンバータ５２から供給される電圧としてのフィードバック電圧ＶＦＢを用いて一定の電流Ｉを生成するように構成することによって、ＤＣ／ＤＣコンバータ５２から供給される電圧としてのフィードバック電圧ＶＦＢを用いて一定の電流Ｉを容易に生成することができる。

なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第３実施形態では、本発明の階調電圧発生回路を液晶表示装置の一例としての液晶テレビジョン装置に適用する例を示したが、本発明はこれに限られない。液晶テレビジョン装置以外の液晶表示装置や液晶表示装置以外の表示装置に本発明を適用してもよい。たとえば、ＰＣ（パーソナルコンピュータ）の液晶ディスプレイ等に本発明を適用してもよい。

また、上記第１実施形態では、定電流回路がシャントレギュレータを含む構成の例を示したが、本発明はこれに限られない。本発明では、図１３に示す第１実施形態の変形例ように、定電流回路２３ａは、オペアンプＯＰと、抵抗ＲａおよびＲｂと、コンデンサＣ１と、バイポーラトランジスタＴＲと電圧回路Ｖとを含む構成であってもよい。この場合、オペアンプＯＰは、入力の正極側が電圧回路Ｖに接続され、入力の負極側がコンデンサＣ１の一方端、抵抗Ｒａの一方端およびバイポーラトランジスタＴＲのエミッタに接続されている。また、オペアンプＯＰは、出力側が抵抗Ｒｂを介してバイポーラトランジスタＴＲのベースに接続されている。コンデンサＣ１の他方端は、接地されている。抵抗Ｒａの他方端は、接地されている。バイポーラトランジスタＴＲのコレクタは、抵抗ラダー回路２２（抵抗Ｒ９）に接続されている。電圧回路Ｖは、基準電圧Ｖｒｅｆを出力するように構成されている。また、定電流回路２３ａは、Ｉ＝Ｖｒｅｆ／Ｒａの式で表される一定の電流Ｉを生成するように構成されている。

また、上記第１〜第３実施形態では、階調電圧発生回路が１０種類の基準電位をソースドライバに供給する構成の例を示したが、本発明はこれに限られない。本発明では、階調電圧発生回路が９種類以下の複数の基準電位をソースドライバに供給する構成であってもよいし、階調電圧発生回路が１１種類以上の複数の基準電位をソースドライバに供給する構成であってもよい。たとえば、階調電圧発生回路が６種類の基準電位をソースドライバ３０ａに供給する場合、図１４に示すように、階調電圧発生回路２０ａは、電源２１と、抵抗ラダー回路２２ａと、定電流回路２３とを含む。抵抗ラダー回路２２ａは、直列に接続された抵抗Ｒ_ＶＤＤＡ、Ｒ１、Ｒ２、Ｒ３、Ｒ４およびＲ５を有している。ソースドライバ３０ａの内部抵抗Ｒ_１−２、Ｒ_２−３、Ｒ_４−５およびＲ_５−６は、抵抗ラダー回路２２ａの抵抗Ｒ１、Ｒ２、Ｒ４およびＲ５に対して、それぞれ、並列接続されている。また、抵抗ラダー回路２２ａは、抵抗Ｒ１〜Ｒ５が接続されるノードＮ１〜Ｎ６を出力ノードとして、ソースドライバ３０ａに供給する基準電位ＶＧＭＡ１〜ＶＧＭＡ６を生成するように構成されている。これにより、階調電圧発生回路が７種類以上の基準電位をソースドライバ３０ａに供給する場合に比べて、階調電圧発生回路２０ａの占有面積を小さくすることが可能である。また、階調電圧発生回路の基準電位の種類を減らすことにより、バスラインを減少させることができるので、バスラインの占有面積を小さくすることが可能である。

また、上記第１〜第３実施形態では、定電流回路がシャントレギュレータまたはオペアンプを含む構成の例を示したが、本発明はこれに限られない。本発明では、定電流回路は、抵抗ラダー回路に一定の電流を供給できれば、シャントレギュレータまたはオペアンプを含まない構成であってもよい。

また、上記第１〜第３実施形態では、定電流回路が抵抗ラダー回路の低電圧側に接続されている構成の例を示したが、本発明はこれに限られない。本発明では、定電流回路は、抵抗ラダー回路に一定の電流を供給できれば、抵抗ラダー回路の高電圧側に接続されていてもよいし、抵抗ラダー回路の低電圧側と高電圧側との間に接続されていてもよい。

また、上記第１〜第３実施形態では、液晶表示パネルは、階調電圧が印加されていない場合に、光の透過率が略１００％になる（白色になる）ノーマリーホワイト型の例を示したが、本発明はこれに限られない。本発明では、液晶表示パネルは、階調電圧が印加されていない場合に、光の透過率が略０％になる（黒色になる）ノーマリーブラック型であってもよい。

また、上記第１〜第３実施形態では、階調電圧発生回路に１つのソースドライバが接続されている構成の例を示したが、本発明はこれに限られない。本発明では、階調電圧発生回路に複数のソースドライバが接続されていてもよい。なお、複数のソースドライバを互いに並列に接続した場合、抵抗ラダー回路の各々の抵抗と、複数のソースドライバの対応する内部抵抗との合成抵抗に一定の電流を供給するように構成してもよい。

１０ 液晶表示パネル
２０、２０ａ、４０、５０ 階調電圧発生回路
２２ ２２ａ 抵抗ラダー回路
２３、２３ａ、４１、５１ 定電流回路
３０、３０ａ ソースドライバ
４２、５２ ＤＣ／ＤＣコンバータ
１００ １００a １００ｂ 液晶テレビジョン装置（液晶表示装置）
ＯＰ オペアンプ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９ 抵抗
Ｒ_１−２、Ｒ_２−３、Ｒ_３−４、Ｒ_４−５、Ｒ_６−７、Ｒ_７−８、Ｒ_８−９、Ｒ_９−１０ 内部抵抗
ＺＤ シャントレギュレータ

Claims (9)

1. バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、
   前記抵抗ラダー回路に一定の電流を供給する定電流回路とを備える、階調電圧発生回路。
2. 前記複数の基準電位は、前記抵抗ラダー回路の各々の前記抵抗と、前記抵抗ラダー回路の各々の抵抗に対してそれぞれ並列接続されるように前記ソースドライバに設けられた内部抵抗との合成抵抗に、前記定電流回路から一定の電流が供給されて生じる電圧降下により生成されており、
   前記抵抗ラダー回路の各々の抵抗は、前記ソースドライバの対応する前記内部抵抗よりも小さい抵抗値を有する、請求項１に記載の階調電圧発生回路。
3. 前記定電流回路は、ＤＣ／ＤＣコンバータから供給される電圧を用いて一定の電流を生成するように構成されている、請求項１または２に記載の階調電圧発生回路。
4. 前記定電流回路は、前記ＤＣ／ＤＣコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を生成するように構成されている、請求項３に記載の階調電圧発生回路。
5. 前記定電流回路は、前記ＤＣ／ＤＣコンバータから供給される電圧を降下させた電圧を基準電圧として一定の電流を生成するように構成されている、請求項３または４に記載の階調電圧発生回路。
6. 前記定電流回路は、前記抵抗ラダー回路の低電圧側に接続されている、請求項１〜５のいずれか１項に記載の階調電圧発生回路。
7. 前記定電流回路は、シャントレギュレータを含む、請求項１〜６のいずれか１項に記載の階調電圧発生回路。
8. 前記定電流回路は、オペアンプを含む、請求項１〜６のいずれか１項に記載の階調電圧発生回路。
9. 液晶表示パネルと、
   前記液晶表示パネルを駆動させるソースドライバと、
   階調電圧発生回路とを備え、
   前記階調電圧発生回路は、
   バッファを介さずに前記ソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、
   前記抵抗ラダー回路に一定の電流を供給する定電流回路とを含む、液晶表示装置。

Images