JP2013160823A - 階調電圧発生回路および液晶表示装置 - Google Patents
階調電圧発生回路および液晶表示装置 Download PDFInfo
- Publication number
- JP2013160823A JP2013160823A JP2012020468A JP2012020468A JP2013160823A JP 2013160823 A JP2013160823 A JP 2013160823A JP 2012020468 A JP2012020468 A JP 2012020468A JP 2012020468 A JP2012020468 A JP 2012020468A JP 2013160823 A JP2013160823 A JP 2013160823A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- voltage
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】ソースドライバに供給する複数の基準電位を安定して生成することが可能な階調電圧発生回路を提供する。
【解決手段】この階調電圧発生回路20は、バッファを介さずにソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を複数の抵抗R1〜R9を用いて生成する抵抗ラダー回路22と、抵抗ラダー回路22に一定の電流Iを供給する定電流回路23とを備える。
【選択図】図2
【解決手段】この階調電圧発生回路20は、バッファを介さずにソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を複数の抵抗R1〜R9を用いて生成する抵抗ラダー回路22と、抵抗ラダー回路22に一定の電流Iを供給する定電流回路23とを備える。
【選択図】図2
Description
この発明は、階調電圧発生回路および液晶表示装置に関し、特に、抵抗ラダー回路を備えた階調電圧発生回路および液晶表示装置に関する。
従来、抵抗ラダー回路を備えた階調電圧発生回路が知られている(たとえば、特許文献1参照)。
上記特許文献1には、一定の出力電圧を供給する定電圧発生回路と、定電圧発生回路に接続され、LCDドライバ(ソースドライバ)に供給する複数の基準電位を複数の抵抗を用いて生成する外部抵抗ラダー回路(抵抗ラダー回路)とを備える階調電圧発生回路が開示されている。この階調電圧発生回路では、定電圧発生回路により電源電圧から生成された一定の出力電圧を用いてLCDドライバに供給する複数の基準電位を生成するように構成されている。
しかしながら、上記特許文献1に開示された階調電圧発生回路では、電源電圧と出力電圧との電位が近い場合に、電源電圧の変動の影響により出力電圧が変動してしまうという不都合がある。このため、ソースドライバに供給する複数の基準電位を安定して生成することが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、ソースドライバに供給する複数の基準電位を安定して生成することが可能な階調電圧発生回路および液晶表示装置を提供することである。
この発明の第1の局面による階調電圧発生回路は、バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、抵抗ラダー回路に一定の電流を供給する定電流回路とを備える。
この発明の第1の局面による階調電圧発生回路では、上記のように、抵抗ラダー回路に一定の電流を供給する定電流回路を設けることによって、従来技術のように抵抗ラダー回路に定電圧発生回路により所定の電圧を供給して複数の基準電位を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバに供給する複数の基準電位を安定して生成することができる。また、バッファを介さずに抵抗ラダー回路をソースドライバに接続することによって、バッファを用いない分、回路構成を簡略化することができる。
上記第1の局面による階調電圧発生回路において、好ましくは、複数の基準電位は、抵抗ラダー回路の各々の抵抗と、抵抗ラダー回路の各々の抵抗に対してそれぞれ並列接続されるようにソースドライバに設けられた内部抵抗との合成抵抗に、定電流回路から一定の電流が供給されて生じる電圧降下により生成されており、抵抗ラダー回路の各々の抵抗は、ソースドライバの対応する内部抵抗よりも小さい抵抗値を有する。このように構成すれば、ソースドライバの内部抵抗の抵抗値の誤差(ばらつき)の影響を少なくすることができるので、ソースドライバに供給する複数の基準電位を容易に安定して生成することができる。また、ソースドライバの内部抵抗の抵抗値を大きくすることは比較的困難である一方、抵抗ラダー回路の抵抗の抵抗値を小さくするのは容易であるので、抵抗ラダー回路の抵抗の抵抗値を小さくすることにより、ソースドライバの内部抵抗の抵抗値の誤差(ばらつき)の影響を少なくすることができる。また、本発明の階調電圧発生回路を液晶表示装置に適用した場合には、ソースドライバの内部抵抗の抵抗値の誤差(ばらつき)に起因する階調電圧の変動を小さくすることができるので、所定のガンマ特性に従う液晶表示装置の輝度制御を精度よく行うことができる。これにより、液晶表示装置の画質を向上させることができる。
上記第1の局面による階調電圧発生回路において、好ましくは、定電流回路は、DC/DCコンバータから供給される電圧を用いて一定の電流を生成するように構成されている。このように構成すれば、他の回路に電力を供給するためのDC/DCコンバータを流用して一定の電流を生成することができるので、定電流回路のための電源を別途設ける必要がない。
この場合、好ましくは、定電流回路は、DC/DCコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を生成するように構成されている。このように構成すれば、DC/DCコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を容易に生成することができる。
上記定電流回路がDC/DCコンバータから供給される電圧を用いて一定の電流を生成する構成において、好ましくは、定電流回路は、DC/DCコンバータから供給される電圧を降下させた電圧を基準電圧として一定の電流を生成するように構成されている。このように構成すれば、DC/DCコンバータから供給される電圧が比較的大きい場合でも所望の基準電圧のもと、一定の電流を生成することができるので、容易に定電流回路を抵抗ラダー回路の低電圧側に接続することができる。
上記第1の局面による階調電圧発生回路において、好ましくは、定電流回路は、抵抗ラダー回路の低電圧側に接続されている。このように構成すれば、定電流回路がシャントレギュレータを含む場合に、定電流回路を抵抗ラダー回路の高電圧側に接続する場合に比べてシャントレギュレータに流れる電流が、生成される一定の電流に加算されない分、抵抗ラダー回路に一定の電流を安定して流すことができる。
上記第1の局面による階調電圧発生回路において、好ましくは、定電流回路は、シャントレギュレータを含む。このように構成すれば、シャントレギュレータを用いて一定の電流を容易に生成することができる。
上記第1の局面による階調電圧発生回路において、好ましくは、定電流回路は、オペアンプを含む。このように構成すれば、オペアンプを用いて一定の電流を容易に生成することができる。
この発明の第2の局面による液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動させるソースドライバと、階調電圧発生回路とを備え、階調電圧発生回路は、バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、抵抗ラダー回路に一定の電流を供給する定電流回路とを含む。
この発明の第2の局面による液晶表示装置では、上記のように、抵抗ラダー回路に一定の電流を供給する定電流回路を設けることによって、従来技術のように抵抗ラダー回路に定電圧発生回路により所定の電圧を供給して複数の基準電位を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバに供給する複数の基準電位を安定して生成することが可能な液晶表示装置を提供することができる。また、バッファを介さずに抵抗ラダー回路をソースドライバに接続することによって、バッファを用いない分、回路構成を簡略化することができる。
本発明によれば、上記のように、ソースドライバに供給する複数の基準電位を安定して生成することができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
まず、図1〜図10を参照して、本発明の第1実施形態による液晶テレビジョン装置100の構成について説明する。なお、液晶テレビジョン装置100は、本発明の「液晶表示装置」の一例である。
まず、図1〜図10を参照して、本発明の第1実施形態による液晶テレビジョン装置100の構成について説明する。なお、液晶テレビジョン装置100は、本発明の「液晶表示装置」の一例である。
本発明の第1実施形態による液晶テレビジョン装置100は、図1に示すように、液晶表示パネル10と、階調電圧発生回路20と、ソースドライバ30とを備えている。
液晶表示パネル10は、画像を表示可能に構成されている。具体的には、液晶表示パネル10は、マトリクス状に配置された複数の画素(図示せず)を含み、各画素に階調電圧が印加されることにより、バックライト(図示せず)から照射される光の透過率を調整して所望の色を各画素にそれぞれ表示するように構成されている。また、液晶表示パネル10は、階調電圧が印加されていない場合に、光の透過率が略100%になる(白色になる)ノーマリーホワイト型である。
階調電圧発生回路20は、図2に示すように、電源21と、抵抗ラダー回路22と、定電流回路23とを含む。抵抗ラダー回路22は、直列に接続された抵抗RVDDA、R1、R2、R3、R4、R5、R6、R7、R8およびR9を有している。
電源21は、抵抗RVDDAの一方端に接続されている。また、電源21は、電圧VDDAを有する。
抵抗ラダー回路22は、抵抗R1〜R9が接続されるノードN1〜N10を出力ノードとして、ソースドライバ30に供給する基準電位VGMA1〜VGMA10を生成するように構成されている。詳しくは、抵抗ラダー回路22は、抵抗R1〜R9と、ソースドライバ30の内部抵抗R1−2、R2−3、R3−4、R4−5、R6−7、R7−8、R8−9およびR9−10との合成抵抗に、定電流回路23から一定の電流Iが供給されて生じる電圧降下により基準電位VGMA1〜VGMA10を生成するように構成されている。なお、基準電位VGMA1が高電位側であり、基準電位VGMA10が低電位側である。また、基準電位VGMA1〜VGMA5が正極側の基準電位として用いられ、基準電位VGMA6〜VGMA10が負極側の基準電位として用いられる。また、抵抗ラダー回路22は、オペアンプなどのバッファを介さずに基準電位VGMA1〜VGMA10をソースドライバ30に供給するように構成されている。
ここで、第1実施形態では、定電流回路23は、抵抗ラダー回路22に一定の電流Iを供給するように構成されている。また、定電流回路23は、一方端が抵抗R9に接続され、他方端が接地されている。つまり、定電流回路23は、抵抗ラダー回路22の低電圧側に接続されている。また、定電流回路23は、図3に示すように、シャントレギュレータZDと、抵抗RaおよびRbと、コンデンサC1と、バイポーラトランジスタTRとを有している。シャントレギュレータZDは、入力のアノード側が接地されており、入力のカソード側が抵抗RbおよびバイポーラトランジスタTRのベースに接続されている。また、シャントレギュレータZDは、出力側がコンデンサC1の一方端、抵抗Raの一方端およびバイポーラトランジスタTRのエミッタに接続されている。コンデンサC1の他方端は、接地されている。抵抗Raの他方端は、接地されている。バイポーラトランジスタTRのコレクタは、抵抗ラダー回路22(抵抗R9)に接続されている。
定電流回路23は、シャントレギュレータZDの出力側から供給される基準電圧Vrefを用いて一定の電流Iを生成するように構成されている。つまり、定電流回路23は、I=Vref/Raの式で表される一定の電流Iを生成するように構成されている。また、定電流回路23は、基準電圧Vrefおよび抵抗Raのうち少なくとも一方を調整することにより、一定の電流Iの電流値を調整することが可能なように構成されている。たとえば、一定の電流Iを大きくする場合、基準電圧Vrefの値は変えずに、抵抗Raの抵抗値を小さくして、一定の電流Iを所望の電流値に調整する。
また、第1実施形態では、定電流回路23は、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9と、ソースドライバ30の対応する内部抵抗R1−2〜R4−5およびR6−7〜R9−10とがそれぞれ互いに等しい抵抗値を有する場合に比べて大きい電流を抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9と、ソースドライバ30の対応する内部抵抗R1−2〜R4−5およびR6−7〜R9−10との合成抵抗に供給するように構成されている。これにより、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9がソースドライバ30の対応する内部抵抗R1−2〜R4−5およびR6−7〜R9−10よりも小さい抵抗値を有する場合でも、定電流回路23によって供給する一定の電流Iを調整することにより所望の複数の基準電位VGMA1〜VGMA10を抵抗ラダー回路22により容易に生成することが可能である。
ソースドライバ30は、液晶表示パネル10を駆動するように構成されている。具体的には、ソースドライバ30は、階調電圧発生回路20から供給される基準電位VGMA1〜VGMA10を基にして液晶表示パネル10の各画素に階調電圧を印加するように構成されている。また、ソースドライバ30は、図2に示すように、内部抵抗R1−2〜R4−5およびR6−7〜R9−10を有している。内部抵抗R1−2〜R4−5およびR6−7〜R9−10は、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9に対して、それぞれ、並列接続するようにソースドライバ30内に設けられている。
また、第1実施形態では、抵抗R1〜R4およびR6〜R9は、内部抵抗R1−2〜R4−5およびR6−7〜R9−10に対して、それぞれ、小さな抵抗値を有する。これにより、抵抗R1〜R4およびR6〜R9と、内部抵抗R1−2〜R4−5およびR6−7〜R9−10との抵抗値の比(Rn−(n+1)/Rn(nは、1以上4以下および6以上9以下の整数))をそれぞれ大きくする場合、ソースドライバ30の内部抵抗Rn−(n+1)の抵抗値を大きくするのは比較的困難である一方、抵抗ラダー回路22の抵抗Rnの抵抗値を小さくするのは容易であるので、抵抗Rnの抵抗値を小さくすることにより、容易にRn−(n+1)/Rnを大きくすることが可能である。
また、抵抗R1〜R4およびR6〜R9と、内部抵抗R1−2〜R4−5およびR6−7〜R9−10との抵抗値の比(Rn−(n+1)/Rn)は、それぞれ2以上であることが好ましい。また、抵抗R1〜R4およびR6〜R9と、内部抵抗R1−2〜R4−5およびR6−7〜R9−10との抵抗値の比(Rn−(n+1)/Rn)は、それぞれ4以上であることがさらに好ましい。これにより、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値のばらつきの影響を効果的に少なくすることが可能である。
また、ソースドライバ30は、図4に示すように、液晶表示パネル10に共通電圧VCOMを中心に正極側および負極側の階調電圧を印加するように構成されている。たとえば、階調が0の場合、ソースドライバ30は、正極側に基準電位VGMA1、負極側に基準電位VGMA10を印加するように構成されている。また、液晶表示パネル10に印加される電圧の絶対値Vsaと液晶表示パネル10を透過する光の透過率との関係は、図5に示すような曲線になる。なお、液晶表示パネル10は、印加される電圧の絶対値Vsaが大きくなるに従って透過率が小さくなるノーマリーホワイト型である。この曲線に対応するように256の階調を4等分する電位の位置に正極側の基準電位VGMA1〜VGMA5および負極側の基準電位VGMA6〜VGMA10が設定されている。また、ソースドライバ30は、基準電位VGMA1〜VGMA10をさらに分圧して256の階調に対応する階調電圧を液晶表示パネル10に印加するように構成されている(図示せず)。
次に、図6〜図10を参照して、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値と、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9の抵抗値との比を変化させた場合のガンマ特性の変化について説明する。
抵抗ラダー回路22の抵抗Rn(nは、1以上4以下および6以上9以下の整数)およびソースドライバ30の内部抵抗Rn−(n+1)は、図6に示すように、並列に接続されている。また、抵抗Rnには、電流I1が流れ、内部抵抗Rn−(n+1)には、電流I2が流れるように構成されている。また、抵抗Rnに流れる電流I1および内部抵抗Rn−(n+1)に流れる電流I2を合せると一定の電流Iとなる。
ここで、ソースドライバ30の内部抵抗Rn−(n+1)の抵抗値が設計値に対してばらつき(誤差)を有している場合を考える。内部抵抗Rn−(n+1)の抵抗値のばらつき(誤差)と、抵抗Rnおよび内部抵抗Rn−(n+1)の合成抵抗のばらつき(誤差)との関係は、図7に示すように、抵抗Rnおよび内部抵抗Rn−(n+1)の抵抗値の比(Rn−(n+1)/Rn)が大きくなるに従って、合成抵抗のばらつき(誤差)が小さくなる。すなわち、第1実施形態では、抵抗Rnおよび内部抵抗Rn−(n+1)の抵抗値の比(Rn−(n+1)/Rn)を大きくすることにより、抵抗Rnおよび内部抵抗Rn−(n+1)の合成抵抗のばらつき(誤差)を小さくすることが可能である。
また、図8〜図10は、Rn−(n+1)のばらつき(誤差)によるガンマ特性の変化(影響)を示す図である。図8〜図10は、Rn−(n+1)のばらつき(誤差)が−20%、0%(設計値)および20%の場合のガンマ特性をそれぞれ示している。図8〜図10に示すように、抵抗Rnおよび内部抵抗Rn−(n+1)の抵抗値の比(Rn−(n+1)/Rn(≒1、2および4))が大きくなるに従って、Rn−(n+1)のばらつき(誤差)が−20%または20%の場合のガンマ特性が、Rn−(n+1)のばらつき(誤差)が0%(設計値)の場合のガンマ特性に対して変化する割合が小さくなる。つまり、抵抗Rnおよび内部抵抗Rn−(n+1)の抵抗値の比(Rn−(n+1)/Rn)を大きくすれば、内部抵抗Rn−(n+1)のばらつき(誤差)の影響を少なくすることが可能である。すなわち、第1実施形態では、抵抗Rnおよび内部抵抗Rn−(n+1)の抵抗値の比(Rn−(n+1)/Rn)を大きくすることにより、ガンマ特性の変動を小さくすることが可能である。
第1実施形態では、上記のように、抵抗ラダー回路22に一定の電流Iを供給する定電流回路23を設けることによって、従来技術のように抵抗ラダー回路22に定電圧発生回路により所定の電圧を供給して複数の基準電位VGMA1〜VGMA10を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を安定して生成することができる。また、オペアンプなどのバッファを介さずに抵抗ラダー回路22をソースドライバ30に接続することによって、バッファを用いない分、回路構成を簡略化することができる。
また、第1実施形態では、上記のように、複数の基準電位VGMA1〜VGMA10を、抵抗ラダー回路22の抵抗R1〜R9と、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9に対してそれぞれ並列接続されるようにソースドライバ30に設けられた内部抵抗R1−2〜R4−5およびR6−7〜R9−10との合成抵抗に、定電流回路から一定の電流が供給されて生じる電圧降下により生成するとともに、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9を、ソースドライバ30の対応する内部抵抗R1−2〜R4−5およびR6−7〜R9−10よりも小さい抵抗値を有するように構成する。これにより、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値の誤差(ばらつき)の影響を少なくすることができるので、ソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を容易に安定して生成することができる。また、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値を大きくすることは比較的困難である一方、抵抗ラダー回路22の抵抗R1〜R4およびR6〜R9の抵抗値を小さくするのは容易であるので、抵抗ラダー回路の抵抗R1〜R4およびR6〜R9の抵抗値を小さくすることにより、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値の誤差(ばらつき)の影響を容易に少なくすることができる。また、ソースドライバ30の内部抵抗R1−2〜R4−5およびR6−7〜R9−10の抵抗値の誤差(ばらつき)に起因する階調電圧の変動を小さくすることができるので、所定のガンマ特性に従う液晶テレビジョン装置100の輝度制御を精度よく行うことができる。これにより、液晶テレビジョン装置100の画質を向上させることができる。
また、第1実施形態では、上記のように、定電流回路23を、抵抗ラダー回路22の低電圧側に接続することによって、定電流回路23を抵抗ラダー回路22の高電圧側に接続する場合に比べてシャントレギュレータZDに流れる電流が、生成される一定の電流Iに加算されない分、抵抗ラダー回路22に一定の電流Iを安定して流すことができる。
また、第1実施形態では、上記のように、定電流回路23にシャントレギュレータZDを設けることによって、シャントレギュレータZDを用いて一定の電流Iを容易に生成することができる。
(第2実施形態)
次に、図1および図11を参照して、本発明の第2実施形態による液晶テレビジョン装置100aの構成について説明する。この第2実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第1実施形態と異なり、DC/DCコンバータの基準電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置100aは、本発明の「液晶表示装置」の一例である。
次に、図1および図11を参照して、本発明の第2実施形態による液晶テレビジョン装置100aの構成について説明する。この第2実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第1実施形態と異なり、DC/DCコンバータの基準電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置100aは、本発明の「液晶表示装置」の一例である。
本発明の第2実施形態による液晶テレビジョン装置100a(図1参照)の階調電圧発生回路40は、図11に示すように、電源21と、抵抗ラダー回路22と、定電流回路41とを含む。
ここで、第2実施形態では、定電流回路41は、抵抗ラダー回路22に一定の電流Iを供給するように構成されている。また、定電流回路41は、一方端が抵抗R9に接続され、他方端が接地されている。つまり、定電流回路41は、抵抗ラダー回路22の低電圧側に接続されている。また、定電流回路41は、DC/DCコンバータ42に接続されている。また、定電流回路41は、図11に示すように、オペアンプOP1およびOP2と、抵抗Ra〜Rdと、コンデンサC1、C2およびCrefと、バイポーラトランジスタTRとを有している。
オペアンプOP1は、入力の正極側がDC/DCコンバータ42の基準電圧DCDCVrefおよびコンデンサCrefの一方端に接続され、入力の負極側がオペアンプOP1の出力側に接続されている。また、オペアンプOP1は、出力側が抵抗Rcの一方端に接続されている。オペアンプOP2は、入力の正極側が抵抗Rcの他方端、抵抗Rdの一方端およびコンデンサC2の一方端に接続されている。また、オペアンプOP2は、入力の負極側がコンデンサC1の一方端、抵抗Raの一方端およびバイポーラトランジスタTRのエミッタに接続されている。また、オペアンプOP2は、出力側が抵抗Rbを介してバイポーラトランジスタTRのベースに接続されている。
コンデンサCrefの他方端は、接地されている。コンデンサC1の他方端は、接地されている。コンデンサC2の他方端は、接地されている。抵抗Raの他方端は、接地されている。抵抗Rdの他方端は、接地されている。バイポーラトランジスタTRのコレクタは、抵抗ラダー回路22(抵抗R9)に接続されている。
DC/DCコンバータ42は、入力電圧Vinを電圧変換して電圧VDDAおよび基準電圧DCDCVrefを出力するように構成されている。また、DC/DCコンバータ42は、接地されている。また、DC/DCコンバータ42は、入力電圧Vin側で、一方端が接地されたコンデンサCinの他方端に接続されている。また、DC/DCコンバータ42は、電圧VDDA側で、一方端が接地されたコンデンサCoutの他方端に接続されている。
定電流回路41は、DC/DCコンバータ42の基準電圧DCDCVrefを用いて一定の電流Iを生成するように構成されている。また、定電流回路41は、抵抗RcおよびRdを用いてDC/DCコンバータ42から供給される基準電圧DCDCVrefを抵抗分割により分圧して降下させた電圧を基準電圧Vrefとして一定の電流Iを生成するように構成されている。つまり、定電流回路41は、I=Vref/Raの式で表される一定の電流Iを生成するように構成されている。また、定電流回路41は、基準電圧Vrefおよび抵抗Raのうち少なくとも一方を調整することにより、一定の電流Iの電流値を調整することが可能なように構成されている。たとえば、一定の電流Iを大きくする場合、基準電圧Vrefの値は変えずに、抵抗Raの抵抗値を小さくして、一定の電流Iを所望の電流値に調整する。
なお、第2実施形態のその他の構成は、上記第1実施形態と同様である。
第2実施形態の構成においても、上記第1実施形態と同様に、抵抗ラダー回路22に一定の電流Iを供給する定電流回路41を設けることによって、従来技術のように抵抗ラダー回路22に定電圧発生回路により所定の電圧を供給して複数の基準電位VGMA1〜VGMA10を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を安定して生成することができる。
さらに、第2実施形態では、上記のように、定電流回路41を、DC/DCコンバータ42から供給される電圧としての基準電圧DCDCVrefを用いて一定の電流Iを生成するように構成することによって、DC/DCコンバータ42から供給される電圧としての基準電圧DCDCVrefを用いて一定の電流Iを容易に生成することができる。
また、第2実施形態では、上記のように、定電流回路41を、DC/DCコンバータ42から供給される基準電圧DCDCVrefを降下させた電圧を基準電圧Vrefとして一定の電流Iを生成するように構成することによって、DC/DCコンバータ42から供給される基準電圧DCDCVrefが比較的大きい場合でも所望の基準電圧Vrefのもと、一定の電流Iを生成することができるので、容易に定電流回路41を抵抗ラダー回路22の低電圧側に接続することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
(第3実施形態)
次に、図1および図12を参照して、本発明の第3実施形態による液晶テレビジョン装置100bの構成について説明する。この第3実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第1実施形態と異なり、DC/DCコンバータのフィードバック電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置100bは、本発明の「液晶表示装置」の一例である。
次に、図1および図12を参照して、本発明の第3実施形態による液晶テレビジョン装置100bの構成について説明する。この第3実施形態では、定電流回路がシャントレギュレータの電圧を用いて一定の電流を生成した上記第1実施形態と異なり、DC/DCコンバータのフィードバック電圧を用いて一定の電流を生成する構成の例について説明する。なお、液晶テレビジョン装置100bは、本発明の「液晶表示装置」の一例である。
本発明の第3実施形態による液晶テレビジョン装置100b(図1参照)の階調電圧発生回路50は、図12に示すように、電源21と、抵抗ラダー回路22と、定電流回路51とを含む。
ここで、第3実施形態では、定電流回路51は、抵抗ラダー回路22に一定の電流Iを供給するように構成されている。また、定電流回路51は、一方端が抵抗R9に接続され、他方端が接地されている。つまり、定電流回路51は、抵抗ラダー回路22の低電圧側に接続されている。また、定電流回路51は、DC/DCコンバータ52に接続されている。また、定電流回路51は、図12に示すように、オペアンプOP1およびOP2と、抵抗Ra〜Rdと、コンデンサC1およびC2と、バイポーラトランジスタTRとを有している。
オペアンプOP1は、入力の正極側がDC/DCコンバータ52のフィードバック電圧VFB、抵抗Reの一方端および抵抗Rfの一方端に接続され、入力の負極側がオペアンプOP1の出力側に接続されている。また、オペアンプOP1は、出力側が抵抗Rcの一方端に接続されている。オペアンプOP2は、入力の正極側が抵抗Rcの他方端、抵抗Rdの一方端およびコンデンサC2の一方端に接続されている。また、オペアンプOP2は、入力の負極側がコンデンサC1の一方端、抵抗Raの一方端およびバイポーラトランジスタTRのエミッタに接続されている。また、オペアンプOP2は、出力側が抵抗Rbを介してバイポーラトランジスタTRのベースに接続されている。
コンデンサC1の他方端は、接地されている。コンデンサC2の他方端は、接地されている。抵抗Raの他方端は、接地されている。抵抗Rdの他方端は、接地されている。バイポーラトランジスタTRのコレクタは、抵抗ラダー回路22(抵抗R9)に接続されている。
DC/DCコンバータ52は、入力電圧Vinを電圧変換して電圧VDDAおよびフィードバック電圧VFB(DC/DCコンバータ52から電圧VDDAに出力された電圧がDC/DCコンバータ52にフィードバックされた電圧)を出力するように構成されている。また、DC/DCコンバータ52は、接地されている。また、DC/DCコンバータ52は、入力電圧Vin側で、一方端が接地されたコンデンサCinの他方端に接続されている。また、DC/DCコンバータ52は、電圧VDDA側で、抵抗Reの他方端、および、一方端が接地されたコンデンサCoutの他方端に接続されている。これにより、DC/DCコンバータ52に基準電圧Vref端子が設けられていない場合でも、フィードバック電圧VFB端子を用いて一定の電流Iを生成することが可能である。
定電流回路51は、DC/DCコンバータ52のフィードバック電圧VFBを用いて一定の電流Iを生成するように構成されている。また、定電流回路51は、抵抗RcおよびRdを用いてDC/DCコンバータ52から供給されるフィードバック電圧VFBを抵抗分割により分圧して降下させた電圧を基準電圧Vrefとして一定の電流Iを生成するように構成されている。つまり、定電流回路51は、I=Vref/Raの式で表される一定の電流Iを生成するように構成されている。また、定電流回路51は、基準電圧Vrefおよび抵抗Raのうち少なくとも一方を調整することにより、一定の電流Iの電流値を調整するように構成されている。たとえば、一定の電流Iを大きくする場合、基準電圧Vrefの値は変えずに、抵抗Raの抵抗値を小さくして、一定の電流Iを所望の電流値に調整する。
なお、第3実施形態のその他の構成は、上記第1実施形態と同様である。
第3実施形態の構成においても、上記第1実施形態と同様に、抵抗ラダー回路22に一定の電流Iを供給する定電流回路51を設けることによって、従来技術のように抵抗ラダー回路22に定電圧発生回路により所定の電圧を供給して複数の基準電位VGMA1〜VGMA10を生成する場合に比べて、電圧変動による影響を受けなくすることができるので、ソースドライバ30に供給する複数の基準電位VGMA1〜VGMA10を安定して生成することができる。
さらに、第3実施形態では、上記のように、定電流回路51を、DC/DCコンバータ52から供給される電圧としてのフィードバック電圧VFBを用いて一定の電流Iを生成するように構成することによって、DC/DCコンバータ52から供給される電圧としてのフィードバック電圧VFBを用いて一定の電流Iを容易に生成することができる。
なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第3実施形態では、本発明の階調電圧発生回路を液晶表示装置の一例としての液晶テレビジョン装置に適用する例を示したが、本発明はこれに限られない。液晶テレビジョン装置以外の液晶表示装置や液晶表示装置以外の表示装置に本発明を適用してもよい。たとえば、PC(パーソナルコンピュータ)の液晶ディスプレイ等に本発明を適用してもよい。
また、上記第1実施形態では、定電流回路がシャントレギュレータを含む構成の例を示したが、本発明はこれに限られない。本発明では、図13に示す第1実施形態の変形例ように、定電流回路23aは、オペアンプOPと、抵抗RaおよびRbと、コンデンサC1と、バイポーラトランジスタTRと電圧回路Vとを含む構成であってもよい。この場合、オペアンプOPは、入力の正極側が電圧回路Vに接続され、入力の負極側がコンデンサC1の一方端、抵抗Raの一方端およびバイポーラトランジスタTRのエミッタに接続されている。また、オペアンプOPは、出力側が抵抗Rbを介してバイポーラトランジスタTRのベースに接続されている。コンデンサC1の他方端は、接地されている。抵抗Raの他方端は、接地されている。バイポーラトランジスタTRのコレクタは、抵抗ラダー回路22(抵抗R9)に接続されている。電圧回路Vは、基準電圧Vrefを出力するように構成されている。また、定電流回路23aは、I=Vref/Raの式で表される一定の電流Iを生成するように構成されている。
また、上記第1〜第3実施形態では、階調電圧発生回路が10種類の基準電位をソースドライバに供給する構成の例を示したが、本発明はこれに限られない。本発明では、階調電圧発生回路が9種類以下の複数の基準電位をソースドライバに供給する構成であってもよいし、階調電圧発生回路が11種類以上の複数の基準電位をソースドライバに供給する構成であってもよい。たとえば、階調電圧発生回路が6種類の基準電位をソースドライバ30aに供給する場合、図14に示すように、階調電圧発生回路20aは、電源21と、抵抗ラダー回路22aと、定電流回路23とを含む。抵抗ラダー回路22aは、直列に接続された抵抗RVDDA、R1、R2、R3、R4およびR5を有している。ソースドライバ30aの内部抵抗R1−2、R2−3、R4−5およびR5−6は、抵抗ラダー回路22aの抵抗R1、R2、R4およびR5に対して、それぞれ、並列接続されている。また、抵抗ラダー回路22aは、抵抗R1〜R5が接続されるノードN1〜N6を出力ノードとして、ソースドライバ30aに供給する基準電位VGMA1〜VGMA6を生成するように構成されている。これにより、階調電圧発生回路が7種類以上の基準電位をソースドライバ30aに供給する場合に比べて、階調電圧発生回路20aの占有面積を小さくすることが可能である。また、階調電圧発生回路の基準電位の種類を減らすことにより、バスラインを減少させることができるので、バスラインの占有面積を小さくすることが可能である。
また、上記第1〜第3実施形態では、定電流回路がシャントレギュレータまたはオペアンプを含む構成の例を示したが、本発明はこれに限られない。本発明では、定電流回路は、抵抗ラダー回路に一定の電流を供給できれば、シャントレギュレータまたはオペアンプを含まない構成であってもよい。
また、上記第1〜第3実施形態では、定電流回路が抵抗ラダー回路の低電圧側に接続されている構成の例を示したが、本発明はこれに限られない。本発明では、定電流回路は、抵抗ラダー回路に一定の電流を供給できれば、抵抗ラダー回路の高電圧側に接続されていてもよいし、抵抗ラダー回路の低電圧側と高電圧側との間に接続されていてもよい。
また、上記第1〜第3実施形態では、液晶表示パネルは、階調電圧が印加されていない場合に、光の透過率が略100%になる(白色になる)ノーマリーホワイト型の例を示したが、本発明はこれに限られない。本発明では、液晶表示パネルは、階調電圧が印加されていない場合に、光の透過率が略0%になる(黒色になる)ノーマリーブラック型であってもよい。
また、上記第1〜第3実施形態では、階調電圧発生回路に1つのソースドライバが接続されている構成の例を示したが、本発明はこれに限られない。本発明では、階調電圧発生回路に複数のソースドライバが接続されていてもよい。なお、複数のソースドライバを互いに並列に接続した場合、抵抗ラダー回路の各々の抵抗と、複数のソースドライバの対応する内部抵抗との合成抵抗に一定の電流を供給するように構成してもよい。
10 液晶表示パネル
20、20a、40、50 階調電圧発生回路
22 22a 抵抗ラダー回路
23、23a、41、51 定電流回路
30、30a ソースドライバ
42、52 DC/DCコンバータ
100 100a 100b 液晶テレビジョン装置(液晶表示装置)
OP オペアンプ
R1、R2、R3、R4、R5、R6、R7、R8、R9 抵抗
R1−2、R2−3、R3−4、R4−5、R6−7、R7−8、R8−9、R9−10 内部抵抗
ZD シャントレギュレータ
20、20a、40、50 階調電圧発生回路
22 22a 抵抗ラダー回路
23、23a、41、51 定電流回路
30、30a ソースドライバ
42、52 DC/DCコンバータ
100 100a 100b 液晶テレビジョン装置(液晶表示装置)
OP オペアンプ
R1、R2、R3、R4、R5、R6、R7、R8、R9 抵抗
R1−2、R2−3、R3−4、R4−5、R6−7、R7−8、R8−9、R9−10 内部抵抗
ZD シャントレギュレータ
Claims (9)
- バッファを介さずにソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、
前記抵抗ラダー回路に一定の電流を供給する定電流回路とを備える、階調電圧発生回路。 - 前記複数の基準電位は、前記抵抗ラダー回路の各々の前記抵抗と、前記抵抗ラダー回路の各々の抵抗に対してそれぞれ並列接続されるように前記ソースドライバに設けられた内部抵抗との合成抵抗に、前記定電流回路から一定の電流が供給されて生じる電圧降下により生成されており、
前記抵抗ラダー回路の各々の抵抗は、前記ソースドライバの対応する前記内部抵抗よりも小さい抵抗値を有する、請求項1に記載の階調電圧発生回路。 - 前記定電流回路は、DC/DCコンバータから供給される電圧を用いて一定の電流を生成するように構成されている、請求項1または2に記載の階調電圧発生回路。
- 前記定電流回路は、前記DC/DCコンバータから供給される電圧としての基準電圧またはフィードバック電圧を用いて一定の電流を生成するように構成されている、請求項3に記載の階調電圧発生回路。
- 前記定電流回路は、前記DC/DCコンバータから供給される電圧を降下させた電圧を基準電圧として一定の電流を生成するように構成されている、請求項3または4に記載の階調電圧発生回路。
- 前記定電流回路は、前記抵抗ラダー回路の低電圧側に接続されている、請求項1〜5のいずれか1項に記載の階調電圧発生回路。
- 前記定電流回路は、シャントレギュレータを含む、請求項1〜6のいずれか1項に記載の階調電圧発生回路。
- 前記定電流回路は、オペアンプを含む、請求項1〜6のいずれか1項に記載の階調電圧発生回路。
- 液晶表示パネルと、
前記液晶表示パネルを駆動させるソースドライバと、
階調電圧発生回路とを備え、
前記階調電圧発生回路は、
バッファを介さずに前記ソースドライバに供給する複数の基準電位を複数の抵抗を用いて生成する抵抗ラダー回路と、
前記抵抗ラダー回路に一定の電流を供給する定電流回路とを含む、液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020468A JP2013160823A (ja) | 2012-02-02 | 2012-02-02 | 階調電圧発生回路および液晶表示装置 |
US13/737,409 US20130200877A1 (en) | 2012-02-02 | 2013-01-09 | Gradation voltage generating circuit and liquid crystal display device |
EP20130153884 EP2624248A1 (en) | 2012-02-02 | 2013-02-04 | Gradation voltage generating circuit and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020468A JP2013160823A (ja) | 2012-02-02 | 2012-02-02 | 階調電圧発生回路および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013160823A true JP2013160823A (ja) | 2013-08-19 |
Family
ID=47747389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012020468A Pending JP2013160823A (ja) | 2012-02-02 | 2012-02-02 | 階調電圧発生回路および液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130200877A1 (ja) |
EP (1) | EP2624248A1 (ja) |
JP (1) | JP2013160823A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014182346A (ja) * | 2013-03-21 | 2014-09-29 | Sony Corp | 階調電圧発生回路及び表示装置 |
JP2014182345A (ja) * | 2013-03-21 | 2014-09-29 | Sony Corp | 階調電圧発生回路及び表示装置 |
KR20150070805A (ko) * | 2013-12-17 | 2015-06-25 | 삼성디스플레이 주식회사 | 데이터 구동 장치 및 표시 장치 |
KR20170015752A (ko) * | 2015-07-31 | 2017-02-09 | 삼성디스플레이 주식회사 | 감마기준전압 생성부 및 이를 포함하는 표시장치 |
US11855641B2 (en) * | 2020-07-07 | 2023-12-26 | Infineon Technologies LLC | Integrated resistor network and method for fabricating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144909B2 (ja) * | 1992-09-17 | 2001-03-12 | 富士通株式会社 | 液晶表示装置の基準電源回路 |
JP2005031430A (ja) * | 2003-07-14 | 2005-02-03 | Tohoku Pioneer Corp | 発光表示パネルの駆動方法および駆動装置 |
JP2005157203A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
KR100588745B1 (ko) * | 2004-07-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 액정표시장치의 소스 드라이버 |
JP4836469B2 (ja) | 2005-02-25 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
JP4924086B2 (ja) * | 2007-02-21 | 2012-04-25 | 三菱電機株式会社 | 半導体装置 |
CN101295470B (zh) * | 2007-04-25 | 2010-05-26 | 群康科技(深圳)有限公司 | 伽马电压输出电路和液晶显示装置 |
JP2011038849A (ja) * | 2009-08-07 | 2011-02-24 | Renesas Electronics Corp | 半導体集積回路 |
US8463206B2 (en) * | 2011-08-11 | 2013-06-11 | Fujitsu Semiconductor Limited | System and method for preserving input impedance of a current-mode circuit |
-
2012
- 2012-02-02 JP JP2012020468A patent/JP2013160823A/ja active Pending
-
2013
- 2013-01-09 US US13/737,409 patent/US20130200877A1/en not_active Abandoned
- 2013-02-04 EP EP20130153884 patent/EP2624248A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US20130200877A1 (en) | 2013-08-08 |
EP2624248A1 (en) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9214114B2 (en) | Method for adjusting gamma curve and gamma voltage generator and display control system therof | |
US20090135116A1 (en) | Gamma reference voltage generating device and gamma voltage generating device | |
US20050012700A1 (en) | Gamma correction circuit, liquid crystal driving circuit, display and power supply circuit | |
KR20090074458A (ko) | 액정표시장치 및 이의 구동방법 | |
TWI460703B (zh) | 驅動電路與顯示器驅動方法 | |
CN101059947A (zh) | 显示器以及驱动显示器的电路 | |
JP2013160823A (ja) | 階調電圧発生回路および液晶表示装置 | |
KR20170015752A (ko) | 감마기준전압 생성부 및 이를 포함하는 표시장치 | |
JP4932365B2 (ja) | 表示装置の駆動装置及びこれを含む表示装置 | |
KR20070078164A (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
US20130093748A1 (en) | Organic light emitting diode display device | |
CN102971779A (zh) | 显示装置 | |
KR102203522B1 (ko) | 구동 전압 생성 장치, 이를 포함하는 표시 장치 및 구동 전압 생성 방법 | |
KR20080024863A (ko) | 액정 표시 장치 및 그 구동 회로 | |
US10510284B2 (en) | Display driver, electro-optic apparatus, electronic device, and control method for display driver | |
JP2007171911A (ja) | 駆動装置及びこれを含む表示装置 | |
KR20040043221A (ko) | 소비전력을 줄이는 에스티엔(Super TvistNematic) 액정 표시 장치 구동 회로 | |
US6798146B2 (en) | Display apparatus and method of driving the same | |
KR20150088598A (ko) | 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법 | |
KR20130005966A (ko) | 소스 드라이버의 감마전압 출력 회로 | |
KR100735385B1 (ko) | 저 전력 소모를 위한 액정표시장치 | |
US20200388221A1 (en) | Regulating device and regulating method for gray scale voltage, and display device | |
TWI483240B (zh) | 能消除平面顯示器之帶狀色斑之伽瑪校正電路及其方法 | |
KR20140013328A (ko) | 발광 다이오드 구동회로 및 구동방법 | |
CN103810976B (zh) | 整合型源极驱动器及其液晶显示器 |