JP2013157367A - 撮像素子、製造装置および方法、並びに、撮像装置 - Google Patents

撮像素子、製造装置および方法、並びに、撮像装置 Download PDF

Info

Publication number
JP2013157367A
JP2013157367A JP2012014858A JP2012014858A JP2013157367A JP 2013157367 A JP2013157367 A JP 2013157367A JP 2012014858 A JP2012014858 A JP 2012014858A JP 2012014858 A JP2012014858 A JP 2012014858A JP 2013157367 A JP2013157367 A JP 2013157367A
Authority
JP
Japan
Prior art keywords
substrate
silicon
light
imaging device
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012014858A
Other languages
English (en)
Inventor
Shogo Kuroki
章悟 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012014858A priority Critical patent/JP2013157367A/ja
Priority to US13/743,145 priority patent/US20130193542A1/en
Priority to CN2013100317638A priority patent/CN103227181A/zh
Publication of JP2013157367A publication Critical patent/JP2013157367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】デバイスの裏面で反射された光の光電変換素子への再入射による混色や黒ズレの発生を抑制する。
【解決手段】本開示の撮像素子は、シリコンよりも光吸収係数の高い材料により形成される基板と、前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層と、前記シリコンエピタキシャル層に形成され、入射光を光電変換する光電変換素子とを備える。本開示は、撮像素子の他に、製造装置および方法、並びに撮像装置にも適用することができる。
【選択図】図２

Description

本開示は、撮像素子、製造装置および方法、並びに、撮像装置に関し、特に、混色や黒ズレの発生を抑制することができるようにした撮像素子、製造装置および方法、並びに、撮像装置に関する。
可視光用途のイメージセンサは、可視光波長の光を光電変換し、電気信号に変えることで、人間の目に近い情報を再現している。シリコン（Si）半導体は、およそ1100nmまでの波長の光を光電変換できるようなバンドギャップを持つことから、シリコン（Si）基板を用いた可視光用途のイメージセンサでは、赤外光を遮断するIR（infrared）カットフィルタを装着することで、センサに届く入射光を可視光までとしている。
近年、IRカットフィルタを外し、近赤外光源と組み合わせることにより、暗視カメラ用途としてのセットにもシリコン（Si）基板イメージセンサが用いられているが、近赤外に位置する長波長光は、シリコン（Si）基板中で光電変換するまでにある程度の距離を要するため、センサデバイス裏面にまで到達し、そこで反射された近赤外光の一部がフォトダイオードへ再入射する恐れがあった。
このように、センサデバイス裏面等で反射した近赤外光が近傍の画素のフォトダイオードに入射することにより、混色が発生する恐れがあった。また、センサデバイス裏面等で反射した近赤外光がOB（Optical Black）領域の画素のフォトダイオードに入射することにより、OB領域の画素値（OBレベル）が浮いてしまい（値が大きくなり）、クランプ処理において適切な黒レベルの補正ができなくなる（黒ズレが発生する）恐れがあった。
ところで、特許文献１においては、画素部pウェル領域中にn型領域を設けることで、pウェル中の浮遊電子を捕らえる方法が提案された。
また、特許文献２においては、OB領域をn型半導体で覆うことにより、シリコンバルクを漂う光電子がOB領域に入ることを防ぐ方法が提案された。
特開２００５−２０９６９５号公報 特表２００９−５０５４３７号公報
しかしながら、特許文献１や特許文献２に記載の方法では、特に、波長の長い近赤外光に対する再入射抑制効果が十分に得られず、混色や黒ズレが発生する恐れがあった。また、特許文献１や特許文献２に記載の方法の場合、ｎ型領域を設ける必要があり、製造時における工程数が増大し、コストが増大する恐れがあった。
本開示は、このような状況に鑑みてなされたものであり、センサデバイス裏面等で反射した近赤外光がフォトダイオードに入射することによる混色や黒ズレの発生を抑制することを目的とする。
本開示の一側面は、シリコンよりも光吸収係数の高い材料により形成される基板と、前記基板上に形成され、入射光を光電変換する光電変換素子とを備える撮像素子である。
前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成されるようにすることができる。
前記基板は、近赤外光の光吸収係数が高い材料により形成されるようにすることができる。
前記基板は、シリコンゲルマニウムにより形成されるようにすることができる。
前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、前記光電変換素子は、前記シリコンエピタキシャル層に形成されるようにすることができる。
前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成されるようにすることができる。
前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低いようにすることができる。
前記光電変換素子上に形成される絶縁膜をさらに備えることができる。
前記絶縁膜の、OB（Optical Black）領域の画素の前記光電変換素子上に形成される、外部からの光を遮る遮光膜をさらに備えることができる。
前記絶縁膜上に形成される配線層をさらに備えることができる。
前記配線層上に形成される画素毎のカラーフィルタと、前記カラーフィルタ上に形成される画素毎の集光レンズとをさらに備えることができる。
本開示の他の側面は、撮像素子を製造する製造装置であって、シリコンよりも光吸収係数の高い材料により形成される基板を生成する基板生成部と、前記基板生成部により生成された前記基板上に、入射光を光電変換する光電変換素子を形成する光電変換素子形成部とを備える製造装置である。
前記基板生成部により生成された前記基板上に、シリコンをエピタキシャル成長させ、シリコンエピタキシャル層を形成するシリコンエピタキシャル層形成部をさらに備えることができる。
本開示の他の側面は、また、撮像素子を製造する製造装置の製造方法であって、基板生成部が、シリコンよりも光吸収係数の高い材料により形成される基板を生成し、光電変換素子形成部が、生成された前記基板上に、入射光を光電変換する光電変換素子を形成する製造方法である。
本開示のさらに他の側面は、被写体を撮像し、前記被写体の画像を電気信号として出力する撮像素子と、前記撮像素子において得られた前記被写体の画像を画像処理する画像処理部とを備え、前記撮像素子は、シリコンよりも光吸収係数の高い材料により形成される基板と、前記基板上に形成され、入射光を光電変換する光電変換素子とを有する撮像装置である。
前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成されるようにすることができる。
前記基板は、シリコンゲルマニウムにより形成されるようにすることができる。
前記撮像素子は、前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、前記光電変換素子は、前記シリコンエピタキシャル層に形成されるようにすることができる。
前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成されるようにすることができる。
前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低いようにすることができる。
本開示の一側面においては、シリコンよりも光吸収係数の高い材料により形成される基板と、前記基板上に形成され、入射光を光電変換する光電変換素子とが備えられる。
本開示の他の側面においては、シリコンよりも光吸収係数の高い材料により形成される基板が生成され、生成された基板上に、入射光を光電変換する光電変換素子が形成される。
本開示のさらに他の側面においては、被写体を撮像し、被写体の画像を電気信号として出力する撮像素子と、撮像素子において得られた被写体の画像を画像処理する画像処理部とが備えられ、撮像素子は、シリコンよりも光吸収係数の高い材料により形成される基板と、基板上に形成され、入射光を光電変換する光電変換素子とが設けられる。
本開示によれば、特に、混色や黒ズレの発生を抑制することができる。
従来のCMOSイメージセンサにおける混色発生の様子を説明する断面図である。 本技術を適用した撮像素子の構成例を説明する断面図である。 バルク中の光強度の例を示す図である。 １１００ｎｍ波長光のバルク中の光強度の例を示す図である。 図４のバルク中距離５９０乃至６００ｕｍ付近を拡大した図である。 撮像素子を製造する製造装置の主な構成例を示すブロック図である。 製造処理の流れの例を説明するフローチャートである。 本技術を適用した撮像装置の主な構成例を示ブロック図である。
以下、本技術を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像素子）
２．第２の実施の形態（製造装置・製造方法）
３．第３の実施の形態（撮像装置）
＜１．第１の実施の形態＞
［黒ズレの発生］
最初に、近赤外光による黒ズレの発生の様子を説明する。図１は、従来のCMOSイメージセンサにおける、近赤外光による黒ズレの発生の様子を説明する断面図である。
図１に示されるように、従来のCMOSイメージセンサ１０は、Nsub基板２１にＰウェル２２が形成され、さらにそのＰウェル２２にPD（Photo Diode）２３が形成され、このPD２３により、図中上側から入射される光を光電変換する。
つまり、各PD２３は、それぞれ画素に対応する。左側４個のPD２３が黒レベルの基準値を検出するOB（Optical Black）領域の画素に対応する。これらの画素は、外部から光がPD２３に入射しないように、光が入射する側が遮光膜２４により覆われている。
右側４個のPD２３が有効画素領域の画素（開口画素１２と称する）に対応する。なお、図１においては、模式的にPD２３が８個示されているが、実際には、PD２３の数は任意である。
波長が長い近赤外光がこのようなCMOSイメージセンサ１０に入射すると、PD２３において光電変換される。ただし、波長が長いため光電変換に必要な距離が長く、PD２３に入射した近赤外光の一部は、光電変換されずにPD２３を通過してしまう。PD２３を通過した近赤外光は、Nsub基板２１内を進み、その一部がNsub基板２１の裏面等で反射し、PD２３に再入射し、光電変換されてしまう恐れがあった。
例えば、CMOSイメージセンサ１０のウェハ厚３００umとする。CMOSイメージセンサ１０に入射した波長１１００nm光は、深さ３um程度のPD２３において、その一部が光電変換され、残りがPD２３を通過する。
PD２３を通過し、Nsub基板２１の裏面に到達する波長１１００nm光が、CMOSイメージセンサ１０入射時の約７４％であるとする。また、そのNsub基板２１の裏面での反射率が０．３８とすると、波長１１００nm光は、CMOSイメージセンサ１０入射時の約２８％が反射する。そして、波長１１００nm光のCMOSイメージセンサ１０入射時の約２１％がPD２３に再入射すると、その波長１１００nm光がPD２３を通過する間に、CMOSイメージセンサ１０入射時の約０．０６２％が光電変換される。
このようにNsub基板２１の裏面等で反射した近赤外光が、反射する前に入射したPD２３以外の開口画素１２のPD２３に入射すると、混色が発生する恐れがあった。また、Nsub基板２１の裏面等で反射した近赤外光が、OB領域１１の画素のPD２３に入射すると、黒レベルの基準値が浮いてしまい、黒ズレが発生する恐れがあった。
［撮像素子］
そこで、本開示においては、撮像素子において、シリコン（Si）基板の代わりに、シリコンよりも光吸収係数の高い材料を基板として用いる。例えば、シリコンゲルマニウム混晶（SiGe）基板を用いる。
図２は、本技術を適用した撮像素子の主な構成例を示す図である。図２に示されるCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ１００は、入射光を光電変換することにより、被写体の画像を電気信号として出力する撮像素子である。
図２に示されるように、本技術が適用されたCMOSイメージセンサ１００は、通常のシリコン基板の代わりにシリコンゲルマニウム（SiGe）混晶基板１２１が用いられている。つまり、シリコンゲルマニウム（SiGe）混晶基板１２１の上には、シリコン（Si）単結晶を成長させたシリコンエピタキシャル層１２３が積層される。そのシリコンエピタキシャル層１２３には、フォトダイオード１２４Ａおよびフォトダイオード１２４Ｂが形成される。また、シリコンエピタキシャル層１２３の上には、遮光膜１２５が形成される絶縁膜１２６、配線１２８が形成される配線層１２７、カラーフィルタ１２９、および集光レンズ１３０等が積層される。
図２においては、CMOSイメージセンサ１００の一部の画素の構成が示されている。図２の左側は、OB領域の画素（OB１１１）の構成例を示し、右側は、有効画素領域の画素（開口画素１１２）の構成例を示している。フォトダイオード１２４Ａは、OB１１１の光電変換素子の例を示し、フォトダイオード１２４Ｂは、開口画素１１２の光電変換素子の例を示す。図２においては、OB１１１および開口画素１１２として１画素ずつ示しているが、実際には、OB領域および有効画素領域の各領域の画素数は、任意である。また、図２においては、フォトダイオード１２４Ａとフォトダイオード１２４Ｂが隣接するように示されているが、互いの位置関係は任意である。なお、フォトダイオード１２４Ａおよびフォトダイオード１２４Ｂを互いに区別しない場合、単にフォトダイオード１２４と称する。
なお、フォトダイオード１２４は、入射光を光電変換する光電変換素子の一例である。本技術においては、シリコンエピタキシャル層１２３に、画素毎に任意の光電変換素子が形成されれば良く、その光電変換素子はフォトダイオード以外であってもよい。以下においては、説明の便宜上、その光電変換素子として、フォトダイオード１２４を例に説明する。
図２に示されるように、OB１１１は、絶縁膜１２６に遮光膜１２５が形成される点が、開口画素１１２の構成と異なる。OB１１１のフォトダイオード１２４Ａは、この遮光膜１２５により、外部からの光が入射されないように設計されている。しかしながら、実際には、上述したように、例えばフォトダイオード１２４Ｂ等を通過し、シリコン基板裏面等において反射した光が、裏面側（図中下側）からフォトダイオード１２４Ａに入射する可能性がある。
そこで、シリコン（Si）基板の代わりに、シリコンよりも光吸収係数の高いシリコンゲルマニウム（SiGe）により形成されるシリコンゲルマニウム（SiGe）混晶基板１２１を用いる。
ゲルマニウム（Ge）のバンドギャップは0.66eVであり、シリコン（Si）の1.11eVに比べて小さい。またゲルマニウム（Ge）のシリコン（Si）に対する相溶性は100％固溶であるため、組成比も連続的に自由に変えられる。したがって、シリコンゲルマニウム（SiGe）のバンドギャップは、ゲルマニウム（Ge）の添加比率により任意に設定することができる。
例えば、ゲルマニウム（Ge）組成比を増やすことにより、シリコンゲルマニウム（SiGe）のバンドギャップをより小さくすることができ、その光吸収係数も全波長領域においてより高くすることができる。
このようにして、全波長領域においてシリコン単結晶よりも光吸収係数が高いシリコンゲルマニウム（SiGe）を実現することができる。少なくとも、可視光域よりも長波長の光（例えば、近赤外光）の光吸収係数が高い基板を実現することができる。
なお、シリコンゲルマニウム（SiGe）混晶基板１２１におけるゲルマニウム（Ge）濃度は、任意であるが、例えば、１０％乃至２０％程度としてもよい。
シリコン単結晶基板の場合よりも光吸収係数が高いので、シリコンゲルマニウム（SiGe）混晶基板１２１は、フォトダイオード１２４において光電変換されずに透過してきた入射光をより多く吸収する。つまり、シリコンゲルマニウム（SiGe）を用いる場合の方が、シリコン（Si）単結晶を用いる場合よりも、基板において吸収される光の割合が増える。
従って、CMOSイメージセンサ１００は、基板中を漂う長波長光が、有効画素領域の画素（開口画素１１２）のフォトダイオード１２４Ｂ（入射時と異なる画素のフォトダイオード１２４Ｂ）に入射することによる混色の発生を抑制することができる。
また、CMOSイメージセンサ１００は、基板中を漂う長波長光が、オプティカルブラック領域の画素（OB１１１）のフォトダイオード１２４Ａへ入射することによる黒ズレ（黒レベル基準値の浮き）の発生を抑制することができる。
なお、シリコンゲルマニウム（SiGe）混晶基板１２１上にシリコン（Si）単結晶をエピタキシャル成長させることで、回路部特性や画素特性を、シリコン（Si）単結晶基板を用いる従来の場合と同様に設計することができる。
［基板内での光吸収］
次に、ゲルマニウム（Ge）濃度の違いによる基板内における光吸収の違いについて説明する。以下においては、シリコン（Si）単結晶基板、ゲルマニウム（Ge）濃度１０％のシリコンゲルマニウム（SiGe）混晶基板、および、ゲルマニウム（Ge）濃度２０％のシリコンゲルマニウム（SiGe）混晶基板について、基板中での入射光強度を比較する。
図３Ａは、シリコン（Si）単結晶基板内を進む入射光の、距離による光強度の変化についてのシミュレーション結果の例を、４００ｎｍ乃至１１００ｎｍの各波長について示したものである。
図３Ｂは、ゲルマニウム（Ge）濃度１０％のシリコンゲルマニウム（SiGe）混晶基板内を進む入射光の、距離による光強度の変化についてのシミュレーション結果の例を、４００ｎｍ乃至１１００ｎｍの各波長について示したものである。
図３Ｃは、ゲルマニウム（Ge）濃度２０％のシリコンゲルマニウム（SiGe）混晶基板内を進む入射光の、距離による光強度の変化についてのシミュレーション結果の例を、４００ｎｍ乃至１１００ｎｍの各波長について示したものである。
いずれの場合も、波長が長くなるほど、光強度の低減する割合が減る。つまり、１１００ｎｍ波長光の減衰率が最も低い。
この１１００ｎｍ波長光の減衰率を、各基板で比較する。図４に示されるグラフは、そのシミュレーション結果の例を示している。
図４のグラフにおいて、実線が、シリコン単結晶基板における１１００ｎｍ波長光の光強度を示しており、点線が、ゲルマニウム（Ge）濃度１０％のシリコンゲルマニウム（SiGe）混晶基板における１１００ｎｍ波長光の光強度を示しており、一点鎖線が、ゲルマニウム（Ge）濃度２０％のシリコンゲルマニウム（SiGe）混晶基板における１１００ｎｍ波長光の光強度を示している。
デバイス基板（CMOSイメージセンサ１００の場合、シリコンエピタキシャル層１２３およびシリコンゲルマニウム（SiGe）混晶基板１２１）の膜厚を３００ｕｍとし、シリコンゲルマニウム（SiGe）混晶基板１２１の裏面での反射率を３８％（＝（４．２−１）＾２／（４．２＋１）＾２＝（Si屈折率-空気中屈折率）＾２／（Si屈折率+空気中屈折率）＾２）とする。
この場合、図４のグラフ横軸６００ｕｍ付近は、デバイス裏面（シリコンゲルマニウム（SiGe）混晶基板１２１の裏面）で反射し、受光面側のフォトダイオード領域（フォトダイオード１２４）にまで到達する入射光の割合を表している。つまり、１１００ｎｍ波長光は、CMOSイメージセンサ１００入射時の約１％が、シリコンゲルマニウム（SiGe）混晶基板１２１の裏面において反射された後、フォトダイオード１２４に到達している。
図５は、そのグラフ横軸６００ｕｍ付近を拡大した図である。
フォトダイオード１２４の厚さを３ｕｍとすると、グラフの横軸５９７ｕｍ乃至６００ｕｍがフォトダイオード１２４である。
このシミュレーション結果においては、シリコン（Si）単結晶基板の場合、デバイス裏面で反射した１１００ｎｍ波長光が、フォトダイオード１２４において吸収される割合は、デバイス入射時の光量の０．０１８６％である。また、ゲルマニウム（Ge）濃度１０％のシリコンゲルマニウム（SiGe）混晶基板の場合、デバイス裏面で反射した１１００ｎｍ波長光が、フォトダイオード１２４において吸収される割合は、デバイス入射時の光量の０．００５１％（シリコン単結晶基板の場合の約４分の１）である。さらに、ゲルマニウム（Ge）濃度２０％のシリコンゲルマニウム（SiGe）混晶基板の場合、デバイス裏面で反射した１１００ｎｍ波長光が、フォトダイオード１２４において吸収される割合は、デバイス入射時の光量の０．０００９％（シリコン単結晶基板の場合の約２０分の１）である。
このフォトダイオード１２４（グラフの横軸５９７ｕｍ乃至６００ｕｍ）における減衰量が、光電変換された光強度である。すなわち、この減衰量が、偽信号として寄与することになる。
上述したシミュレーション結果に示されるように、ゲルマニウム濃度をより増やすことにより、この減衰量をより低減させることができる。したがって、混色や黒ずれの発生をより抑制することができる。
なお、本技術は、撮像素子の基板として、シリコン単結晶の基板の代わりに、シリコン単結晶よりも光吸収係数の高い材料を基板として用いるものであり、シリコン単結晶よりも光吸収係数の高いものである限り、その材料は任意である。すなわち、その材料は、上述したシリコンゲルマニウム混晶（SiGe）に限らない。
例えば、ケイ素(Si)のバンドギャップ1.11[eV]よりも小さい、アンチモン化ガリウム GaSb 0.7[eV]、窒化インジウム InN 0.7[eV]、ヒ化インジウム InAs 0.36[eV]、硫化鉛 PbS 0.37[eV]、セレン化鉛 PbSe 0.27[eV]、若しくは、テルル化鉛 PbTe 0.29[eV]（いずれも温度302[K]時）とシリコンの化合物を基板に用いても良い。
ただし、ゲルマニウム（Ge）は、単一元素で構成されているため、上述した他の材料よりも、大型単結晶が得やすく、かつ、シリコン（Si）結晶との歪みが小さいので、シリコンとの化合物の実現性は、他よりも高い（より容易に実現可能である）。
なお、図２のシリコンゲルマニウム（SiGe）混晶基板１２１における、ゲルマニウム（Ge）濃度は、一様（均一）でなくてもよく、位置によって変化する（不均一である）ようにしてもよい。例えば、深さ方向（図２中上下方向）に、ゲルマニウム（Ge）濃度が変化するようにしてもよい。
例えば、シリコンゲルマニウム（SiGe）混晶基板１２１の、光入射面側からみてより深い位置（図２中より下側）程、ゲルマニウム（Ge）濃度が高くなるようにしてもよい。すなわち、光入射面側からみてより浅い位置（図２中より上側）程、ゲルマニウム（Ge）濃度が低くなるようにしてもよい。このようにすることにより、シリコンエピタキシャル層１２３との界面付近のゲルマニウム（Ge）濃度を低くすることができるので、エピタキシャル成長が成功し易くなる。つまり、シリコンエピタキシャル層１２３の形成をより容易にすることができるので、歩留まりを向上させ、製造コストを低減させることができる。
＜２．第２の実施の形態＞
［製造装置］
図６は、本技術を適用した撮像素子を製造するための製造装置の主な構成例を示すブロック図である。図６に示される製造装置３００は、本技術を適用した撮像素子として、例えば、図２のCMOSイメージセンサ１００を製造する装置である。つまり、製造装置３００は、シリコン単結晶よりも光吸収係数の高い材料を基板とする撮像素子を製造する。
製造装置３００は、制御部３０１および製造部３０２を有する。
制御部３０１は、例えば、CPU（Central Processing Unit）、ROM（Read Only Memory）、およびRAM（Random Access Memory）等を有し、製造部３０２の各部を制御し、CMOSイメージセンサ１００の製造に関する制御処理を行う。例えば、制御部３０１のCPUは、ROMに記憶されているプログラムに従って各種の処理を実行する。また、そのCPUは、記憶部３１３からRAMにロードされたプログラムに従って各種の処理を実行する。RAMにはまた、CPUが各種の処理を実行するにあたって必要なデータなども適宜記憶される。
製造装置３００は、入力部３１１、出力部３１２、記憶部３１３、通信部３１４、およびドライブ３１５を有する。
入力部３１１は、キーボード、マウス、タッチパネル、および外部入力端子などよりなり、ユーザ指示や外部からの情報の入力を受け付け、制御部３０１に供給する。出力部３１２は、CRT（Cathode Ray Tube）ディスプレイやLCD（Liquid Crystal Display）等のディスプレイ、スピーカ、並びに外部出力端子などよりなり、制御部３０１から供給される各種情報を画像、音声、若しくは、アナログ信号やデジタルデータとして出力する。
記憶部３１３は、フラッシュメモリ等SSD（Solid State Drive）やハードディスクなどよりなり、制御部３０１から供給される情報を記憶したり、制御部３０１からの要求に従って、記憶している情報を読み出して供給したりする。
通信部３１４は、例えば、有線LAN（Local Area Network）や無線LANのインタフェースやモデムなどよりなり、インターネットを含むネットワークを介して、外部の装置との通信処理を行う。例えば、通信部３１４は、制御部３０１から供給される情報を通信相手に送信したり、通信相手から受信した情報を制御部３０１に供給したりする。
ドライブ３１５は、必要に応じて制御部３０１に接続される。そして、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア３２１がそのドライブ３１５に適宜装着される。そして、そのドライブ３１５を介してリムーバブルメディア３２１から読み出されたコンピュータプログラムが、必要に応じて記憶部３１３にインストールされる。
製造部３０２は、制御部３０１に制御されて、本技術を適用した撮像素子（CMOSイメージセンサ１００）の製造に関する処理を行う。製造部３０２は、シリコンゲルマニウム（SiGe）基板生成部３３１、シリコンエピタキシャル層形成部３３２、フォトダイオード形成部３３３、遮光膜形成部３３４、配線層形成部３３５、フィルタ形成部３３６、および集光レンズ形成部３３７を有する。
シリコンゲルマニウム（SiGe）基板生成部３３１は、制御部３０１に制御されて、シリコンゲルマニウム混晶基板１２１を生成する。シリコンゲルマニウム（SiGe）基板生成部３３１の具体的な処理は、供給されるゲルマニウムシリコンのウエハを、シリコンゲルマニウム混晶基板１２１としてセットするのみであってもよいし、シリコンゲルマニウムのインゴッドをスライスしてウエハを形成する処理から始めてもよいし、シリコンにゲルマニウムを混ぜ込みインゴッドを形成する処理から始めてもよい。シリコンゲルマニウム（SiGe）基板生成部３３１は、生成したシリコンゲルマニウム混晶基板１２１をシリコンエピタキシャル層形成部３３２に供給する。
シリコンエピタキシャル層形成部３３２は、制御部３０１に制御されて、供給されたシリコンゲルマニウム混晶基板１２１上に、シリコンをエピタキシャル成長させ、シリコンエピタキシャル層１２３を形成する。シリコンエピタキシャル層形成部３３２は、シリコンゲルマニウム混晶基板１２１にシリコンエピタキシャル層１２３が積層されたデバイスを、フォトダイオード形成部３３３に供給する。
フォトダイオード形成部３３３は、制御部３０１に制御されて、供給されたデバイスのシリコンエピタキシャル層１２３に、フォトダイオード１２４を形成する。フォトダイオード形成部３３３は、フォトダイオード１２４を形成したデバイスを遮光膜形成部３３４に供給する。
遮光膜形成部３３４は、制御部３０１に制御されて、供給されたデバイスの、フォトダイオード１２４が形成されたシリコンエピタキシャル層１２３上に、OB領域の画素（OB１１１）上に遮光膜１２５が形成される絶縁膜１２６を形成する。遮光膜形成部３３４は、絶縁膜１２６が積層されたデバイスを配線層形成部３３５に供給する。
配線層形成部３３５は、制御部３０１に制御されて、供給されたデバイスの絶縁膜１２６上に、配線１２８を含む配線層１２７を形成する。配線層形成部３３５は、配線層１２７が積層されたデバイスをフィルタ形成部３３６に供給する。
フィルタ形成部３３６は、制御部３０１に制御されて、供給されたデバイスの、配線層１２７上に、画素毎のカラーフィルタ１２９を形成する。フィルタ形成部３３６は、カラーフィルタ１２９が積層されたデバイスを集光レンズ形成部３３７に供給する。
集光レンズ形成部３３７は、制御部３０１に制御されて、供給されたデバイスの、カラーフィルタ１２９上に、入射光をフォトダイオード１２４に集光させる、画素毎の集光レンズ１３０を形成する。
以上のようにして、CMOSイメージセンサ１００が製造される。
集光レンズ形成部３３７は、製造したCMOSイメージセンサ１００を、製造装置３００の外部に出力する。出力されたCMOSイメージセンサ１００は、各種の製造時試験が行われたり、梱包されたりする。
以上のように、製造装置３００は、シリコン単結晶基板の代わりに、光吸収係数がシリコン単結晶よりも高いシリコンゲルマニウム混晶基板１２１を用いることにより、混色や黒ずれの発生を抑制する撮像素子であるCMOSイメージセンサ１００を製造することができる。
また、シリコンエピタキシャル層形成部３３２が、シリコンゲルマニウム混晶基板１２１上にシリコン単結晶のエピタキシャル層を形成するので、製造装置３００は、シリコン単結晶基板を用いる従来の撮像素子の場合と同様の方法で、より容易にCMOSイメージセンサ１００を製造することができる。
［製造処理の流れ］
図７は、製造処理の流れの例を説明するフローチャートである。
製造処理が開始されると、シリコンゲルマニウム（SiGe）基板生成部３３１は、ステップＳ３０１において、制御部３０１に制御されて、シリコンゲルマニウム混晶基板１２１を生成する。
ステップＳ３０２において、シリコンエピタキシャル層形成部３３２は、制御部３０１に制御されて、シリコンゲルマニウム混晶基板１２１上に、シリコンをエピタキシャル成長させ、シリコンエピタキシャル層１２３を形成する。
ステップＳ３０３において、フォトダイオード形成部３３３は、制御部３０１に制御されて、そのシリコンエピタキシャル層１２３に、フォトダイオード１２４を形成する。
ステップＳ３０４において、遮光膜形成部３３４は、制御部３０１に制御されて、そのフォトダイオード１２４が形成されたシリコンエピタキシャル層１２３上に、OB領域の画素（OB１１１）上に遮光膜１２５が形成される絶縁膜１２６を形成する。
ステップＳ３０５において、配線層形成部３３５は、制御部３０１に制御されて、その絶縁膜１２６上に、配線１２８を含む配線層１２７を形成する。
ステップＳ３０６において、フィルタ形成部３３６は、制御部３０１に制御されて、その配線層１２７上に、画素毎のカラーフィルタ１２９を形成する。
ステップＳ３０７において、集光レンズ形成部３３７は、制御部３０１に制御されて、そのカラーフィルタ１２９上に、入射光をフォトダイオード１２４に集光させる、画素毎の集光レンズ１３０を形成する。
以上のようにしてCMOSイメージセンサ１００を製造すると、製造部３０２は、製造処理を終了する。
以上のように各処理を実行することにより、製造装置３００は、本技術を適用した、混色や黒ズレの発生を抑制する撮像素子であるCMOSイメージセンサ１００を、容易に製造することができる。
本技術は、撮像素子に限らず、上述したような撮像素子を有する任意の装置に適用することができる。
＜３．第３の実施の形態＞
［撮像装置］
図８は、本技術を適用した撮像装置の構成例を示す図である。図８に示される撮像装置４００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図８に示されるように撮像装置４００は、レンズ部４１１、CMOSセンサ４１２、A/D変換部４１３、操作部４１４、制御部４１５、画像処理部４１６、表示部４１７、コーデック処理部４１８、および記録部４１９を有する。
レンズ部４１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光し、CMOSセンサ４１２に供給する。
CMOSセンサ４１２は、レンズ部４１１を介して供給される被写体からの光を光電変換し、電気信号としてA/D変換器４１３に供給する。
A/D変換器４１３は、CMOSセンサ４１２から、所定のタイミングで供給された画素毎の電気信号を、デジタルの画像信号（以下、適宜、画素信号や画像データとも称する）に変換し、所定のタイミングで順次、画像処理部４１６に供給する。
操作部４１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部４１５に供給する。
制御部４１５は、操作部４１４により入力されたユーザの操作入力に対応する信号に基づいて、レンズ部４１１、CMOSセンサ４１２、A/D変換器４１３、画像処理部４１６、表示部４１７、コーデック処理部４１８、および記録部４１９の駆動を制御し、各部に撮像に関する処理を行わせる。
画像処理部４１６は、A/D変換器４１３から供給された画像信号に対して、例えば、上述した黒レベル補正や、混色補正、欠陥補正、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部４１６は、画像処理を施した画像信号を表示部４１７およびコーデック処理部４１８に供給する。
表示部４１７は、例えば、液晶ディスプレイ等として構成され、画像処理部４１６からの画像信号に基づいて、被写体の画像を表示する。
コーデック処理部４１８は、画像処理部４１６からの画像信号に対して、所定の方式の符号化処理を施し、符号化処理の結果得られた画像データを記録部４１９に供給する。
記録部４１９は、コーデック処理部４１８からの画像データを記録する。記録部４１９に記録された画像データは、必要に応じて画像処理部４１６に読み出されることで、表示部４１７に供給され、対応する画像が表示される。
このような撮像装置４００のCMOSセンサ４１２として、第１の実施の形態において説明したような、シリコンよりも光吸収係数の高い材料の基板を用いた撮像素子（例えば、図２のCMOSイメージセンサ１００）を適用することにより、撮像装置４００は、混色や黒ズレの発生を抑制することができる。
なお、本技術を適用した撮像素子は、上述した構成の撮像装置に限らず、例えば、デジタルスチルカメラ、ビデオカメラ、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する任意の情報処理装置に適用することができる。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールに適用することもできる。
例えば、暗視カメラの場合、暗部での撮影を可能にするため、近赤外光を利用する。そのため、暗視カメラでは、近赤外光を遮断するＩＲカットフィルタを用いない場合がある。このような暗視カメラの撮像素子として、従来では、シリコン単結晶により形成される基板を用いた撮像素子が適用されていた。
しかしながら、この場合、暗視カメラに向けて波長が１１００ｎｍ程度の近赤外光が照射されると、上述したようにOB領域の画素値が浮いてしまい、画像が破たんする恐れがあった。換言するに、例えば侵入者が、そのような近赤外光を暗視カメラに向けて照射することにより、画像を破綻させ、暗視カメラを無効化することができる可能性があった。しかもその近赤外光は可視光外の波長領域であるため、近赤外光を暗視カメラに照射する行為が、第３者に見つかり難いという特徴があった。
これに対して、暗視カメラに、本技術を用いた撮像素子を適用することにより、混色や黒ずれの発生をより抑制することができる。つまり、近赤外光を照射された場合でも、暗視カメラの画像が破綻するのを抑制することができる。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
この記録媒体は、例えば、図６に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア３２１により構成される。このリムーバブルメディア３２１には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。また、上述した記録媒体は、このようなリムーバブルメディア３２１だけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROMや、記憶部３１３に含まれるハードディスクなどにより構成されるようにしてもよい。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表すものである。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１） シリコンよりも光吸収係数の高い材料により形成される基板と、
前記基板上に形成され、入射光を光電変換する光電変換素子と
を備える撮像素子。
（２） 前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成される
前記（１）に記載の撮像素子。
（３） 前記基板は、近赤外光の光吸収係数が高い材料により形成される
前記（２）に記載の撮像素子。
（４） 前記基板は、シリコンゲルマニウムにより形成される
前記（３）に記載の撮像素子。
（５） 前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、
前記光電変換素子は、前記シリコンエピタキシャル層に形成される
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６） 前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成される
前記（５）に記載の撮像素子。
（７） 前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低い
前記（６）に記載の撮像素子。
（８） 前記光電変換素子上に形成される絶縁膜をさらに備える
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９） 前記絶縁膜の、OB（Optical Black）領域の画素の前記光電変換素子上に形成される、外部からの光を遮る遮光膜をさらに備える
前記（８）に記載の撮像素子。
（１０） 前記絶縁膜上に形成される配線層をさらに備える
前記（８）または（９）に記載の撮像素子。
（１１） 前記配線層上に形成される画素毎のカラーフィルタと、
前記カラーフィルタ上に形成される画素毎の集光レンズと
をさらに備える前記（１０）に記載の撮像素子。
（１２） 撮像素子を製造する製造装置であって、
シリコンよりも光吸収係数の高い材料により形成される基板を生成する基板生成部と、
前記基板生成部により生成された前記基板上に、入射光を光電変換する光電変換素子を形成する光電変換素子形成部と
を備える製造装置。
（１３） 前記基板生成部により生成された前記基板上に、シリコンをエピタキシャル成長させ、シリコンエピタキシャル層を形成するシリコンエピタキシャル層形成部をさらに備える
前記（１２）に記載の製造装置。
（１４） 撮像素子を製造する製造装置の製造方法であって、
基板生成部が、シリコンよりも光吸収係数の高い材料により形成される基板を生成し、
光電変換素子形成部が、生成された前記基板上に、入射光を光電変換する光電変換素子を形成する
製造方法。
（１５） 被写体を撮像し、前記被写体の画像を電気信号として出力する撮像素子と、
前記撮像素子において得られた前記被写体の画像を画像処理する画像処理部と
を備え、
前記撮像素子は、
シリコンよりも光吸収係数の高い材料により形成される基板と、
前記基板上に形成され、入射光を光電変換する光電変換素子と
を有する撮像装置。
（１６） 前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成される
前記（１５）に記載の撮像装置。
（１７） 前記基板は、シリコンゲルマニウムにより形成される
前記（１６）に記載の撮像装置。
（１８） 前記撮像素子は、
前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、
前記光電変換素子は、前記シリコンエピタキシャル層に形成される
前記（１５）乃至（１７）のいずれかに記載の撮像装置。
（１９） 前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成される
前記（１８）に記載の撮像装置。
（２０） 前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低い
前記（１９）に記載の撮像装置。
１００ CMOSイメージセンサ， １１１ OB， １１２ 開口画素， １２１ シリコンゲルマニウム混晶基板， １２３ シリコンエピタキシャル層， １２４ フォトダイオード， １２５ 遮光膜， １２６ 絶縁膜， １２７ 配線層， １２８ 配線， １２９ カラーフィルタ， １３０ 集光レンズ， ３００ 製造装置， ３０１ 制御部， ３０２ 製造部， ３３１ SiGe基板生成部， ３３２ シリコンエピタキシャル層形成部， ３３３ フォトダイオード形成部， ３３４ 遮光膜形成部， ３３５ 配線層形成部， ３３６ フィルタ形成部， ３３７ 集光レンズ形成部， ４００ 撮像素子， ４１２ CMOSセンサ

Claims (20)

  1. シリコンよりも光吸収係数の高い材料により形成される基板と、
    前記基板上に形成され、入射光を光電変換する光電変換素子と
    を備える撮像素子。
  2. 前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成される
    請求項１に記載の撮像素子。
  3. 前記基板は、近赤外光の光吸収係数が高い材料により形成される
    請求項２に記載の撮像素子。
  4. 前記基板は、シリコンゲルマニウムにより形成される
    請求項３に記載の撮像素子。
  5. 前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、
    前記光電変換素子は、前記シリコンエピタキシャル層に形成される
    請求項１に記載の撮像素子。
  6. 前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成される
    請求項５に記載の撮像素子。
  7. 前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低い
    請求項６に記載の撮像素子。
  8. 前記光電変換素子上に形成される絶縁膜をさらに備える
    請求項１に記載の撮像素子。
  9. 前記絶縁膜の、OB（Optical Black）領域の画素の前記光電変換素子上に形成される、外部からの光を遮る遮光膜をさらに備える
    請求項８に記載の撮像素子。
  10. 前記絶縁膜上に形成される配線層をさらに備える
    請求項８に記載の撮像素子。
  11. 前記配線層上に形成される画素毎のカラーフィルタと、
    前記カラーフィルタ上に形成される画素毎の集光レンズと
    をさらに備える請求項１０に記載の撮像素子。
  12. 撮像素子を製造する製造装置であって、
    シリコンよりも光吸収係数の高い材料により形成される基板を生成する基板生成部と、
    前記基板生成部により生成された前記基板上に、入射光を光電変換する光電変換素子を形成する光電変換素子形成部と
    を備える製造装置。
  13. 前記基板生成部により生成された前記基板上に、シリコンをエピタキシャル成長させ、シリコンエピタキシャル層を形成するシリコンエピタキシャル層形成部をさらに備える
    請求項１２に記載の製造装置。
  14. 撮像素子を製造する製造装置の製造方法であって、
    基板生成部が、シリコンよりも光吸収係数の高い材料により形成される基板を生成し、
    光電変換素子形成部が、生成された前記基板上に、入射光を光電変換する光電変換素子を形成する
    製造方法。
  15. 被写体を撮像し、前記被写体の画像を電気信号として出力する撮像素子と、
    前記撮像素子において得られた前記被写体の画像を画像処理する画像処理部と
    を備え、
    前記撮像素子は、
    シリコンよりも光吸収係数の高い材料により形成される基板と、
    前記基板上に形成され、入射光を光電変換する光電変換素子と
    を有する撮像装置。
  16. 前記基板は、可視光域よりも長波長の光の光吸収係数が高い材料により形成される
    請求項１５に記載の撮像装置。
  17. 前記基板は、シリコンゲルマニウムにより形成される
    請求項１６に記載の撮像装置。
  18. 前記撮像素子は、
    前記基板上にシリコンがエピタキシャル成長されたシリコンエピタキシャル層をさらに備え、
    前記光電変換素子は、前記シリコンエピタキシャル層に形成される
    請求項１５に記載の撮像装置。
  19. 前記基板は、ゲルマニウム濃度が不均一なシリコンゲルマニウムにより形成される
    請求項１８に記載の撮像装置。
  20. 前記基板のゲルマニウム濃度は、光入射面側からみてより浅い位置程低い
    請求項１９に記載の撮像装置。
JP2012014858A 2012-01-27 2012-01-27 撮像素子、製造装置および方法、並びに、撮像装置 Pending JP2013157367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012014858A JP2013157367A (ja) 2012-01-27 2012-01-27 撮像素子、製造装置および方法、並びに、撮像装置
US13/743,145 US20130193542A1 (en) 2012-01-27 2013-01-16 Image sensor, production apparatus, production method, and imaging apparatus
CN2013100317638A CN103227181A (zh) 2012-01-27 2013-01-28 图像传感器、制造装置、制造方法以及成像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014858A JP2013157367A (ja) 2012-01-27 2012-01-27 撮像素子、製造装置および方法、並びに、撮像装置

Publications (1)

Publication Number Publication Date
JP2013157367A true JP2013157367A (ja) 2013-08-15

Family

ID=48837559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012014858A Pending JP2013157367A (ja) 2012-01-27 2012-01-27 撮像素子、製造装置および方法、並びに、撮像装置

Country Status (3)

Country Link
US (1) US20130193542A1 (ja)
JP (1) JP2013157367A (ja)
CN (1) CN103227181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195703A (ja) * 2014-03-28 2015-11-05 大阪瓦斯株式会社 発電装置
KR20230116788A (ko) 2020-12-10 2023-08-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 전자 기기 및 고체 촬상 장치의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229324A (zh) * 2016-09-14 2016-12-14 豪威科技(上海)有限公司 图像传感器及其制备方法
US9947705B1 (en) 2016-09-26 2018-04-17 Semiconductor Components Industries, Llc Image sensors with infrared-blocking layers
KR101965529B1 (ko) * 2018-04-06 2019-04-03 한양대학교 산학협력단 양자점층을 포함하는 듀얼 이미지 센서
CN109300927A (zh) * 2018-10-10 2019-02-01 德淮半导体有限公司 图像传感器及其形成方法
KR20210060734A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 광 센서 및 이를 포함하는 전자 장치 및 이의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504196B1 (en) * 2001-08-30 2003-01-07 Micron Technology, Inc. CMOS imager and method of formation
US20060157806A1 (en) * 2005-01-18 2006-07-20 Omnivision Technologies, Inc. Multilayered semiconductor susbtrate and image sensor formed thereon for improved infrared response
KR100625944B1 (ko) * 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법
US8237832B2 (en) * 2008-05-30 2012-08-07 Omnivision Technologies, Inc. Image sensor with focusing interconnections
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
KR20120022034A (ko) * 2010-08-31 2012-03-09 삼성전자주식회사 픽셀 데이터의 고속 출력을 위한 이미지 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195703A (ja) * 2014-03-28 2015-11-05 大阪瓦斯株式会社 発電装置
KR20230116788A (ko) 2020-12-10 2023-08-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 전자 기기 및 고체 촬상 장치의 제조 방법

Also Published As

Publication number Publication date
CN103227181A (zh) 2013-07-31
US20130193542A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
JP2013157367A (ja) 撮像素子、製造装置および方法、並びに、撮像装置
JP2022027813A (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9006634B2 (en) Solid state imaging device having a photoelectric conversion layer with plural silicon germanium layers, and method of manufacturing
KR102396886B1 (ko) 반도체 장치, 전자 기기
CN108140661A (zh) 摄像装置
JP2015220313A (ja) 固体撮像装置およびその製造方法、並びに電子機器
TW201143042A (en) Dual-sided image sensor
TW201236146A (en) Solid-state image pickup device, method for manufacturing solid-state image pickup device, and electronic apparatus
JP6523294B2 (ja) 撮像素子、および電子装置
US9269734B2 (en) Method of manufacturing solid-state imaging device
JP2013069958A (ja) 撮像素子、撮像装置、並びに、製造装置および方法
JP2010192483A (ja) 固体撮像素子及び固体撮像素子の製造方法
US11139337B2 (en) Solid-state image pickup device, manufacturing method, and electronic apparatus
US10950648B2 (en) Semiconductor element, manufacturing method of semiconductor element, and electronic apparatus
JP2015032640A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2012018951A (ja) 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP2012028459A (ja) 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
US10656315B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
US10263024B2 (en) Imaging element, electronic device, and manufacturing method
JP2016139988A (ja) 固体撮像装置
CN101859785A (zh) 固体摄像器件制造方法、固体摄像器件以及电子装置
JP2015082510A (ja) 固体撮像素子および製造方法、並びに電子機器
US8773561B2 (en) Solid-state image pickup apparatus and electronic apparatus
JP5735318B2 (ja) 固体撮像素子および電子情報機器
JP2014179413A (ja) 固体撮像装置