JP2013149792A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2013149792A
JP2013149792A JP2012009123A JP2012009123A JP2013149792A JP 2013149792 A JP2013149792 A JP 2013149792A JP 2012009123 A JP2012009123 A JP 2012009123A JP 2012009123 A JP2012009123 A JP 2012009123A JP 2013149792 A JP2013149792 A JP 2013149792A
Authority
JP
Japan
Prior art keywords
substrate
adhesive film
sensor chip
hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012009123A
Other languages
English (en)
Inventor
Kohei Fujiwara
康平 藤原
Koji Kondo
宏司 近藤
Kazuo Tada
和夫 多田
Masaya Hirabayashi
雅也 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012009123A priority Critical patent/JP2013149792A/ja
Publication of JP2013149792A publication Critical patent/JP2013149792A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】検出部を封止する金型を用いることなく、検出部が樹脂に埋め込まれることを抑制することのできる電子部品の製造方法を提供する。
【解決手段】物理量に応じたセンサ信号を出力する検出部２１が形成されたセンサチップ２０を用意する工程と、センサチップ２０と電気的に接続される回路チップ３０、３１を用意する工程と、一面に複数の凹部１１〜１３が形成された基板１０を用意する工程と、複数の凹部１１〜１３のそれぞれにセンサチップ２０または回路チップ３０、３１を配置する工程と、基板１０上に、熱可塑性樹脂からなり、検出部２１と対向する領域に貫通孔５２が形成された接着フィルム５０を配置して積層体７０を構成する積層体構成工程と、積層体７０を加熱しながら当該積層体７０の積層方向から加圧し、貫通孔５２から検出部２１を露出させたまま基板１０と接着フィルム５０とを接合する接合工程と、を行う。
【選択図】図２

Description

本発明は、物理量に応じたセンサ信号を出力する検出部が形成されたセンサチップの検出部が露出するように樹脂封止されてなる電子部品の製造方法に関するものである。
従来より、例えば、特許文献１には、湿度に応じたセンサ信号を出力する検出部が形成されたセンサチップの検出部が露出するように、センサチップおよび回路チップが樹脂封止されてなる電子部品が提案されている。そして、このような電子部品は、次のように製造される。
すなわち、まず、基板上にセンサチップおよび回路チップを搭載する。その後、センサチップと回路チップとをワイヤを介して電気的に接続する。続いて、検出部を封止するように金型をセンサチップに当てつける。その後、この状態で基板、センサチップ、回路チップを樹脂封止することにより、センサチップの検出部が露出する電子部品が製造される。これによれば、検出部を金型で封止しているため、センサチップの検出部が封止樹脂で埋め込まれることを抑制することができる。
特開２０１１−８０８５３号公報
しかしながら、上記特許文献１の製造方法では、センサチップの検出部を封止する金型を用意しなければならないという問題があり、また、検出部の構成や検出部の形成箇所を変更した場合には金型を改めて用意しなければならず、これに伴ってコストが高くなるという問題がある。
本発明は上記点に鑑みて、検出部を封止する金型を用いることなく、検出部が樹脂に埋め込まれることを抑制することのできる電子部品の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、物理量に応じたセンサ信号を出力する検出部（２１）が形成されたセンサチップ（２０）を用意する工程と、センサチップ（２０）と電気的に接続される回路チップ（３０、３１）を用意する工程と、一面に複数の凹部（１１〜１３）が形成された基板（１０）を用意する工程と、複数の凹部（１１〜１３）のそれぞれにセンサチップ（２０）または回路チップ（３０、３１）を配置する工程と、基板（１０）上に、熱可塑性樹脂からなり、検出部（２１）と対向する領域に貫通孔（５２）が形成された接着フィルム（５０）を配置して積層体（７０）を構成する積層体構成工程と、積層体（７０）を加熱しながら当該積層体（７０）の積層方向から加圧し、貫通孔（５２）から検出部（２１）を露出させたまま基板（１０）と接着フィルム（５０）とを接合する接合工程と、を行うことを特徴としている。
これによれば、貫通孔（５２）が形成された接着フィルム（５０）を用いているため、金型を用いることなく、検出部（２１）が樹脂に埋め込まれることを抑制することができる。
また、請求項２に記載の発明のように、積層体構成工程では、接着フィルム（５０）として複数のビアホール（５１）内にそれぞれ導電性ペースト（５３）が充填されたものを用意し、基板（１０）上に、導電性ペースト（５３）がセンサチップ（２０）または回路チップ（３０、３１）に形成されたパッドと接触する状態で接着フィルム（５０）を配置する工程と、接着フィルム（５０）側に配線パターン（４１）が形成されていると共に貫通孔（６１）が形成されている配線フィルム（６０）を用意し、接着フィルム（５０）上に、配線フィルム（６０）の貫通孔（６１）が接着フィルム（５０）の貫通孔（５２）と連通する状態で配線フィルム（６０）を配置する工程と、を行うことができる。そして、接合工程では、導電性ペースト（５３）を焼結して接続部材（４２）を構成し、配線パターン（４１）および接続部材（４２）を介してセンサチップ（２０）と回路チップ（３０、３１）とを電気的に接続することができる。
同様に、請求項３に記載の発明のように、積層体構成工程では、接着フィルム（５０）として、複数のビアホール（５１）内にそれぞれ導電性ペースト（５３）が充填されると共に基板（１０）側と反対側に配線パターン（４１）が形成されたものを用意し、基板（１０）上に、導電性ペースト（５３）がセンサチップ（２０）または回路チップ（３０、３１）に形成されたパッドと接触する状態で接着フィルム（５０）を配置する工程と、を行うことができる。また、接合工程では、導電性ペースト（５３）を焼結して接続部材（４２）を構成し、配線パターン（４１）および接続部材（４２）を介してセンサチップ（２０）と回路チップ（３０、３１）とを電気的に接続することができる。
これら請求項２および３に記載の発明では、センサチップ（２０）と回路チップ（３０、３１）とを配線パターン（４１）および接続部材（４２）を介して電気的に接続することができるため、センサチップ（２０）と回路チップ（３０、３１）とをボンディングワイヤを介して電気的に接続する場合と比較して、電子部品の低背化を図ることができる。このため、例えば、湿度に応じたセンサ信号を出力する検出部（２１）を備えたセンサチップ（２０）を用いた場合には、検出部（２１）を外部環境に近づけることができ、検出感度を向上させることができる。
そして、請求項４に記載の発明のように、基板（１０）を用意する工程では、第１基板（１０ａ）と、第１基板（１０ａ）上に搭載されることにより、第１基板（１０ａ）と共に凹部（１１〜１３）として機能する貫通孔（１４）が形成された第２基板（１０ｂ）とを積層したものを用意し、接合工程では、第１、第２基板（１０ａ、１０ｂ）を接合することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における製造方法により製造された電子部品の断面図である。 図１に示す電子部品の製造工程を示す断面図である。 本発明の第２実施形態における電子部品の製造工程を示す断面図である。 本発明の第３実施形態における電子部品の製造工程を示す断面図である。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における製造方法により製造された電子部品の断面図である。
図１に示されるように、電子部品は、基板１０と、センサチップ２０と、回路チップ３０、３１と、封止部材４０とを備えて構成されている。
基板１０は、例えば、熱硬化性樹脂や熱可塑性樹脂、セラミック等を用いて構成されるものであり、一面に３つの凹部１１〜１３が形成されている。そして、各凹部１１〜１３にはそれぞれセンサチップ２０および回路チップ３０、３１が搭載されている。
センサチップ２０は、本実施形態では、湿度に応じたセンサ信号を出力する検出部２１が形成された一般的なものである。そして、センサチップ２０の一面には、検出部２１と電気的に接続される図示しない複数のパッドが形成されている。
回路チップ３０、３１は、ＣＶ変換回路やコンデンサ等が形成されたものであり、検出部２１から出力されるセンサ信号を適宜処理するものである。また、回路チップ３０、３１の一面には、センサチップ２０と電気的に接続される図示しない複数のパッドが形成されている。
なお、センサチップ２０および回路チップ３０、３１の一面とは、凹部１１〜１３の底面と対向する面と反対側の面のことである。また、センサチップ２０および回路チップ３０、３１に形成されている複数のパッドは、例えば、Ｃｕ等を用いて構成されている。
封止部材４０は、センサチップ２０と回路チップ３０、３１とを電気的に接続する配線パターン４１や接続部材４２が備えられたものである。言い換えると、センサチップ２０と回路チップ３０、３１とは配線パターン４１および接続部材４２を介して電気的に接続されている。なお、この封止部材４０は、具体的には以下に後述する接着フィルムと配線フィルムとによって構成されている。
また、封止部材４０には、センサチップ２０に形成された検出部２１を露出させる貫通孔４３が形成されている。言い換えると、センサチップ２０に形成された検出部２１は、貫通孔４３を介して外気に曝されるようになっている。
以上が本実施形態における電子部品の構造である。次に、上記電子部品の製造方法について説明する。図２は、図１に示す電子部品の製造工程を示す断面図である。
まず、図２（ａ）に示されるように、一面に凹部１１〜１３が形成された基板１０を用意する。本実施形態では、基板１０にセンサチップ２０と共に２つの回路チップ３０、３１を搭載するため、３つの凹部１１〜１３が形成された基板１０を用意する。
次に、図２（ｂ）に示されるように、各凹部１１〜１３にそれぞれセンサチップ２０および回路チップ３０、３１を搭載する。なお、各凹部１１〜１３は、深さがセンサチップ２０および回路チップ３０、３１の厚さとほぼ同じされ、平面形状がセンサチップ２０および回路チップ３０、３１の平面形状より若干大きくされている。このため、センサチップ２０および回路チップ３０、３１は、凹部１１〜１３の側壁との間に隙間が形成された状態で基板１０に搭載されている。
続いて、図２（ｃ）に示されるように、上記封止部材４０を構成する接着フィルム５０および配線フィルム６０を用意し、これらを基板１０上に順に積層する。
具体的には、まず、接着フィルム５０を次のように用意する。すなわち、接着フィルム５０を構成する熱可塑性樹脂からなる厚さが約３００μｍの樹脂フィルムを用意し、炭酸ガスレーザ等によってビアホール５１および貫通孔５２を形成する。その後、スクリーン印刷等によって導電性ペースト５３をビアホール５１内に充填する。ビアホール５１内に導電性ペースト５３を充填する装置（方法）としては、本出願人による特願２００９−７５０３４号に記載の装置（方法）を採用すると良い。
詳しくは、導電性ペースト５３として、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発すると共に、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されているものを用いることができる。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト５３も固まって、ビアホール５１内に保持することができる。なお、充填する際には、ビアホール５１の一端を平坦な部材にて塞いでおけば良い。また、低融点室温固体樹脂としては、パラフィン等を用いることができる。
また、配線フィルム６０を次のように用意する。すなわち、配線フィルム６０を構成する熱可塑性樹脂からなる厚さが約２５〜５０μｍの樹脂フィルムを用意し、銅箔をパターニングして配線パターン４１を形成する。また、炭酸ガスレーザ等によって貫通孔６１を形成する。
なお、本実施形態では、接着フィルム５０に形成される貫通孔５２と配線フィルム６０に形成される貫通孔６１とは、同じ大きさとされている。また、ビアホール５１（導電性ペースト５３）は接着フィルム５０における貫通孔５２の近傍にも形成されることが好ましく、配線パターン４１は、配線フィルム６０における貫通孔６１の近傍にも形成されることが好ましい。これにより、後述の図２（ｄ）の工程を行う際に、貫通孔５２、６１の壁面に応力が集中することを抑制することができると共に、樹脂が貫通孔５２、６１内に流れ出ることを抑制することができる。
そして、基板１０上に、接着フィルム５０に形成されている貫通孔５２から検出部２１が露出すると共に、導電性ペースト５３がセンサチップ２０または回路チップ３０、３１に形成されているパッドと接触するように接着フィルム５０を配置する。また、接着フィルム５０上に、配線フィルム６０に形成された貫通孔６１が接着フィルム５０に形成された貫通孔５２と連通すると共に、配線パターン４１が導電性ペースト５３と接触するように配線フィルム６０を配置する。つまり、基板１０上に、接着フィルム５０、配線フィルム６０を順に積層して積層体７０を構成する。
その後、図２（ｄ）に示されるように、積層体７０を加熱しながら積層方向の上下両面から真空加熱プレス機により加圧し、検出部２１を露出させたまま基板１０と接着フィルム５０、接着フィルム５０と配線フィルム６０とを接合する。
これにより、接着フィルム５０と配線フィルム６０とが接合され、貫通孔５２、６１からなる貫通孔４３が形成された封止部材４０が構成され、封止部材４０の貫通孔４３から検出部２１が露出した構成となる。そして、導電性ペースト５３が焼結されて接続部材４２が構成され、センサチップ２０と回路チップ３０、３１とが配線パターン４１および接続部材４２を介して電気的に接続される。
また、この工程では、凹部１１〜１３の側壁とセンサチップ２０および回路チップ３０、３１との間に形成された隙間に接着フィルム５０を構成する樹脂が流れ込み、センサチップ２０および回路チップ３０、３１が基板１０に接合される。
なお、この工程では、検出部２１を埋め込まないように、加熱時間や加熱温度、加圧条件等を適宜考慮することが好ましい。具体的には、上記のように、ビアホール５１（導電性ペースト５３）を接着フィルム５０における貫通孔５２の近傍にも形成すると共に、配線パターン４１を配線フィルム６０における貫通孔６１の近傍にも形成することにより、樹脂が貫通孔５２、６１内に流れ出ることを抑制することができるため、ビアホール５１（導電性ペースト５３）、配線パターン４１の形成箇所等を考慮して各種条件を決定することが好ましい。
以上説明したように、本実施形態では、貫通孔５２が形成された接着フィルム５０を用いているため、金型を用いることなく、検出部２１が樹脂に埋め込まれることを抑制することができる。
また、センサチップ２０と回路チップ３０、３１とを配線パターン４１および接続部材４２を介して電気的に接続することができるため、センサチップ２０と回路チップ３０、３１とをボンディングワイヤを介して電気的に接続する場合と比較して、電子部品の低背化を図ることができる。つまり、センサチップ２０の検出部２１側に配置される封止部材４０（樹脂）の高さを低くすることができる。このため、特に、本実施形態のように、湿度を検出するセンサチップ２０を用いた電子部品のような場合には、検出部２１を外部環境に近づけることができ、検出感度を向上させることができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して接着フィルム５０に配線パターン４１を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図３は、本実施形態における電子部品の製造工程を示す断面図である。
図３（ａ）および（ｂ）に示されるように、図２（ａ）および（ｂ）と同様に、凹部１１〜１３が形成された基板１０を用意し、各凹部１１〜１３にセンサチップ２０および回路チップ３０、３１をそれぞれ搭載する。
その後、図３（ｃ）に示されるように、基板１０側と反対側の一面に配線パターン４１が形成された接着フィルム５０を用意する。そして、基板１０上に接着フィルム５０に形成されている貫通孔５２から検出部２１が露出すると共に、導電性ペースト５３がセンサチップ２０または回路チップ３０、３１に形成されているパッドと接触するように接着フィルム５０を配置する。
続いて、図３（ｄ）に示されるように、図２（ｄ）の工程と同様に、積層体７０を積層方向の上下両面から真空加熱プレス機により加熱しながら加圧し、検出部２１を露出させたまま基板１０と接着フィルム５０とを接合する。
このように、接着フィルム５０に配線パターン４１が形成されたものを用いても上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して、基板１０を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４は、本実施形態における電子部品の製造工程を示す断面図である。
図４（ａ）に示されるように、本実施形態では、まず、熱可塑性樹脂からなる第１基板１０ａと、貫通孔１４が形成され、熱可塑性樹脂からなる第２基板１０ｂとを用意する。そして、第１基板１０ａ上に第２基板１０ｂを搭載することにより、第１基板１０ａと貫通孔１４によって凹部１１〜１３を構成する。
その後は、図４（ｂ）〜図４（ｄ）に示されるように、図２（ｂ）〜図２（ｄ）と同様の工程を行うことにより、図１に示す電子部品が製造される。なお、図４（ｄ）の工程を行うことにより、第１、第２基板１０ａ、１０ｂが接合されて基板１０が構成される。
このように、基板１０として第１、第２基板１０ａ、１０ｂからなるものを用いても上記第１実施形態と同様の効果を得ることができる。
（他の実施形態）
上記各実施形態では、湿度に応じたセンサ信号を出力するセンサチップ２０を用いて説明したが、例えば、光、温度、圧力、加速度、角速度に応じたセンサ信号を出力するセンサチップ２０を用いてもよい。
また、上記各実施形態において、回路チップ３０、３１は１つでもよいし、さらに複数備えられていてもよい。同様にセンサチップ２０も複数備えられていてもよい。
そして、上記第１、第３実施形態において、配線フィルム６０を熱硬化性樹脂で構成することもできる。
また、上記第１、第３実施形態において、接着フィルム５０に形成する貫通孔５２と配線フィルム６０に形成する貫通孔６１とは同じ大きさでなくてもよい。すなわち、封止部材４０を構成した際に、検出部２１が貫通孔４３から露出する構成となるものであれば、貫通孔５２、６１の大きさはそれぞれ異なっていてもよい。
１０ 基板
１１〜１３ 凹部
２０ センサチップ
３０、３１ 回路チップ
４０ 封止部材
４１ 配線パターン
４２ 接続部材
４３ 貫通孔
５０ 接着フィルム
５１ ビアホール
５２ 貫通孔
５３ 導電性ペースト
６０ 配線フィルム
６１ 貫通孔

Claims (4)

  1. 物理量に応じたセンサ信号を出力する検出部（２１）が形成されたセンサチップ（２０）を用意する工程と、
    前記センサチップ（２０）と電気的に接続される回路チップ（３０、３１）を用意する工程と、
    一面に複数の凹部（１１〜１３）が形成された基板（１０）を用意する工程と、
    前記複数の凹部（１１〜１３）のそれぞれに前記センサチップ（２０）または前記回路チップ（３０、３１）を配置する工程と、
    前記基板（１０）上に、熱可塑性樹脂からなり、前記検出部（２１）と対向する領域に貫通孔（５２）が形成された接着フィルム（５０）を配置して積層体（７０）を構成する積層体構成工程と、
    前記積層体（７０）を加熱しながら当該積層体（７０）の積層方向から加圧し、前記貫通孔（５２）から前記検出部（２１）を露出させたまま前記基板（１０）と前記接着フィルム（５０）とを接合する接合工程と、を行うことを特徴とする電子部品の製造方法。
  2. 前記積層体構成工程では、前記接着フィルム（５０）として複数のビアホール（５１）内にそれぞれ導電性ペースト（５３）が充填されたものを用意し、前記基板（１０）上に、前記導電性ペースト（５３）が前記センサチップ（２０）または前記回路チップ（３０、３１）に形成されたパッドと接触する状態で前記接着フィルム（５０）を配置する工程と、前記接着フィルム（５０）側に配線パターン（４１）が形成されていると共に貫通孔（６１）が形成されている配線フィルム（６０）を用意し、前記接着フィルム（５０）上に、前記配線フィルム（６０）の前記貫通孔（６１）が前記接着フィルム（５０）の前記貫通孔（５２）と連通する状態で前記配線フィルム（６０）を配置する工程と、を行い、
    前記接合工程では、前記導電性ペースト（５３）を焼結して接続部材（４２）を構成し、前記配線パターン（４１）および前記接続部材（４２）を介して前記センサチップ（２０）と前記回路チップ（３０、３１）とを電気的に接続することを特徴とする請求項１に記載の電子部品の製造方法。
  3. 前記積層体構成工程では、前記接着フィルム（５０）として、複数のビアホール（５１）内にそれぞれ導電性ペースト（５３）が充填されると共に前記基板（１０）側と反対側に配線パターン（４１）が形成されたものを用意し、前記基板（１０）上に、前記導電性ペースト（５３）が前記センサチップ（２０）または前記回路チップ（３０、３１）に形成されたパッドと接触する状態で前記接着フィルム（５０）を配置する工程と、
    前記接合工程では、前記導電性ペースト（５３）を焼結して接続部材（４２）を構成し、前記配線パターン（４１）および前記接続部材（４２）を介して前記センサチップ（２０）と前記回路チップ（３０、３１）とを電気的に接続することを特徴とする請求項１に記載の電子部品の製造方法。
  4. 前記基板（１０）を用意する工程では、
    第１基板（１０ａ）と、前記第１基板（１０ａ）上に搭載されることにより、前記第１基板（１０ａ）と共に前記凹部（１１〜１３）として機能する貫通孔（１４）が形成された第２基板（１０ｂ）とを積層したものを用意し、
    前記接合工程では、前記第１、第２基板（１０ａ、１０ｂ）を接合することを特徴とする請求項１ないし３のいずれか１つに記載の電子部品の製造方法。

JP2012009123A 2012-01-19 2012-01-19 電子部品の製造方法 Pending JP2013149792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009123A JP2013149792A (ja) 2012-01-19 2012-01-19 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009123A JP2013149792A (ja) 2012-01-19 2012-01-19 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2013149792A true JP2013149792A (ja) 2013-08-01

Family

ID=49047006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009123A Pending JP2013149792A (ja) 2012-01-19 2012-01-19 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2013149792A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462447B2 (en) 2018-07-13 2022-10-04 Tdk Corporation Sensor package substrate, sensor module including the same, and electronic component embedded substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップｉｃの製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US20040130024A1 (en) * 1999-07-16 2004-07-08 Norihito Tsukahara Semiconductor device package manufacturing method and semiconductor device package manufactured by the method
JP2011060827A (ja) * 2009-09-07 2011-03-24 Dainippon Printing Co Ltd センサ素子モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップｉｃの製造方法
US20040130024A1 (en) * 1999-07-16 2004-07-08 Norihito Tsukahara Semiconductor device package manufacturing method and semiconductor device package manufactured by the method
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US20050017740A1 (en) * 2002-02-19 2005-01-27 Hiroshi Higashitani Module part
JP2011060827A (ja) * 2009-09-07 2011-03-24 Dainippon Printing Co Ltd センサ素子モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462447B2 (en) 2018-07-13 2022-10-04 Tdk Corporation Sensor package substrate, sensor module including the same, and electronic component embedded substrate

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
JP4992310B2 (ja) 積層基板の製造方法
JP2010258370A (ja) 電子部品実装装置及びその製造方法
CN103681365A (zh) 层叠封装结构及其制作方法
JP2014107552A (ja) 多層回路基板及びその製作方法
CN104299919B (zh) 无芯层封装结构及其制造方法
JP2008311520A5 (ja)
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP2012074497A (ja) 回路基板
JPWO2009037833A1 (ja) 立体プリント配線板およびその製造方法ならびに電子部品モジュール
JP2010016096A (ja) 電子部品
CN108074875A (zh) 半导体器件封装及制造其之方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
JP2013149792A (ja) 電子部品の製造方法
JP5286988B2 (ja) リジッドフレキシブルプリント配線板とその製造方法
JP5200870B2 (ja) 部品内蔵モジュールの製造方法
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
JP2014086616A (ja) 電子装置およびその製造方法
JP2014220305A (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
EP3339243B1 (en) Interconnected layer stack with vertically aligned mems and assigned chip
JP2009158641A (ja) 部品内蔵モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602