JP2013149792A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2013149792A JP2013149792A JP2012009123A JP2012009123A JP2013149792A JP 2013149792 A JP2013149792 A JP 2013149792A JP 2012009123 A JP2012009123 A JP 2012009123A JP 2012009123 A JP2012009123 A JP 2012009123A JP 2013149792 A JP2013149792 A JP 2013149792A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive film
- sensor chip
- hole
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】検出部を封止する金型を用いることなく、検出部が樹脂に埋め込まれることを抑制することのできる電子部品の製造方法を提供する。
【解決手段】物理量に応じたセンサ信号を出力する検出部21が形成されたセンサチップ20を用意する工程と、センサチップ20と電気的に接続される回路チップ30、31を用意する工程と、一面に複数の凹部11〜13が形成された基板10を用意する工程と、複数の凹部11〜13のそれぞれにセンサチップ20または回路チップ30、31を配置する工程と、基板10上に、熱可塑性樹脂からなり、検出部21と対向する領域に貫通孔52が形成された接着フィルム50を配置して積層体70を構成する積層体構成工程と、積層体70を加熱しながら当該積層体70の積層方向から加圧し、貫通孔52から検出部21を露出させたまま基板10と接着フィルム50とを接合する接合工程と、を行う。
【選択図】図2
【解決手段】物理量に応じたセンサ信号を出力する検出部21が形成されたセンサチップ20を用意する工程と、センサチップ20と電気的に接続される回路チップ30、31を用意する工程と、一面に複数の凹部11〜13が形成された基板10を用意する工程と、複数の凹部11〜13のそれぞれにセンサチップ20または回路チップ30、31を配置する工程と、基板10上に、熱可塑性樹脂からなり、検出部21と対向する領域に貫通孔52が形成された接着フィルム50を配置して積層体70を構成する積層体構成工程と、積層体70を加熱しながら当該積層体70の積層方向から加圧し、貫通孔52から検出部21を露出させたまま基板10と接着フィルム50とを接合する接合工程と、を行う。
【選択図】図2
Description
本発明は、物理量に応じたセンサ信号を出力する検出部が形成されたセンサチップの検出部が露出するように樹脂封止されてなる電子部品の製造方法に関するものである。
従来より、例えば、特許文献1には、湿度に応じたセンサ信号を出力する検出部が形成されたセンサチップの検出部が露出するように、センサチップおよび回路チップが樹脂封止されてなる電子部品が提案されている。そして、このような電子部品は、次のように製造される。
すなわち、まず、基板上にセンサチップおよび回路チップを搭載する。その後、センサチップと回路チップとをワイヤを介して電気的に接続する。続いて、検出部を封止するように金型をセンサチップに当てつける。その後、この状態で基板、センサチップ、回路チップを樹脂封止することにより、センサチップの検出部が露出する電子部品が製造される。これによれば、検出部を金型で封止しているため、センサチップの検出部が封止樹脂で埋め込まれることを抑制することができる。
しかしながら、上記特許文献1の製造方法では、センサチップの検出部を封止する金型を用意しなければならないという問題があり、また、検出部の構成や検出部の形成箇所を変更した場合には金型を改めて用意しなければならず、これに伴ってコストが高くなるという問題がある。
本発明は上記点に鑑みて、検出部を封止する金型を用いることなく、検出部が樹脂に埋め込まれることを抑制することのできる電子部品の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、物理量に応じたセンサ信号を出力する検出部(21)が形成されたセンサチップ(20)を用意する工程と、センサチップ(20)と電気的に接続される回路チップ(30、31)を用意する工程と、一面に複数の凹部(11〜13)が形成された基板(10)を用意する工程と、複数の凹部(11〜13)のそれぞれにセンサチップ(20)または回路チップ(30、31)を配置する工程と、基板(10)上に、熱可塑性樹脂からなり、検出部(21)と対向する領域に貫通孔(52)が形成された接着フィルム(50)を配置して積層体(70)を構成する積層体構成工程と、積層体(70)を加熱しながら当該積層体(70)の積層方向から加圧し、貫通孔(52)から検出部(21)を露出させたまま基板(10)と接着フィルム(50)とを接合する接合工程と、を行うことを特徴としている。
これによれば、貫通孔(52)が形成された接着フィルム(50)を用いているため、金型を用いることなく、検出部(21)が樹脂に埋め込まれることを抑制することができる。
また、請求項2に記載の発明のように、積層体構成工程では、接着フィルム(50)として複数のビアホール(51)内にそれぞれ導電性ペースト(53)が充填されたものを用意し、基板(10)上に、導電性ペースト(53)がセンサチップ(20)または回路チップ(30、31)に形成されたパッドと接触する状態で接着フィルム(50)を配置する工程と、接着フィルム(50)側に配線パターン(41)が形成されていると共に貫通孔(61)が形成されている配線フィルム(60)を用意し、接着フィルム(50)上に、配線フィルム(60)の貫通孔(61)が接着フィルム(50)の貫通孔(52)と連通する状態で配線フィルム(60)を配置する工程と、を行うことができる。そして、接合工程では、導電性ペースト(53)を焼結して接続部材(42)を構成し、配線パターン(41)および接続部材(42)を介してセンサチップ(20)と回路チップ(30、31)とを電気的に接続することができる。
同様に、請求項3に記載の発明のように、積層体構成工程では、接着フィルム(50)として、複数のビアホール(51)内にそれぞれ導電性ペースト(53)が充填されると共に基板(10)側と反対側に配線パターン(41)が形成されたものを用意し、基板(10)上に、導電性ペースト(53)がセンサチップ(20)または回路チップ(30、31)に形成されたパッドと接触する状態で接着フィルム(50)を配置する工程と、を行うことができる。また、接合工程では、導電性ペースト(53)を焼結して接続部材(42)を構成し、配線パターン(41)および接続部材(42)を介してセンサチップ(20)と回路チップ(30、31)とを電気的に接続することができる。
これら請求項2および3に記載の発明では、センサチップ(20)と回路チップ(30、31)とを配線パターン(41)および接続部材(42)を介して電気的に接続することができるため、センサチップ(20)と回路チップ(30、31)とをボンディングワイヤを介して電気的に接続する場合と比較して、電子部品の低背化を図ることができる。このため、例えば、湿度に応じたセンサ信号を出力する検出部(21)を備えたセンサチップ(20)を用いた場合には、検出部(21)を外部環境に近づけることができ、検出感度を向上させることができる。
そして、請求項4に記載の発明のように、基板(10)を用意する工程では、第1基板(10a)と、第1基板(10a)上に搭載されることにより、第1基板(10a)と共に凹部(11〜13)として機能する貫通孔(14)が形成された第2基板(10b)とを積層したものを用意し、接合工程では、第1、第2基板(10a、10b)を接合することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における製造方法により製造された電子部品の断面図である。
本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における製造方法により製造された電子部品の断面図である。
図1に示されるように、電子部品は、基板10と、センサチップ20と、回路チップ30、31と、封止部材40とを備えて構成されている。
基板10は、例えば、熱硬化性樹脂や熱可塑性樹脂、セラミック等を用いて構成されるものであり、一面に3つの凹部11〜13が形成されている。そして、各凹部11〜13にはそれぞれセンサチップ20および回路チップ30、31が搭載されている。
センサチップ20は、本実施形態では、湿度に応じたセンサ信号を出力する検出部21が形成された一般的なものである。そして、センサチップ20の一面には、検出部21と電気的に接続される図示しない複数のパッドが形成されている。
回路チップ30、31は、CV変換回路やコンデンサ等が形成されたものであり、検出部21から出力されるセンサ信号を適宜処理するものである。また、回路チップ30、31の一面には、センサチップ20と電気的に接続される図示しない複数のパッドが形成されている。
なお、センサチップ20および回路チップ30、31の一面とは、凹部11〜13の底面と対向する面と反対側の面のことである。また、センサチップ20および回路チップ30、31に形成されている複数のパッドは、例えば、Cu等を用いて構成されている。
封止部材40は、センサチップ20と回路チップ30、31とを電気的に接続する配線パターン41や接続部材42が備えられたものである。言い換えると、センサチップ20と回路チップ30、31とは配線パターン41および接続部材42を介して電気的に接続されている。なお、この封止部材40は、具体的には以下に後述する接着フィルムと配線フィルムとによって構成されている。
また、封止部材40には、センサチップ20に形成された検出部21を露出させる貫通孔43が形成されている。言い換えると、センサチップ20に形成された検出部21は、貫通孔43を介して外気に曝されるようになっている。
以上が本実施形態における電子部品の構造である。次に、上記電子部品の製造方法について説明する。図2は、図1に示す電子部品の製造工程を示す断面図である。
まず、図2(a)に示されるように、一面に凹部11〜13が形成された基板10を用意する。本実施形態では、基板10にセンサチップ20と共に2つの回路チップ30、31を搭載するため、3つの凹部11〜13が形成された基板10を用意する。
次に、図2(b)に示されるように、各凹部11〜13にそれぞれセンサチップ20および回路チップ30、31を搭載する。なお、各凹部11〜13は、深さがセンサチップ20および回路チップ30、31の厚さとほぼ同じされ、平面形状がセンサチップ20および回路チップ30、31の平面形状より若干大きくされている。このため、センサチップ20および回路チップ30、31は、凹部11〜13の側壁との間に隙間が形成された状態で基板10に搭載されている。
続いて、図2(c)に示されるように、上記封止部材40を構成する接着フィルム50および配線フィルム60を用意し、これらを基板10上に順に積層する。
具体的には、まず、接着フィルム50を次のように用意する。すなわち、接着フィルム50を構成する熱可塑性樹脂からなる厚さが約300μmの樹脂フィルムを用意し、炭酸ガスレーザ等によってビアホール51および貫通孔52を形成する。その後、スクリーン印刷等によって導電性ペースト53をビアホール51内に充填する。ビアホール51内に導電性ペースト53を充填する装置(方法)としては、本出願人による特願2009−75034号に記載の装置(方法)を採用すると良い。
詳しくは、導電性ペースト53として、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発すると共に、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されているものを用いることができる。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト53も固まって、ビアホール51内に保持することができる。なお、充填する際には、ビアホール51の一端を平坦な部材にて塞いでおけば良い。また、低融点室温固体樹脂としては、パラフィン等を用いることができる。
また、配線フィルム60を次のように用意する。すなわち、配線フィルム60を構成する熱可塑性樹脂からなる厚さが約25〜50μmの樹脂フィルムを用意し、銅箔をパターニングして配線パターン41を形成する。また、炭酸ガスレーザ等によって貫通孔61を形成する。
なお、本実施形態では、接着フィルム50に形成される貫通孔52と配線フィルム60に形成される貫通孔61とは、同じ大きさとされている。また、ビアホール51(導電性ペースト53)は接着フィルム50における貫通孔52の近傍にも形成されることが好ましく、配線パターン41は、配線フィルム60における貫通孔61の近傍にも形成されることが好ましい。これにより、後述の図2(d)の工程を行う際に、貫通孔52、61の壁面に応力が集中することを抑制することができると共に、樹脂が貫通孔52、61内に流れ出ることを抑制することができる。
そして、基板10上に、接着フィルム50に形成されている貫通孔52から検出部21が露出すると共に、導電性ペースト53がセンサチップ20または回路チップ30、31に形成されているパッドと接触するように接着フィルム50を配置する。また、接着フィルム50上に、配線フィルム60に形成された貫通孔61が接着フィルム50に形成された貫通孔52と連通すると共に、配線パターン41が導電性ペースト53と接触するように配線フィルム60を配置する。つまり、基板10上に、接着フィルム50、配線フィルム60を順に積層して積層体70を構成する。
その後、図2(d)に示されるように、積層体70を加熱しながら積層方向の上下両面から真空加熱プレス機により加圧し、検出部21を露出させたまま基板10と接着フィルム50、接着フィルム50と配線フィルム60とを接合する。
これにより、接着フィルム50と配線フィルム60とが接合され、貫通孔52、61からなる貫通孔43が形成された封止部材40が構成され、封止部材40の貫通孔43から検出部21が露出した構成となる。そして、導電性ペースト53が焼結されて接続部材42が構成され、センサチップ20と回路チップ30、31とが配線パターン41および接続部材42を介して電気的に接続される。
また、この工程では、凹部11〜13の側壁とセンサチップ20および回路チップ30、31との間に形成された隙間に接着フィルム50を構成する樹脂が流れ込み、センサチップ20および回路チップ30、31が基板10に接合される。
なお、この工程では、検出部21を埋め込まないように、加熱時間や加熱温度、加圧条件等を適宜考慮することが好ましい。具体的には、上記のように、ビアホール51(導電性ペースト53)を接着フィルム50における貫通孔52の近傍にも形成すると共に、配線パターン41を配線フィルム60における貫通孔61の近傍にも形成することにより、樹脂が貫通孔52、61内に流れ出ることを抑制することができるため、ビアホール51(導電性ペースト53)、配線パターン41の形成箇所等を考慮して各種条件を決定することが好ましい。
以上説明したように、本実施形態では、貫通孔52が形成された接着フィルム50を用いているため、金型を用いることなく、検出部21が樹脂に埋め込まれることを抑制することができる。
また、センサチップ20と回路チップ30、31とを配線パターン41および接続部材42を介して電気的に接続することができるため、センサチップ20と回路チップ30、31とをボンディングワイヤを介して電気的に接続する場合と比較して、電子部品の低背化を図ることができる。つまり、センサチップ20の検出部21側に配置される封止部材40(樹脂)の高さを低くすることができる。このため、特に、本実施形態のように、湿度を検出するセンサチップ20を用いた電子部品のような場合には、検出部21を外部環境に近づけることができ、検出感度を向上させることができる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して接着フィルム50に配線パターン41を形成したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図3は、本実施形態における電子部品の製造工程を示す断面図である。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して接着フィルム50に配線パターン41を形成したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図3は、本実施形態における電子部品の製造工程を示す断面図である。
図3(a)および(b)に示されるように、図2(a)および(b)と同様に、凹部11〜13が形成された基板10を用意し、各凹部11〜13にセンサチップ20および回路チップ30、31をそれぞれ搭載する。
その後、図3(c)に示されるように、基板10側と反対側の一面に配線パターン41が形成された接着フィルム50を用意する。そして、基板10上に接着フィルム50に形成されている貫通孔52から検出部21が露出すると共に、導電性ペースト53がセンサチップ20または回路チップ30、31に形成されているパッドと接触するように接着フィルム50を配置する。
続いて、図3(d)に示されるように、図2(d)の工程と同様に、積層体70を積層方向の上下両面から真空加熱プレス機により加熱しながら加圧し、検出部21を露出させたまま基板10と接着フィルム50とを接合する。
このように、接着フィルム50に配線パターン41が形成されたものを用いても上記第1実施形態と同様の効果を得ることができる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して、基板10を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態における電子部品の製造工程を示す断面図である。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して、基板10を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態における電子部品の製造工程を示す断面図である。
図4(a)に示されるように、本実施形態では、まず、熱可塑性樹脂からなる第1基板10aと、貫通孔14が形成され、熱可塑性樹脂からなる第2基板10bとを用意する。そして、第1基板10a上に第2基板10bを搭載することにより、第1基板10aと貫通孔14によって凹部11〜13を構成する。
その後は、図4(b)〜図4(d)に示されるように、図2(b)〜図2(d)と同様の工程を行うことにより、図1に示す電子部品が製造される。なお、図4(d)の工程を行うことにより、第1、第2基板10a、10bが接合されて基板10が構成される。
このように、基板10として第1、第2基板10a、10bからなるものを用いても上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
上記各実施形態では、湿度に応じたセンサ信号を出力するセンサチップ20を用いて説明したが、例えば、光、温度、圧力、加速度、角速度に応じたセンサ信号を出力するセンサチップ20を用いてもよい。
上記各実施形態では、湿度に応じたセンサ信号を出力するセンサチップ20を用いて説明したが、例えば、光、温度、圧力、加速度、角速度に応じたセンサ信号を出力するセンサチップ20を用いてもよい。
また、上記各実施形態において、回路チップ30、31は1つでもよいし、さらに複数備えられていてもよい。同様にセンサチップ20も複数備えられていてもよい。
そして、上記第1、第3実施形態において、配線フィルム60を熱硬化性樹脂で構成することもできる。
また、上記第1、第3実施形態において、接着フィルム50に形成する貫通孔52と配線フィルム60に形成する貫通孔61とは同じ大きさでなくてもよい。すなわち、封止部材40を構成した際に、検出部21が貫通孔43から露出する構成となるものであれば、貫通孔52、61の大きさはそれぞれ異なっていてもよい。
10 基板
11〜13 凹部
20 センサチップ
30、31 回路チップ
40 封止部材
41 配線パターン
42 接続部材
43 貫通孔
50 接着フィルム
51 ビアホール
52 貫通孔
53 導電性ペースト
60 配線フィルム
61 貫通孔
11〜13 凹部
20 センサチップ
30、31 回路チップ
40 封止部材
41 配線パターン
42 接続部材
43 貫通孔
50 接着フィルム
51 ビアホール
52 貫通孔
53 導電性ペースト
60 配線フィルム
61 貫通孔
Claims (4)
- 物理量に応じたセンサ信号を出力する検出部(21)が形成されたセンサチップ(20)を用意する工程と、
前記センサチップ(20)と電気的に接続される回路チップ(30、31)を用意する工程と、
一面に複数の凹部(11〜13)が形成された基板(10)を用意する工程と、
前記複数の凹部(11〜13)のそれぞれに前記センサチップ(20)または前記回路チップ(30、31)を配置する工程と、
前記基板(10)上に、熱可塑性樹脂からなり、前記検出部(21)と対向する領域に貫通孔(52)が形成された接着フィルム(50)を配置して積層体(70)を構成する積層体構成工程と、
前記積層体(70)を加熱しながら当該積層体(70)の積層方向から加圧し、前記貫通孔(52)から前記検出部(21)を露出させたまま前記基板(10)と前記接着フィルム(50)とを接合する接合工程と、を行うことを特徴とする電子部品の製造方法。 - 前記積層体構成工程では、前記接着フィルム(50)として複数のビアホール(51)内にそれぞれ導電性ペースト(53)が充填されたものを用意し、前記基板(10)上に、前記導電性ペースト(53)が前記センサチップ(20)または前記回路チップ(30、31)に形成されたパッドと接触する状態で前記接着フィルム(50)を配置する工程と、前記接着フィルム(50)側に配線パターン(41)が形成されていると共に貫通孔(61)が形成されている配線フィルム(60)を用意し、前記接着フィルム(50)上に、前記配線フィルム(60)の前記貫通孔(61)が前記接着フィルム(50)の前記貫通孔(52)と連通する状態で前記配線フィルム(60)を配置する工程と、を行い、
前記接合工程では、前記導電性ペースト(53)を焼結して接続部材(42)を構成し、前記配線パターン(41)および前記接続部材(42)を介して前記センサチップ(20)と前記回路チップ(30、31)とを電気的に接続することを特徴とする請求項1に記載の電子部品の製造方法。 - 前記積層体構成工程では、前記接着フィルム(50)として、複数のビアホール(51)内にそれぞれ導電性ペースト(53)が充填されると共に前記基板(10)側と反対側に配線パターン(41)が形成されたものを用意し、前記基板(10)上に、前記導電性ペースト(53)が前記センサチップ(20)または前記回路チップ(30、31)に形成されたパッドと接触する状態で前記接着フィルム(50)を配置する工程と、
前記接合工程では、前記導電性ペースト(53)を焼結して接続部材(42)を構成し、前記配線パターン(41)および前記接続部材(42)を介して前記センサチップ(20)と前記回路チップ(30、31)とを電気的に接続することを特徴とする請求項1に記載の電子部品の製造方法。 - 前記基板(10)を用意する工程では、
第1基板(10a)と、前記第1基板(10a)上に搭載されることにより、前記第1基板(10a)と共に前記凹部(11〜13)として機能する貫通孔(14)が形成された第2基板(10b)とを積層したものを用意し、
前記接合工程では、前記第1、第2基板(10a、10b)を接合することを特徴とする請求項1ないし3のいずれか1つに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009123A JP2013149792A (ja) | 2012-01-19 | 2012-01-19 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009123A JP2013149792A (ja) | 2012-01-19 | 2012-01-19 | 電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149792A true JP2013149792A (ja) | 2013-08-01 |
Family
ID=49047006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009123A Pending JP2013149792A (ja) | 2012-01-19 | 2012-01-19 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013149792A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11462447B2 (en) | 2018-07-13 | 2022-10-04 | Tdk Corporation | Sensor package substrate, sensor module including the same, and electronic component embedded substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786502A (ja) * | 1993-06-23 | 1995-03-31 | Omron Corp | マルチチップicの製造方法 |
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
US20040130024A1 (en) * | 1999-07-16 | 2004-07-08 | Norihito Tsukahara | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method |
JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
-
2012
- 2012-01-19 JP JP2012009123A patent/JP2013149792A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786502A (ja) * | 1993-06-23 | 1995-03-31 | Omron Corp | マルチチップicの製造方法 |
US20040130024A1 (en) * | 1999-07-16 | 2004-07-08 | Norihito Tsukahara | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method |
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
US20050017740A1 (en) * | 2002-02-19 | 2005-01-27 | Hiroshi Higashitani | Module part |
JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11462447B2 (en) | 2018-07-13 | 2022-10-04 | Tdk Corporation | Sensor package substrate, sensor module including the same, and electronic component embedded substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
CN101587847B (zh) | 利用pcb基板进行垂直互连的多芯片组件封装方法 | |
JP4992310B2 (ja) | 積層基板の製造方法 | |
JP2010258370A (ja) | 電子部品実装装置及びその製造方法 | |
CN103681365A (zh) | 层叠封装结构及其制作方法 | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
CN104299919B (zh) | 无芯层封装结构及其制造方法 | |
JP2008311520A5 (ja) | ||
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JPWO2009037833A1 (ja) | 立体プリント配線板およびその製造方法ならびに電子部品モジュール | |
JP2010016096A (ja) | 電子部品 | |
CN108074875A (zh) | 半导体器件封装及制造其之方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
KR101060121B1 (ko) | 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법 | |
JP2013149792A (ja) | 電子部品の製造方法 | |
JP5286988B2 (ja) | リジッドフレキシブルプリント配線板とその製造方法 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
KR101300572B1 (ko) | 마이크로-전자 기계적 시스템을 갖는 반도체 패키지 | |
JP2014086616A (ja) | 電子装置およびその製造方法 | |
JP2014220305A (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
EP3339243B1 (en) | Interconnected layer stack with vertically aligned mems and assigned chip | |
JP2009158641A (ja) | 部品内蔵モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150602 |