JP2013149789A - Semiconductor device, metal shield plate, and sheet for metal shield - Google Patents

Semiconductor device, metal shield plate, and sheet for metal shield Download PDF

Info

Publication number
JP2013149789A
JP2013149789A JP2012009100A JP2012009100A JP2013149789A JP 2013149789 A JP2013149789 A JP 2013149789A JP 2012009100 A JP2012009100 A JP 2012009100A JP 2012009100 A JP2012009100 A JP 2012009100A JP 2013149789 A JP2013149789 A JP 2013149789A
Authority
JP
Japan
Prior art keywords
shield plate
metal shield
metal
burr
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012009100A
Other languages
Japanese (ja)
Inventor
Koji Tomita
田 幸 治 冨
Satoshi Shibazaki
崎 聡 柴
Masachika Masuda
田 正 親 増
Masaki Yazaki
崎 雅 樹 矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012009100A priority Critical patent/JP2013149789A/en
Publication of JP2013149789A publication Critical patent/JP2013149789A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device that can be free of deformation of a connection part of a sheet for metal shield even when a metal shield plate is made thin.SOLUTION: A semiconductor device 50 includes a semiconductor chip 51 having a circuit surface 51A and a metal shield plate 40 provided to at least the circuit surface 51A of the semiconductor chip 51. The metal shield plate 40 includes a shield plate body 41 and burrs 42 projecting sideward from the shield plate body 41. The burrs 42 are as thick as the shield plate body 41, so a connection part 30 of the sheet 10 for metal shield does not deform.

Description

本発明は、半導体チップを磁気から保護するメタルシールド板を備えた半導体装置、半導体装置用のメタルシールド板、および半導体装置用のメタルシールド板を作製する際に用いられるメタルシールド用シートに関する。   The present invention relates to a semiconductor device provided with a metal shield plate for protecting a semiconductor chip from magnetism, a metal shield plate for a semiconductor device, and a metal shield sheet used when producing a metal shield plate for a semiconductor device.

ＭＲＡＭ等の半導体チップを有する半導体装置には、その内部にメタルシールド板が設けられているものがある（特許文献１参照）。このメタルシールド板は、ＭＲＡＭ等の半導体チップをパッケージに納める時に、半導体チップの表面、もしくは両面に配置される。このようなメタルシールド板は、外部からの磁気による影響を防止もしくは低減させる目的で使用されるため、一般に磁気シールド効果のある金属材料から作製される。   Some semiconductor devices having a semiconductor chip such as an MRAM are provided with a metal shield plate therein (see Patent Document 1). The metal shield plate is disposed on the surface or both surfaces of the semiconductor chip when a semiconductor chip such as an MRAM is placed in a package. Since such a metal shield plate is used for the purpose of preventing or reducing the influence of magnetism from the outside, it is generally made of a metal material having a magnetic shield effect.

このようなメタルシールド板を作製する場合、金属素材をプレス加工することによりメタルシールド板を作製することも考えられる。しかしながら、この場合、完成したメタルシールド板に抜きバリと歪みが発生し、このバリが半導体チップの回路面に接し、半導体チップの回路を傷付ける場合があった。このため、プレス加工によりメタルシールド板を作製することは問題があった。   When producing such a metal shield plate, it is also conceivable to produce a metal shield plate by pressing a metal material. However, in this case, a burr and distortion are generated in the completed metal shield plate, and the burr may contact the circuit surface of the semiconductor chip and damage the circuit of the semiconductor chip. For this reason, producing a metal shield plate by press working has a problem.

特開２０１１−１４８７９号公報JP 2011-14879 A

これに対して、複数のメタルシールド板を含むメタルシールド用シートを作製し、各メタルシールド板を連結する連結部をブレードによって切断することにより、個々のメタルシールド板に分離することが行われている。このような従来のメタルシールド用シートにおいては、ハーフエッチング等によりメタルシールド板を連結する連結部が薄くなるよう加工されている。   On the other hand, a metal shield sheet including a plurality of metal shield plates is manufactured, and a connecting portion that connects each metal shield plate is cut with a blade to be separated into individual metal shield plates. Yes. In such a conventional metal shield sheet, the connecting portion for connecting the metal shield plates is processed to be thin by half etching or the like.

ところで、近年半導体装置の薄型化等に対応するため、メタルシールド板全体の厚みを更に薄くすることが求められている。しかしながら、メタルシールド板全体の厚みを更に薄くした場合、ハーフエッチング等によって薄くされた連結部もまた、従来以上により一層薄くなるため、連結部に変形が生じやすくなるという問題が生じる。とりわけ、連結部の数を少なくしたデザインの場合（２〜３箇所）や、シールド板のサイズが大きくなった場合、製造工程や検査工程で連結部への応力が大きくなり、連結部に折れや変形が生じる。この状態でブレードによる切断を行うと、固定テープに隙間ができ、切断カスなどの汚れが固定テープに付着し、製品信頼性を低下させる原因となる。   Incidentally, in recent years, it has been required to further reduce the thickness of the entire metal shield plate in order to cope with the reduction in the thickness of semiconductor devices. However, when the thickness of the entire metal shield plate is further reduced, the connecting portion that has been thinned by half etching or the like is also thinner than before, so that the connecting portion is likely to be deformed. In particular, in the case of a design with a reduced number of connecting parts (2 to 3 places) or when the size of the shield plate is increased, the stress on the connecting part increases in the manufacturing process and the inspection process, and the connecting part breaks. Deformation occurs. When cutting with the blade in this state, a gap is formed in the fixing tape, and dirt such as cutting residue adheres to the fixing tape, which causes a decrease in product reliability.

本発明はこのような点を考慮してなされたものであり、メタルシールド板を薄くした場合であっても、メタルシールド用シートの連結部に変形が生じないようにすることが可能な半導体装置、メタルシールド板およびメタルシールド用シートを提供することを目的とする。   The present invention has been made in consideration of such points, and even when the metal shield plate is thinned, a semiconductor device capable of preventing deformation of the connecting portion of the metal shield sheet An object of the present invention is to provide a metal shield plate and a metal shield sheet.

本発明は、半導体装置において、回路面を有する半導体チップと、半導体チップの少なくとも回路面に設けられたメタルシールド板とを備え、メタルシールド板は、シールド板本体と、シールド板本体から側方に向かって突出するバリとを有し、バリの厚みはシールド板本体の厚みに一致することを特徴とする半導体装置である。   The present invention provides a semiconductor device including a semiconductor chip having a circuit surface and a metal shield plate provided on at least the circuit surface of the semiconductor chip. The metal shield plate is formed laterally from the shield plate body and the shield plate body. The semiconductor device is characterized in that it has a burr protruding toward the surface, and the thickness of the burr matches the thickness of the shield plate body.

本発明は、メタルシールド板のシールド板本体は、一方の面と他方の面とを有し、メタルシールド板は、他方の面を半導体チップの回路面側に向けて配置され、バリの先端に一方の面に対して直交する方向に切断バリが形成され、切断バリはシールド板本体の一方の面側に向かって突出することを特徴とする半導体装置である。   In the present invention, the shield plate body of the metal shield plate has one surface and the other surface, and the metal shield plate is disposed with the other surface facing the circuit surface side of the semiconductor chip, and is attached to the tip of the burr. A cutting burr is formed in a direction orthogonal to one surface, and the cutting burr projects toward one surface side of the shield plate main body.

本発明は、シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the shield plate body has a thickness of 0.0125 mm to 0.080 mm.

本発明は、メタルシールド板は、半導体チップより小さいことを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the metal shield plate is smaller than the semiconductor chip.

本発明は、半導体装置において、基板と、基板上に設けられた第１のメタルシールド板と、第１のメタルシールド板上に設けられ回路面を有する半導体チップと、半導体チップの回路面に設けられた第２のメタルシールド板とを備え、第１のメタルシールド板は、シールド板本体と、シールド板本体から側方に向かって突出するバリとを有し、第２のメタルシールド板は、シールド板本体と、シールド板本体から側方に向かって突出するバリとを有し、第１のメタルシールド板のバリの厚みは、第１のメタルシールド板のシールド板本体の厚みに一致し、第２のメタルシールド板のバリの厚みは、第２のメタルシールド板のシールド板本体の厚みに一致することを特徴とする半導体装置である。   In a semiconductor device, the present invention provides a substrate, a first metal shield plate provided on the substrate, a semiconductor chip provided on the first metal shield plate and having a circuit surface, and a circuit surface of the semiconductor chip. The second metal shield plate, the first metal shield plate has a shield plate body and a burr projecting sideways from the shield plate body, the second metal shield plate, A shield plate body and a burr projecting laterally from the shield plate body, and the thickness of the burr of the first metal shield plate matches the thickness of the shield plate body of the first metal shield plate; The thickness of the burr of the second metal shield plate is the same as the thickness of the shield plate body of the second metal shield plate.

本発明は、第１のメタルシールド板のシールド板本体は、一方の面と他方の面とを有し、第１のメタルシールド板は、他方の面を基板側に向けて配置され、第１のメタルシールド板のバリの先端に、一方の面に対して直交する方向に切断バリが形成され、切断バリは、シールド板本体の一方の面側に向かって突出することを特徴とする半導体装置である。   In the present invention, the shield plate body of the first metal shield plate has one surface and the other surface, and the first metal shield plate is disposed with the other surface facing the substrate side, A cutting burr is formed at the tip of the burr of the metal shield plate in a direction orthogonal to one surface, and the cutting burr projects toward one surface side of the shield plate body. It is.

本発明は、第１のメタルシールド板のシールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the thickness of the shield plate body of the first metal shield plate is 0.0125 mm to 0.080 mm.

本発明は、第１のメタルシールド板は、半導体チップより大きいことを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the first metal shield plate is larger than the semiconductor chip.

本発明は、第２のメタルシールド板のシールド板本体は、一方の面と他方の面とを有し、第２のメタルシールド板は、他方の面を半導体チップの回路面側に向けて配置され、第２のメタルシールド板のバリの先端に、一方の面に対して直交する方向に切断バリが形成され、切断バリは、シールド板本体の一方の面側に向かって突出することを特徴とする半導体装置である。   In the present invention, the shield plate body of the second metal shield plate has one surface and the other surface, and the second metal shield plate is disposed with the other surface facing the circuit surface side of the semiconductor chip. A cutting burr is formed at the tip of the burr of the second metal shield plate in a direction orthogonal to one surface, and the cutting burr protrudes toward the one surface side of the shield plate body. This is a semiconductor device.

本発明は、第２のメタルシールド板のシールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the thickness of the shield plate body of the second metal shield plate is 0.0125 mm to 0.080 mm.

本発明は、第２のメタルシールド板は、半導体チップより小さいことを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the second metal shield plate is smaller than the semiconductor chip.

本発明は、半導体装置用のメタルシールド板において、シールド板本体と、シールド板本体から側方に向かって突出するバリとを備え、バリの厚みはシールド板本体の厚みに一致することを特徴とするメタルシールド板である。   The present invention provides a metal shield plate for a semiconductor device, comprising a shield plate body and burrs projecting sideways from the shield plate body, the thickness of the burrs being equal to the thickness of the shield plate body. It is a metal shield plate.

本発明は、シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とするメタルシールド板である。   This invention is a metal shield board characterized by the thickness of a shield board main body being 0.0125 mm-0.080 mm.

本発明は、半導体装置用のメタルシールド板を作製する際に用いられるメタルシールド用シートにおいて、複数の開口を有する枠体と、枠体の各開口内に配置され、枠体に連結部を介して連結されたシールド板本体とを備え、連結部の厚みはシールド板本体の厚みに一致することを特徴とするメタルシールド用シートである。   The present invention relates to a metal shield sheet used when manufacturing a metal shield plate for a semiconductor device, a frame body having a plurality of openings, and disposed in each opening of the frame body. And a shield plate body connected to each other, and the thickness of the connecting portion matches the thickness of the shield plate body.

本発明は、シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とするメタルシールド用シートである。   The present invention is the metal shield sheet, wherein the shield plate body has a thickness of 0.0125 mm to 0.080 mm.

以上のように本発明によれば、バリの厚みをシールド板本体の厚みに一致させたので、シールド板本体を薄くした場合であっても、メタルシールド用シートの連結部が必要以上に薄くなるおそれがなく、連結部に変形が生じないようにすることができる。   As described above, according to the present invention, since the thickness of the burr is matched with the thickness of the shield plate body, the connecting portion of the metal shield sheet becomes thinner than necessary even when the shield plate body is thinned. There is no fear and it is possible to prevent the connecting portion from being deformed.

図１（ａ）−（ｄ）は、それぞれ本発明の一実施の形態による半導体装置を示す概略断面図。1A to 1D are schematic sectional views showing a semiconductor device according to an embodiment of the present invention. 図２（ａ）−（ｄ）は、それぞれ半導体装置の変形例を示す概略断面図。2A to 2D are schematic cross-sectional views showing modifications of the semiconductor device. 図３は、本発明の一実施の形態によるメタルシールド板を示す斜視図。FIG. 3 is a perspective view showing a metal shield plate according to an embodiment of the present invention. 図４は、メタルシールド用シートを示す平面図。FIG. 4 is a plan view showing a metal shield sheet. 図５は、図４のＩ部を拡大して示す斜視図。FIG. 5 is an enlarged perspective view showing a portion I in FIG. 4. 図６（ａ）−（ｅ）は、メタルシールド用シートの製造方法を示す図。6A to 6E are views showing a method for manufacturing a metal shield sheet. 図７（ａ）（ｂ）は、メタルシールド板の製造方法を示す断面図。7A and 7B are cross-sectional views showing a method for manufacturing a metal shield plate. 図８（ａ）−（ｅ）は、本発明による半導体装置の製造方法を示す概略図。8A to 8E are schematic views showing a method for manufacturing a semiconductor device according to the present invention.

以下、図面を参照して本発明の一実施の形態について説明する。図１乃至図８は、本発明の一実施の形態を示す図である。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1 to 8 are diagrams showing an embodiment of the present invention.

（半導体装置の構成）
まず図１および図２により、本発明による半導体装置の概略について説明する。まず図１（ａ）−（ｄ）により、１つのメタルシールド板を含む半導体装置の概略について説明する。なお、図１（ａ）は、半導体装置がＳＯＰ（Small Outline Packageの略）からなる場合を示す図であり、図１（ｂ）は、半導体装置がＢＧＡ（Ball GridArray Packageの略）からなる場合を示す図であり、図１（ｃ）（ｄ）は、それぞれ半導体装置がＤＦＮ（Dual Flat No-lead Packageの略）からなる場合を示す図である。 (Configuration of semiconductor device)
First, an outline of a semiconductor device according to the present invention will be described with reference to FIGS. First, an outline of a semiconductor device including one metal shield plate will be described with reference to FIGS. 1A shows a case where the semiconductor device is made of SOP (abbreviation of Small Outline Package), and FIG. 1B shows a case where the semiconductor device is made of BGA (abbreviation of Ball Grid Array Package). FIGS. 1C and 1D are diagrams showing a case where the semiconductor device is made of DFN (abbreviation of Dual Flat No-lead Package), respectively.

このうち図１（ａ）に示すＳＯＰからなる半導体装置５０は、ダイパッド（基板）５２と、ダイパッド５２に載置され、回路面５１Ａを有する半導体チップ５１と、半導体チップ５１の回路面５１Ａに設けられたメタルシールド板４０とを備えている。このうち半導体チップ５１は、磁気抵抗効果を示す記憶素子を含むＭＲＡＭ等の半導体メモリからなっている。   Among these, the semiconductor device 50 made of SOP shown in FIG. 1A is provided on a die pad (substrate) 52, a semiconductor chip 51 mounted on the die pad 52 and having a circuit surface 51A, and a circuit surface 51A of the semiconductor chip 51. The metal shield plate 40 is provided. Among these, the semiconductor chip 51 is composed of a semiconductor memory such as an MRAM including a memory element exhibiting a magnetoresistive effect.

また半導体チップ５１の回路面５１Ａとリード部５４とは、例えば金製のボンディングワイヤ５５により電気的に接続されている。さらにダイパッド５２、半導体チップ５１、メタルシールド板４０、およびボンディングワイヤ５５は、封止樹脂５６により封止されている。   The circuit surface 51A of the semiconductor chip 51 and the lead portion 54 are electrically connected by, for example, a gold bonding wire 55. Further, the die pad 52, the semiconductor chip 51, the metal shield plate 40, and the bonding wire 55 are sealed with a sealing resin 56.

図１（ｂ）に示すＢＧＡからなる半導体装置６０は、パッケージ基板６７と、パッケージ基板６７上に設けられたダイパッド（基板）６２と、ダイパッド６２に載置され、回路面６１Ａを有する半導体チップ６１と、半導体チップ６１の回路面６１Ａに設けられたメタルシールド板４０とを備えている。このうち半導体チップ６１は、上述した半導体チップ５１と同様、磁気抵抗効果を示す記憶素子を含むＭＲＡＭ等の半導体メモリからなっている。なお、ＢＧＡタイプの半導体装置６０においては、必ずしも金属のダイパッド６２は設けられていなくても良い（すなわちダイパットレスであっても良い）。   A semiconductor device 60 made of BGA shown in FIG. 1B includes a package substrate 67, a die pad (substrate) 62 provided on the package substrate 67, and a semiconductor chip 61 mounted on the die pad 62 and having a circuit surface 61A. And a metal shield plate 40 provided on the circuit surface 61A of the semiconductor chip 61. Among these, the semiconductor chip 61 is composed of a semiconductor memory such as an MRAM including a memory element exhibiting a magnetoresistive effect, like the semiconductor chip 51 described above. In the BGA type semiconductor device 60, the metal die pad 62 is not necessarily provided (that is, it may be die padless).

またパッケージ基板６７上に端子部６４が設けられ、端子部６４にはんだボール６８が電気的に接続されている。このはんだボール６８は、パッケージ基板６７から外方に突出している。また端子部６４と半導体チップ６１の回路面６１Ａとは、例えば金製のボンディングワイヤ６５により電気的に接続されている。さらにダイパッド６２、半導体チップ６１、メタルシールド板４０、端子部６４、およびボンディングワイヤ６５は、封止樹脂６６により封止されている。   A terminal portion 64 is provided on the package substrate 67, and solder balls 68 are electrically connected to the terminal portion 64. The solder balls 68 protrude outward from the package substrate 67. The terminal portion 64 and the circuit surface 61A of the semiconductor chip 61 are electrically connected by, for example, a gold bonding wire 65. Further, the die pad 62, the semiconductor chip 61, the metal shield plate 40, the terminal portion 64, and the bonding wire 65 are sealed with a sealing resin 66.

図１（ｃ）に示すＤＦＮからなる半導体装置９０は、ダイパッド（基板）９２と、ダイパッド９２に載置され、回路面９１Ａを有する半導体チップ９１と、半導体チップ９１の回路面９１Ａに設けられたメタルシールド板４０とを備えている。このうち半導体チップ９１は、上述した半導体チップ５１、６１と同様、磁気抵抗効果を示す記憶素子を含むＭＲＡＭ等の半導体メモリからなっている。   A semiconductor device 90 made of DFN shown in FIG. 1C is provided on a die pad (substrate) 92, a semiconductor chip 91 mounted on the die pad 92 and having a circuit surface 91A, and a circuit surface 91A of the semiconductor chip 91. And a metal shield plate 40. Among these, the semiconductor chip 91 is composed of a semiconductor memory such as an MRAM including a memory element exhibiting a magnetoresistive effect, like the semiconductor chips 51 and 61 described above.

また半導体チップ９１の回路面９１Ａとリード部９４とは、例えば金製のボンディングワイヤ９５により電気的に接続されている。さらにダイパッド９２の一部、リード部９４の一部、半導体チップ９１、メタルシールド板４０、およびボンディングワイヤ９５は、封止樹脂９６により封止されている。   The circuit surface 91A of the semiconductor chip 91 and the lead portion 94 are electrically connected by, for example, a gold bonding wire 95. Further, a part of the die pad 92, a part of the lead part 94, the semiconductor chip 91, the metal shield plate 40, and the bonding wire 95 are sealed with a sealing resin 96.

なお、図１（ｄ）に示すように、ダイパッド９２およびリード部９４の下面と、封止樹脂９６の下面とが同一平面上に位置するようにしても良い。このほか、図１（ｄ）に示す半導体装置９０の構成は、図１（ｃ）に示す半導体装置９０の構成と同一である。   As shown in FIG. 1D, the lower surfaces of the die pad 92 and the lead portion 94 and the lower surface of the sealing resin 96 may be located on the same plane. In addition, the configuration of the semiconductor device 90 illustrated in FIG. 1D is the same as the configuration of the semiconductor device 90 illustrated in FIG.

ところで、図１（ａ）−（ｄ）において、メタルシールド板４０は、一方の面４１Ａと他方の面４１Ｂとを含むシールド板本体４１と、シールド板本体４１の側方に突出するバリ４２とを有している。このうちバリ４２は、それぞれシールド板本体４１の厚みに一致している。さらに、バリ４２の先端には、一方の面４１Ａおよび他方の面４１Ｂに対して直交する方向に切断バリ４３が形成され、この切断バリ４３は、シールド板本体４１の一方の面４１Ａ側に向かって突出している。なお、メタルシールド板４０の詳細については後述する。   1A to 1D, the metal shield plate 40 includes a shield plate main body 41 including one surface 41A and the other surface 41B, and a burr 42 protruding to the side of the shield plate main body 41. have. Among these, the burr | flash 42 corresponds with the thickness of the shield board main body 41, respectively. Further, a cutting burr 43 is formed at the tip of the burr 42 in a direction perpendicular to the one surface 41A and the other surface 41B. The cutting burr 43 faces the one surface 41A side of the shield plate body 41. Protruding. Details of the metal shield plate 40 will be described later.

図１（ａ）−（ｄ）において、メタルシールド板４０は、シールド板本体４１の他方の面４１Ｂを半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａ側に向けるように配置されている。さらに、上述したように、切断バリ４３はシールド板本体４１の一方の面４１Ａ側に向かって突出している。したがって、切断バリ４３は半導体チップ５１、６１、９１の反対側に向かって突出している。これにより、半導体装置５０、６０、９０の製造工程において、メタルシールド板４０の切断バリ４３によって半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａが傷付けられるおそれがない。   1A to 1D, the metal shield plate 40 is disposed so that the other surface 41B of the shield plate body 41 faces the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91. Yes. Furthermore, as described above, the cutting burr 43 protrudes toward the one surface 41 </ b> A side of the shield plate main body 41. Therefore, the cutting burr 43 protrudes toward the opposite side of the semiconductor chips 51, 61, 91. Thereby, in the manufacturing process of the semiconductor devices 50, 60, 90, there is no possibility that the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91 are damaged by the cutting burrs 43 of the metal shield plate 40.

また、図１（ａ）−（ｄ）において、メタルシールド板４０は、半導体チップ５１、６１、９１よりも小さく構成されている。これにより、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａの外周部がメタルシールド板４０により覆われることがなく、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａとボンディングワイヤ５５、６５、９５とのボンディング作業に支障が生じないようになっている。   1A to 1D, the metal shield plate 40 is configured to be smaller than the semiconductor chips 51, 61, and 91. As a result, the outer peripheral portions of the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91 are not covered with the metal shield plate 40, and are bonded to the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91. The bonding work with the wires 55, 65, and 95 is not hindered.

なお図１（ａ）−（ｄ）において、メタルシールド板４０と封止樹脂５６、６６、９６との密着性を向上させるために、メタルシールド板４０のシールド板本体４１の面４１Ａ、４１Ｂのうち、一方の面４１Ａにのみ、粗化処理（エッチング粗化もしくは粗化めっき）またはエッチングによるディンプル加工を施しても良い。   1A to 1D, in order to improve the adhesion between the metal shield plate 40 and the sealing resins 56, 66, and 96, the surfaces 41A and 41B of the shield plate body 41 of the metal shield plate 40 are improved. Of these, only one surface 41A may be subjected to roughening treatment (etching roughening or roughening plating) or dimple processing by etching.

（半導体装置の変形例）
図１（ａ）−（ｄ）において、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａ側に１つのメタルシールド板４０が設けられている。しかしながら、これに限らず、図２（ａ）−（ｄ）に示すように、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａ上のメタルシールド板４０に加え、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａと反対側の面５１Ｂ、６１Ｂ、９１Ｂにも、追加のメタルシールド板４０Ａが設けられていても良い。 (Modification of semiconductor device)
1A to 1D, one metal shield plate 40 is provided on the circuit surfaces 51A, 61A, 91A side of the semiconductor chips 51, 61, 91. However, the present invention is not limited to this, and as shown in FIGS. 2A to 2D, in addition to the metal shield plate 40 on the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91, the semiconductor chips 51, 61 , 91 may be provided with an additional metal shield plate 40A on the surfaces 51B, 61B, 91B opposite to the circuit surfaces 51A, 61A, 91A.

なお、以下において、回路面５１Ａ、６１Ａ、９１Ａと反対側の面５１Ｂ、６１Ｂ、９１Ｂに設けられた追加のメタルシールド板４０Ａを第１のメタルシールド板４０Ａといい、回路面５１Ａ、６１Ａ、９１Ａ側に設けられたメタルシールド板４０を第２のメタルシールド板４０という。   In the following, the additional metal shield plate 40A provided on the surfaces 51B, 61B, 91B opposite to the circuit surfaces 51A, 61A, 91A is referred to as a first metal shield plate 40A, and the circuit surfaces 51A, 61A, 91A. The metal shield plate 40 provided on the side is referred to as a second metal shield plate 40.

図２（ａ）−（ｄ）に示す半導体装置５０、６０、９０は、２つのメタルシールド板４０、４０Ａを設けた点が異なるものであり、他の構成は図１（ａ）−（ｄ）に示す半導体装置５０、６０、９０と略同一である。図２（ａ）−（ｄ）において、図１（ａ）−（ｄ）に示す実施の形態と同一部分には同一符号を付して詳細な説明は省略する。   The semiconductor devices 50, 60, and 90 shown in FIGS. 2A to 2D are different from each other in that two metal shield plates 40 and 40A are provided, and other configurations are the same as those shown in FIGS. The semiconductor devices 50, 60 and 90 shown in FIG. 2 (a)-(d), the same parts as those in the embodiment shown in FIGS. 1 (a)-(d) are denoted by the same reference numerals, and detailed description thereof is omitted.

すなわち図２（ａ）−（ｄ）に示すように、半導体装置５０、６０、９０は、基板（もしくはダイパッド）５２、６２、９２と、基板５２、６２、９２上に設けられた第１のメタルシールド板４０Ａと、第１のメタルシールド板４０Ａ上に設けられ回路面５１Ａ、６１Ａ、９１Ａを有する半導体チップ５１、６１、９１とを備えている。さらに、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａ上には、第２のメタルシールド板４０が設けられている。   That is, as shown in FIGS. 2A to 2D, the semiconductor devices 50, 60, and 90 include the substrate (or die pad) 52, 62, and 92 and the first provided on the substrates 52, 62, and 92. A metal shield plate 40A and semiconductor chips 51, 61, 91 provided on the first metal shield plate 40A and having circuit surfaces 51A, 61A, 91A are provided. Further, a second metal shield plate 40 is provided on the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91.

なお、図２（ａ）−（ｄ）に示す第１のメタルシールド板４０Ａおよび第２のメタルシールド板４０の構成は、それぞれ図１（ａ）−（ｄ）に示すメタルシールド板４０の構成と同様である。   The configurations of the first metal shield plate 40A and the second metal shield plate 40 shown in FIGS. 2 (a) to 2 (d) are the configurations of the metal shield plate 40 shown in FIGS. 1 (a) to (d), respectively. It is the same.

すなわち、第１のメタルシールド板４０Ａおよび第２のメタルシールド板４０はそれぞれ、一方の面４１Ａと他方の面４１Ｂとを含むシールド板本体４１と、シールド板本体４１から側方に向かって突出するバリ４２とを有している。このうちバリ４２は、その厚みがシールド板本体４１の厚みに一致している。また、バリ４２の先端に、他方の面４１Ｂに対して直交する方向に切断バリ４３が形成されている。   That is, the first metal shield plate 40A and the second metal shield plate 40 respectively project from the shield plate body 41 including the one surface 41A and the other surface 41B toward the side. And burr 42. Among these, the burr 42 has the same thickness as the shield plate body 41. A cutting burr 43 is formed at the tip of the burr 42 in a direction orthogonal to the other surface 41B.

図２（ａ）−（ｄ）において、第１のメタルシールド板４０Ａは、他方の面４１Ｂを基板５２、６２、９２側に向けて配置されている。第１のメタルシールド板４０Ａの切断バリ４３は、基板５２、６２、９２の反対側に向かって突出している。一方、第２のメタルシールド板４０は、他方の面４１Ｂを半導体チップ５１、６１、９１側に向けて配置されている。第２のメタルシールド板４０の切断バリ４３は、半導体チップ５１、６１、９１の反対側に向かって突出している。   2A to 2D, the first metal shield plate 40A is disposed with the other surface 41B facing the substrates 52, 62, and 92. The cutting burr 43 of the first metal shield plate 40A protrudes toward the opposite side of the substrates 52, 62, and 92. On the other hand, the second metal shield plate 40 is arranged with the other surface 41B facing the semiconductor chips 51, 61, 91 side. The cutting burr 43 of the second metal shield plate 40 protrudes toward the opposite side of the semiconductor chips 51, 61, 91.

また、図２（ａ）−（ｄ）において、第１のメタルシールド板４０Ａは、半導体チップ５１、６１、９１よりも大きく構成されている。これにより、第１のメタルシールド板４０Ａの切断バリ４３によって、半導体チップ５１、６１、９１の面５１Ｂ、６１Ｂ、９１Ｂが傷付けられることを防止している。一方、第２のメタルシールド板４０は、半導体チップ５１、６１、９１よりも小さく構成されている。これにより、半導体チップ５１、６１、９１の回路面５１Ａ、６１Ａ、９１Ａとボンディングワイヤ５５、６５、９５とのボンディング作業に支障が生じないようになっている。   2A to 2D, the first metal shield plate 40A is configured to be larger than the semiconductor chips 51, 61, and 91. Accordingly, the cut burrs 43 of the first metal shield plate 40A prevent the surfaces 51B, 61B, and 91B of the semiconductor chips 51, 61, and 91 from being damaged. On the other hand, the second metal shield plate 40 is configured to be smaller than the semiconductor chips 51, 61 and 91. As a result, the bonding work between the circuit surfaces 51A, 61A, 91A of the semiconductor chips 51, 61, 91 and the bonding wires 55, 65, 95 is prevented.

（メタルシールド板の構成）
次に図３により、メタルシールド板の概略について説明する。 (Configuration of metal shield plate)
Next, an outline of the metal shield plate will be described with reference to FIG.

図３に示すメタルシールド板４０は、例えば上述した半導体装置５０、６０、９０に用いられるものである。また、図３に示すメタルシールド板４０は、後述するメタルシールド用シート１０（図４および図５）の連結部３０を切断して、シールド板本体４１を枠体２０から分離することにより作製されたものである。   The metal shield plate 40 shown in FIG. 3 is used for the semiconductor devices 50, 60, 90 described above, for example. Also, the metal shield plate 40 shown in FIG. 3 is produced by cutting the connecting portion 30 of the metal shield sheet 10 (FIGS. 4 and 5) described later and separating the shield plate body 41 from the frame body 20. It is a thing.

このような構成からなるメタルシールド板４０は、一方の面４１Ａと他方の面４１Ｂとを含む矩形状のシールド板本体４１と、シールド板本体４１の側方に突出する一対のバリ４２（具体的には、後述するメタルシールド用シート１０の連結部３０を切断した残りの部分）とを備えている。   The metal shield plate 40 having such a configuration includes a rectangular shield plate main body 41 including one surface 41A and the other surface 41B, and a pair of burrs 42 (specifically protruding to the side of the shield plate main body 41). Is provided with a remaining portion obtained by cutting the connecting portion 30 of the metal shield sheet 10 to be described later.

このうちバリ４２は、一方の面４２Ａと他方の面４２Ｂとを有するとともに、その厚みがシールド板本体４１の厚みに一致している。すなわちバリ４２の他方の面４２Ｂは、シールド板本体４１の他方の面４１Ｂと同一平面上に設けられている。他方、バリ４２の一方の面４２Ａは、シールド板本体４１の一方の面４１Ａと同一平面上に設けられている。   Among these, the burr 42 has one surface 42 </ b> A and the other surface 42 </ b> B, and the thickness thereof matches the thickness of the shield plate body 41. That is, the other surface 42 </ b> B of the burr 42 is provided on the same plane as the other surface 41 </ b> B of the shield plate body 41. On the other hand, one surface 42A of the burr 42 is provided on the same plane as the one surface 41A of the shield plate body 41.

図３において、各バリ４２の先端には、一方の面４１Ａ、４２Ａに対して直交する方向に切断バリ４３が形成されている。この切断バリ４３は、シールド板本体４１の一方の面４１Ａの方向（図３の下方）に突出している。   In FIG. 3, a cutting burr 43 is formed at the tip of each burr 42 in a direction orthogonal to one of the surfaces 41A and 42A. The cutting burr 43 protrudes in the direction of one surface 41A of the shield plate body 41 (downward in FIG. 3).

メタルシールド板４０の大きさは問わないが、後述するように半導体装置を製造する工程の前にメタルシールド板４０を手作業で専用トレーへ載置する必要がないので、メタルシールド板４０の一辺を例えば１ｍｍ乃至３ｍｍ程度まで小さくすることができる。   Although the size of the metal shield plate 40 is not limited, it is not necessary to manually place the metal shield plate 40 on the dedicated tray before the process of manufacturing the semiconductor device as will be described later. Can be reduced to, for example, about 1 mm to 3 mm.

また、メタルシールド板４０の厚みは０．０１２５ｍｍ〜０．０８０ｍｍとすることが好ましく、０．０３０ｍｍ〜０．０５０ｍｍとすることが更に好ましい。メタルシールド板４０の厚みを０．０１２５ｍｍ以上とすることにより、後述するメタルシールド用シート１０（図４および図５）に変形が生じにくくすることができる。他方、メタルシールド板４０の厚みを０．０８０ｍｍ以下とすることにより、半導体装置全体の厚みを薄くすることができる。さらに、後述するソーイング工程において（図７）、連結部３０を切断する際のブレード８０の切断負荷を低減することができる。   Further, the thickness of the metal shield plate 40 is preferably 0.0125 mm to 0.080 mm, and more preferably 0.030 mm to 0.050 mm. By setting the thickness of the metal shield plate 40 to 0.0125 mm or more, the metal shield sheet 10 (FIGS. 4 and 5), which will be described later, can be hardly deformed. On the other hand, when the thickness of the metal shield plate 40 is 0.080 mm or less, the thickness of the entire semiconductor device can be reduced. Furthermore, the cutting load of the blade 80 at the time of cutting the connecting portion 30 can be reduced in the sawing process described later (FIG. 7).

なお、図３において、切断バリ４３の高さは、メタルシールド板４０の板厚の半分程度である。   In FIG. 3, the height of the cutting burr 43 is about half of the thickness of the metal shield plate 40.

（メタルシールド用シートの構成）
次に、図４および図５により、図３に示すメタルシールド板４０を作製する際に用いられるメタルシールド用シートの概略について説明する。 (Configuration of sheet for metal shield)
Next, an outline of the metal shield sheet used when the metal shield plate 40 shown in FIG. 3 is produced will be described with reference to FIGS. 4 and 5.

図４に示すメタルシールド用シート１０は、複数の矩形状の開口２１を有する枠体２０と、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結された複数のシールド板本体４１とを備えている。このうち枠体２０は、複数の開口２１全体を取り囲む外枠部２２と、隣接する各開口２１間に形成され、互いに平行に配置された複数の細長いステー部２３とを有している。これら枠体２０の外枠部２２、ステー部２３、連結部３０およびシールド板本体４１は、互いに同一の厚さからなっている。   The metal shield sheet 10 shown in FIG. 4 includes a frame body 20 having a plurality of rectangular openings 21, a plurality of sheets disposed in the openings 21 of the frame body 20, and connected to the frame body 20 via a connecting portion 30. The shield plate main body 41 is provided. Of these, the frame body 20 includes an outer frame portion 22 that surrounds the plurality of openings 21, and a plurality of elongated stay portions 23 that are formed between the adjacent openings 21 and are arranged in parallel to each other. The outer frame portion 22, the stay portion 23, the connecting portion 30, and the shield plate main body 41 of the frame body 20 have the same thickness.

図４に示すように、連結部３０は、各シールド板本体４１の側部にそれぞれ設けられている。すなわち各連結部３０は、シールド板本体４１の側部と枠体２０のステー部２３（または外枠部２２）とを連結するものである。また、シールド板本体４１と、シールド板本体４１の側方に突出する連結部３０の一部分とにより、上述したメタルシールド板４０が構成される。   As shown in FIG. 4, the connecting portion 30 is provided on each side portion of each shield plate main body 41. That is, each connection part 30 connects the side part of the shield board main body 41 and the stay part 23 (or outer frame part 22) of the frame 20. Further, the metal shield plate 40 described above is configured by the shield plate main body 41 and a part of the connecting portion 30 protruding to the side of the shield plate main body 41.

図５に示すように、連結部３０は、その全域にわたりその厚みがシールド板本体４１の厚みと同一の厚みに形成されている。この連結部３０は、一方の面（図５の下面）３０Ａと他方の面（図５の上面）３０Ｂとを有している。   As shown in FIG. 5, the thickness of the connecting portion 30 is the same as the thickness of the shield plate body 41 over the entire region. The connecting portion 30 has one surface (lower surface in FIG. 5) 30A and the other surface (upper surface in FIG. 5) 30B.

メタルシールド用シート１０は、後述するように一枚の金属板（メタル基板７０）をエッチング加工することにより作製されたものである。すなわちメタルシールド用シート１０の枠体２０、連結部３０、およびシールド板本体４１は互いに一体に形成されている。このメタルシールド用シート１０は、例えばパーマロイＰＣ材等のＦｅ−Ｎｉ合金を含む材料等、透磁率の高い材料からなることが好ましい。   The metal shield sheet 10 is produced by etching one metal plate (metal substrate 70) as will be described later. That is, the frame 20, the connecting portion 30, and the shield plate body 41 of the metal shield sheet 10 are integrally formed with each other. The metal shield sheet 10 is preferably made of a material having a high magnetic permeability such as a material containing an Fe—Ni alloy such as a permalloy PC material.

またシールド板本体４１の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍとすることが好ましく、０．０３０ｍｍ〜０．０５０ｍｍとすることが更に好ましい。その理由については上述したとおりである。   The shield plate body 41 preferably has a thickness of 0.0125 mm to 0.080 mm, and more preferably 0.030 mm to 0.050 mm. The reason is as described above.

（メタルシールド用シートの製造方法）
次に、上述したメタルシールド用シートを製造する方法について、図６（ａ）−（ｅ）により説明する。なお図６（ａ）−（ｅ）は、メタルシールド用シート１０の連結部３０周辺を拡大して示す図である。 (Metal shield sheet manufacturing method)
Next, a method for manufacturing the above-described metal shield sheet will be described with reference to FIGS. FIGS. 6A to 6E are enlarged views of the periphery of the connecting portion 30 of the metal shield sheet 10.

図６（ａ）に示すように、まずメタルシールド用シート１０を製造するためのメタル基板７０を準備する。このメタル基板７０は、上述したように透磁率の高い金属からなることが好ましく、例えばパーマロイＰＣ材等のＦｅ−Ｎｉ合金を含んでいる。   As shown in FIG. 6A, first, a metal substrate 70 for manufacturing the metal shield sheet 10 is prepared. As described above, the metal substrate 70 is preferably made of a metal with high magnetic permeability, and includes, for example, an Fe—Ni alloy such as a permalloy PC material.

次に、メタル基板７０の一方の面７０Ａ全体にレジスト層７１を設けるととともに、他方の面７０Ｂ全体にレジスト層７２を設ける（図６（ｂ））。   Next, the resist layer 71 is provided on the entire one surface 70A of the metal substrate 70, and the resist layer 72 is provided on the entire other surface 70B (FIG. 6B).

次いで、レジスト層７１、７２に各々所定形状からなるパターンを形成する（図６（ｃ））。この場合、例えば露光用マスクを介してレジスト層７１、７２を露光し、硬化させ、次いでレジスト層７１、７２を現像し、その後レジスト層７１、７２の不要部分を除去することにより、各レジスト層７１、７２に所定のパターンを形成することができる。   Next, a pattern having a predetermined shape is formed on each of the resist layers 71 and 72 (FIG. 6C). In this case, for example, the resist layers 71 and 72 are exposed and cured through an exposure mask, then the resist layers 71 and 72 are developed, and then unnecessary portions of the resist layers 71 and 72 are removed, thereby removing each resist layer. A predetermined pattern can be formed on 71 and 72.

この際、メタル基板７０上に設けられたレジスト層７１、７２のうち、メタルシールド用シート１０の連結部３０に対応する部分７１Ａ、７２Ａを残存させる。   At this time, of the resist layers 71 and 72 provided on the metal substrate 70, portions 71A and 72A corresponding to the connecting portion 30 of the metal shield sheet 10 are left.

次に、メタル基板７０の両面７０Ａ、７０Ｂにエッチング加工を施し、メタル基板７０のうちレジスト層７１、７２が設けられていない部分を除去する（図６（ｄ））。メタル基板７０のうちこのようにして除去された部分は、主にメタルシールド用シート１０の枠体２０の開口２１に対応する。一方、メタル基板７０のうち除去されなかった部分は、メタルシールド用シート１０の枠体２０、連結部３０およびメタルシールド板４０に対応する。また、このようにして、メタル基板７０にエッチング加工を施すことにより、シールド板本体４１と同一の厚みからなる連結部３０が形成される。なお、このエッチング加工で用いられるエッチング液としては、塩化第２鉄水溶液、塩化第２銅水溶液などが挙げられる。   Next, etching is performed on both surfaces 70A and 70B of the metal substrate 70 to remove portions of the metal substrate 70 where the resist layers 71 and 72 are not provided (FIG. 6D). The portion of the metal substrate 70 removed in this way mainly corresponds to the opening 21 of the frame 20 of the metal shield sheet 10. On the other hand, the portion of the metal substrate 70 that has not been removed corresponds to the frame 20, the connecting portion 30, and the metal shield plate 40 of the metal shield sheet 10. In addition, the connecting portion 30 having the same thickness as the shield plate body 41 is formed by etching the metal substrate 70 in this way. Examples of the etchant used in this etching process include a ferric chloride aqueous solution and a cupric chloride aqueous solution.

その後、レジスト層７１、７２を除去することにより、上述したメタルシールド用シート１０が得られる（図６（ｅ））。   Thereafter, by removing the resist layers 71 and 72, the above-described metal shield sheet 10 is obtained (FIG. 6E).

なお、これらの工程の後、メタルシールド用シート１０を５００℃乃至１１００℃の温度で熱処理し、メタルシールド用シート１０の磁気シールド効果を更に高めても良い。またレジスト層７１、７２を除去した後、洗浄工程、検査工程、およびアニール処理工程が適宜設けられていても良い。   After these steps, the metal shield sheet 10 may be heat-treated at a temperature of 500 ° C. to 1100 ° C. to further enhance the magnetic shield effect of the metal shield sheet 10. Further, after removing the resist layers 71 and 72, a cleaning process, an inspection process, and an annealing process may be provided as appropriate.

（メタルシールド板および半導体装置の製造方法）
次に、メタルシールド用シートを用いてメタルシールド板を製造する方法、および半導体装置を製造する方法について、図７および図８を用いて説明する。 (Metal shield plate and semiconductor device manufacturing method)
Next, a method for manufacturing a metal shield plate using a metal shield sheet and a method for manufacturing a semiconductor device will be described with reference to FIGS.

まず上述した工程により、図４に示すメタルシールド用シート１０を作製する（図６（ａ）−（ｅ））。次に、このようにして作製されたメタルシールド用シート１０を半導体装置５０、６０、９０の組立て工程に搬送する。   First, the metal shield sheet 10 shown in FIG. 4 is produced by the steps described above (FIGS. 6A to 6E). Next, the metal shield sheet 10 manufactured in this way is conveyed to the assembly process of the semiconductor devices 50, 60 and 90.

この半導体装置５０、６０、９０の組立て工程において、まずメタルシールド用シート１０をソーイング用固定テープ８１上に載置して固定する（図７（ａ）（ｂ）参照）。このときシールド板本体４１の一方の面４１Ａがソーイング用固定テープ８１側を向くようにする。なお図７（ａ）（ｂ）は、メタルシールド用シート１０の連結部３０周辺における断面図である。   In the assembly process of the semiconductor devices 50, 60, 90, first, the metal shield sheet 10 is placed and fixed on the sewing fixing tape 81 (see FIGS. 7A and 7B). At this time, one surface 41A of the shield plate main body 41 is set to face the fixing tape 81 side for sewing. 7A and 7B are cross-sectional views around the connecting portion 30 of the sheet 10 for metal shield.

次に、ダイヤモンド砥石等からなるブレード８０によって、他方の面３０Ｂ側から連結部３０を切断する。これによりメタルシールド板４０が枠体２０から分離される（ソーイング（sawing）工程）。このようにして、メタルシールド用シート１０からメタルシールド板４０（図３参照）を製造することができる。   Next, the connection part 30 is cut | disconnected from the other surface 30B side with the braid | blade 80 which consists of a diamond grindstone. Thus, the metal shield plate 40 is separated from the frame body 20 (a sawing process). In this way, the metal shield plate 40 (see FIG. 3) can be manufactured from the metal shield sheet 10.

本実施の形態において、メタルシールド板４０の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍ程度に薄く形成されているので、連結部３０を切断する際のブレード８０の切断負荷を減少させることができる。   In the present embodiment, since the thickness of the metal shield plate 40 is thinly formed to about 0.0125 mm to 0.080 mm, the cutting load of the blade 80 when cutting the connecting portion 30 can be reduced.

なお、メタルシールド板４０を枠体２０から分離する工程において、図７（ｂ）に示すように、連結部３０より幅の狭いブレード８０を用いて連結部３０を各々切断しても良いが、図７（ａ）に示すように、ステー部２３より幅広のブレード８０を用いて、ステー部２３および連結部３０を一体として切断することが好ましい。すなわちブレード８０をステー部２３の長手方向に沿って移動させることにより（図４の線分Ｌ参照）、ステー部２３と、このステー部２３の両側に位置する連結部３０、３０とを一度に連続して切断することが作業の効率化を図るうえで好ましい。   In addition, in the step of separating the metal shield plate 40 from the frame body 20, as shown in FIG. 7B, each of the connecting portions 30 may be cut using a blade 80 that is narrower than the connecting portion 30, As shown in FIG. 7A, it is preferable to cut the stay portion 23 and the connecting portion 30 together using a blade 80 wider than the stay portion 23. That is, by moving the blade 80 along the longitudinal direction of the stay portion 23 (see line segment L in FIG. 4), the stay portion 23 and the connecting portions 30 and 30 located on both sides of the stay portion 23 are moved at a time. It is preferable to cut continuously to improve work efficiency.

図７（ａ）（ｂ）に示すように、ブレード８０を用いてシールド板本体４１の他方の面４１Ｂ側から連結部３０を切断した場合、切断バリ４３は、シールド板本体４１の一方の面４１Ａの方向に突出するように形成される（図３参照）。   7A and 7B, when the connecting portion 30 is cut from the other surface 41B side of the shield plate main body 41 using the blade 80, the cutting burr 43 is formed on one surface of the shield plate main body 41. It is formed so as to protrude in the direction of 41A (see FIG. 3).

その後、半導体装置５０、６０、９０の組立て工程において、このようにして製造されたメタルシールド板４０を用いて、上述した半導体装置５０、６０、９０が製造される。   Thereafter, in the assembly process of the semiconductor devices 50, 60, 90, the semiconductor devices 50, 60, 90 described above are manufactured using the metal shield plate 40 thus manufactured.

以下、ＳＯＰからなる半導体装置５０（図１（ａ））の場合を例にとって、半導体装置の製造方法について説明する。なお、このほかの半導体装置５０、６０、９０（図１（ｂ）−（ｄ）、図２（ａ）−（ｄ））についても、略同様の方法で製造することができる。   Hereinafter, a method for manufacturing a semiconductor device will be described by taking the case of a semiconductor device 50 (FIG. 1A) made of SOP as an example. Other semiconductor devices 50, 60 and 90 (FIGS. 1B to 1D and FIGS. 2A to 2D) can be manufactured by substantially the same method.

まず、図８（ａ）に示すように、ダイパッド５２とリード部５４とを準備する。次に、ダイパッド５２上面に、両面接着テープまたはＡｇペースト等のダイボンド材を介して半導体チップ５１を搭載する（図８（ｂ））。続いて、各半導体チップ５１の回路面５１Ａとリード部５４とを金製のボンディングワイヤ５５により電気的に接続する（図８（ｃ））。   First, as shown in FIG. 8A, a die pad 52 and a lead portion 54 are prepared. Next, the semiconductor chip 51 is mounted on the upper surface of the die pad 52 via a die-bonding material such as a double-sided adhesive tape or Ag paste (FIG. 8B). Subsequently, the circuit surface 51A of each semiconductor chip 51 and the lead portion 54 are electrically connected by a gold bonding wire 55 (FIG. 8C).

次に、半導体チップ５１上にメタルシールド板４０を載置して固着する（図８（ｄ））。この場合、メタルシールド板４０の切断バリ４３は、シールド板本体４１の一方の面４１Ａ側に向かって突出している（図３参照）。また、シールド板本体４１の他方の面４１Ｂが半導体チップ５１の回路面５１Ａ側にくるように、メタルシールド板４０を半導体チップ５１上に載置している。この結果、切断バリ４３は半導体チップ５１の反対側に向かって突出する。したがって、切断バリ４３が半導体チップ５１に接触することがなく、切断バリ４３によって半導体チップ５１の回路面５１Ａが傷付けられるおそれがない。   Next, the metal shield plate 40 is placed and fixed on the semiconductor chip 51 (FIG. 8D). In this case, the cutting burr 43 of the metal shield plate 40 protrudes toward the one surface 41A side of the shield plate main body 41 (see FIG. 3). Further, the metal shield plate 40 is placed on the semiconductor chip 51 so that the other surface 41B of the shield plate main body 41 comes to the circuit surface 51A side of the semiconductor chip 51. As a result, the cutting burr 43 protrudes toward the opposite side of the semiconductor chip 51. Therefore, the cutting burr 43 does not contact the semiconductor chip 51, and there is no possibility that the circuit surface 51A of the semiconductor chip 51 is damaged by the cutting burr 43.

その後、封止樹脂５６によりダイパッド５２、半導体チップ５１、メタルシールド板４０、およびボンディングワイヤ５５を封止し、リード部５４をダイシングすることにより、図１（ａ）に示す半導体装置５０が得られる（図８（ｅ））。   Thereafter, the die pad 52, the semiconductor chip 51, the metal shield plate 40, and the bonding wire 55 are sealed with a sealing resin 56, and the lead portion 54 is diced to obtain the semiconductor device 50 shown in FIG. (FIG. 8 (e)).

このように本実施の形態によれば、バリ４２の厚みをシールド板本体４１の厚みに一致させている。このことにより、シールド板本体４１を薄くした場合（例えば０．０８０ｍｍ以下）であっても、メタルシールド用シート１０の連結部３０が必要以上に薄くなるおそれがなく、連結部３０に変形が生じないようにすることができる。この結果、メタルシールド用シート１０の全体の変形も防止されるので、メタルシールド用シート１０が変形することにより半導体装置５０の製造工程で不具合が生じるおそれがなく、半導体装置５０を円滑に製造することが可能となる。   Thus, according to the present embodiment, the thickness of the burr 42 is matched with the thickness of the shield plate body 41. As a result, even when the shield plate body 41 is thin (for example, 0.080 mm or less), the connecting portion 30 of the metal shield sheet 10 is not likely to be unnecessarily thin, and the connecting portion 30 is deformed. Can not be. As a result, since the deformation of the entire metal shield sheet 10 is also prevented, the metal shield sheet 10 is deformed, so that there is no possibility that problems occur in the manufacturing process of the semiconductor device 50, and the semiconductor device 50 is manufactured smoothly. It becomes possible.

また本実施の形態によれば、シールド板本体４１の厚みを、０．０１２５ｍｍ〜０．０８０ｍｍと薄くしているので、半導体装置５０、６０、９０全体の厚みを薄くすることができる。また、シールド板本体４１の厚みを薄くしたことにより、１つの半導体装置５０、６０、９０に例えば複数の半導体チップを積層して搭載することも可能となる。なお、本発明者らは、このようにシールド板本体４１の厚みを０．０１２５ｍｍ〜０．０８０ｍｍとした場合であっても、メタルシールド板４０の磁気特性に影響が生じることはほとんどなく、十分な磁気シールド効果を有することを確認した。   Further, according to the present embodiment, since the thickness of the shield plate main body 41 is as thin as 0.0125 mm to 0.080 mm, the entire thickness of the semiconductor devices 50, 60, 90 can be reduced. Further, by reducing the thickness of the shield plate main body 41, for example, a plurality of semiconductor chips can be stacked and mounted on one semiconductor device 50, 60, 90. Note that the present inventors hardly affect the magnetic characteristics of the metal shield plate 40 even when the thickness of the shield plate main body 41 is 0.0125 mm to 0.080 mm. It was confirmed that it has a good magnetic shielding effect.

１０ メタルシールド用シート
３０ 連結部
４０ メタルシールド板（第２のメタルシールド板）
４０Ａ 第１のメタルシールド板
４１ シールド板本体
４２ バリ
４３ 切断バリ
５０、６０、９０ 半導体装置
５１、６１、９１ 半導体チップ
５２、６２、９２ ダイパッド
５４、９４ リード部
５５、６５、９５ ボンディングワイヤ
５６、６６、９６ 封止樹脂
６４ 端子部
６７ パッケージ基板
６８ はんだボール 10 Metal Shield Sheet 30 Connection 40 Metal Shield Plate (Second Metal Shield Plate)
40A First metal shield plate 41 Shield plate body 42 Burr 43 Cutting burr 50, 60, 90 Semiconductor device 51, 61, 91 Semiconductor chip 52, 62, 92 Die pad 54, 94 Lead part 55, 65, 95 Bonding wire 56, 66, 96 Sealing resin 64 Terminal section 67 Package substrate 68 Solder ball

Claims (15)

半導体装置において、
回路面を有する半導体チップと、
半導体チップの少なくとも回路面に設けられたメタルシールド板とを備え、
メタルシールド板は、
シールド板本体と、
シールド板本体から側方に向かって突出するバリとを有し、
バリの厚みはシールド板本体の厚みに一致することを特徴とする半導体装置。 In semiconductor devices,
A semiconductor chip having a circuit surface;
A metal shield plate provided on at least the circuit surface of the semiconductor chip,
Metal shield plate
A shield plate body,
It has a burr that protrudes sideways from the shield plate body,
A semiconductor device characterized in that the thickness of the burr matches the thickness of the shield plate body. メタルシールド板のシールド板本体は、一方の面と他方の面とを有し、
メタルシールド板は、他方の面を半導体チップの回路面側に向けて配置され、
バリの先端に一方の面に対して直交する方向に切断バリが形成され、切断バリはシールド板本体の一方の面側に向かって突出することを特徴とする請求項１記載の半導体装置。 The shield plate body of the metal shield plate has one surface and the other surface,
The metal shield plate is arranged with the other surface facing the circuit surface side of the semiconductor chip,
2. The semiconductor device according to claim 1, wherein a cutting burr is formed at a tip of the burr in a direction orthogonal to one surface, and the cutting burr projects toward one surface of the shield plate body. シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする請求項１または２記載の半導体装置。   The semiconductor device according to claim 1 or 2, wherein the shield plate body has a thickness of 0.0125 mm to 0.080 mm. メタルシールド板は、半導体チップより小さいことを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。   The semiconductor device according to claim 1, wherein the metal shield plate is smaller than the semiconductor chip. 半導体装置において、
基板と、
基板上に設けられた第１のメタルシールド板と、
第１のメタルシールド板上に設けられ回路面を有する半導体チップと、
半導体チップの回路面に設けられた第２のメタルシールド板とを備え、
第１のメタルシールド板は、
シールド板本体と、
シールド板本体から側方に向かって突出するバリとを有し、
第２のメタルシールド板は、
シールド板本体と、
シールド板本体から側方に向かって突出するバリとを有し、
第１のメタルシールド板のバリの厚みは、第１のメタルシールド板のシールド板本体の厚みに一致し、第２のメタルシールド板のバリの厚みは、第２のメタルシールド板のシールド板本体の厚みに一致することを特徴とする半導体装置。 In semiconductor devices,
A substrate,
A first metal shield plate provided on the substrate;
A semiconductor chip provided on the first metal shield plate and having a circuit surface;
A second metal shield plate provided on the circuit surface of the semiconductor chip,
The first metal shield plate
A shield plate body,
It has a burr that protrudes sideways from the shield plate body,
The second metal shield plate is
A shield plate body,
It has a burr that protrudes sideways from the shield plate body,
The thickness of the burr of the first metal shield plate matches the thickness of the shield plate body of the first metal shield plate, and the thickness of the burr of the second metal shield plate is the shield plate body of the second metal shield plate. A semiconductor device characterized by matching the thickness of the semiconductor device. 第１のメタルシールド板のシールド板本体は、一方の面と他方の面とを有し、
第１のメタルシールド板は、他方の面を基板側に向けて配置され、
第１のメタルシールド板のバリの先端に、一方の面に対して直交する方向に切断バリが形成され、切断バリは、シールド板本体の一方の面側に向かって突出することを特徴とする請求項５記載の半導体装置。 The shield plate body of the first metal shield plate has one surface and the other surface,
The first metal shield plate is arranged with the other surface facing the substrate side,
A cutting burr is formed at a tip of the burr of the first metal shield plate in a direction orthogonal to one surface, and the cutting burr protrudes toward one surface side of the shield plate body. The semiconductor device according to claim 5. 第１のメタルシールド板のシールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする請求項５または６記載の半導体装置。   7. The semiconductor device according to claim 5, wherein the thickness of the shield plate body of the first metal shield plate is 0.0125 mm to 0.080 mm. 第１のメタルシールド板は、半導体チップより大きいことを特徴とする請求項５乃至７のいずれか一項記載の半導体装置。   The semiconductor device according to claim 5, wherein the first metal shield plate is larger than the semiconductor chip. 第２のメタルシールド板のシールド板本体は、一方の面と他方の面とを有し、
第２のメタルシールド板は、他方の面を半導体チップの回路面側に向けて配置され、
第２のメタルシールド板のバリの先端に、一方の面に対して直交する方向に切断バリが形成され、切断バリは、シールド板本体の一方の面側に向かって突出することを特徴とする請求項５乃至８のいずれか一項記載の半導体装置。 The shield plate body of the second metal shield plate has one surface and the other surface,
The second metal shield plate is disposed with the other surface facing the circuit surface side of the semiconductor chip,
A cutting burr is formed at the tip of the burr of the second metal shield plate in a direction orthogonal to one surface, and the cutting burr protrudes toward one surface side of the shield plate body. The semiconductor device according to claim 5. 第２のメタルシールド板のシールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする請求項５乃至９のいずれか一項記載の半導体装置。   10. The semiconductor device according to claim 5, wherein a thickness of the shield plate main body of the second metal shield plate is 0.0125 mm to 0.080 mm. 第２のメタルシールド板は、半導体チップより小さいことを特徴とする請求項５乃至１０のいずれか一項記載の半導体装置。   11. The semiconductor device according to claim 5, wherein the second metal shield plate is smaller than the semiconductor chip. 半導体装置用のメタルシールド板において、
シールド板本体と、
シールド板本体から側方に向かって突出するバリとを備え、
バリの厚みはシールド板本体の厚みに一致することを特徴とするメタルシールド板。 In metal shield plates for semiconductor devices,
A shield plate body,
With burr projecting sideways from the shield plate body,
Metal shield plate characterized in that the thickness of the burr matches the thickness of the shield plate body. シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする請求項１２記載のメタルシールド板。   The metal shield plate according to claim 12, wherein the shield plate body has a thickness of 0.0125 mm to 0.080 mm. 半導体装置用のメタルシールド板を作製する際に用いられるメタルシールド用シートにおいて、
複数の開口を有する枠体と、
枠体の各開口内に配置され、枠体に連結部を介して連結されたシールド板本体とを備え、
連結部の厚みはシールド板本体の厚みに一致することを特徴とするメタルシールド用シート。 In the metal shield sheet used when producing a metal shield plate for a semiconductor device,
A frame having a plurality of openings;
A shield plate body disposed in each opening of the frame body and connected to the frame body via a connecting portion;
A metal shield sheet characterized in that the thickness of the connecting portion matches the thickness of the shield plate body. シールド板本体の厚みは、０．０１２５ｍｍ〜０．０８０ｍｍであることを特徴とする請求項１４記載のメタルシールド用シート。   The sheet for a metal shield according to claim 14, wherein the thickness of the shield plate main body is 0.0125 mm to 0.080 mm.
JP2012009100A 2012-01-19 2012-01-19 Semiconductor device, metal shield plate, and sheet for metal shield Pending JP2013149789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009100A JP2013149789A (en) 2012-01-19 2012-01-19 Semiconductor device, metal shield plate, and sheet for metal shield

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009100A JP2013149789A (en) 2012-01-19 2012-01-19 Semiconductor device, metal shield plate, and sheet for metal shield

Publications (1)

Publication Number Publication Date
JP2013149789A true JP2013149789A (en) 2013-08-01

Family

ID=49047004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009100A Pending JP2013149789A (en) 2012-01-19 2012-01-19 Semiconductor device, metal shield plate, and sheet for metal shield

Country Status (1)

Country Link
JP (1) JP2013149789A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468515B2 (en) 2015-09-24 2019-11-05 Toyoda Gosei Co., Ltd. Semiconductor device and power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123666A (en) * 2008-11-18 2010-06-03 Renesas Technology Corp Semiconductor device, and method of manufacturing the same
JP2011014879A (en) * 2009-06-05 2011-01-20 Dainippon Printing Co Ltd Semiconductor device
JP2011114225A (en) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd Semiconductor device, method of manufacturing the same, and shield plate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123666A (en) * 2008-11-18 2010-06-03 Renesas Technology Corp Semiconductor device, and method of manufacturing the same
JP2011014879A (en) * 2009-06-05 2011-01-20 Dainippon Printing Co Ltd Semiconductor device
JP2011114225A (en) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd Semiconductor device, method of manufacturing the same, and shield plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468515B2 (en) 2015-09-24 2019-11-05 Toyoda Gosei Co., Ltd. Semiconductor device and power converter

Similar Documents

Publication Publication Date Title
US8247888B2 (en) Semiconductor device and method for manufacturing metallic shielding plate
JP4941264B2 (en) Metal shield plate for semiconductor device, sheet for metal shield, semiconductor device, method for producing sheet for metal shield, and method for producing metal shield plate
EP1952440B1 (en) Metal cuboid semiconductor device and method
US8102035B2 (en) Method of manufacturing a semiconductor device
US8184453B1 (en) Increased capacity semiconductor package
US20050167855A1 (en) Resin-encapsulation semiconductor device and method for fabricating the same
JP5953703B2 (en) Lead frame and semiconductor device
JP2014039067A (en) Semiconductor device
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US8999761B2 (en) Method of manufacturing semiconductor device
JP2013149789A (en) Semiconductor device, metal shield plate, and sheet for metal shield
US20220115303A1 (en) Semiconductor package with improved board level reliability
US20130329386A1 (en) Package carrier and manufacturing method thereof
JP2013069720A (en) Semiconductor device and method of manufacturing the same
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR101333001B1 (en) Lead frame and method for manufacturing semiconductor package using the same
JP6326647B2 (en) Lead frame for mounting a semiconductor element and manufacturing method thereof
JP2013141047A (en) Semiconductor device, semiconductor device manufacturing method and shield plate
US20230197580A1 (en) Lead frame, method of making lead frame, semiconductor apparatus, and method of making semiconductor apparatus
WO2015111623A1 (en) Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same
CN108364873B (en) Method for manufacturing lead frame and lead frame
JP2007109914A (en) Manufacturing method of semiconductor device
JP5807815B2 (en) Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof
CN118263138A (en) Method for manufacturing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105