JP2013141047A - Semiconductor device, semiconductor device manufacturing method and shield plate - Google Patents
Semiconductor device, semiconductor device manufacturing method and shield plate Download PDFInfo
- Publication number
- JP2013141047A JP2013141047A JP2013091768A JP2013091768A JP2013141047A JP 2013141047 A JP2013141047 A JP 2013141047A JP 2013091768 A JP2013091768 A JP 2013091768A JP 2013091768 A JP2013091768 A JP 2013091768A JP 2013141047 A JP2013141047 A JP 2013141047A
- Authority
- JP
- Japan
- Prior art keywords
- shield plate
- semiconductor
- semiconductor chip
- shield
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 246
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 28
- 238000007789 sealing Methods 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 239000012790 adhesive layer Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 239000000725 suspension Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 230000005389 magnetism Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000004417 polycarbonate Substances 0.000 description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 4
- 229910000889 permalloy Inorganic materials 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- -1 polybutylene terephthalate Polymers 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- ZURAKLKIKYCUJU-UHFFFAOYSA-N copper;azane Chemical compound N.[Cu+2] ZURAKLKIKYCUJU-UHFFFAOYSA-N 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
本発明は、半導体チップを磁気から保護するシールド板を備えた半導体装置、このような半導体装置の製造方法、および半導体装置用のシールド板に関する。 The present invention relates to a semiconductor device including a shield plate for protecting a semiconductor chip from magnetism, a method for manufacturing such a semiconductor device, and a shield plate for a semiconductor device.
MRAM等の半導体チップを有する半導体装置には、その内部にシールド板が設けられているものが存在する(特許文献1参照)。このようなシールド板は、半導体装置の半導体チップを外部の磁気(磁場)から保護するため、磁気シールド効果のある金属素材から作製されている。 Some semiconductor devices including a semiconductor chip such as an MRAM have a shield plate provided therein (see Patent Document 1). Such a shield plate is made of a metal material having a magnetic shield effect in order to protect the semiconductor chip of the semiconductor device from external magnetism (magnetic field).
例えば特許文献1においては、半導体チップの上方および下方にシールド板を設けた構造が開示されている。しかしながら、特許文献1において、各シールド板は半導体チップから離れた位置に設けられている。また特許文献1において、半導体チップの側方には外部からの磁気を遮蔽する部材が設けられていない。このため、とりわけ半導体チップの側方から外部磁気の影響を受けやすいと考えられる。 For example, Patent Document 1 discloses a structure in which shield plates are provided above and below a semiconductor chip. However, in Patent Document 1, each shield plate is provided at a position away from the semiconductor chip. In Patent Document 1, a member for shielding magnetism from the outside is not provided on the side of the semiconductor chip. For this reason, it is thought that it is especially susceptible to the influence of external magnetism from the side of the semiconductor chip.
本発明はこのような点を考慮してなされたものであり、半導体チップの上下および側方から外部磁気の影響を受けることを防止し、磁気シールド効果を高めることが可能な半導体装置、半導体装置の製造方法、およびシールド板を提供することを目的とする。 The present invention has been made in consideration of the above points, and is capable of preventing the influence of external magnetism from the top and bottom and side of the semiconductor chip and enhancing the magnetic shielding effect. An object of the present invention is to provide a manufacturing method and a shield plate.
本発明は、半導体装置において、半導体載置部と、半導体載置部の外周に配置されたリード部と、半導体載置部上に設けられた第1のシールド板と、第1のシールド板上に設けられ、回路面を有する半導体チップと、半導体チップの回路面に設けられた第2のシールド板と、半導体チップとリード部とを接続するボンディングワイヤと、半導体載置部、リード部、第1のシールド板、半導体チップ、第2のシールド板およびボンディングワイヤを封止する封止樹脂部とを備え、第1のシールド板および第2のシールド板は、半導体チップより大きな平面形状を有し、第1のシールド板は、半導体チップの側方空間を覆う土手部を有し、半導体チップは、第1のシールド板および第2のシールド板により上方および下方から覆われ、土手部により側方から覆われることを特徴とする半導体装置である。 The present invention provides a semiconductor device, a semiconductor placement portion, a lead portion disposed on an outer periphery of the semiconductor placement portion, a first shield plate provided on the semiconductor placement portion, and a first shield plate A semiconductor chip having a circuit surface, a second shield plate provided on the circuit surface of the semiconductor chip, a bonding wire connecting the semiconductor chip and the lead portion, a semiconductor mounting portion, a lead portion, 1 shield plate, a semiconductor chip, a second shield plate, and a sealing resin portion for sealing a bonding wire, and the first shield plate and the second shield plate have a larger planar shape than the semiconductor chip. The first shield plate has a bank portion that covers the lateral space of the semiconductor chip, and the semiconductor chip is covered from above and below by the first shield plate and the second shield plate, A wherein a is covered from the side.
本発明は、第2のシールド板は、水平板と、水平板から半導体チップ側へ突出する突出部とを有する断面凸形状をなし、この突出部により水平板と半導体チップとの間にボンディングワイヤが通過する空間を形成したことを特徴とする半導体装置である。 In the present invention, the second shield plate has a convex shape in cross section having a horizontal plate and a protruding portion protruding from the horizontal plate toward the semiconductor chip, and the bonding wire is provided between the horizontal plate and the semiconductor chip by the protruding portion. This is a semiconductor device characterized in that a space through which is passed is formed.
本発明は、半導体チップは、接着層を介して第1のシールド板上に固着され、第1のシールド板は、半導体載置部より大きな平面形状を有し、この第1のシールド板のうち半導体チップより外方の部分に、接着層からのガスを逃がすガス抜き孔を形成したことを特徴とする半導体装置である。 In the present invention, the semiconductor chip is fixed on the first shield plate via the adhesive layer, and the first shield plate has a larger planar shape than the semiconductor mounting portion. The semiconductor device is characterized in that a gas vent hole for releasing gas from the adhesive layer is formed in a portion outside the semiconductor chip.
本発明は、半導体載置部から複数の吊りリードが延び、各吊りリードは、第1のシールド板のガス抜き孔を塞がないように屈曲された屈曲部を有することを特徴とする半導体装置である。 The present invention provides a semiconductor device characterized in that a plurality of suspension leads extend from the semiconductor mounting portion, and each suspension lead has a bent portion that is bent so as not to block the gas vent hole of the first shield plate. It is.
本発明は、半導体載置部およびリード部を支持する非導電性基板と、非導電性基板の裏面に設けられ、リード部と電気的に接続されたはんだボールとを更に備えたことを特徴とする半導体装置である。 The present invention is characterized by further comprising: a non-conductive substrate that supports the semiconductor mounting portion and the lead portion; and a solder ball that is provided on the back surface of the non-conductive substrate and is electrically connected to the lead portion. It is a semiconductor device.
本発明は、半導体装置の製造方法において、半導体載置部および半導体載置部の外周に配置されたリード部を準備する工程と、半導体載置部上に第1のシールド板を設ける工程と、第1のシールド板上に、回路面を有する半導体チップを設ける工程と、半導体チップとリード部とをボンディングワイヤにより接続する工程と、半導体チップの回路面に第2のシールド板を設ける工程と、半導体載置部、リード部、第1のシールド板、半導体チップ、第2のシールド板およびボンディングワイヤを封止樹脂部により封止する工程とを備え、第1のシールド板および第2のシールド板は、半導体チップより大きな平面形状を有し、第1のシールド板は、半導体チップの側方空間を覆う土手部を有し、半導体チップは、第1のシールド板および第2のシールド板により上方および下方から覆われ、土手部により側方から覆われることを特徴とする半導体装置の製造方法である。 The present invention provides a semiconductor device manufacturing method, a step of preparing a semiconductor mounting portion and a lead portion disposed on the outer periphery of the semiconductor mounting portion, a step of providing a first shield plate on the semiconductor mounting portion, A step of providing a semiconductor chip having a circuit surface on the first shield plate; a step of connecting the semiconductor chip and the lead portion by a bonding wire; and a step of providing a second shield plate on the circuit surface of the semiconductor chip; A semiconductor mounting portion, a lead portion, a first shield plate, a semiconductor chip, a second shield plate, and a step of sealing the bonding wire with a sealing resin portion, the first shield plate and the second shield plate Has a planar shape larger than that of the semiconductor chip, the first shield plate has a bank portion that covers a side space of the semiconductor chip, and the semiconductor chip includes the first shield plate and the second shield plate. Covered from above and below by the shielding plate, a method of manufacturing a semiconductor device, characterized in that it is covered from the side by the bank portion.
本発明は、半導体装置用のシールド板において、半導体載置部側を向く一方の面と半導体チップ側を向く他方の面とを有するシールド板本体と、シールド板本体の他方の面に形成され、半導体チップの側方空間を覆う土手部とを備えたことを特徴とするシールド板である。 In the shield plate for a semiconductor device, the present invention is formed on the shield plate body having one surface facing the semiconductor mounting portion side and the other surface facing the semiconductor chip side, and the other surface of the shield plate body, A shield plate comprising a bank portion covering a side space of a semiconductor chip.
本発明は、シールド板本体のうち土手部内側に、シールド板本体の厚み方向に貫通するガス抜き孔を形成したことを特徴とするシールド板である。 The present invention is a shield plate characterized in that a gas vent hole penetrating in the thickness direction of the shield plate body is formed inside the bank portion of the shield plate body.
本発明は、半導体装置用のシールド板において、半導体チップ側を向く一方の面を有する水平板と、水平板の一方の面から突出する突出部とを備えたことを特徴とするシールド板である。 The present invention provides a shield plate for a semiconductor device, comprising a horizontal plate having one surface facing the semiconductor chip side, and a protruding portion protruding from one surface of the horizontal plate. .
以上のように本発明によれば、第1のシールド板および第2のシールド板は、半導体チップより大きな平面形状を有し、半導体チップは、第1のシールド板および第2のシールド板により上方および下方から覆われ、土手部により側方から覆われる。このことにより、半導体チップの上下および側方から外部磁気の影響を受けることを防止し、磁気シールド効果を高めることができる。 As described above, according to the present invention, the first shield plate and the second shield plate have a larger planar shape than the semiconductor chip, and the semiconductor chip is positioned above the first shield plate and the second shield plate. It is covered from below and from the side by the bank. As a result, it is possible to prevent the semiconductor chip from being affected by external magnetism from above and below and from the side, and to enhance the magnetic shield effect.
第1の実施の形態
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図9は、本発明の第1の実施の形態を示す図である。
First Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. 1 to 9 are diagrams showing a first embodiment of the present invention.
(半導体装置の構成)
まず図1および図2により、本発明の第1の実施の形態による半導体装置の概略について説明する。図1は、QFP(Quad Flat Package)からなる本実施の形態による半導体装置を示す断面図(図2のI−I線断面図)であり、図2は、QFPからなる本実施の形態による半導体装置を示す平面図である。なお図2において、便宜上、第2のシールド板および封止樹脂部の表示を省略している。
(Configuration of semiconductor device)
First, an outline of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view (cross-sectional view taken along the line II of FIG. 2) of the semiconductor device according to the present embodiment made of QFP (Quad Flat Package), and FIG. It is a top view which shows an apparatus. In FIG. 2, the display of the second shield plate and the sealing resin portion is omitted for convenience.
図1および図2に示すように、QFPからなる半導体装置30は、半導体載置部(ダイパッド)31と、半導体載置部31の外周に配置されたリード部32と、半導体載置部31上に設けられた第1のシールド板10と、第1のシールド板10上に設けられた半導体チップ33とを備えている。
As shown in FIGS. 1 and 2, the
また半導体チップ33上に第2のシールド板20が設けられ、半導体チップ33とリード部32とがボンディングワイヤ37によって接続されている。さらに半導体載置部31、リード部32、第1のシールド板10、半導体チップ33、第2のシールド板20およびボンディングワイヤ37は、封止樹脂部38により封止されている。
The
このうち半導体載置部31とリード部32は、後述するリードフレーム42(後述)を個々の半導体載置部31毎に分離することにより形成されたものである。このようなリードフレーム42は、例えば銅、銅合金、42合金(Ni41%のFe合金)等からなる1枚の金属板(メタル基板60)を例えばエッチング(またはハーフエッチング)加工することにより作製することができる。なお半導体装置30において、半導体載置部31とリード部32とは、互いに絶縁されている。また図1に示すように、半導体載置部31は、リード部32より下方(裏面側)に配設されている。
Among these, the
図2に示すように、半導体載置部31からは複数(この場合は4本)の吊りリード36が延びている。この吊りリード36は、半導体載置部31がリードフレーム42上にあるとき(リードフレーム42を個々の半導体載置部31毎に分離する前)に、半導体載置部31を支持する役割を果たすものである。
As shown in FIG. 2, a plurality of (in this case, four) suspension leads 36 extend from the
本実施の形態において、各吊りリード36は、半導体載置部31に連結された屈曲部36aと、屈曲部36aに連結され、屈曲部36aから外方に向けて延びる直線部36bとを有している。このうち屈曲部36aは、第1のシールド板10のガス抜き孔14を塞がないように屈曲した形状を有しており、これによりガス抜き孔14からのガスの通路を確保するようになっている。
In the present embodiment, each
一方、第1のシールド板10は、シールド板本体11と、シールド板本体11に形成され、半導体チップ33の側方空間34を覆う土手部12とを有している。この第1のシールド板10は、半導体載置部31および半導体チップ33より大きな平面形状を有している。また第1のシールド板10は、第1接着層35を介して半導体載置部31に固着されている。さらに第1のシールド板10のうち、半導体チップ33より外方の部分に、第2接着層39および第3接着層40(後述)から発生するガスを逃がすガス抜き孔14が形成されている。なお、第1のシールド板10の詳細な構成は後述する。
On the other hand, the
半導体チップ33は、磁気抵抗効果を示す記憶素子を含むMRAM等の半導体メモリからなっている。このような半導体チップ33としては、従来知られているものを用いることができる。この半導体チップ33は、第2接着層39を介して第1のシールド板10に固着されている。また半導体チップ33は、第1のシールド板10の反対側に回路面33aを有している。
The
第2のシールド板20は、半導体チップ33の回路面33aに設けられるとともに、半導体チップ33より大きな平面形状を有している。第2のシールド板20は、水平板21と、水平板21から半導体チップ33側へ突出する突出部22とを有し、断面凸形状をなしている。このうち突出部22は、第3接着層40を介して半導体チップ33の回路面33aに接着されている。また第2のシールド板20の突出部22により、水平板21と半導体チップ33との間にボンディングワイヤ37が通過する空間41が形成されている。なお、第2のシールド板20の詳細な構成は後述する。
The
ボンディングワイヤ37は、例えば金等の導電性の良い材料からなる。ボンディングワイヤ37は、その一端が半導体チップ33の回路面33a上の端子部33b(図2参照)に接続されるとともに、その他端がリード部32に接続されている。
The
封止樹脂部38としては、例えばエポキシ系樹脂、シリコーン樹脂等の電気絶縁性を有する樹脂材料を用いることができる。
As the sealing
(シールド板の構成)
次に図3乃至図6により、上述したシールド板(第1のシールド板、第2のシールド板)の概略について説明する。図3は、第1のシールド板を示す平面図であり、図4は、第1のシールド板を示す断面図(図3のIV−IV線断面図)である。図5は、第2のシールド板を示す平面図であり、図6は、第2のシールド板を示す断面図(図5のVI−VI線断面図)である。
(Configuration of shield plate)
Next, the outline of the above-described shield plates (first shield plate and second shield plate) will be described with reference to FIGS. FIG. 3 is a plan view showing the first shield plate, and FIG. 4 is a sectional view (sectional view taken along line IV-IV in FIG. 3) showing the first shield plate. FIG. 5 is a plan view showing the second shield plate, and FIG. 6 is a cross-sectional view (cross-sectional view taken along line VI-VI in FIG. 5) showing the second shield plate.
まず図3および図4により、第1のシールド板の概略について説明する。 First, the outline of the first shield plate will be described with reference to FIGS.
図3および図4に示す第1のシールド板10は、シールド板本体11と、シールド板本体11上に形成された土手部12とを備えている。
The
このうちシールド板本体11は、平面矩形形状からなるとともに、一方の面11aと他方の面11bとを有している(図4参照)。このうち一方の面11aは、上述した半導体装置30の半導体載置部31側を向く面であり、他方の面11bは、上述した半導体装置30の半導体チップ33側を向く面である。
Among these, the shield plate
シールド板本体11の厚みは特に限定されないが、例えば50μm乃至200μmとすることが好ましく、100μm乃至150μmとすることが更に好ましい。シールド板本体11の厚みが50μm未満となると、外部の磁気から半導体チップ33を十分に保護することができない。他方、シールド板本体11の厚みが200μm超となると、半導体装置30全体の厚さが厚くなるので好ましくない。
The thickness of the
土手部12は、シールド板本体11の他方の面11b上に突出している(図4参照)。この土手部12は、シールド板本体11の外周に沿って設けられており、中空矩形平面形状からなっている(図3参照)。なお土手部12の高さは、例えば50μm乃至220μmとすることが可能であり、とりわけ70μm乃至200μmとすることが好ましい。土手部12の高さが50μm未満となると半導体チップ33側方から来る磁気に対して半導体チップ33を十分に保護することができない。他方、土手部12の高さが220μm超となるとボンディングワイヤ37が通過する空間41が狭くなるので好ましくない。
The
一方、シールド板本体11の側方からはバリ13が突出している。このバリ13は、シールド板用シート50の連結部53(後述)の一部に相当するものである。またバリ13には切断バリ13aが形成されている。この場合、切断バリ13aは、シールド板本体11の一方の面11a側から連結部53を切断することにより形成されたものである。この結果、切断バリ13aの方向は、シールド板本体11の他方の面11b側(土手部12側)に向けられている。
On the other hand, burrs 13 protrude from the side of the
本実施の形態において、バリ13は、シールド板本体11の4つの角部近傍にそれぞれ形成されているが、バリ13が形成される位置および個数はこれに限られるものではない。なおシールド板本体11の4つの角部は、磁気集中を避けるため、面取りかまたは丸R形状とすることが好ましい。
In the present embodiment, the
さらにシールド板本体11のうち土手部12内側には、シールド板本体11の厚み方向に貫通する円形のガス抜き孔14が形成されている。このガス抜き孔14は、第1のシールド板10と半導体チップ33との間に設けられる第2接着層39および第2のシールド板20と半導体チップ33との間に設けられる第3接着層40から生じるガスを逃がすためのものである。この場合、ガス抜き孔14は、土手部12の4つの角部内側にそれぞれ形成されている。またガス抜き孔14の直径は、200μm乃至300μmとすることが好ましい。しかしながら、ガス抜き孔14の形状、位置および個数はこれに限られるものではない。
Further, a circular
第1のシールド板10の大きさは問わないが、第1のシールド板10の一辺を例えば1mm乃至3mm程度まで小さくすることができる。
Although the magnitude | size of the
また第1のシールド板10は、例えばパーマロイPC材等のFe−Ni合金を含む材料等、透磁率の高い材料からなることが好ましい。
Moreover, it is preferable that the
次に図5および図6により、第2のシールド板の概略について説明する。 Next, the outline of the second shield plate will be described with reference to FIGS.
図5および図6に示す第2のシールド板20は、断面凸形状からなり、水平板21と、水平板21から突出する突出部22とを有している。
The
このうち水平板21は、平面矩形形状からなるとともに、一方の面21aと他方の面21bとを有している(図6参照)。このうち一方の面21aは、上述した半導体装置30の半導体チップ33側を向く面であり、他方の面21bは、上述した半導体装置30の表面(上面)側を向く面である。
Of these, the
水平板21の厚みは特に限定されないが、例えば50μm乃至200μmとすることが好ましく、100μm乃至150μmとすることが更に好ましい。水平板21の厚みが50μm未満となると外部の磁気から半導体チップ33を十分に保護することができない。他方、水平板21の厚みが200μm超となると、半導体装置30全体の厚さが厚くなるので好ましくない。
The thickness of the
突出部22は、水平板21の中央部において一方の面21aから突出している。また突出部22は、水平板21より小さい平面矩形形状を有している(図5参照)。この突出部22の厚みは、50μm乃至220μmとすることが可能であり、とりわけ70μm乃至200μmとすることが好ましい。突出部22の厚みが50μm未満となるとボンディングワイヤ37が通過する空間41が狭くなるので好ましくない。他方、突出部22の厚みが220μm超となると半導体チップ側方から来る磁気から半導体チップを十分に保護することができない。
The protruding
一方、水平板21の側方からはバリ23が突出している。このバリ23は、シールド板用シート50の連結部53(後述)の一部に相当するものである。またバリ23には切断バリ23aが形成されている。この場合、切断バリ23aは、水平板21の一方の面21a側から連結部53を切断することにより形成されたものである。この結果、切断バリ23aの方向は、水平板21の他方の面21b側に向けられている。
On the other hand, burrs 23 protrude from the side of the
本実施の形態において、バリ23は、水平板21の4つの角部近傍にそれぞれ形成されているが、バリ23の位置および個数はこれに限られるものではない。なおシールド板本体11の4つの角部は、磁気集中を避けるため、面取りかまたは丸R形状とすることが好ましい。
In the present embodiment, the
第2のシールド板20の大きさは問わないが、第2のシールド板20の一辺を例えば1mm乃至3mm程度まで小さくすることもできる。なお第2のシールド板20の大きさを上述した第1のシールド板10の大きさより大きくしても良い。この場合、半導体チップ33の側方からの磁気に対する遮蔽効果をより高めることができる。
Although the magnitude | size of the
また第2のシールド板20は、例えばパーマロイPC材等のFe−Ni合金を含む材料等、透磁率の高い材料からなることが好ましい。
Moreover, it is preferable that the
(シールド板用シートの構成)
次に図7により、このようなシールド板(第1のシールド板10、第2のシールド板20)を作製する際に用いられるシールド板用シートの概略について説明する。
(Configuration of sheet for shield plate)
Next, with reference to FIG. 7, an outline of a shield plate sheet used when producing such shield plates (
図7に示すように、シールド板用シート50は、複数の開口51を有する枠体52と、枠体52の開口51内に配置され、枠体52に連結部53を介して連結された複数のシールド板(第1のシールド板10または第2のシールド板20)とを備えている。このうち枠体52は、最外周に位置する外枠54と、外枠54内において隣接する各開口51間に形成され、互いに平行に配置された複数の細長いステー部55とを有している。
As shown in FIG. 7, the
連結部53は、各第1のシールド板10(または第2のシールド板20)の側部にそれぞれ設けられている。すなわち各連結部53は、第1のシールド板10(または第2のシールド板20)の側部と、枠体52のステー部55とを互いに連結するものである。
The
このシールド板用シート50は、後述するように金属板(メタル基板60)をエッチング加工することにより作製されたものである。すなわちシールド板用シート50の枠体52、連結部53、および第1のシールド板10(または第2のシールド板20)は互いに一体に形成されている。このシールド板用シート50は、例えばパーマロイPC材等のFe−Ni合金を含む材料等、透磁率の高い材料からなることが好ましい。
The
(シールド板用シートおよびシールド板の製造方法)
次に、図8(a)−(f)を用いてシールド板用シートおよびシールド板を製造する方法について説明する。なお図8(a)−(f)において、シールド板として、第2のシールド板20を例にとって説明する。
(Shield plate sheet and shield plate manufacturing method)
Next, a method for manufacturing a shield plate sheet and a shield plate will be described with reference to FIGS. 8A to 8F, the
図8(a)に示すように、まずシールド板用シート50を製造するためのメタル基板60を準備する。このメタル基板60は、上述したように透磁率の高い金属からなることが好ましく、例えばパーマロイPC材等のFe−Ni合金からなっている。
As shown in FIG. 8A, first, a
次に、メタル基板60の一方の面60a全体にレジスト層61を設けるととともに、他方の面60b全体にレジスト層62を設ける(図8(b))。
Next, the resist
次いで、レジスト層61、62に各々所定形状からなるパターンを形成する(図8(c))。この場合、例えば露光用マスクを介してレジスト層61、62を露光し、硬化させ、次いでレジスト層61、62を現像する。その後レジスト層61、62の不要部分を除去することにより、各レジスト層61、62に所定のパターンを形成することができる。
Next, a pattern having a predetermined shape is formed on each of the resist
次に、メタル基板60の両面60a、60bにエッチング加工を施し、メタル基板60のうちレジスト層61、62が設けられていない部分を除去する(図8(d))。なお、このエッチング加工で用いられるエッチング液としては、塩化第2鉄水溶液、塩化第2銅水溶液、または銅アンモニウム錯イオンを含むアルカリ水溶液などが挙げられる。
Next, both
このようにメタル基板60にエッチング加工を施す際、第2のシールド板20の水平板21に対応する部分には、メタル基板60の一方の面60aから他方の面60bに向けてハーフエッチング加工が施される。他方、第2のシールド板20の突出部22に対応する部分は、メタル基板60の厚みのまま残存する。これにより、水平板21と突出部22とを有する断面凸形状からなる第2のシールド板20が形成される。
Thus, when etching the
その後、レジスト層61、62を除去することにより、上述したシールド板用シート50が得られる(図8(e))。
Thereafter, by removing the resist
なお、これに続いてシールド板用シート50を500℃乃至1100℃の温度で熱処理し、シールド板用シート50の磁気シールド効果を更に高めても良い。またレジスト層61、22を除去した後、洗浄工程、検査工程、およびアニール処理工程が適宜設けられていても良い。
Following this, the
次に、ダイヤモンド砥石等からなるブレード65によって、水平板21の一方の面21a側から連結部53を切断する。これにより第2のシールド板20が個別に分離される(ソーイング(sawing)工程)。この場合、ソーイング前に第2のシールド板20の裏面にテープを貼り、テープ厚の半分くらいまで上方からソーイングした後、テープの下方から突き上げることにより第2のシールド板20を個片化し、この個片化された第2のシールド板20を上方から真空吸着して取り出す。また、テープを用いることなくパンチカットにより第2のシールド板20を個片化することも可能であり、この場合、パンチカット後に上方から真空吸着して取り出す。取り出した後、第2のシールド板20をそのままマウントするか、または一旦トレーに第2のシールド板20を並び入れても良い。このようにして、シールド板用シート50から第2のシールド板20を製造することができる(図8(f))。
Next, the
この際、ステー部55より幅広のブレード65を用いて、ステー部55および連結部53を一体として切断することが好ましい。すなわちブレード65をステー部55の長手方向に沿って移動させることにより(図7の線分L参照)、ステー部55と、このステー部55の両側に位置する連結部53、53とを一度に連続して切断することが作業の効率化を図るうえで好ましい。
At this time, it is preferable to cut the
なお図8(a)−(f)において、エッチング加工を用いてシールド板用シート50を製造する方法について説明したが、このほかプレス加工を用いてシールド板用シート50を製造することも可能である。
8A to 8F, the method for manufacturing the
第1のシールド板10についても上述した工程と略同様にして作製することができる。すなわち、メタル基板60をエッチング加工することにより複数の第1のシールド板10を含むシールド板用シート50を作製し、このシールド板用シート50の各連結部53を切断することにより、第1のシールド板10を得ることができる。
The
(半導体装置の製造方法)
次に、図9(a)−(g)を用いて半導体装置の製造方法について説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device will be described with reference to FIGS.
まず、図9(a)に示すように、複数の半導体載置部31とリード部32とを有するリードフレーム42を準備する。
First, as shown in FIG. 9A, a
次に、半導体載置部31上面に、第1接着層35を介して第1のシールド板10を搭載して固着する(図9(b))。この場合、第1のシールド板10の土手部12が上方を向くようにする。なお第1接着層35としては、両面接着テープまたはAgペースト等のダイボンド材を挙げることができる。
Next, the
次に、第1のシールド板10のシールド板本体11上に、第2接着層39を介して半導体チップ33を搭載して固着する(図9(c))。この場合、半導体チップ33は土手部12内に配置される。また半導体チップ33の回路面33aが上方を向くように配置する。なお第2接着層39としては、両面接着テープまたはAgペースト等のダイボンド材を挙げることができる。
Next, the
続いて、半導体チップ33の端子部33bと各リード部32とをボンディングワイヤ37により電気的に接続する(図9(d))。
Subsequently, the
次に、半導体チップ33の回路面33a上に、第3接着層40を介して第2のシールド板20を載置して固着する(図9(e))。この場合、第2のシールド板20の突出部22が半導体チップ33の回路面33a側を向くようにする。なお第3接着層40としては、両面接着テープまたは非導電性樹脂ペースト等のダイボンド材を挙げることができる。
Next, the
続いて、半導体載置部31、リード部32、第1のシールド板10、半導体チップ33、第2のシールド板20およびボンディングワイヤ37を封止樹脂部38により封止する(図9(f))。
Subsequently, the
その後、リード部32および吊りリード36(図2参照)を切断し、リードフレーム42を半導体チップ33毎に分離することにより、図1および図2に示す半導体装置30が得られる(図9(g))。
Thereafter, the
以上説明したように本実施の形態によれば、第1のシールド板10および第2のシールド板20は、半導体チップ33より大きな平面形状を有している。このことにより、半導体装置30を使用する際、とりわけ半導体チップ33の上方および下方から到達する外部磁気から半導体チップ33を効果的にシールドすることができる。また半導体チップ33は、第1のシールド板10の土手部12によりその側方から覆われているので、半導体チップ33の側方から到達する外部磁気に対しても半導体チップ33を効果的にシールドすることができる。
As described above, according to the present embodiment, the
また本実施の形態によれば、シールド板本体11にガス抜き孔14が形成されているので、第2接着層39および第3接着層40から生じるガスを逃がすことができ、これにより半導体装置30におけるクラックの発生を防止することができる。以下、この点について更に説明する。
In addition, according to the present embodiment, since the
封止樹脂部38による樹脂封止の際(図9(f)参照)、第1のシールド板10および半導体チップ33は約180℃程度で加熱される。この際、第1のシールド板10と半導体チップ33とを接着する接着剤(第2接着層39)および第2のシールド板20と半導体チップ33とを接着する接着剤(第3接着層40)も加熱され、これにより接着剤から有機ガスが発生する場合がある。また、接着剤に吸湿した水が加熱されて水蒸気が発生することも起こりうる。これに対して本実施の形態において、シールド板本体11にガス抜き孔14を形成しているので、接着剤から発生したガス(有機ガスおよび/または水蒸気)は、半導体チップ33や第2のシールド板20を搭載した後、封止樹脂部38による樹脂封止までの間にガス抜き孔14を通って外方へ排出される。具体的には、半導体チップ33および第2のシールド板20を搭載した後のキュア時に、第1のシールド板10の下方から吸引することにより、ガス抜き孔14からガスを排出し、ガスが淀まないようにさせる。したがって、樹脂封止後に封止樹脂部38内にガスが残存しないようにすることができる。
During resin sealing by the sealing resin portion 38 (see FIG. 9F), the
他方、このようなガス抜き孔14を設けなかった場合、ガス(有機ガスおよび/または水蒸気)が第1のシールド板10と半導体チップ33との間付近に残存したまま封止樹脂部38が固化する可能性がある。この場合、完成後の半導体装置30に対して吸湿試験(リフロー試験)を行った際、ガスが残存した部分が膨潤し、ここからクラックが発生するおそれがある。これに対して本実施の形態によれば、シールド板本体11にガス抜き孔14を設けたことにより、接着剤からのガスを封止樹脂部38による封止前に外方へ逃がすことができるので、吸湿試験(リフロー試験)の際に、封止樹脂部38にクラックが発生することがない。
On the other hand, when such a
また本実施の形態によれば、第1のシールド板10の切断バリ13aが上方(他方の面11b側)に向けられているので、リフロー試験または温度サイクル試験において熱ストレスが加わった際、切断バリ13a近傍において封止樹脂部38下方へのクラック発生を防止することができる。
Further, according to the present embodiment, since the cutting burr 13a of the
さらに本実施の形態によれば、第2のシールド板20の切断バリ23aが上方(他方の面21b側)に向けられているので、切断バリ23aがボンディングワイヤ37に接触することを防止することができる。
Furthermore, according to the present embodiment, since the cutting
第2の実施の形態
次に、本発明の第2の実施の形態について図10を参照して説明する。図10は、本発明の第2の実施の形態を示す図である。図10に示す第2の実施の形態は、半導体装置がQFNタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図10において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 10 is a diagram showing a second embodiment of the present invention. The second embodiment shown in FIG. 10 is different in that the semiconductor device is of the QFN type, and other configurations are substantially the same as those of the first embodiment described above. 10, the same parts as those of the first embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
図10に示すように、QFN(Quad Flat Non-leaded Package)タイプからなる半導体装置70は、半導体載置部(ダイパッド)31と、半導体載置部31の外周に配置されたリード部32と、半導体載置部31上に設けられた第1のシールド板10と、第1のシールド板10上に設けられた半導体チップ33とを備えている。
As shown in FIG. 10, a
また半導体チップ33上に第2のシールド板20が設けられ、半導体チップ33とリード部32とがボンディングワイヤ37によって接続されている。さらに半導体載置部31、リード部32、第1のシールド板10、半導体チップ33、第2のシールド板20およびボンディングワイヤ37は、封止樹脂部38により封止されている。
The
本実施の形態による半導体装置70においては、半導体載置部31の裏面とリード部32の裏面とは、互いに同一平面上に位置している。また半導体載置部31の裏面とリード部32の裏面とは、封止樹脂部38から外方に露出している。
In the
第3の実施の形態
次に、本発明の第3の実施の形態について図11を参照して説明する。図11は、本発明の第3の実施の形態を示す図である。図11に示す第3の実施の形態は、半導体装置がBGAタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 11 is a diagram showing a third embodiment of the present invention. The third embodiment shown in FIG. 11 is different in that the semiconductor device is of the BGA type, and other configurations are substantially the same as those of the first embodiment described above. In FIG. 11, the same parts as those of the first embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
図11に示すように、BGA(Ball Grid Array)タイプからなる半導体装置80は、半導体載置部(チップ搭載パッド)81と、半導体載置部81の外周に配置されたリード部(ボンディングパッド)82と、半導体載置部81上に設けられた第1のシールド板10と、第1のシールド板10上に設けられた半導体チップ33とを備えている。
As shown in FIG. 11, a
また半導体チップ33上に第2のシールド板20が設けられ、半導体チップ33とリード部82とがボンディングワイヤ37によって接続されている。さらに半導体載置部81、リード部82、第1のシールド板10、半導体チップ33、第2のシールド板20およびボンディングワイヤ37は、封止樹脂部38により封止されている。
The
ところで本実施の形態においては、半導体載置部81およびリード部82の下方に、これら半導体載置部81およびリード部82を支持する非導電性基板83が設けられている。この非導電性基板83は、有機基板であっても無機基板であってもよい。このうち有機基板としては、例えば、ポリエーテルサルホン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。
In the present embodiment, a
また非導電性基板83には複数のスルーホール84が形成され、各スルーホール84内には導電性物質85が充填されている。なお導電性物質85としては、めっきによりスルーホール84内に形成された銅等の導電性金属、あるいは銅粒子、銀粒子等の導電性粒子を含有した導電性ペースト等が挙げられる。さらに非導電性基板83の裏面には、複数のはんだボール86が設けられている。各はんだボール86は、導電性物質85を介してリード部82と電気的に接続されている。
A plurality of through
10 第1のシールド板
11 シールド板本体
12 土手部
14 ガス抜き孔
20 第2のシールド板
21 水平板
22 突出部
30、70、80 半導体装置
31、81 半導体載置部(ダイパッド)
32、82 リード部
33 半導体チップ
35 第1接着層
37 ボンディングワイヤ
38 封止樹脂部
39 第2接着層
40 第3接着層
DESCRIPTION OF
32, 82
本発明は、第1の磁気シールド板と第2の磁気シールド板とからなる半導体装置用の一組の磁気シールド板であって、前記第1の磁気シールド板は、シールド板本体と、前記シールド板本体の半導体チップ側を向く面に形成され、前記半導体チップの側方空間を覆う土手部を有し、前記第2の磁気シールド板は、水平板と、前記水平板の中央から前記半導体チップ側へ突出する突出部とを有する断面凸形状をもつことを特徴とする一組の磁気シールド板である。 The present invention is a set of magnetic shield plates for a semiconductor device comprising a first magnetic shield plate and a second magnetic shield plate, wherein the first magnetic shield plate comprises a shield plate body and the shield. Formed on the surface of the plate body facing the semiconductor chip side, and having a bank portion that covers a lateral space of the semiconductor chip, the second magnetic shield plate is a horizontal plate and the semiconductor chip from the center of the horizontal plate It is a set of magnetic shield plates characterized by having a convex cross section having a protruding portion protruding to the side .
本発明は、半導体装置用の磁気シールド板において、半導体載置部側を向く一方の面と半導体チップ側を向く他方の面とを有するシールド板本体と、前記シールド板本体の前記他方の面に形成され、前記半導体チップの側方空間を覆う土手部とを備え、前記シールド板本体のうち前記土手部内側に、前記シールド板本体の厚み方向に貫通するガス抜き孔を形成したことを特徴とする磁気シールド板である。 The present invention provides a magnetic shield plate for the semiconductor device, a shield plate body having a second surface facing the one surface of the semiconductor chip side facing the semiconductor mounting portion side, the other surface of the shield plate body is formed, wherein a bank portion for covering the semiconductor chip side space, the bank portion inside of the shield plate main body to form a gas vent hole penetrating in the thickness direction of the shield plate body This is a magnetic shield plate.
本発明は、半導体装置用の磁気シールド板において、半導体チップ側を向く一方の面を有する水平板と、前記水平板の一方の面から突出する突出部とを備え、前記突出部は、前記水平板の中央から前記半導体チップ側へ突出することを特徴とする磁気シールド板である。
本発明は、磁気シールド板用シートにおいて、複数の開口を有する枠体と、前記枠体の前記開口内に配置され、前記枠体に連結部を介して連結された複数の磁気シールド板とを備え、各磁気シールド板は、前記磁気シールド板からなることを特徴とする磁気シールド板用シートである。
The present invention provides a magnetic shield plate for a semiconductor device, comprising: a horizontal plate having one surface facing the semiconductor chip side; and a protruding portion protruding from one surface of the horizontal plate , wherein the protruding portion is the horizontal plate. The magnetic shield plate protrudes from the center of the plate toward the semiconductor chip .
The present invention provides a sheet for a magnetic shield plate, comprising: a frame having a plurality of openings; and a plurality of magnetic shield plates arranged in the openings of the frame and connected to the frame via a connecting portion. Each of the magnetic shield plates is a magnetic shield plate sheet comprising the magnetic shield plate.
以上のように本発明によれば、半導体チップは、第1の磁気シールド板および第2の磁気シールド板により上方および下方から覆われ、土手部により側方から覆われる。このことにより、半導体チップの上下および側方から外部磁気の影響を受けることを防止し、磁気シールド効果を高めることができる。 According to the present invention as described above, the semi-conductor chip, the first magnetic shield plate and a second magnetic shield plate is covered from the upper and lower, are covered from the side by the bank portion. As a result, it is possible to prevent the semiconductor chip from being affected by external magnetism from above and below and from the side, and to enhance the magnetic shield effect.
Claims (9)
半導体載置部と、
半導体載置部の外周に配置されたリード部と、
半導体載置部上に設けられた第1のシールド板と、
第1のシールド板上に設けられ、回路面を有する半導体チップと、
半導体チップの回路面に設けられた第2のシールド板と、
半導体チップとリード部とを接続するボンディングワイヤと、
半導体載置部、リード部、第1のシールド板、半導体チップ、第2のシールド板およびボンディングワイヤを封止する封止樹脂部とを備え、
第1のシールド板および第2のシールド板は、半導体チップより大きな平面形状を有し、
第1のシールド板は、半導体チップの側方空間を覆う土手部を有し、
半導体チップは、第1のシールド板および第2のシールド板により上方および下方から覆われ、土手部により側方から覆われることを特徴とする半導体装置。 In semiconductor devices,
A semiconductor mounting section;
A lead portion disposed on the outer periphery of the semiconductor mounting portion;
A first shield plate provided on the semiconductor mounting portion;
A semiconductor chip provided on the first shield plate and having a circuit surface;
A second shield plate provided on the circuit surface of the semiconductor chip;
A bonding wire for connecting the semiconductor chip and the lead portion;
A semiconductor mounting portion, a lead portion, a first shield plate, a semiconductor chip, a second shield plate, and a sealing resin portion for sealing the bonding wire;
The first shield plate and the second shield plate have a larger planar shape than the semiconductor chip,
The first shield plate has a bank portion covering the side space of the semiconductor chip,
A semiconductor device, wherein a semiconductor chip is covered from above and below by a first shield plate and a second shield plate, and is covered from a side by a bank portion.
非導電性基板の裏面に設けられ、リード部と電気的に接続されたはんだボールとを更に備えたことを特徴とする請求項1または2記載の半導体装置。 A non-conductive substrate that supports the semiconductor mounting portion and the lead portion;
3. The semiconductor device according to claim 1, further comprising a solder ball provided on the back surface of the non-conductive substrate and electrically connected to the lead portion.
半導体載置部および半導体載置部の外周に配置されたリード部を準備する工程と、
半導体載置部上に第1のシールド板を設ける工程と、
第1のシールド板上に、回路面を有する半導体チップを設ける工程と、
半導体チップとリード部とをボンディングワイヤにより接続する工程と、
半導体チップの回路面に第2のシールド板を設ける工程と、
半導体載置部、リード部、第1のシールド板、半導体チップ、第2のシールド板およびボンディングワイヤを封止樹脂部により封止する工程とを備え、
第1のシールド板および第2のシールド板は、半導体チップより大きな平面形状を有し、
第1のシールド板は、半導体チップの側方空間を覆う土手部を有し、
半導体チップは、第1のシールド板および第2のシールド板により上方および下方から覆われ、土手部により側方から覆われることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
Preparing a semiconductor placement portion and a lead portion disposed on the outer periphery of the semiconductor placement portion;
Providing a first shield plate on the semiconductor mounting portion;
Providing a semiconductor chip having a circuit surface on the first shield plate;
Connecting the semiconductor chip and the lead portion by a bonding wire;
Providing a second shield plate on the circuit surface of the semiconductor chip;
Sealing the semiconductor mounting portion, the lead portion, the first shield plate, the semiconductor chip, the second shield plate and the bonding wire with a sealing resin portion,
The first shield plate and the second shield plate have a larger planar shape than the semiconductor chip,
The first shield plate has a bank portion covering the side space of the semiconductor chip,
A method of manufacturing a semiconductor device, wherein a semiconductor chip is covered from above and below by a first shield plate and a second shield plate and from the side by a bank portion.
半導体載置部側を向く一方の面と半導体チップ側を向く他方の面とを有するシールド板本体と、
シールド板本体の他方の面に形成され、半導体チップの側方空間を覆う土手部とを備えたことを特徴とするシールド板。 In shield plates for semiconductor devices,
A shield plate body having one surface facing the semiconductor mounting portion side and the other surface facing the semiconductor chip side;
A shield plate, comprising: a bank portion formed on the other surface of the shield plate body and covering a side space of the semiconductor chip.
半導体チップ側を向く一方の面を有する水平板と、
水平板の一方の面から突出する突出部とを備えたことを特徴とするシールド板。 In shield plates for semiconductor devices,
A horizontal plate having one surface facing the semiconductor chip side;
A shield plate comprising a protruding portion protruding from one surface of the horizontal plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013091768A JP5626402B2 (en) | 2013-04-24 | 2013-04-24 | Semiconductor device, method for manufacturing semiconductor device, and shield plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013091768A JP5626402B2 (en) | 2013-04-24 | 2013-04-24 | Semiconductor device, method for manufacturing semiconductor device, and shield plate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270320A Division JP5354376B2 (en) | 2009-11-27 | 2009-11-27 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013141047A true JP2013141047A (en) | 2013-07-18 |
JP5626402B2 JP5626402B2 (en) | 2014-11-19 |
Family
ID=49038149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013091768A Expired - Fee Related JP5626402B2 (en) | 2013-04-24 | 2013-04-24 | Semiconductor device, method for manufacturing semiconductor device, and shield plate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5626402B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468387B2 (en) | 2018-03-21 | 2019-11-05 | Kabushiki Kaisha Toshiba | Semiconductor device having plate-shaped metal terminals facing one another |
US20200020642A1 (en) * | 2018-07-13 | 2020-01-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278752A (en) * | 1989-04-19 | 1990-11-15 | Mitsubishi Electric Corp | Semiconductor device |
JPH05198694A (en) * | 1991-08-20 | 1993-08-06 | Toshiba Corp | Semiconductor device and its manufacture |
JP2003224234A (en) * | 2002-01-29 | 2003-08-08 | Kyocera Corp | Semiconductor device |
JP2004047656A (en) * | 2002-07-11 | 2004-02-12 | Sony Corp | Magnetic non-volatile memory device and its manufacturing method |
JP2004193247A (en) * | 2002-12-10 | 2004-07-08 | Sony Corp | Magnetic memory device |
JP2006518112A (en) * | 2003-02-13 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | Electronic component and manufacturing method thereof |
JP2006319014A (en) * | 2005-05-11 | 2006-11-24 | Sharp Corp | Electronic component for receiving high-frequency signal reception |
US20070090502A1 (en) * | 2005-10-20 | 2007-04-26 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
JP2009141194A (en) * | 2007-12-07 | 2009-06-25 | Dainippon Printing Co Ltd | Metal shield plate for semiconductor device, sheet for metal shield, semiconductor device, manufacturing method of sheet for metal shield, and manufacturing method of metal shield plate |
JP2010153760A (en) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | Semiconductor device and method for manufacturing the same |
-
2013
- 2013-04-24 JP JP2013091768A patent/JP5626402B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278752A (en) * | 1989-04-19 | 1990-11-15 | Mitsubishi Electric Corp | Semiconductor device |
JPH05198694A (en) * | 1991-08-20 | 1993-08-06 | Toshiba Corp | Semiconductor device and its manufacture |
JP2003224234A (en) * | 2002-01-29 | 2003-08-08 | Kyocera Corp | Semiconductor device |
JP2004047656A (en) * | 2002-07-11 | 2004-02-12 | Sony Corp | Magnetic non-volatile memory device and its manufacturing method |
JP2004193247A (en) * | 2002-12-10 | 2004-07-08 | Sony Corp | Magnetic memory device |
JP2006518112A (en) * | 2003-02-13 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | Electronic component and manufacturing method thereof |
JP2006319014A (en) * | 2005-05-11 | 2006-11-24 | Sharp Corp | Electronic component for receiving high-frequency signal reception |
US20070090502A1 (en) * | 2005-10-20 | 2007-04-26 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
JP2009141194A (en) * | 2007-12-07 | 2009-06-25 | Dainippon Printing Co Ltd | Metal shield plate for semiconductor device, sheet for metal shield, semiconductor device, manufacturing method of sheet for metal shield, and manufacturing method of metal shield plate |
JP2010153760A (en) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | Semiconductor device and method for manufacturing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468387B2 (en) | 2018-03-21 | 2019-11-05 | Kabushiki Kaisha Toshiba | Semiconductor device having plate-shaped metal terminals facing one another |
US20200020642A1 (en) * | 2018-07-13 | 2020-01-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
US10818609B2 (en) * | 2018-07-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP5626402B2 (en) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354376B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4941264B2 (en) | Metal shield plate for semiconductor device, sheet for metal shield, semiconductor device, method for producing sheet for metal shield, and method for producing metal shield plate | |
US8247888B2 (en) | Semiconductor device and method for manufacturing metallic shielding plate | |
JP2009026805A (en) | Semiconductor device and its manufacturing method | |
TWI500130B (en) | Package substrate, semiconductor package and methods of manufacturing the same | |
CN107278325A (en) | Integrated antenna package | |
JP2008218469A (en) | Manufacturing method of semiconductor device | |
TW201626527A (en) | Flat no-leads package with improved contact leads | |
US11715677B2 (en) | Semiconductor device with frame having arms | |
JP5851916B2 (en) | Semiconductor device | |
US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2014039067A (en) | Semiconductor device | |
JP5626402B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and shield plate | |
JP2007287762A (en) | Semiconductor integrated circuit element, its manufacturing method and semiconductor device | |
KR101197189B1 (en) | Chip package and method of manufacturing the same | |
TWI637536B (en) | Electronic package structure and the manufacture thereof | |
JP2004343122A (en) | Metal chip scale semiconductor package and manufacturing method thereof | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP2014022582A (en) | Semiconductor device manufacturing method and semiconductor device | |
TWI680547B (en) | Semiconductor package structure and method of making the same | |
JP2011044601A (en) | Lead frame, package type electronic component and electronic apparatus | |
JP2013149789A (en) | Semiconductor device, metal shield plate, and sheet for metal shield | |
JP5807815B2 (en) | Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof | |
TWI556333B (en) | Integrated circuit package and method for manufacturing the same | |
JP5403435B2 (en) | Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |