JP2013140133A - 磁気ホールセンサ - Google Patents

Abstract

【課題】多大なデジタル演算処理を不要とし、デジタルブロックの肥大化やチップ面積の増大を回避しつつ、磁気ホールセンサの応力による磁気感度の変動を補正すること。
【解決手段】印加磁場に比例する起電力を出力する磁気ホールセンサ１において、センサホール素子１１０と、このセンサホール素子と同一形状、同一サイズ、および同一構造のホール素子である応力検知ホール素子１２１を用いてセンサホール素子にかかる機械的応力を検知する応力検知部１２０と、検知された機械的応力に基づいてセンサホール素子を駆動する駆動電流を生成する駆動電流生成部１３０とを備えている。
【選択図】図１

Description

本発明は、磁気ホールセンサに関し、より詳細には、シリコン基板上に形成されたホール素子にかかる機械的応力の影響を低減するようにした磁気ホールセンサに関する。

磁気ホールセンサは、携帯電話の開閉スイッチ（ＳＷ）や電流センサなどの様々な分野で使用されている。磁気ホールセンサの特徴として、非接触型であること、汚れに強いことなどが挙げられる。
図１１は、従来の磁気ホールセンサの構成図である。磁気ホールセンサは、ホール素子と、このホール素子を駆動するための定電流駆動回路とを備えている。ホール素子の起電力Ｖ_Ｐ−Ｖ_Ｎは、駆動電流Ｉと印加磁場Ｂとを用いて、以下の数１で表される。

ここで、Ｓはホール素子の磁気感度である。
ところで、ホール素子には様々な形状があり、例えば、図１２に示されるＳｑｕａｒｅ型、図１３に示されるＧｒｅｅｋ−Ｃｒｏｓｓ型などがある。
これらのホール素子は、形状により磁気感度Ｓが異なるが、いずれも、対向して位置する電源端子Ｃ_Ｐ、Ｃ_Ｎに電流を印加し、これらと直交する位置に設けられている出力端子Ｖ_Ｐ、Ｖ_Ｎから起電力を取り出す構成となっている。

各種分野で使用され、普及してきた磁気ホールセンサであるが、磁気検出精度の正確さへの要求はますます厳しくなっている。ここで問題となるのは、ホールセンサに使用されているホール素子の機械的応力の影響である。機械的応力は、製造、パッケージング、経年劣化などで生じる。ホール素子に機械的応力がかかると、磁気感度Ｓの変化（ピエゾホール効果）により、起電力Ｖ_Ｐ−Ｖ_Ｎが変化し、所望の精度を得ることが困難となる。

図１４は、特許文献１に開示されている磁気ホールセンサの回路構成を簡略化して示す図である。この特許文献１の磁気ホールセンサ９００は、応力により抵抗値が変動する効果（ピエゾ抵抗効果）を用い、磁気ホールセンサ９００の磁気感度が一定となるように構成されている。この磁気ホールセンサ９００は、Ｎ型拡散抵抗９１０と、Ｐ型拡散抵抗９１１というピエゾ抵抗係数の異なる抵抗、つまり、応力による抵抗値の変動が異なる抵抗を用いている。

これらの抵抗へ一定電流を流しこむことで応力に応じた電圧が生じ、この電圧をＡＤＣ９３０によるＡ／Ｄ変換後、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）９４０で応力を算出する。さらに、ＤＳＰ９４０は算出した応力と、ホール素子９２０のホール起電力のＡＤＣ９３１によるＡ／Ｄ変換後の信号とを用いて演算を行い、応力によるホール素子９２０自体の磁気感度の変動を補正する。これにより、磁気ホールセンサ９００全体としての磁気感度が一定となるように調整している。
上述した特許文献１の磁気ホールセンサ９００は、以上のようにして、機械的応力の影響を低減した所望の起電力Ｖ_Ｐ’−Ｖ_Ｎ’を取り出すことができる構成となっている。

米国特許出願公開第２００７／００１８６５５号明細書

しかしながら、特許文献１の磁気ホールセンサでは、デジタル演算処理によって応力による磁気感度の変動を補正しているため、アナログ信号をデジタル信号へ変換するＡＤＣやデジタル演算処理をするＤＳＰが必要となる。応力補正を行うためには、多大なデジタル演算処理をする必要があり、そのための大きなＤＳＰを必要とするので、デジタルブロックの肥大化、チップ面積の増大が生じてしまう。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、シリコン基板上に形成されたホール素子にかかる機械的応力の影響を低減するようにした磁気ホールセンサを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、印加磁場に比例する起電力を出力する磁気ホールセンサにおいて、センサホール素子と、該センサホール素子と同一のホール素子である応力検知ホール素子を用いて前記センサホール素子にかかる機械的応力を検知する応力検知部と、該応力検知部により検知された前記機械的応力に基づいて前記センサホール素子を駆動する駆動電流を生成する駆動電流生成部、若しくは前記センサホール素子を駆動する駆動電圧を生成する駆動電圧生成部とを備えていることを特徴とする。

このような構成によれば、多大なデジタル演算処理を不要とし、デジタルブロックの肥大化やチップ面積の増大を回避しつつ、磁気ホールセンサの応力による磁気感度の変動を補正することができる。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記応力検知部は、前記機械的応力に応じた検知電流を生成し、前記駆動電流生成部、若しくは前記駆動電圧生成部は、前記検知電流に基づいて前記センサホール素子の駆動電流、若しくは駆動電圧を生成することを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記応力検知部は、前記応力検知ホール素子に定電圧、若しくは定電流を印加し、前記応力検知ホール素子の抵抗値の変動を前記検知電流、若しくは検知電圧の変動とすることで応力検知を行うことを特徴とする。
また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記駆動電流生成部は、前記検知電流の応力による変動に対して逆極性の応力による変動を有した前記駆動電流を生成することを特徴とする。

また、請求項５に記載の発明は、請求項４に記載の発明において、前記駆動電流生成部は、前記検知電流を増幅する電流増幅部と、該電流増幅部により増幅された前記検知電流を定電流回路の電流から減算する減算部と、該減算部にて減算された電流をミラーして前記駆動電流を生成する電流調整部とを有することを特徴とする。
また、請求項６に記載の発明は、請求項４又は５に記載の発明において、前記駆動電流生成部、若しくは駆動電圧生成部は、前記応力検知ホール素子のピエゾ抵抗係数と前記センサホール素子のピエゾホール係数との比によって変化する前記応力検知ホール素子の抵抗の変動と、前記センサホール素子の感度の変動との比を調整することを特徴とする。

また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載の発明において、前記応力検知ホール素子は、前記センサホール素子と同一形状、同一サイズ、および同一構造のホール素子であることを特徴とする。
また、請求項８に記載の発明は、請求項１に記載の発明において、前記応力検知部は、前記機械的応力に応じた検知電圧を生成し、前記駆動電流生成部、若しくは前記駆動電圧生成部は、前記検知電圧に基づいて前記センサホール素子の駆動電流、若しくは駆動電圧を生成することを特徴とする。

また、請求項９に記載の発明は、請求項２又は３に記載の発明において、前記駆動電流生成部は、前記検知電圧の応力による変動に対して同極性の応力による変動を有した前記駆動電流を生成することを特徴とする。
また、請求項１０に記載の発明は、請求項２又は３に記載の発明において、前記駆動電圧生成部は、前記検知電流の応力による変動に対して逆極性の応力による変動を有した前記駆動電流を生成することを特徴とする。

また、請求項１１に記載の発明は、請求項２又は３に記載の発明において、前記駆動電圧生成部は、前記検知電圧の応力による変動に対して同極性の応力による変動を有した前記駆動電流を生成することを特徴とする。
また、請求項１２に記載の発明は、請求項４に記載の発明において、前記駆動電流生成部は、前記検知電圧を増幅する電圧増幅部と、該電圧増幅部により増幅された前記検知電圧を電流変換するＶ−Ｉ変換部と、前記減算部にて減算された電流をミラーして前記駆動電流を生成する電流調整部とを有することを特徴とする。

本発明によれば、多大なデジタル演算処理を不要とし、デジタルブロックの肥大化やチップ面積の増大を回避しつつ、磁気ホールセンサの応力による磁気感度の変動を補正することができる。

本発明に係る磁気ホールセンサの実施例１を説明するための構成図である。 図１の具体的な回路構成の一例を示す図である。 本発明に係る磁気ホールセンサの実施例２を説明するための構成図である。 図３の具体的な回路構成の一例を示す図である。 本発明に係る磁気ホールセンサの実施例３を説明するための構成図である。 図５の具体的な回路構成の一例を示す図である。 本発明に係る磁気ホールセンサの実施例４を説明するための構成図である。 図７の具体的な回路構成の一例を示す図である。 本発明に係る磁気ホールセンサの実施例５を説明するための構成図である。 図９の具体的な回路構成の一例を示す図である。 従来の磁気ホールセンサの構成図である。 ホール素子の形状の一例を示す図である。 ホール素子の形状の他の例を示す図である。 特許文献１に開示されている磁気ホールセンサの回路構成を簡略化して示す図である。

以下、図面を参照して本発明の各実施例について説明する。
以下の説明において参照する各図における同じ機能を有する構成要素には、同一の符号を付してある。

図１は、本発明に係る磁気ホールセンサの実施例１を説明するための構成図である。本実施例１に係る磁気ホールセンサ１は、起電力を出力するセンサホール素子１１０と、応力を検知する応力検知部１２０と、センサホール素子１１０の駆動電流を生成する駆動電流生成部１３０とを備えている。
センサホール素子１１０は、駆動電流生成部１３０から出力される駆動電流Ｉ_ＨＡＬＬと、センサホール素子１１０に印加される印加磁場とから起電力Ｖ_Ｐ−Ｖ_Ｎを出力する。

応力検知部１２０は、応力検知ホール素子１２１と電流生成部１２２とを備えている。また、応力検知部１２０は、応力検知ホール素子１２１に加わる応力に応じた電流Ｉ_ＩＮを生成する。
応力検知ホール素子１２１には、センサホール素子１１０と同一のホール素子を用いる。同一のホール素子とは、例えば、同じ形状、サイズ、構造のホール素子である。例えば、応力検知ホール素子１２１は、製造時に同じウェハ上でセンサホール素子１１０と隣接する位置で製造されたホール素子であることが望ましい。

センサホール素子１１０と応力検知ホール素子１２１とを同じホール素子とすることで電流経路が同じとなり、より正確に応力補正を行うことが可能となる。応力検知ホール素子１２１に定電圧を印加し、この時の応力検知ホール素子１２１の抵抗値Ｒ_１の変動を電流Ｉ_ＩＮの変動とすることで応力検知を行っている。
駆動電流生成部１３０は、電流増幅部１３１と定電流源１３２と電流調整部１３３とを備えている。駆動電流生成部１３０は、応力検知部１２０からの電流Ｉ_ＩＮに応じた駆動電流Ｉ_ＨＡＬＬを生成する。

駆動電流生成部１３０は、例えば、この電流Ｉ_ＩＮを電流増幅部１３１で増幅して電流Ｉ_２を出力し、定電流源１３２の電流Ｉ_３から減算した電流Ｉ_４を出力する。そして、電流調整部１３３は、電流Ｉ_４を電流ミラーして、電流Ｉ_ＩＮの応力変動に対して逆極性の応力変動を持った駆動電流Ｉ_ＨＡＬＬを生成する。すなわち、駆動電流生成部１３０は、応力検知部１２０からの電流Ｉ_ＩＮの変動により、駆動電流Ｉ_ＨＡＬＬを変動させる構成となっている。

図２は、図１の具体的な回路構成の一例を示す図である。
応力検知部１２０は、一般的なＶ−Ｉ回路で実現することができる。具体的には、例えば、応力検知部１２０は、応力検知ホール素子１２１とオペアンプ１２５とＮ型ＭＯＳトランジスタ１２６（以下、単に「トランジスタ１２６」という）とを備えている。オペアンプ１２５は、その一端に電圧Ｖ_ＩＮが入力され、他端には電圧Ｖ_１が入力される。このオペアンプ１２５の出力は、トランジスタ１２６のゲート端子に印加され、電流Ｉ_ＩＮはトランジスタ１２６のドレインに入力されるように構成されている。

また、トランジスタ１２６のソースは、応力検知ホール素子１２１の一方の電源端子に接続されている。電圧Ｖ_１はオペアンプ１２５の仮想接地により、以下の数２のように表される。

ここで、電圧Ｖ_ＩＮは、上述したように、オペアンプ１２５の一端に入力される電圧である。また、応力検知ホール素子１２１の抵抗値Ｒ_１は、以下の数３のように表される。

ここで、Ｒ_１０は無応力状態での抵抗値、π_１ピエゾ抵抗係数であり、ｓ_１は応力である。
ゆえに、以下の数４のようになり、

電流Ｉ_ＩＮは応力値に応じて変動することになる。
次に、電流増幅部１３１は、一般的な電流増幅回路で実現することができる。具体的には、例えば、電流増幅部１３１は、２つの抵抗１３１１，１３１２と、これらの２つの抵抗１３１１，１３１２を流れた各電流を入力とするオペアンプ１３１３と、オペアンプ１３１３の出力電流がゲートに印加されるＰ型ＭＯＳトランジスタ１３１４（以下、単に「トランジスタ１３１４」という）を備えている。また、抵抗１３１２を流れた電流は、トランジスタ１３１４のソースに入力されるように構成されている。また、電流増幅部１３１の出力電流Ｉ_２は、トランジスタ１３１４のドレインからの出力電流である。

ここで、この電流増幅回路の増幅率Ｇ_１は、左右の抵抗１３１１と抵抗１３１２との比を調整することで変えることが可能である。ピエゾホール係数Ｐからホール素子の磁気感度Ｓは、以下の数５のようになり、

ピエゾホール係数Ｐによってホール素子の磁気感度の変動の比が変わる。ここで、σは応力の大きさであり、Ｓ_０はホール素子に応力がかかっていない時（σ＝０の時）のホール素子の磁気感度である。よって、抵抗１３１１と抵抗１３１２との比の調整は、ピエゾ抵抗係数π_１とピエゾホール係数Ｐとの比によって、抵抗の変動と感度の変動との比が変わるので、ホール素子の抵抗の変動とホール素子の感度の変動との比を調整するために抵抗１３１１と抵抗１３１２とが設置されている。ゆえに、電流増幅回路（電流増幅部１３１）の出力電流Ｉ_２は、以下の数６のようになる。

ここで注意しなければならない点は、基本的にピエゾホール係数Ｐとピエゾ抵抗係数π_１は、逆極性を示すことである。つまり、応力によりホール素子の抵抗値が増大すると、ホール素子の感度は低下する。電流Ｉ_２は、ホール素子の抵抗値が増大した場合に減少するので、電流Ｉ_２をホール素子の駆動電流として使用した場合、ホール素子の起電力は減少してしまう。ゆえに、定電流源が必要となる。定電流源１３２の電流Ｉ_３と電流増幅部１３１の電流Ｉ_２との差が電流Ｉ_４として流れるので、以下の数７のようになり、

電流Ｉ_２に対して電流Ｉ_４は逆極性となり、応力によりホール素子の抵抗値が増大した場合、電流Ｉ_４は増加する。
駆動電流生成部１３０は、この電流Ｉ_４を電流調整部１３３で増幅もしくは減衰し、センサホール素子１１０を駆動する駆動電流Ｉ_ＨＡＬＬを数８のように生成する。

ここで、Ａ_１は電流調整部１３３の増幅率である。電流調整部１３３は、図２の構成例では、一般的なＰ型ＭＯＳトランジスタ１３３１，１３３２で構成されるカレントミラー回路を用いている。さらに高精度にする場合は、カスコードカレントミラー回路を用いても良い。

図３は、本発明に係る磁気ホールセンサの実施例２を説明するための構成図である。本実施例２に係る磁気ホールセンサ２は、起電力を出力するセンサホール素子１１０と、応力を検知する応力検知部１２０と、センサホール素子１１０の駆動電流を生成する駆動電流生成部２３０とを備えている。
センサホール素子１１０と、応力検知部１２０は、図１に示した実施例１と同じである。

駆動電流生成部２３０は、電流増幅部２３１と定電流源２３２とを備えている。図１の実施例１との違いは、電流調整部１３３がない点である。電流増幅部２３１の出力電流Ｉ_２と、定電流源２３２の出力電流Ｉ_３との差分を調整する事で、電流調整部１３３は必要とせず、駆動電流Ｉ_ＨＡＬＬを生成する。
図４は、図３の具体的な回路構成の一例を示す図である。

電流増幅部２３１は、図２の電流増幅回路と同様である。図２と同様に、応力検知部の出力電流Ｉ_ＩＮを電流増幅部２３１で増幅し、電流Ｉ_２を出力する。電流増幅部２３１と定電流源２３２の出力電流の差分が駆動電流Ｉ_ＨＡＬＬとして流れるので、以下の数９のようになる。

電流増幅部２３１の出力電流Ｉ_２と、定電流源２３２の出力電流Ｉ_３との差分を、図２の電流調整部１３３の増幅率Ａ_１程度大きくする事で、電流調整部１３３を必要としない応力補正が可能となる。
図４では、センサホール素子１１０をＶＤＤに接続している。ＶＤＤ側に接続した場合、バックバイアス効果により感度の温特を小さくでき、温度補正幅を小さくできる。

図５は、本発明に係る磁気ホールセンサの実施例３を説明するための構成図である。本実施例３に係る磁気ホールセンサ３は、起電力を出力するセンサホール素子１１０と、応力を検知する応力検知部１２０と、センサホール素子１１０の駆動電流を生成する駆動電流生成部３３０とを備えている。
センサホール素子１１０と応力検知部１２０は、図１に示した実施例１と同じである。

駆動電流生成部３３０は、電流増幅部＋定電流源３３１と電流調整部３３２とを備えている。駆動電流生成部３３０は、応力検知部１２０からの電流Ｉ_ＩＮに応じた駆動電流Ｉ_ＨＡＬＬを生成する。
駆動電流生成部３３０は、例えば、この電流Ｉ_ＩＮを電流増幅部＋定電流源３３１で増幅、減算した電流Ｉ_２を出力し、電流Ｉ_２を増幅した駆動電流Ｉ_ＨＡＬＬを生成する。

図６は、図５の具体的な回路構成の一例を示す図である。
応力検知部１２０は、図２と同じで、電流Ｉ_ＩＮを出力する。
次に、電流増幅部３３１は、図２の電流増幅部１３１の抵抗１３１２をＧＮＤ側に接続している。まず、電圧Ｖ_３１は、応力検知部の電流Ｉ_ＩＮと、抵抗３３１１と、電源電圧ＶＤＤで決まり、以下の数１０のようになる。

アンプ３３１３の仮想接地のため、以下の数１１のようになる。

電圧Ｖ_３２が、抵抗３３１２の両端に印加されるので、電流Ｉ_２は、以下の数１２のようになる。

数１２の右辺第１項は、図２の定電流源１３２の役割を果たす。電流Ｉ_２を電流調整部３３２でＡ_３倍に増幅し、駆動電流Ｉ_ＨＡＬＬを生成する。

図７は、本発明に係る磁気ホールセンサの実施例４を説明するための構成図である。本実施例４に係る磁気ホールセンサ１は、図１に示した実施例１と同じ起電力を出力するセンサホール素子１１０と、応力を検知する応力検知部４２０と、センサホール素子１１０の駆動電流を生成する駆動電流生成部４３０とを備えている。
応力検知部４２０は、応力検知ホール素子４２１と電圧生成部４２２とを備えている。また、応力検知部４２０は、応力検知ホール素子４２１に加わる応力に応じた電圧Ｖ_ＩＮを生成する。

応力検知ホール素子４２１には、センサホール素子１１０と同一のホール素子を用いる。同一のホール素子とは、例えば、同じ形状、サイズ、構造のホール素子である。例えば、応力検知ホール素子１２１は、製造時に同じウェハ上でセンサホール素子１１０と隣接する位置で製造されたホール素子であることが望ましい。
センサホール素子１１０と応力検知ホール素子４２１とを同じホール素子とすることで、電流経路が同じとなり、より正確に応力補正を行うことが可能となる。応力検知ホール素子４２１に定電流を印加し、この時の応力検知ホール素子４２１の抵抗値Ｒ_１の変動を、電流Ｖ_ＩＮの変動とすることで、応力検知を行っている。

駆動電流生成部４３０は、電圧増幅部４３１とＶ−Ｉ変換部４３２と電流調整部４３３とを備えている。駆動電流生成部４３０は、応力検知部４２０からの電圧Ｖ_ＩＮに応じた駆動電流Ｉ_ＨＡＬＬを生成する。
駆動電流生成部４３０は、例えば、電圧Ｖ_ＩＮを電圧増幅部４３１で増幅して電圧Ｖ_１を出力し、Ｖ−Ｉ変換部４３２で電流Ｉ_２を出力する。そして、電流調整部４３３は、電流Ｉ_２を電流ミラーして、電流Ｉ_ＩＮの応力変動に対して逆極性の応力変動を持った駆動電流Ｉ_ＨＡＬＬを生成する。すなわち、駆動電流生成部４３０は、応力検知部４２０からの電圧Ｖ_ＩＮの変動により、駆動電流Ｉ_ＨＡＬＬを変動させる構成となっている。

図８は、図７の具体的な回路構成の一例を示す図である。
応力検知部４２０は、応力検知ホール素子４２１に電流Ｉ_ＩＮを流す事で、実現できる。応力検知部４２０の出力電圧Ｖ_ＩＮは、数３を用いて、以下の数１３のようになり、

電圧Ｖ_ＩＮは、応力値に応じて変動することになる。
次に、電圧増幅部４３１は、一般的な増幅回路で実現することができる。具体的には、例えば、電圧増幅部４３１は、２つの抵抗４３１１，４３１２とオペアンプ４３１３とを備え、オペアンプ４３１３の非反転端子と出力端子とアナロググラウンド端子（ＡＧＮＤ）とに接続した、所謂、非反転増幅回路で実現できる。電圧増幅部４３１の増幅率Ｇ_４は、抵抗４３１１，４３１２の比で調整可能である。

ここで、ＡＧＮＤは、無応力時の電圧Ｖ_ＩＮと同じになるようにしている。つまり、以下の数１４のようになる。

応力変動がない場合、電圧Ｖ_ＩＮ＝電圧ＡＧＮＤ＝電圧Ｖ_１となるが、応力変動により、電圧Ｖ_ＩＮが変動すると、電圧増幅部の出力電圧Ｖ_１は、以下の数１５のようになり、

圧縮応力印加時には、Ｖ１は増大する事が分かる。
次に、Ｖ−Ｉ変換部４３２は、一般的に使用されるＶ−Ｉ変換回路で実現できる。具体的には、例えば、抵抗４３２１と、抵抗４３２１に電圧を印加するオペアンプ４３２２と、オペアンプ４３２３の出力電圧をゲートに印加したＮ型ＭＯＳトランジスタ（以下、単に「トランジスタ４３２３」という）とを備えている。また、抵抗４３２１を流れた電流は、トランジスタ４３２３のソースに入力されるように構成されている。また、電流増幅部４３２の出力電流Ｉ_１は、トランジスタ４３２３のドレインからの出力電流である。電流Ｉ_１は、以下の数１６のようになる。

駆動電流生成部４３０は、この電流Ｉ_１を電流調整部４３３で増幅もしくは減衰し、センサホール素子１１０を駆動する駆動電流Ｉ_ＨＡＬＬを以下の数１７のように生成する。

ここで、Ａ_４は電流調整部４３３の増幅率である。電流調整部４３３は、図２と同様に、一般的なＰ型ＭＯＳトランジスタ４３３１，４３３２で構成されるカレントミラー回路を用いている。さらに高精度にする場合は、カスコードカレントミラー回路を用いても良い。

図９は、本発明に係る磁気ホールセンサの実施例５を説明するための構成図である。本実施例５に係る磁気ホールセンサ１は、図１に示した実施例１と同じ起電力を出力するセンサホール素子１１０と応力を検知する応力検知部４２０とセンサホール素子１１０の駆動電圧を生成する駆動電圧生成部５３０とを備えている。
応力検知部４２０は、図７と同じであり、応力検知ホール素子４２１に加わる応力に応じた電圧Ｖ_ＩＮを生成する。また、駆動電流生成部５３０は、応力検知部４２０からの電圧Ｖ_ＩＮに応じた駆動電圧Ｖ_ＨＡＬＬを生成する。

図１０は、図９の具体的な回路構成の一例を示す図である。
応力検知部４２０は、図８と同様であり、応力検知ホール素子４２１に電流Ｉ_ＩＮを流す事で、電圧Ｖ_ＩＮは応力値に応じて変動することになる。
次に、電圧増幅部５３０は、図８の電圧増幅部４３１と同様の回路構成で実現できる。図８の電圧増幅部４３１の出力電圧Ｖ_１をセンサホール素子の駆動電圧Ｖ_ＨＡＬＬとして使用すれば、応力補正をする事が可能となる。

ここで、定電圧駆動時の感度の応力変動について示す。定電圧感度ＳＶは、定電流感度ＳＩとホール抵抗Ｒ_ＨＡＬＬとの関係から、以下の数１８のようになる。

ゆえに、定電圧感度の応力変動は、以下の数１９のようになる。

応力σを変数として、１次のマクローリン展開をすると、以下の数２０のようになる。

（１００）Ｓｉにおいて、定電流駆動時のピエゾホール係数Ｐは、ピエゾホール係数の−２倍程度である事が知られており、定電圧感度ＳＶの変動は、ホール抵抗の−３倍程度となる。つまり、定電流時と同様補正は可能である。

図１０と同様、他の実施例でも定電圧駆動にした補正は可能である。
以上説明したように、本実施例に係る磁気ホールセンサによれば、ＡＤＣやＤＳＰのデジタル演算処理を使用せずに、アナログ回路を用いてより簡単に応力補正をすることが可能となる。すなわち、多大なデジタル演算処理を不要とし、デジタルブロックの肥大化やチップ面積の増大を回避しつつ、磁気ホールセンサの応力による磁気感度の変動を補正することができる。

本発明の技術的範囲は、図示され記載された例示的な実施例に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施例をも含んでいる。さらに、本発明の技術的範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって構成されうる。

１ 磁気ホールセンサ
１１０ センサホール素子
１２０ 応力検知部
１２１ 応力検知ホール素子
１２２ 電流生成部
１２５ オペアンプ
１２６ Ｎ型ＭＯＳトランジスタ
１３０ 駆動電流生成部
１３１ 電流増幅部
１３２ 定電流源
１３３ 電流調整部
１３１１，１３１２ 抵抗
１３１３ オペアンプ
１３１４ Ｐ型ＭＯＳトランジスタ
１３３１，１３３２ Ｐ型ＭＯＳトランジスタ
２３０ 駆動電流生成部
２３１ 電流増幅部
２３２ 定電流源
２３１１，２３１２ 抵抗
２３１３ オペアンプ
２３１４ Ｐ型ＭＯＳトランジスタ
３３０ 駆動電流生成部
３３１ 電流増幅部
３３２ 電流調整部
３３１１，３３１２ 抵抗
３３１３ オペアンプ
３３１４ Ｐ型ＭＯＳトランジスタ
３３２１ Ｐ型ＭＯＳトランジスタ
４２０ 応力検知部
４３０ 駆動電流生成部
４３１ 電圧増幅部
４３２ Ｖ−Ｉ変換部
４３３ 電流調整部
４３１１，４３１２ 抵抗
４３１３ オペアンプ
４３２１ 抵抗
４３２２ オペアンプ
４３２３ Ｎ型ＭＯＳトランジスタ
４３３１，４３３２ Ｐ型ＭＯＳトランジスタ
５３０ 駆動電圧生成部
５３１１，５３１２ 抵抗
５３１３ オペアンプ９００ 磁気ホールセンサ
９１０ Ｎ型拡散抵抗
９１１ Ｐ型拡散抵抗
９２０ ホール素子
９３０，９３１ ＡＤＣ（ＡＤコンバータ）
９４０ ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）

Claims (12)

1. 印加磁場に比例する起電力を出力する磁気ホールセンサにおいて、
   センサホール素子と、
   該センサホール素子と同一のホール素子である応力検知ホール素子を用いて前記センサホール素子にかかる機械的応力を検知する応力検知部と、
   該応力検知部により検知された前記機械的応力に基づいて前記センサホール素子を駆動する駆動電流を生成する駆動電流生成部、若しくは前記センサホール素子を駆動する駆動電圧を生成する駆動電圧生成部と
   を備えていることを特徴とする磁気ホールセンサ。
2. 前記応力検知部は、前記機械的応力に応じた検知電流を生成し、
   前記駆動電流生成部、若しくは前記駆動電圧生成部は、前記検知電流に基づいて前記センサホール素子の駆動電流、若しくは駆動電圧を生成する
   ことを特徴とする請求項１に記載の磁気ホールセンサ。
3. 前記応力検知部は、前記応力検知ホール素子に定電圧、若しくは定電流を印加し、前記応力検知ホール素子の抵抗値の変動を前記検知電流、若しくは検知電圧の変動とすることで応力検知を行うことを特徴とする請求項２に記載の磁気ホールセンサ。
4. 前記駆動電流生成部は、前記検知電流の応力による変動に対して逆極性の応力による変動を有した前記駆動電流を生成することを特徴とする請求項２又は３に記載の磁気ホールセンサ。
5. 前記駆動電流生成部は、
   前記検知電流を増幅する電流増幅部と、
   該電流増幅部により増幅された前記検知電流を定電流回路の電流から減算する減算部と、
   該減算部にて減算された電流をミラーして前記駆動電流を生成する電流調整部と
   を有することを特徴とする請求項４に記載の磁気ホールセンサ。
6. 前記駆動電流生成部、若しくは駆動電圧生成部は、前記応力検知ホール素子のピエゾ抵抗係数と前記センサホール素子のピエゾホール係数との比によって変化する前記応力検知ホール素子の抵抗の変動と、前記センサホール素子の感度の変動との比を調整することを特徴とする請求項４又は５に記載の磁気ホールセンサ。
7. 前記応力検知ホール素子は、前記センサホール素子と同一形状、同一サイズ、および同一構造のホール素子であることを特徴とする請求項１乃至６のいずれかに記載の磁気ホールセンサ。
8. 前記応力検知部は、前記機械的応力に応じた検知電圧を生成し、
   前記駆動電流生成部、若しくは前記駆動電圧生成部は、前記検知電圧に基づいて前記センサホール素子の駆動電流、若しくは駆動電圧を生成する
   ことを特徴とする請求項１に記載の磁気ホールセンサ。
9. 前記駆動電流生成部は、前記検知電圧の応力による変動に対して同極性の応力による変動を有した前記駆動電流を生成することを特徴とする請求項２又は３に記載の磁気ホールセンサ。
10. 前記駆動電圧生成部は、前記検知電流の応力による変動に対して逆極性の応力による変動を有した前記駆動電流を生成することを特徴とする請求項２又は３に記載の磁気ホールセンサ。
11. 前記駆動電圧生成部は、前記検知電圧の応力による変動に対して同極性の応力による変動を有した前記駆動電流を生成することを特徴とする請求項２又は３に記載の磁気ホールセンサ。
12. 前記駆動電流生成部は、
    前記検知電圧を増幅する電圧増幅部と、
    該電圧増幅部により増幅された前記検知電圧を電流変換するＶ−Ｉ変換部と、
    前記減算部にて減算された電流をミラーして前記駆動電流を生成する電流調整部と
    を有することを特徴とする請求項４に記載の磁気ホールセンサ。

Images