JP2013135123A - Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus - Google Patents

Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus Download PDF

Info

Publication number
JP2013135123A
JP2013135123A JP2011285354A JP2011285354A JP2013135123A JP 2013135123 A JP2013135123 A JP 2013135123A JP 2011285354 A JP2011285354 A JP 2011285354A JP 2011285354 A JP2011285354 A JP 2011285354A JP 2013135123 A JP2013135123 A JP 2013135123A
Authority
JP
Japan
Prior art keywords
electrode
groove
region
photoelectric conversion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011285354A
Other languages
Japanese (ja)
Inventor
Toshihiko Hayashi
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011285354A priority Critical patent/JP2013135123A/en
Publication of JP2013135123A publication Critical patent/JP2013135123A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a solid-state imaging device capable of enhancing yield and reliability in devices using an organic semiconductor.SOLUTION: A semiconductor device includes a first electrode provided in a selective region on a substrate, a trench formed in a region not facing the first electrode and having a level difference, an organic semiconductor layer formed to extend from a region on the first electrode to the trench and divided by the level difference thereof, a second electrode provided on the organic semiconductor layer, and a protective film provided on the second electrode. One or both of the second electrode and the protective film are formed so as to be connected in a region facing the trench. In the manufacturing process, the organic semiconductor layer is less susceptible to damage because of the influence of a chemical which is used for formation of the second electrode and an inorganic films, such as the protective film, on the organic semiconductor layer.

Description

本開示は、例えば有機光電変換素子などの半導体装置、半導体装置の製造方法、固体撮像装置および電子機器に関する。   The present disclosure relates to a semiconductor device such as an organic photoelectric conversion element, a semiconductor device manufacturing method, a solid-state imaging device, and an electronic apparatus.

近年、ＣＣＤ（Charge Coupled Device）イメージセンサ、あるいはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像装置では、画素サイズの縮小化が進んでいる。これにより、単位画素へ入射するフォトン数が減少することから感度が低下すると共に、Ｓ／Ｎ比の低下が生じている。また、カラー化のために、赤，緑，青の原色フィルタを２次元配列してなるカラーフィルタを用いた場合、赤画素では、緑と青の光がカラーフィルタによって吸収されるために、感度の低下を招いている。また、各色信号を生成する際に、画素間で補間処理を行うことから、いわゆる偽色が発生する。   2. Description of the Related Art In recent years, pixel sizes have been reduced in solid-state imaging devices such as CCD (Charge Coupled Device) image sensors or CMOS (Complementary Metal Oxide Semiconductor) image sensors. As a result, the number of photons incident on the unit pixel is reduced, so that the sensitivity is lowered and the S / N ratio is lowered. In addition, when a color filter formed by two-dimensionally arranging primary color filters of red, green, and blue is used for colorization, since red and green light are absorbed by the color filter in the red pixel, sensitivity is increased. Has led to a decline. In addition, when each color signal is generated, interpolation processing is performed between pixels, so that a so-called false color is generated.

そこで、１つの画素内に３つの光電変換層を積層し、各光電変換層において、赤色光，緑色光または青色光の光電変換を行い、１画素において３色の信号を得る固体撮像装置が提案されている（例えば、特許文献１，２）。特許文献１，２では、例えば、シリコン基板上に、緑色光を検出してこれに応じた信号電荷を発生する有機光電変換部を設け、シリコン基板内に赤色光および青色光をそれぞれ検出するフォトダイオード（無機光電変換部）を設けている。   Therefore, a solid-state imaging device is proposed in which three photoelectric conversion layers are stacked in one pixel, and photoelectric conversion of red light, green light, or blue light is performed in each photoelectric conversion layer to obtain signals of three colors in one pixel. (For example, Patent Documents 1 and 2). In Patent Documents 1 and 2, for example, an organic photoelectric conversion unit that detects green light and generates a signal charge corresponding to the green light is provided on a silicon substrate, and red light and blue light are detected in the silicon substrate, respectively. A diode (inorganic photoelectric conversion unit) is provided.

特開２００２−１５１６７３号公報JP 2002-151673 A 特開２０１１−１３８９２７号公報JP 2011-138927 A

上記特許文献１，２のような有機光電変換部を有する固体撮像装置では、有機半導体層上において、電極などの無機膜をパターニングする必要がある。このような有機半導体層上に無機膜を積層した構造を有する半導体装置において、有機半導体層の損傷を抑制して、歩留まりおよび信頼性の向上した半導体装置の実現が望まれている。   In the solid-state imaging device having the organic photoelectric conversion unit as in Patent Documents 1 and 2, it is necessary to pattern an inorganic film such as an electrode on the organic semiconductor layer. In a semiconductor device having a structure in which an inorganic film is stacked on such an organic semiconductor layer, it is desired to realize a semiconductor device with improved yield and reliability by suppressing damage to the organic semiconductor layer.

本開示はかかる問題点に鑑みてなされたもので、その目的は、有機半導体を用いたデバイスにおいて、歩留まりおよび信頼性を向上させることが可能な半導体装置とその製造方法、固体撮像装置および電子機器を提供することにある。   The present disclosure has been made in view of such problems, and a purpose thereof is a semiconductor device capable of improving yield and reliability in a device using an organic semiconductor, a manufacturing method thereof, a solid-state imaging device, and an electronic apparatus. Is to provide.

本開示の半導体装置は、基板上の選択的な領域に設けられた第１電極と、第１電極に非対向な領域に形成されると共に段差を有する溝と、第１電極上の領域から溝まで延在形成され、溝の段差により分断された有機半導体層と、有機半導体層上に設けられた第２電極と、第２電極上に設けられた保護膜とを備え、第２電極および保護膜の一方または両方が、溝に対向する領域において繋がって形成されているものである。   A semiconductor device of the present disclosure includes a first electrode provided in a selective region on a substrate, a groove formed in a region not facing the first electrode and having a step, and a groove from the region on the first electrode to the groove. And an organic semiconductor layer that is divided by a step of the groove, a second electrode that is provided on the organic semiconductor layer, and a protective film that is provided on the second electrode. One or both of the films are formed to be connected in a region facing the groove.

本開示の半導体装置の製造方法は、基板上の選択的な領域に第１電極を形成する工程と、第１電極に非対向な領域において段差を有する溝を形成する工程と、第１電極上の領域から溝まで延在して、溝の段差により分断された有機半導体層を形成する工程と、有機半導体層上に第２電極を形成する工程と、第２電極上に保護膜を形成する工程とを含み、第２電極および前記保護膜の一方または両方を、溝に対向する領域において繋げて形成するものである。   A method of manufacturing a semiconductor device according to the present disclosure includes a step of forming a first electrode in a selective region on a substrate, a step of forming a groove having a step in a region not facing the first electrode, A step of forming an organic semiconductor layer extending from the region to the groove and divided by the step of the groove, a step of forming a second electrode on the organic semiconductor layer, and a protective film on the second electrode And one or both of the second electrode and the protective film are connected to each other in a region facing the groove.

本開示の半導体装置および半導体装置の製造方法では、基板上において、第１電極に非対向な領域に段差を有する溝が形成されている。第１電極上に形成される有機半導体層が、この溝の段差によって分断され、有機半導体層上の第２電極および保護膜の一方または両方が、その溝に対向する領域において繋がって形成されている。これにより、製造プロセスにおいて、有機半導体層上の第２電極および保護膜等の無機膜の形成時に使用される薬液の影響により、有機半導体層が損傷を受けにくくなる。   In the semiconductor device and the manufacturing method of the semiconductor device of the present disclosure, a groove having a step is formed in a region not facing the first electrode on the substrate. The organic semiconductor layer formed on the first electrode is divided by the step of the groove, and one or both of the second electrode and the protective film on the organic semiconductor layer are connected and formed in a region facing the groove. Yes. Thus, in the manufacturing process, the organic semiconductor layer is less likely to be damaged due to the influence of the chemical used when forming the second electrode on the organic semiconductor layer and the inorganic film such as the protective film.

本開示の固体撮像装置は、各画素が１または複数の有機光電変換部を含み、有機光電変換部は、基板上の選択的な領域に設けられた第１電極と、第１電極に非対向な領域に形成されると共に段差を有する溝と、第１電極上の領域から溝まで延在形成され、溝の段差により分断された有機光電変換層と、有機光電変換層上に設けられた第２電極と、第２電極上に設けられた保護膜とを備え、第２電極および保護膜の一方または両方が、溝に対向する領域において繋がって形成されているものである。   In the solid-state imaging device of the present disclosure, each pixel includes one or a plurality of organic photoelectric conversion units, and the organic photoelectric conversion unit is not opposed to the first electrode provided in a selective region on the substrate and the first electrode. Formed in a region and having a step, an organic photoelectric conversion layer formed to extend from the region on the first electrode to the groove, and divided by the step in the groove, and a first layer provided on the organic photoelectric conversion layer Two electrodes and a protective film provided on the second electrode are provided, and one or both of the second electrode and the protective film are connected and formed in a region facing the groove.

本開示の電子機器は、上記本開示の固体撮像装置を有するものである。   An electronic apparatus according to the present disclosure includes the solid-state imaging device according to the present disclosure.

本開示の半導体装置および半導体装置の製造方法によれば、基板上の第１電極に非対向な領域に段差を有する溝が設けられ、第１電極上の有機半導体層が、この溝の段差によって分断される一方、第２電極および保護膜の一方または両方が、その溝に対向する領域において繋がって形成されている。これにより、製造プロセスにおいて、有機半導体層の損傷を抑制することができる。よって、有機半導体を用いたデバイスにおいて、歩留まりおよび信頼性を向上させることが可能となる。   According to the semiconductor device and the manufacturing method of the semiconductor device of the present disclosure, a groove having a step is provided in a region not facing the first electrode on the substrate, and the organic semiconductor layer on the first electrode is formed by the step of the groove. On the other hand, one or both of the second electrode and the protective film are connected and formed in a region facing the groove. Thereby, damage to the organic semiconductor layer can be suppressed in the manufacturing process. Therefore, yield and reliability can be improved in a device using an organic semiconductor.

本開示の固体撮像装置および電子機器によれば、各画素の有機光電変換部において、基板上の第１電極に非対向な領域に段差を有する溝が設けられ、第１電極上の有機半導体層が、この溝の段差によって分断される一方、第２電極および保護膜の一方または両方が、その溝に対向する領域において繋がって形成されている。これにより、製造プロセスにおいて、有機半導体層の損傷を抑制することができる。よって、歩留まりおよび信頼性を向上させることが可能となる。   According to the solid-state imaging device and the electronic apparatus of the present disclosure, in the organic photoelectric conversion unit of each pixel, a groove having a step is provided in a region not facing the first electrode on the substrate, and the organic semiconductor layer on the first electrode However, one or both of the second electrode and the protective film are connected to each other in a region facing the groove. Thereby, damage to the organic semiconductor layer can be suppressed in the manufacturing process. Therefore, yield and reliability can be improved.

本開示の第１の実施の形態に係る半導体装置の概略構成を表す断面図である。1 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to a first embodiment of the present disclosure. 図１に示した溝部付近の拡大断面図である。It is an expanded sectional view of the groove part vicinity shown in FIG. 図１に示した溝部の平面レイアウト構成を表す模式図である。It is a schematic diagram showing the plane layout structure of the groove part shown in FIG. （Ａ），（Ｂ）は、図１に示した半導体装置の製造方法を説明するための断面図である。(A), (B) is sectional drawing for demonstrating the manufacturing method of the semiconductor device shown in FIG. （Ａ）〜（Ｃ）は、図４に続く工程を表す断面図である。(A)-(C) are sectional drawings showing the process of following FIG. （Ａ），（Ｂ）は、図５に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. （Ａ），（Ｂ）は、図６に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. （Ａ），（Ｂ）は、図７に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. （Ａ），（Ｂ）は、図８に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. （Ａ），（Ｂ）は、図９に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. 図１０に続く工程を表す断面図である。FIG. 11 is a cross-sectional diagram illustrating a process following the process in FIG. 10. 本開示の第２の実施の形態に係る半導体装置の概略構成を表す断面図である。It is sectional drawing showing schematic structure of the semiconductor device which concerns on 2nd Embodiment of this indication. （Ａ），（Ｂ）は、図１２に示した半導体装置の製造方法を説明するための断面図である。(A), (B) is sectional drawing for demonstrating the manufacturing method of the semiconductor device shown in FIG. （Ａ），（Ｂ）は、図１３に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. （Ａ），（Ｂ）は、図１４に続く工程を表す断面図である。(A), (B) is sectional drawing showing the process of following FIG. 変形例１に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 1. FIG. 図１６に示した溝部の平面レイアウト構成を表す模式図である。It is a schematic diagram showing the plane layout structure of the groove part shown in FIG. 変形例２に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 2. FIG. 変形例３に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 3. FIG. 変形例４に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 4. FIG. 変形例５に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification Example 5. FIG. 変形例６に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 6. FIG. 変形例７に係る半導体装置の概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Modification 7. FIG. 適用例１に係る固体撮像装置の機能ブロック図である。12 is a functional block diagram of a solid-state imaging device according to application example 1. FIG. 図２４に示した固体撮像装置の１画素の構成を表す断面図である。It is sectional drawing showing the structure of 1 pixel of the solid-state imaging device shown in FIG. 図２４に示した固体撮像装置を用いた電子機器の概略構成を表すブロック図である。FIG. 25 is a block diagram illustrating a schematic configuration of an electronic apparatus using the solid-state imaging device illustrated in FIG. 24.

以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．第１の実施形態（下部電極分離用の絶縁膜を利用して溝を設けた例）
２．第２の実施形態（層間絶縁膜を利用して溝を設けた例）
３．変形例１（画素間に溝を設けた場合の例）
４．変形例２（封止膜端部にテーパを形成した例）
５．変形例３（上部電極端部にテーパを形成した例）
６．変形例４（溝付近における上部電極および封止膜の接続の他の例）
７．変形例５（溝付近における上部電極および封止膜の接続の他の例）
８．変形例６（溝付近における上部電極および封止膜の接続の他の例）
９．適用例１（固体撮像装置の例）
１０．適用例２（電子機器（カメラ）の例） Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. The order of explanation is as follows.
1. First Embodiment (Example in which a groove is provided using an insulating film for lower electrode separation)
2. Second Embodiment (Example of providing a groove using an interlayer insulating film)
3. Modification 1 (example in which a groove is provided between pixels)
4). Modification 2 (example in which a taper is formed at the end of the sealing film)
5. Modification 3 (example in which a taper is formed at the end of the upper electrode)
6). Modification 4 (Another example of connection between upper electrode and sealing film in the vicinity of the groove)
7). Modification 5 (Another example of connection between the upper electrode and the sealing film in the vicinity of the groove)
8). Modification 6 (Another example of connection between upper electrode and sealing film in the vicinity of the groove)
9. Application example 1 (example of solid-state imaging device)
10. Application example 2 (Example of electronic device (camera))

＜第１の実施の形態＞
［構成］
図１は、本開示の一実施の形態の半導体装置（半導体装置１０）の断面構成を表すものである。半導体装置１０は、例えば後述の固体撮像装置１における画素部１０Ａとその周辺部１０Ｂとの境界付近の構造に相当するものである。詳細は後述するが、画素部１０Ａには、例えば有機光電変換素子よりなる複数の画素が形成され、周辺部１０Ｂには、各画素を駆動するための周辺回路が形成されている。 <First Embodiment>
[Constitution]
FIG. 1 illustrates a cross-sectional configuration of a semiconductor device (semiconductor device 10) according to an embodiment of the present disclosure. The semiconductor device 10 corresponds to, for example, a structure near the boundary between the pixel portion 10A and the peripheral portion 10B in the solid-state imaging device 1 described later. Although details will be described later, a plurality of pixels made of, for example, organic photoelectric conversion elements are formed in the pixel portion 10A, and a peripheral circuit for driving each pixel is formed in the peripheral portion 10B.

半導体装置１０は、半導体基板１１上に、層間絶縁膜１２を介して下部電極１３ａ（第１電極）を有している。この下部電極１３ａは、半導体基板１１上の選択的な領域に配設されており、層間絶縁膜１２には、下部電極１３ａと、図示しない配線層とを電気的に接続させるための導電性プラグ１２０ａが埋設されている。基板１１上には、下部電極１３ａに対向して開口を有する絶縁膜１４が設けられ、この絶縁膜１４の開口に、有機光電変換層１５が形成されている。絶縁膜１４は、そのような開口とは異なる領域（下部電極１３ａに非対向な領域）に、溝２０を有しており、有機光電変換層１５は、絶縁膜１４の開口内部から、絶縁膜１４の溝２０まで延在形成され、溝２０において分断されている（段切れしている）。この有機光電変換層１５上には、上部電極１６（第２電極）および封止膜１７（保護膜）がこの順に積層されている。これらの上部電極１６および封止膜１７の端部を覆うように、コンタクトメタル層１８が形成されている。コンタクトメタル層１８は、例えば下部電極１３ａと同層に配設される配線層１３ｂと、層間絶縁膜１２に埋設された導電性プラグ１２０ｂとを介して図示しない配線層に接続されている。尚、本実施の形態の有機光電変換層１５が、本開示における「有機半導体層」の一具体例である。   The semiconductor device 10 has a lower electrode 13a (first electrode) on a semiconductor substrate 11 with an interlayer insulating film 12 interposed therebetween. The lower electrode 13a is disposed in a selective region on the semiconductor substrate 11, and a conductive plug for electrically connecting the lower electrode 13a and a wiring layer (not shown) to the interlayer insulating film 12. 120a is buried. An insulating film 14 having an opening is provided on the substrate 11 so as to face the lower electrode 13 a, and an organic photoelectric conversion layer 15 is formed in the opening of the insulating film 14. The insulating film 14 has a groove 20 in a region different from such an opening (region not facing the lower electrode 13a), and the organic photoelectric conversion layer 15 is formed from the inside of the opening of the insulating film 14 to the insulating film. It extends to 14 grooves 20 and is divided (broken) in the grooves 20. On the organic photoelectric conversion layer 15, an upper electrode 16 (second electrode) and a sealing film 17 (protective film) are laminated in this order. A contact metal layer 18 is formed so as to cover the end portions of the upper electrode 16 and the sealing film 17. The contact metal layer 18 is connected to a wiring layer (not shown) via, for example, a wiring layer 13 b disposed in the same layer as the lower electrode 13 a and a conductive plug 120 b embedded in the interlayer insulating film 12. The organic photoelectric conversion layer 15 of the present embodiment is a specific example of the “organic semiconductor layer” in the present disclosure.

半導体基板１１は、例えばシリコン（Ｓｉ）等よりなる。但し、半導体装置１０の用途によっては、ガラスやプラスチック、あるいは表面が絶縁処理された金属板により構成されていてもよい。   The semiconductor substrate 11 is made of, for example, silicon (Si). However, depending on the application of the semiconductor device 10, it may be configured by glass, plastic, or a metal plate whose surface is insulated.

導電性プラグ１２０ａ，１２０ｂは、半導体基板１１とのコネクタとして機能するものである。これらの導電性プラグ１２０ａ，１２０ｂは、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステン（Ｗ）などの材料の積層膜により構成されることが望ましい。   The conductive plugs 120 a and 120 b function as connectors with the semiconductor substrate 11. These conductive plugs 120a and 120b are preferably formed of a laminated film of materials such as titanium (Ti), titanium nitride (TiN), and tungsten (W).

層間絶縁膜１２は、例えば半導体基板１１（シリコン）との界面準位を低減させると共に、シリコン層１１０との界面からの暗電流の発生を抑制するために、界面準位の小さな絶縁膜を含んで構成されることが望ましい。例えば、半導体基板１１側から順に、酸化ハフニウム（ＨｆＯ2）膜とシリコン化合物膜とが形成された積層膜を用いることができる。シリコン化合物膜としては、例えば酸化シリコン（ＳｉＯ2）膜、窒化シリコン（ＳｉＮ）膜および酸窒化シリコン膜（ＳｉＯＮ）のうちのいずれかよりなる単層膜あるいは、これらのうちの２種以上よりなる積層膜を用いることができる。 For example, the interlayer insulating film 12 includes an insulating film having a small interface state in order to reduce the interface state with the semiconductor substrate 11 (silicon) and to suppress the generation of dark current from the interface with the silicon layer 110. It is desirable to consist of For example, a stacked film in which a hafnium oxide (HfO 2 ) film and a silicon compound film are formed in this order from the semiconductor substrate 11 side can be used. As the silicon compound film, for example, a single-layer film made of any one of a silicon oxide (SiO 2 ) film, a silicon nitride (SiN) film, and a silicon oxynitride film (SiON), or two or more of them are used. A laminated film can be used.

絶縁膜１４は、例えば酸化シリコン、窒化シリコン、酸窒化シリコンおよび酸化アルミニウム（ＡｌＯx）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。尚、絶縁膜１４は、半導体装置１０が固体撮像装置に用いられる場合には、各画素の下部電極１３ａ間を電気的に分離する機能を有する。また、この他にも、半導体基板１１などの周囲の膜に内包された水分等から有機光電変換層１５を保護するために、透水性および吸湿性の低い膜であることが望ましい。このような材料としては例えば窒化シリコン、酸化アルミニウムが挙げられる。また、上部電極１６（透明導電膜）との光学干渉による反射成分を考慮した材料であることがより望ましく、例えば上部電極１６としてＩＴＯを用いた場合には、窒化シリコンを用いるとよい。ＩＴＯと窒化シリコンとは、屈折率が近いことから、干渉効果を低減し易くなるためである。 The insulating film 14 is composed of, for example, a single layer film made of one of silicon oxide, silicon nitride, silicon oxynitride, and aluminum oxide (AlO x ), or a laminated film made of two or more of these. ing. The insulating film 14 has a function of electrically separating the lower electrodes 13a of the respective pixels when the semiconductor device 10 is used in a solid-state imaging device. In addition to this, in order to protect the organic photoelectric conversion layer 15 from moisture contained in the surrounding film such as the semiconductor substrate 11, a film having low water permeability and hygroscopicity is desirable. Examples of such a material include silicon nitride and aluminum oxide. Further, it is more desirable to use a material that takes into account a reflection component caused by optical interference with the upper electrode 16 (transparent conductive film). For example, when ITO is used as the upper electrode 16, silicon nitride may be used. This is because ITO and silicon nitride have a refractive index close to each other, so that the interference effect can be easily reduced.

溝２０は、絶縁膜１４の表面に段差を形成し、この段差によって有機光電変換層１５を分断するものである。この溝２０は、本実施の形態では、絶縁膜１４の画素部１０Ａと周辺部１０Ｂとの境界領域に、下部電極１３ａと同層に形成されたストッパ１３ｃの上面までを貫通するように設けられている。ストッパ１３ｃは、溝２０の深さを制御するものであり、例えば下部電極１３ａと同一材料により構成されている。このストッパ１３ｃは、下部電極１３ａをパターン形成する際に同時に形成することができる。尚、溝２０およびその付近の具体的な構成については後述する。   The groove 20 forms a step on the surface of the insulating film 14 and divides the organic photoelectric conversion layer 15 by this step. In this embodiment, the groove 20 is provided in the boundary region between the pixel portion 10A and the peripheral portion 10B of the insulating film 14 so as to penetrate to the upper surface of the stopper 13c formed in the same layer as the lower electrode 13a. ing. The stopper 13c controls the depth of the groove 20, and is made of the same material as the lower electrode 13a, for example. The stopper 13c can be formed at the same time as the pattern formation of the lower electrode 13a. A specific configuration of the groove 20 and the vicinity thereof will be described later.

下部電極１３ａは、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、下部電極１３ａの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等が用いられてもよい。 The lower electrode 13a is made of a light-transmitting conductive film, for example, ITO (Indium Tin Oxide). However, as a constituent material of the lower electrode 13a, besides this ITO, a tin oxide (SnO 2 ) -based material to which a dopant is added, or a zinc oxide-based material obtained by adding a dopant to aluminum zinc oxide (ZnO) May be used. Examples of the zinc oxide-based material include aluminum zinc oxide (AZO) to which aluminum (Al) is added as a dopant, gallium zinc oxide (GZO) to which gallium (Ga) is added, and indium zinc oxide to which indium (In) is added. (IZO). In addition, CuI, InSbO 4 , ZnMgO, CuInO 2 , MgIN 2 O 4 , CdO, ZnSnO 3, or the like may be used.

有機光電変換層１５は、選択的な波長域の光を光電変換する一方、他の波長域の光を透過させる有機半導体により構成されている。有機半導体としては、有機ｐ型半導体および有機ｎ型半導体のうちの一方または両方を含んで構成されることが望ましい。このような有機半導体としては、キナクリドン誘導体、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、およびフルオランテン誘導体のうちのいずれか１種が好適に用いられる。あるいは、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やその誘導体が用いられていてもよい。加えて、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセンおよびピレン等の縮合多環芳香族および芳香環ないし複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。尚、上記金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましいが、これらに限定されるものではない。このような有機光電変換層１５の厚みは、例えば５０ｎｍ〜２５０ｎｍである。   The organic photoelectric conversion layer 15 is made of an organic semiconductor that photoelectrically converts light in a selective wavelength range and transmits light in other wavelength ranges. The organic semiconductor is preferably configured to include one or both of an organic p-type semiconductor and an organic n-type semiconductor. As such an organic semiconductor, any one of quinacridone derivatives, naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, and fluoranthene derivatives is preferably used. Alternatively, a polymer such as phenylene vinylene, fluorene, carbazole, indole, pyrene, pyrrole, picoline, thiophene, acetylene, diacetylene, or a derivative thereof may be used. In addition, metal complex dyes, cyanine dyes, merocyanine dyes, phenylxanthene dyes, triphenylmethane dyes, rhodacyanine dyes, xanthene dyes, macrocyclic azaannulene dyes, azulene dyes, naphthoquinone, anthraquinone dyes, Condensed polycyclic aromatic compounds such as anthracene and pyrene and chain compounds condensed with aromatic or heterocyclic compounds, or two compounds such as quinoline, benzothiazole and benzoxazole having a squarylium group and a croconic methine group as a linking chain. A cyanine-like dye or the like bonded by a nitrogen heterocycle or a squarylium group and a croconite methine group can be preferably used. The metal complex dye is preferably a dithiol metal complex dye, a metal phthalocyanine dye, a metal porphyrin dye, or a ruthenium complex dye, but is not limited thereto. The thickness of such an organic photoelectric conversion layer 15 is, for example, 50 nm to 250 nm.

この有機光電変換層１５の下部電極１３ａとの間、および上部電極１６との間には、図示しない他の層が設けられていてもよい。例えば、下部電極１３ａ側から順に、下引き膜、電子ブロッキング膜、有機光電変換層１５、正孔ブロッキング膜、バッファ膜および仕事関数調整膜が積層された構造であってもよい。   Other layers (not shown) may be provided between the lower electrode 13 a of the organic photoelectric conversion layer 15 and the upper electrode 16. For example, a structure in which an undercoat film, an electron blocking film, an organic photoelectric conversion layer 15, a hole blocking film, a buffer film, and a work function adjusting film are stacked in this order from the lower electrode 13a side may be used.

上部電極１６は、下部電極１３ａと同様の光透過性を有する導電膜により構成されている。本実施の形態では、この上部電極１６が溝２０に対向する領域において繋がって形成されている。上部電極１６の厚みは、例えば５０ｎｍ〜１５０ｎｍである。   The upper electrode 16 is made of a conductive film having light transmission similar to that of the lower electrode 13a. In the present embodiment, the upper electrode 16 is formed so as to be connected in a region facing the groove 20. The thickness of the upper electrode 16 is, for example, 50 nm to 150 nm.

封止膜１７は、この上部電極１６上に形成されたものであり、例えば、例えば酸化シリコン、窒化シリコン、酸窒化シリコンおよび酸化アルミニウム等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜である。この封止膜１７は、本実施の形態では、上部電極１６の上面を覆うように、溝２０に対向する領域においても繋がって形成されている。但し、封止膜１７の端部（周辺部１０Ｂに対応する領域）では、コンタクトメタル層１８との接続のため、上部電極１６を露出するように形成されている。この封止膜１７の厚みは、例えば１００ｎｍ〜１μｍである。   The sealing film 17 is formed on the upper electrode 16. For example, the sealing film 17 is a single-layer film made of one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, or the like, or these It is a laminated film composed of two or more of them. In the present embodiment, the sealing film 17 is formed so as to be connected to the region facing the groove 20 so as to cover the upper surface of the upper electrode 16. However, the end portion of the sealing film 17 (region corresponding to the peripheral portion 10 </ b> B) is formed so as to expose the upper electrode 16 for connection to the contact metal layer 18. The thickness of the sealing film 17 is, for example, 100 nm to 1 μm.

コンタクトメタル層１８は、例えば、チタン、タングステン、窒化チタンおよびアルミニウム等のいずれか、あるいはそれらのうちの２種以上よりなる積層膜により構成されている。   The contact metal layer 18 is made of, for example, a laminated film made of any one of titanium, tungsten, titanium nitride, aluminum, or the like, or two or more of them.

（溝２０付近の詳細構成）
図２は、溝２０付近の構成を拡大して示したものである。本実施の形態では、溝２０は、絶縁膜１４を、ストッパ１３ｃの上面まで略垂直に掘り下げられて形成されている。具体的には、溝２０の内壁２０Ｓが絶縁膜１４の上面と略直角を成すように形成され、これにより段差を生じさせている。この溝２０の段差により、画素部１０Ａと周辺部１０Ｂとの境界において、有機光電変換層１５の一部が分断され、半導体装置１０の光電変換動作に寄与しない有機光電変換材料の堆積層１５ａが、溝２０の底面（ストッパ１３ｃの上面）にも形成される。 (Detailed configuration near the groove 20)
FIG. 2 is an enlarged view of the configuration near the groove 20. In the present embodiment, the trench 20 is formed by digging the insulating film 14 substantially vertically to the upper surface of the stopper 13c. Specifically, the inner wall 20S of the groove 20 is formed so as to be substantially perpendicular to the upper surface of the insulating film 14, thereby creating a step. Due to the step of the groove 20, a part of the organic photoelectric conversion layer 15 is divided at the boundary between the pixel portion 10 </ b> A and the peripheral portion 10 </ b> B, and an organic photoelectric conversion material deposition layer 15 a that does not contribute to the photoelectric conversion operation of the semiconductor device 10 is formed. The groove 20 is also formed on the bottom surface (the upper surface of the stopper 13c).

有機光電変換層１５上には、上述のように上部電極１６および封止膜１７が積層されるが、本実施の形態では、これらの上部電極１６および封止膜１７の両方が、溝２０に対向する領域において繋がって形成されている。上部電極１６は、溝２０の少なくとも上部を埋め込むように、即ち有機光電変換層１５の端部１５ｅを覆うように形成されている。ここでは、上部電極１６が溝２０の上部のみを埋め込む構成を示しているが、溝２０に充填されるように上部電極１６が形成されていてもよい。一方、周辺部１０Ｂに対向する領域では、上部電極１６と絶縁膜１４との間に、空隙Ｈ１を有している（有機光電変換層が形成されていない）。   The upper electrode 16 and the sealing film 17 are stacked on the organic photoelectric conversion layer 15 as described above. In the present embodiment, both of the upper electrode 16 and the sealing film 17 are formed in the groove 20. They are connected in opposing areas. The upper electrode 16 is formed so as to fill at least the upper part of the groove 20, that is, to cover the end 15 e of the organic photoelectric conversion layer 15. Here, a configuration in which the upper electrode 16 fills only the upper portion of the groove 20 is shown, but the upper electrode 16 may be formed so as to fill the groove 20. On the other hand, in the region facing the peripheral portion 10B, there is a gap H1 between the upper electrode 16 and the insulating film 14 (the organic photoelectric conversion layer is not formed).

本実施の形態において、溝２０の幅ｄは、上部電極１６の厚みｔ２よりも小さく（ｄ＜ｔ２）なるように形成されていることが望ましい。また、より望ましくは、幅ｄは、有機光電変換層１５の厚みｔ１と同等かそれよりも大きくなっているとよい。これにより、溝２０において有機光電変換層１５を分断しつつ、上部電極１６については分断することなく繋げて形成し易くなる。溝２０の深さｈは、有機光電変換層１５と堆積層１５ａとの接触を避けるために、有機光電変換層１５の厚みｔ１より大きい（ｈ＞ｔ１）ことが望ましい。このような溝２０のアスペクト比（深ｈ／幅ｄ）は、例えば１〜４程度である。これらの幅ｄ，ｈは、上記を考慮するとともに、有機光電変換層１５および上部電極１６の各成膜条件を考慮して、適切な値に設定されればよい。例えば、有機光電変換層１５を真空蒸着法、上部電極１６をスパッタ法により成膜する場合には、ｔ１＝１００ｎｍ、ｔ２＝１５０ｎｍ、ｄ＝１００ｎｍ、ｈ＝２００ｎｍ（アスペクト比が２）と設定することができる。   In the present embodiment, it is desirable that the width d of the groove 20 be smaller than the thickness t2 of the upper electrode 16 (d <t2). More desirably, the width d is equal to or greater than the thickness t1 of the organic photoelectric conversion layer 15. Thereby, it is easy to connect and form the upper electrode 16 without dividing the organic photoelectric conversion layer 15 in the groove 20. The depth h of the groove 20 is desirably larger than the thickness t1 of the organic photoelectric conversion layer 15 (h> t1) in order to avoid contact between the organic photoelectric conversion layer 15 and the deposition layer 15a. The aspect ratio (depth h / width d) of the groove 20 is, for example, about 1 to 4. These widths d and h may be set to appropriate values in consideration of the above and in consideration of the film forming conditions of the organic photoelectric conversion layer 15 and the upper electrode 16. For example, when the organic photoelectric conversion layer 15 is formed by vacuum deposition and the upper electrode 16 is formed by sputtering, t1 = 100 nm, t2 = 150 nm, d = 100 nm, h = 200 nm (aspect ratio is 2). be able to.

図３は、溝２０の平面レイアウト構成を表したものである。このように、溝２０は、例えば矩形状の画素部１０Ａを囲むように、画素部１０Ａと周辺部１０Ｂとの間に設けられている。溝２０は、例えば矩形状の領域を囲むように形成されるが、その角（コーナー部分）に対応する領域では、上部電極１６は必ずしも繋がっていなくともよい。   FIG. 3 shows a planar layout configuration of the groove 20. Thus, the groove 20 is provided between the pixel portion 10A and the peripheral portion 10B so as to surround the rectangular pixel portion 10A, for example. The groove 20 is formed so as to surround a rectangular region, for example, but the upper electrode 16 does not necessarily have to be connected in a region corresponding to the corner (corner portion).

［製造方法］
上記のような半導体装置１０は、例えば次のようにして製造することができる。図４〜図１１は、半導体装置１０の製造方法を工程順に表したものである。 [Production method]
The semiconductor device 10 as described above can be manufactured, for example, as follows. 4 to 11 show a method for manufacturing the semiconductor device 10 in the order of steps.

まず、図４（Ａ）に示したように、半導体基板１１の面Ｓ１上に、層間絶縁膜１２および導電性プラグ１２０ａ，１２０ｂを形成する。この際、具体的には、まず、半導体基板１１上に、例えば、ＡＬＤ（原子層堆積）法により酸化ハフニウム膜を成膜した後、例えばプラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により酸化シリコン膜を成膜する。尚、この後、必要に応じて、例えばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法により、層間絶縁膜１２の表面を平坦化する。次いで、層間絶縁膜１２の選択的な領域に、コンタクトホールを形成し、これらを上述した材料により埋め込むことで導電性プラグ１２０ａ，１２０ｂを形成する。尚、この後、必要に応じて、例えばＣＭＰ法等を用いて、層間絶縁膜１２上の余剰のプラグ材料（タングステン等）を除去する。   First, as shown in FIG. 4A, the interlayer insulating film 12 and the conductive plugs 120a and 120b are formed on the surface S1 of the semiconductor substrate 11. In this case, specifically, a hafnium oxide film is first formed on the semiconductor substrate 11 by, for example, an ALD (atomic layer deposition) method, and then, for example, by a plasma CVD (Chemical Vapor Deposition) method. A silicon oxide film is formed. Thereafter, the surface of the interlayer insulating film 12 is flattened by, for example, a CMP (Chemical Mechanical Polishing) method, if necessary. Next, contact holes are formed in selective regions of the interlayer insulating film 12, and these are filled with the above-described materials, thereby forming conductive plugs 120a and 120b. After that, if necessary, excess plug material (tungsten or the like) on the interlayer insulating film 12 is removed by using, for example, a CMP method.

続いて、図４（Ｂ）に示したように、層間絶縁膜１２上に下部電極１３ａを形成する。具体的には、まず、層間絶縁膜１２上の全面にわたって、例えばスパッタ法により、上述した透明導電膜を成膜する。この後、フォトリソグラフィ法を用いたエッチング（例えばドライエッチングまたはウェットエッチング）により、選択的な部分を除去することにより、下部電極１３ａを形成する。この際、下部電極１３ａを、導電性プラグ１２０ａに対向する領域に形成すると共に、導電性プラグ１２０ｂに対向する領域、および溝２０の形成予定領域にそれぞれ透明導電膜を残存させることにより、配線層１３ｂおよびストッパ１３ｃを、下部電極１３ａと共に一括して形成する。   Subsequently, as illustrated in FIG. 4B, the lower electrode 13 a is formed over the interlayer insulating film 12. Specifically, first, the above-described transparent conductive film is formed over the entire surface of the interlayer insulating film 12 by, eg, sputtering. Thereafter, the selective electrode is removed by etching using a photolithography method (for example, dry etching or wet etching), thereby forming the lower electrode 13a. At this time, the lower electrode 13a is formed in the region facing the conductive plug 120a, and the transparent conductive film is left in the region facing the conductive plug 120b and the region where the groove 20 is to be formed, thereby forming the wiring layer. 13b and stopper 13c are formed together with the lower electrode 13a.

（溝２０の形成）
次いで、絶縁膜１４を形成する。この際、まず、図５（Ａ）に示したように、半導体基板１１上の全面にわたって、層間絶縁膜１２、下部電極１３ａ、配線層１３ｂおよびストッパ１３ｃを覆うように、上述した材料よりなる絶縁膜１４を、例えばプラズマＣＶＤ法により成膜する。この後、図５（Ｂ）に示したように、成膜した絶縁膜１４の下部電極１３ａに対向する領域に、例えばフォトリソグラフィ法を用いたドライエッチングにより、開口１４Ｈａを形成し、下部電極１３ａを露出させる。次いで、図５（Ｃ）に示したように、ストッパ１３ｃに対向する領域に、例えばフォトリソグラフィ法を用いたウェットエッチングにより、上述した幅および深さ（例えば、幅１００ｎｍ，深さ２００ｎｍ）となるように溝２０を形成する。尚、開口１４ｈａの形成工程と、溝２０の形成工程は、この逆であってもよく、あるいは開口１４ｈａおよび溝２０を同時に形成してもよい。 (Formation of groove 20)
Next, the insulating film 14 is formed. At this time, first, as shown in FIG. 5A, the insulating material made of the above-described material is covered over the entire surface of the semiconductor substrate 11 so as to cover the interlayer insulating film 12, the lower electrode 13a, the wiring layer 13b, and the stopper 13c. The film 14 is formed by, for example, a plasma CVD method. Thereafter, as shown in FIG. 5B, an opening 14Ha is formed in a region facing the lower electrode 13a of the formed insulating film 14 by dry etching using, for example, photolithography, and the lower electrode 13a is formed. To expose. Next, as shown in FIG. 5C, the above-described width and depth (for example, a width of 100 nm and a depth of 200 nm) are formed in a region facing the stopper 13c by, for example, wet etching using a photolithography method. Thus, the groove 20 is formed. The opening 14ha forming step and the groove 20 forming step may be reversed, or the opening 14ha and the groove 20 may be formed simultaneously.

（有機光電変換層１５の形成）
次に、有機光電変換層１５を形成する。具体的には、まず、図６（Ａ）に示したように、基板全面にわたって、上述した材料および膜厚（例えば１００ｎｍ）よりなる有機光電変換材料を、できるだけ指向性の高い成膜手法、例えば真空蒸着法により形成する。有機光電変換材料の溝２０の内壁への付着を防ぎ、溝２０の段差によって分断させ易くするためである。この際、蒸着源としては、十分な指向性を得るために、蒸着分子が射出される面の面積が、成膜される基板および蒸着源間の距離に比べ、十分に小さいもの（点源もしくはライン源）が使用されることが望ましい。また、有機光電変換材料が水分の影響により劣化しないように、蒸着装置のチャンバー内を、１．０×１０-5Ｐａ以下の圧力下で、かつ水分圧を十分に落とした雰囲気に保持することが望ましい。加えて、蒸着時に結晶粒の肥大化による平滑化が損なわれることを防ぐため、１００℃以下で基板温度を制御するとよい。尚、上述のように、有機光電変換層１５の上層または下層に、他の有機層（電子ブロッキング層等）を形成する際には、各層を真空工程において連続的に（真空一貫プロセスで）形成する。 (Formation of organic photoelectric conversion layer 15)
Next, the organic photoelectric conversion layer 15 is formed. Specifically, first, as shown in FIG. 6A, an organic photoelectric conversion material made of the above-described material and film thickness (for example, 100 nm) is formed over the entire surface of the substrate with a highly directivity film formation method, for example, It forms by a vacuum evaporation method. This is because the organic photoelectric conversion material is prevented from adhering to the inner wall of the groove 20 and easily separated by the step of the groove 20. At this time, as the vapor deposition source, in order to obtain sufficient directivity, the area of the surface on which the vapor deposition molecules are emitted is sufficiently smaller than the distance between the substrate to be deposited and the vapor deposition source (point source or Line source) is preferably used. Also, to prevent the organic photoelectric conversion material from deteriorating due to the influence of moisture, the inside of the chamber of the vapor deposition apparatus should be kept under an atmosphere of 1.0 × 10 −5 Pa or less and with a sufficiently reduced moisture pressure. Is desirable. In addition, the substrate temperature may be controlled at 100 ° C. or lower in order to prevent the smoothing due to the enlargement of crystal grains during vapor deposition. As described above, when another organic layer (such as an electron blocking layer) is formed on the upper layer or the lower layer of the organic photoelectric conversion layer 15, each layer is continuously formed in a vacuum process (by a consistent vacuum process). To do.

これにより、図６（Ｂ）に示したように、溝２０の段差によって、有機光電変換材料が、絶縁膜１４上およびストッパ１３ｃ上にそれぞれ分断されて堆積する。この結果、下部電極１３ａ上には、有機光電変換層１５が形成されると共に、溝２０の底面には、堆積層１５ａが形成される。尚、この段階では、絶縁膜１４上の溝２０よりも外側の領域（周辺部１０Ｂに対応する領域）にも、堆積された有機光電変換材料（堆積層１５ｂ）が残存する。   Thereby, as shown in FIG. 6B, the organic photoelectric conversion material is divided and deposited on the insulating film 14 and the stopper 13c by the step of the groove 20, respectively. As a result, the organic photoelectric conversion layer 15 is formed on the lower electrode 13 a, and the deposition layer 15 a is formed on the bottom surface of the groove 20. At this stage, the deposited organic photoelectric conversion material (deposited layer 15b) also remains in a region outside the groove 20 on the insulating film 14 (region corresponding to the peripheral portion 10B).

（上部電極１６の成膜）
続いて、上部電極１６を形成する。まず、図７（Ａ）に示したように、上述した透明導電膜材料（例えばＩＴＯ）を、上述した膜厚（例えば１５０ｎｍ）により基板全面にわたって、できるだけ指向性の低い成膜手法、例えばスパッタ法により成膜する。上部電極１６の溝２０に対するカバレッジ性を高めるためである。スパッタ成膜条件は、有機光電変換層１５にプラズマが晒される影響を低減するために、基板およびターゲット間の距離を１５０ｎｍ以上とし、アルゴンガス圧０．３Ｐａ（アルゴンガス流量１５ｓｃｃｍ）、酸素ガス分圧比１％、直流電力密度１０Ｗ／ｃｍ2以下であることが望ましい。尚、この際、有機光電変換層１５は、水分、酸素、水素などの影響を受けて特性が変動し易いため、上部電極１６を、有機光電変換層１５と真空一貫プロセスにより成膜することが望ましい。この真空一貫での成膜を考慮すると、上部電極１６の成膜手法としては、例えば、乾式のマグネトロンＤＣスパッタ法や蒸着法、ＣＶＤ法が挙げられる。また、成膜時には、有機光電変換層１５への熱的、化学的および電気的ダメージを考慮した条件設定（例えば成膜温度２００℃以下等）が必要である。 (Film formation of the upper electrode 16)
Subsequently, the upper electrode 16 is formed. First, as shown in FIG. 7A, the above-described transparent conductive film material (for example, ITO) is formed on the entire surface of the substrate with the above-described film thickness (for example, 150 nm), for example, a film forming method having as low directivity as possible, for example, a sputtering method. The film is formed by This is to improve the coverage of the upper electrode 16 with respect to the groove 20. The sputtering film forming conditions are such that the distance between the substrate and the target is 150 nm or more, the argon gas pressure is 0.3 Pa (argon gas flow rate is 15 sccm), and the oxygen gas content is reduced in order to reduce the influence of plasma exposure to the organic photoelectric conversion layer 15. It is desirable that the pressure ratio is 1% and the DC power density is 10 W / cm 2 or less. At this time, since the characteristics of the organic photoelectric conversion layer 15 are likely to change due to the influence of moisture, oxygen, hydrogen, etc., the upper electrode 16 can be formed with the organic photoelectric conversion layer 15 by a consistent vacuum process. desirable. Considering this vacuum consistent film formation, examples of the film formation method for the upper electrode 16 include a dry magnetron DC sputtering method, a vapor deposition method, and a CVD method. In film formation, it is necessary to set conditions (for example, a film formation temperature of 200 ° C. or less) in consideration of thermal, chemical and electrical damage to the organic photoelectric conversion layer 15.

これにより、図７（Ｂ）に示したように、有機光電変換層１５ａ，１５ｂを覆い、かつ溝２０の上部を埋め込むように、上部電極１６が形成される。   Thus, as shown in FIG. 7B, the upper electrode 16 is formed so as to cover the organic photoelectric conversion layers 15a and 15b and to bury the upper portion of the groove 20.

（封止膜１７の成膜）
次いで、図８（Ａ）に示したように、上部電極１６上に封止膜１７を、例えばＣＶＤ法またはスパッタ法により形成する。尚、この際、封止膜１７についても、上述した理由から、有機光電変換層１５および上部電極１６と真空一貫プロセスにより成膜することが望ましい。尚、この封止膜１７を十分な厚み（例えば５００ｎｍ）で成膜することにより、溝２０のコーナー部分において上部電極１６のカバレッジ性が低下した場合（完全に繋がらずにホールが生じた場合）にも、封止膜１７でこのホール部分を覆って、有機光電変換層１７の露出を防ぐことができる。これにより、後工程において薬液から有機光電変換層１５を保護することができる。 (Deposition of sealing film 17)
Next, as shown in FIG. 8A, a sealing film 17 is formed on the upper electrode 16 by, for example, a CVD method or a sputtering method. At this time, it is desirable that the sealing film 17 is also formed by the vacuum integrated process with the organic photoelectric conversion layer 15 and the upper electrode 16 for the reason described above. When the sealing film 17 is formed with a sufficient thickness (for example, 500 nm), the coverage of the upper electrode 16 is lowered at the corner portion of the groove 20 (when a hole is generated without being completely connected). In addition, the hole portion can be covered with the sealing film 17 to prevent the organic photoelectric conversion layer 17 from being exposed. Thereby, the organic photoelectric converting layer 15 can be protected from a chemical | medical solution in a post process.

（上部電極１６および封止膜１７の加工：コンタクト用開口の形成）
続いて、周辺部１０Ｂにおいて、形成した有機光電変換層１５、上部電極１６および封止膜１７を、例えばフォトリソグラフィ法を用いたエッチングにより選択的に除去し、配線層１３ｂとのコンタクトを形成する。具体的には、まず、図８（Ｂ）に示したように、封止膜１７上にフォトレジスト膜１１０を成膜した後、このフォトレジスト膜１１０を、溝２０よりも外側の領域に端面１１０ｅが位置するようにパターニングする。こうすることで、後の工程において、加工残渣を除去するために洗浄性の高い有機薬液を使用しても、有機光電変換材料の消失が、溝２０よりも内側（画素部１０Ａ側）の領域に及ぶことが抑制される。加工箇所の清浄化と画素部１０Ａにおける有機光電変換層１５の保護が可能となる。 (Processing of upper electrode 16 and sealing film 17: formation of contact opening)
Subsequently, in the peripheral portion 10B, the formed organic photoelectric conversion layer 15, the upper electrode 16, and the sealing film 17 are selectively removed by, for example, etching using a photolithography method to form a contact with the wiring layer 13b. . Specifically, first, as shown in FIG. 8B, after forming a photoresist film 110 on the sealing film 17, the photoresist film 110 is end-faced in a region outside the groove 20. Patterning is performed so that 110e is positioned. In this way, even in the later process, even if an organic chemical liquid with high cleaning properties is used to remove processing residues, the disappearance of the organic photoelectric conversion material is an area on the inner side (pixel unit 10A side) than the groove 20. Is suppressed. It is possible to clean the processed portion and protect the organic photoelectric conversion layer 15 in the pixel portion 10A.

この後、図９（Ａ）に示したように、フォトレジスト膜１１０をマスクとしてエッチングを行い、封止膜１７、上部電極１６および有機光電変換層１５ｂの一部を選択的に除去する。これにより、配線層１３ｂが露出する。   Thereafter, as shown in FIG. 9A, etching is performed using the photoresist film 110 as a mask, and the sealing film 17, the upper electrode 16, and a part of the organic photoelectric conversion layer 15b are selectively removed. Thereby, the wiring layer 13b is exposed.

次いで、図９（Ｂ）に示したように、フォトレジスト膜１１０をアッシングにより除去し、有機薬液を用いて加工残渣を除去する。有機薬液としては、例えば、フッ化アンモニウム系有機薬液、アミン系有機薬液、濃硫酸系薬液または濃硝酸系薬液などの薬液を用いるが、これらの薬液が有機光電変換層１５などの有機膜に浸入すると、有機膜に損傷を与えたり、膜自体を消失したりする。このため、溝２０よりも外側の領域に形成された有機光電変換層１５ｂは損失し（除去され）、空隙Ｈ１となる。一方、溝２０よりも内側の有機光電変換層１５は、上部電極１６の溝２０に対向する架橋部分Ｂによって、有機薬液の侵入が抑制され、薬液の影響を受けずに残存する。堆積層１５ａも同様である。また、上述のように、フォトレジスト膜１１０の端面１１０ｅを溝２０よりも外側に形成することにより、上部電極１６の欠陥（ピンホール）および結晶粒界からの薬液の浸透から有機光電変換層１５を保護することができる。また、これにより、洗浄性の高い有機薬液の使用が可能となり、配線層１３表面の清浄化が進むことで、コンタクトメタル層１８との接触抵抗が低減される。   Next, as shown in FIG. 9B, the photoresist film 110 is removed by ashing, and the processing residue is removed using an organic chemical solution. As the organic chemical solution, for example, a chemical solution such as an ammonium fluoride-based organic chemical solution, an amine-based organic chemical solution, a concentrated sulfuric acid-based chemical solution, or a concentrated nitric acid-based chemical solution is used. Then, the organic film is damaged or the film itself is lost. For this reason, the organic photoelectric conversion layer 15b formed in a region outside the groove 20 is lost (removed), and becomes a void H1. On the other hand, the organic photoelectric conversion layer 15 on the inner side of the groove 20 is inhibited from entering the organic chemical liquid by the bridging portion B facing the groove 20 of the upper electrode 16 and remains without being affected by the chemical liquid. The same applies to the deposited layer 15a. Further, as described above, by forming the end face 110e of the photoresist film 110 outside the groove 20, the organic photoelectric conversion layer 15 can be prevented from defects (pinholes) in the upper electrode 16 and penetration of the chemical solution from the crystal grain boundary. Can be protected. This also makes it possible to use a highly clean organic chemical solution, and the cleaning of the surface of the wiring layer 13 proceeds, whereby the contact resistance with the contact metal layer 18 is reduced.

続いて、封止膜１７の端部を、例えばフォトリソグラフィ法を用いたエッチングにより選択的に除去し、上部電極１６を露出させる。具体的には、まず、図１０（Ａ）に示したように、封止膜１７上にフォトレジスト膜１１１を成膜した後、このフォトレジスト膜１１１を、その端面１１１ｅが、溝２０よりも外側で、かつ上部電極１６の端面１６ｅよりも内側の領域に位置するようにパターニングする。   Subsequently, the end portion of the sealing film 17 is selectively removed, for example, by etching using a photolithography method, and the upper electrode 16 is exposed. Specifically, first, as shown in FIG. 10A, after forming a photoresist film 111 on the sealing film 17, the end face 111 e of the photoresist film 111 is more than the groove 20. Patterning is performed so as to be located outside and in a region inside the end face 16 e of the upper electrode 16.

この後、図１０（Ｂ）に示したように、フォトレジスト膜１１１をマスクとしてエッチングを行い、封止膜１７の端部のみを選択的に除去する。これにより、上部電極１６の端部が露出する。尚、エッチング後、上記と同様にして、フォトレジスト膜１１１を剥離し、有機薬液による洗浄を行うが、この際にも、有機光電変換層１５は架橋部分Ｂにより、有機薬液の影響を受けずに済む。   Thereafter, as shown in FIG. 10B, etching is performed using the photoresist film 111 as a mask, and only the end portion of the sealing film 17 is selectively removed. As a result, the end of the upper electrode 16 is exposed. In addition, after the etching, the photoresist film 111 is peeled off and washed with an organic chemical solution in the same manner as described above. However, the organic photoelectric conversion layer 15 is not affected by the organic chemical solution due to the cross-linked portion B. It will end.

最後に、図１１に示したように、コンタクトメタル層１８を例えば蒸着法またはスパッタ法により形成する。これにより、配線層１３と上部電極１６との電気的接続がなされ、図１に示した半導体装置１０を完成する。   Finally, as shown in FIG. 11, the contact metal layer 18 is formed by, for example, vapor deposition or sputtering. As a result, the wiring layer 13 and the upper electrode 16 are electrically connected to complete the semiconductor device 10 shown in FIG.

［効果］
上記のような半導体装置１０では、画素部１０Ａにおいて、例えば封止膜１７の上方から光が入射すると、その入射光の一部が有機光電変換層１５において光電変換され、その受光量に応じて信号電荷が得られる。このような半導体装置１０では、有機半導体からなる有機光電変換層１５上に、ＩＴＯなどの無機膜よりなる上部電極１６を加工形成する必要がある。ここで、上部電極１６を加工する際には、フォトリソグラフィ法が用いられるが、この場合フォトレジスト剥離後の洗浄工程において、有機薬液を使用する。この有機薬液は、有機光電変換層１５に侵入すると、有機光電変換層１５を消失する可能性がある。本実施の形態では、半導体基板１１上の絶縁膜１４に溝２０が設けられ、この溝２０に対向する領域において、有機光電変換層１５が分断される一方、上部電極１６および封止膜１７は繋がって形成されている。これにより、上部電極１６および封止膜１７の加工工程において使用される有機薬液の有機光電変換層１５への侵入が抑制される。 [effect]
In the semiconductor device 10 as described above, when light enters from the upper side of the sealing film 17 in the pixel unit 10A, for example, part of the incident light is photoelectrically converted in the organic photoelectric conversion layer 15, and the amount of light received depends on the amount of light received. A signal charge is obtained. In such a semiconductor device 10, it is necessary to process and form the upper electrode 16 made of an inorganic film such as ITO on the organic photoelectric conversion layer 15 made of an organic semiconductor. Here, when the upper electrode 16 is processed, a photolithography method is used. In this case, an organic chemical solution is used in a cleaning process after the photoresist is removed. When this organic chemical enters the organic photoelectric conversion layer 15, the organic photoelectric conversion layer 15 may disappear. In the present embodiment, a groove 20 is provided in the insulating film 14 on the semiconductor substrate 11, and the organic photoelectric conversion layer 15 is divided in a region facing the groove 20, while the upper electrode 16 and the sealing film 17 are Connected and formed. Thereby, the penetration | invasion to the organic photoelectric converting layer 15 of the organic chemical | medical solution used in the process of the upper electrode 16 and the sealing film 17 is suppressed.

以上説明したように本実施の形態では、半導体基板１１上の下部電極１３ａに非対向な領域に段差を有する溝２０が設けられ、下部電極１３ａ上の有機光電変換層１５が、この溝２０の段差によって分断される一方、上部電極１６および封止膜１７が、その溝２０に対向する領域において繋がって形成されている。これにより、製造プロセスにおいて、有機光電変換層１５の損傷を抑制することができる。よって、有機半導体を用いたデバイスにおいて、歩留まりおよび信頼性を向上させることが可能となる。   As described above, in the present embodiment, the groove 20 having a step is provided in a region not facing the lower electrode 13 a on the semiconductor substrate 11, and the organic photoelectric conversion layer 15 on the lower electrode 13 a is connected to the groove 20. While being divided by the step, the upper electrode 16 and the sealing film 17 are connected and formed in a region facing the groove 20. Thereby, damage to the organic photoelectric conversion layer 15 can be suppressed in the manufacturing process. Therefore, yield and reliability can be improved in a device using an organic semiconductor.

＜第２の実施の形態＞
［構成］
図１２は、本開示の第２の実施の形態の半導体装置の断面構成を表すものである。この半導体装置は、上記第１の実施の形態の半導体装置１０と同様、後述の固体撮像装置１における画素部１０Ａとその周辺部１０Ｂとの境界付近の構造に相当するものである。尚、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。 <Second Embodiment>
[Constitution]
FIG. 12 illustrates a cross-sectional configuration of the semiconductor device according to the second embodiment of the present disclosure. Similar to the semiconductor device 10 of the first embodiment, this semiconductor device corresponds to a structure in the vicinity of the boundary between the pixel portion 10A and its peripheral portion 10B in the solid-state imaging device 1 described later. In addition, the same code | symbol is attached | subjected about the component similar to the said 1st Embodiment, and description is abbreviate | omitted suitably.

本実施の形態の半導体装置では、上記第１の実施の形態と同様、半導体基板１１上に、層間絶縁膜１２を介して下部電極１３ａを有している。層間絶縁膜１２には、導電性プラグ１２０ａが埋設されている。下部電極１３ａ上には、有機光電変換層１５が形成され、この有機光電変換層１５上には、上部電極１６および封止膜１７（保護膜）がこの順に積層されている。上部電極１６および封止膜１７の端部を覆うように、コンタクトメタル層１８が形成され、コンタクトメタル層１８は、配線層１３ｂおよび導電性プラグ１２０ｂと電気的に接続されている。   In the semiconductor device of the present embodiment, the lower electrode 13a is provided on the semiconductor substrate 11 with the interlayer insulating film 12 interposed therebetween, as in the first embodiment. A conductive plug 120 a is embedded in the interlayer insulating film 12. An organic photoelectric conversion layer 15 is formed on the lower electrode 13a, and an upper electrode 16 and a sealing film 17 (protective film) are laminated on the organic photoelectric conversion layer 15 in this order. A contact metal layer 18 is formed so as to cover the end portions of the upper electrode 16 and the sealing film 17, and the contact metal layer 18 is electrically connected to the wiring layer 13b and the conductive plug 120b.

但し、本実施の形態では、下部電極１３ａの下層に設けられた層間絶縁膜１２を貫通するように、溝２０Ａが形成されている。この溝２０Ａに対向する領域において、有機光電変換層１５は分断され、上部電極１６および封止膜１７は繋がって形成されている。また、本実施の形態では、溝２０Ａにより、下部電極１３ａと配線層１３ｂとが分離されている。周辺部１０Ｂでは、上部電極１６と配線層１３ｂとの間には空隙Ｈ１が形成されている。   However, in the present embodiment, the groove 20A is formed so as to penetrate the interlayer insulating film 12 provided in the lower layer of the lower electrode 13a. In the region facing the groove 20A, the organic photoelectric conversion layer 15 is divided, and the upper electrode 16 and the sealing film 17 are connected to each other. In the present embodiment, the lower electrode 13a and the wiring layer 13b are separated by the groove 20A. In the peripheral portion 10B, a gap H1 is formed between the upper electrode 16 and the wiring layer 13b.

溝２０Ａは、上記第１の実施の形態の溝２０と同様、層間絶縁膜１２の表面に段差を形成し、この段差によって有機光電変換層１５を分断するものであり、層間絶縁膜１２の画素部１０Ａと周辺部１０Ｂとの境界領域に形成されている。また、溝２０Ａの内壁は層間絶縁膜１２の上面と略直角を成すように形成され、溝２０Ａの底面に堆積層１５ａが形成されている。また、溝２０Ａの幅や深さについての設計条件についても、上記第１の実施の形態の溝２０の場合と同様である。   Similar to the groove 20 of the first embodiment, the groove 20A forms a step on the surface of the interlayer insulating film 12, and the organic photoelectric conversion layer 15 is divided by this step. It is formed in a boundary region between the portion 10A and the peripheral portion 10B. Further, the inner wall of the groove 20A is formed so as to be substantially perpendicular to the upper surface of the interlayer insulating film 12, and the deposited layer 15a is formed on the bottom surface of the groove 20A. Also, the design conditions for the width and depth of the groove 20A are the same as in the case of the groove 20 of the first embodiment.

尚、本実施の形態では、溝２０Ａを介する画素部１０Ａから周辺部１０ｂへの漏れ電流が、画素部１０Ａにおいて発生する光電流よりも十分に低いものであることが望ましい。このため、溝２０Ａにおいて有機光電変換層１５が絶縁され、また、下部電極１３ａの厚みが十分に薄いことが望まれる。一例としては、溝２０Ａの幅が１００ｎｍ，深さが２００ｎｍ、有機光電変換層１５の厚みが１００ｎｍである場合には、下部電極１３ａの厚みは、５０ｎｍ程度である。   In the present embodiment, it is desirable that the leakage current from the pixel portion 10A to the peripheral portion 10b via the groove 20A is sufficiently lower than the photocurrent generated in the pixel portion 10A. For this reason, it is desirable that the organic photoelectric conversion layer 15 is insulated in the groove 20A and that the thickness of the lower electrode 13a is sufficiently thin. As an example, when the width of the groove 20A is 100 nm, the depth is 200 nm, and the thickness of the organic photoelectric conversion layer 15 is 100 nm, the thickness of the lower electrode 13a is about 50 nm.

［製造方法］
本実施の形態の半導体装置は、例えば次のようにして製造することができる。即ち、まず、図１３（Ａ）に示したように、上記第１の実施の形態と同様にして、半導体基板１１上に層間絶縁膜１２および導電性プラグを形成した後、透明導電膜１３を基板全面にわたって成膜する。この後、図１３（Ｂ）に示したように、透明導電膜１３を例えばフォトリソグラフィ法を用いてパターニングすることにより、下部電極１３ａおよび配線層１３ｂを形成すると同時に、溝２０Ａを形成する。 [Production method]
The semiconductor device of the present embodiment can be manufactured as follows, for example. That is, first, as shown in FIG. 13A, after forming the interlayer insulating film 12 and the conductive plug on the semiconductor substrate 11 as in the first embodiment, the transparent conductive film 13 is formed. A film is formed over the entire surface of the substrate. Thereafter, as shown in FIG. 13B, the transparent conductive film 13 is patterned by using, for example, a photolithography method to form the lower electrode 13a and the wiring layer 13b, and at the same time, form the groove 20A.

続いて、図１４（Ａ）に示したように、基板全面にわたって、上記第１の実施の形態と同様にして、上述した材料よりなる有機光電変換材料を、例えば真空蒸着法により形成する。これにより、下部電極１３ａ上には、有機光電変換層１５が形成されると共に、溝２０の底面には堆積層１５ａ、配線層１３ｂ上には、堆積層１５ｂがそれぞれ残存する。   Subsequently, as shown in FIG. 14A, an organic photoelectric conversion material made of the above-described material is formed over the entire surface of the substrate in the same manner as in the first embodiment, for example, by a vacuum evaporation method. As a result, the organic photoelectric conversion layer 15 is formed on the lower electrode 13a, and the deposited layer 15a remains on the bottom surface of the groove 20 and the deposited layer 15b remains on the wiring layer 13b.

この後、図１４（Ｂ）に示したように、上記第１の実施の形態と同様にして、透明導電膜材料を基板全面にわたって、例えばスパッタ法により成膜する。これにより、有機光電変換層１５ａ，１５ｂを覆い、かつ溝２０Ａの上部を埋め込むように、上部電極１６が形成される。   Thereafter, as shown in FIG. 14B, a transparent conductive film material is formed over the entire surface of the substrate by, for example, sputtering as in the first embodiment. Thereby, the upper electrode 16 is formed so as to cover the organic photoelectric conversion layers 15a and 15b and to bury the upper portion of the groove 20A.

次いで、図１５（Ａ）に示したように、上記第１の実施の形態と同様にして、上部電極１６上に封止膜１７を、例えばＣＶＤ法またはスパッタ法により形成した後、この封止膜１７上に、端面１１０ｅを有するフォトレジスト膜１１０を成膜する。この後、図１５（Ｂ）に示したように、上記第１の実施の形態と同様にして、フォトレジスト膜１１０をマスクとしてエッチングを行い、封止膜１７、上部電極１６および有機光電変換層１５ｂの一部を選択的に除去する。その後、フォトレジスト膜１１０をアッシングにより除去し、有機薬液を用いて加工残渣を除去する（洗浄する）。本実施の形態においても、溝２０Ａよりも内側の有機光電変換層１５は、上部電極１６の架橋部分Ｂによって、有機薬液の侵入が抑制され、薬液の影響を受けずに残存する。また、洗浄性の高い有機薬液の使用が可能となり、配線層１３ｂとコンタクトメタル層１８との接触抵抗が低減される。   Next, as shown in FIG. 15A, after the sealing film 17 is formed on the upper electrode 16 by, for example, the CVD method or the sputtering method in the same manner as in the first embodiment, this sealing is performed. A photoresist film 110 having an end face 110e is formed on the film 17. Thereafter, as shown in FIG. 15B, etching is performed using the photoresist film 110 as a mask in the same manner as in the first embodiment, so that the sealing film 17, the upper electrode 16, and the organic photoelectric conversion layer are etched. Part of 15b is selectively removed. Thereafter, the photoresist film 110 is removed by ashing, and processing residues are removed (washed) using an organic chemical solution. Also in the present embodiment, the organic photoelectric conversion layer 15 on the inner side of the groove 20 </ b> A is prevented from entering the organic chemical solution by the bridging portion B of the upper electrode 16 and remains without being affected by the chemical solution. In addition, it becomes possible to use an organic chemical solution having a high cleaning property, and the contact resistance between the wiring layer 13b and the contact metal layer 18 is reduced.

この後、上記第１の実施の形態と同様にして、封止膜１７の端部を、例えばフォトリソグラフィ法を用いたエッチングにより選択的に除去した後、コンタクトメタル層１８を形成することにより、図１２に示した半導体装置を完成する。   Thereafter, in the same manner as in the first embodiment, the end portion of the sealing film 17 is selectively removed by, for example, etching using a photolithography method, and then the contact metal layer 18 is formed. The semiconductor device shown in FIG. 12 is completed.

［効果］
本実施の形態の半導体装置においても、上記第１の実施の形態の半導体装置１０と同様、有機半導体からなる有機光電変換層１５上に、ＩＴＯなどの無機膜よりなる上部電極１６を加工形成する必要がある。本実施の形態では、半導体基板１１上の層間絶縁膜１２に溝２０Ａが設けられ、この溝２０Ａに対向する領域において、有機光電変換層１５が分断される一方、上部電極１６および封止膜１７は繋がって形成されている。これにより、上部電極１６および封止膜１７の加工工程において使用される有機薬液の有機光電変換層１５への侵入が抑制される。よって、本実施の形態においても、製造プロセスにおいて、有機光電変換層１５の損傷を抑制することができ、上記第１の実施の形態と同等の効果を得ることができる。 [effect]
Also in the semiconductor device of the present embodiment, the upper electrode 16 made of an inorganic film such as ITO is processed and formed on the organic photoelectric conversion layer 15 made of an organic semiconductor, similarly to the semiconductor device 10 of the first embodiment. There is a need. In the present embodiment, a groove 20A is provided in the interlayer insulating film 12 on the semiconductor substrate 11, and the organic photoelectric conversion layer 15 is divided in a region facing the groove 20A, while the upper electrode 16 and the sealing film 17 are separated. Are connected and formed. Thereby, the penetration | invasion to the organic photoelectric converting layer 15 of the organic chemical | medical solution used in the process of the upper electrode 16 and the sealing film 17 is suppressed. Therefore, also in the present embodiment, the organic photoelectric conversion layer 15 can be prevented from being damaged in the manufacturing process, and the same effect as that of the first embodiment can be obtained.

以下、上記第１，第２の実施の形態の半導体装置の変形例（変形例１〜５）について説明する。尚、上記第１，第２の実施の形態と同一の構成要素については、同一の符号を付し、適宜説明を省略する。   Hereinafter, modified examples (modified examples 1 to 5) of the semiconductor device according to the first and second embodiments will be described. Note that the same components as those in the first and second embodiments are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

＜変形例１＞
図１６は、変形例１に係る半導体装置の断面構成を表すものである。この半導体装置は、上記第１の実施の形態の半導体装置１０と同様、後述の固体撮像装置１に適用されるものであるが、図１６では、画素部１０Ａにおける画素間の構造を示している。即ち、上記第１の実施の形態では、画素部１０Ａと周辺部１０Ｂとの間に、溝２０を形成したが、本変形例では、更に、画素１０Ａ１同士の間にも溝２０を形成している。具体的には、本変形例では、下部電極１３ａ間を電気的に分離する絶縁膜１４に溝２０が形成されており、この溝２０の段差によって、有機光電変換層１５が分断されている（画素間で不連続となっている）。上部電極１６および封止膜１７は、溝２０に対向する領域においても繋がって形成されている（各画素１０Ａ１に共通の層として形成されている）。 <Modification 1>
FIG. 16 illustrates a cross-sectional configuration of the semiconductor device according to the first modification. Similar to the semiconductor device 10 of the first embodiment, this semiconductor device is applied to a solid-state imaging device 1 described later. FIG. 16 shows a structure between pixels in the pixel portion 10A. . That is, in the first embodiment, the groove 20 is formed between the pixel portion 10A and the peripheral portion 10B. However, in this modification, the groove 20 is further formed between the pixels 10A1. Yes. Specifically, in this modification, a groove 20 is formed in the insulating film 14 that electrically separates the lower electrodes 13a, and the organic photoelectric conversion layer 15 is divided by the step of the groove 20 ( Is discontinuous between pixels). The upper electrode 16 and the sealing film 17 are connected and formed in a region facing the groove 20 (formed as a common layer for each pixel 10A1).

図１７（Ａ），（Ｂ）は、本変形例における溝２０の平面レイアウト構成を表したものである。図１７（Ａ）に示したように、溝２０は、画素部１０Ａおよび周辺部１０Ｂの間の領域だけでなく、それらの境界よりも内側の領域を矩形状に囲むように形成されていてもよい。あるいは、図１７（Ｂ）に示したように、各画素１０Ａ１（あるいは数画素からなる画素ブロック領域）を格子状に囲むように、形成されていてもよい。   FIGS. 17A and 17B show a planar layout configuration of the groove 20 in this modification. As shown in FIG. 17A, the groove 20 may be formed so as to surround not only the region between the pixel portion 10A and the peripheral portion 10B but also the region inside the boundary thereof in a rectangular shape. Good. Alternatively, as illustrated in FIG. 17B, each pixel 10 </ b> A <b> 1 (or a pixel block region including several pixels) may be formed in a lattice shape.

本変形例のように、画素部１０Ａと周辺部１０Ｂとの間の領域だけでなく、画素部１０Ａにも溝２０を形成することにより、上記第１の実施の形態と同等の効果を得ることができると共に、多重にガードを形成できることから、上部電極１６および封止膜１７の欠陥等が生じ外部から、薬液や水分等の侵入が生じた場合であっても、有機光電変換層１５の損傷の拡大を抑制することができる。換言すると、有機光電変換層１５の損傷を外側の一部の領域に留め、その内側の領域まで進行することを抑制できる。よって、歩留まりおよび信頼性の向上に有利となる。   As in this modification, not only the region between the pixel portion 10A and the peripheral portion 10B but also the groove 20 is formed in the pixel portion 10A, thereby obtaining the same effect as that of the first embodiment. In addition, since multiple guards can be formed, the organic photoelectric conversion layer 15 is damaged even when a defect or the like of the upper electrode 16 and the sealing film 17 occurs and a chemical solution or moisture enters from the outside. Can be suppressed. In other words, it is possible to suppress damage to the organic photoelectric conversion layer 15 to a part of the outer region and to proceed to the inner region. Therefore, it is advantageous for improving yield and reliability.

＜変形例２＞
図１８は、変形例２に係る半導体装置の断面構成を表すものである。この半導体装置は、上記第１の実施の形態の半導体装置１０と同様、後述の固体撮像装置１における画素部１０Ａとその周辺部１０Ｂとの境界付近の構造に相当するものである。上記第１の実施の形態では、封止膜１７の端部は垂直に加工されているが、本変形例のように、封止膜１７の端部１７ｅがテーパを有していてもよい。例えば、封止膜１７を上部電極１６とエッチング選択比が確保できる条件で、ドライエッチングを施すことにより、上部電極１６の端部を露出させつつ、封止膜１７の端部１７ｅにテーパを形成する。これにより、コンタクトメタル層１８と上部電極１６との接触面を確保すると共に、コンタクトメタル層１８のカバレッジ性を高めることができる。 <Modification 2>
FIG. 18 illustrates a cross-sectional configuration of a semiconductor device according to Modification 2. Similar to the semiconductor device 10 of the first embodiment, this semiconductor device corresponds to a structure in the vicinity of the boundary between the pixel portion 10A and its peripheral portion 10B in the solid-state imaging device 1 described later. In the first embodiment, the end portion of the sealing film 17 is processed vertically, but the end portion 17e of the sealing film 17 may have a taper as in this modification. For example, the end portion of the sealing film 17 is tapered while the end portion of the upper electrode 16 is exposed by performing dry etching on the sealing film 17 under the condition that the etching selectivity with the upper electrode 16 can be secured. To do. Thereby, the contact surface between the contact metal layer 18 and the upper electrode 16 can be secured, and the coverage of the contact metal layer 18 can be improved.

＜変形例３＞
図１９は、変形例３に係る半導体装置の断面構成を表すものである。この半導体装置は、上記第１の実施の形態の半導体装置１０と同様、後述の固体撮像装置１における画素部１０Ａとその周辺部１０Ｂとの境界付近の構造に相当するものである。本変形例では、上記変形例２と同様、封止膜１７の端部１７ｅがテーパを有すると共に、上部電極１６の端部１６ｅもテーパを有している。これにより、上記変形例１と同様の効果を得ると共に、上部電極１６とコンタクトメタル層１８との接触面積を増やし、電気的接続を確保し易くなる。 <Modification 3>
FIG. 19 illustrates a cross-sectional configuration of a semiconductor device according to Modification 3. Similar to the semiconductor device 10 of the first embodiment, this semiconductor device corresponds to a structure in the vicinity of the boundary between the pixel portion 10A and its peripheral portion 10B in the solid-state imaging device 1 described later. In this modification, as in Modification 2, the end 17e of the sealing film 17 has a taper, and the end 16e of the upper electrode 16 also has a taper. As a result, the same effect as in the first modification can be obtained, and the contact area between the upper electrode 16 and the contact metal layer 18 can be increased, and electrical connection can be easily ensured.

＜変形例４＞
図２０は、変形例４に係る半導体装置における溝付近の断面構成を表すものである。上記実施の形態等では、溝２０の内壁２０Ｓが絶縁膜１４の上面と直角をなす場合を例に挙げたが、本変形例の溝２０Ｂのように、内壁２０Ｓ１が逆テーパを有していてもよい。この場合も、溝２０Ｂの上部側の開口幅ｄが上記第１の実施の形態において説明したように、有機光電変換層１５の厚みや上部電極１６の厚みに応じて設定されていればよい。 <Modification 4>
FIG. 20 illustrates a cross-sectional configuration in the vicinity of a groove in a semiconductor device according to Modification 4. In the above-described embodiment and the like, the case where the inner wall 20S of the groove 20 is perpendicular to the upper surface of the insulating film 14 is taken as an example, but the inner wall 20S1 has a reverse taper like the groove 20B of this modification. Also good. Also in this case, the opening width d on the upper side of the groove 20B may be set in accordance with the thickness of the organic photoelectric conversion layer 15 and the thickness of the upper electrode 16 as described in the first embodiment.

＜変形例５〜７＞
図２１〜図２３は、変形例５〜７に係る半導体装置における溝付近の断面構成を表すものである。上記実施の形態等では、溝２０に対向する領域において、上部電極１６および封止膜１７の両方が繋がっている構成としたが、これらのうちの一方が繋がっていればよい。例えば、図２１に示したように、溝２０に対向する領域において、上部電極１６ａが分断される一方、封止膜１７が繋がった構成であってもよいし、図２２に示したように、封止膜１７ａが溝２０内に充填されるように形成されていてもよい。このような上部電極１６が分断された構成は、例えば後述の固体撮像装置１において、上部電極側から信号電荷の取り出しを行う場合に有用である。尚、半導体装置１０の用途によっては、図２３に示したように、上部電極１６ａおよび封止膜１７ｂの両方が溝２０の段差によって分断されていてもよい。 <Modifications 5-7>
21 to 23 illustrate a cross-sectional configuration in the vicinity of a groove in a semiconductor device according to Modifications 5 to 7. In the above-described embodiment and the like, the upper electrode 16 and the sealing film 17 are both connected in the region facing the groove 20, but one of these may be connected. For example, as shown in FIG. 21, the upper electrode 16 a may be divided in the region facing the groove 20, while the sealing film 17 may be connected. As shown in FIG. 22, The sealing film 17 a may be formed so as to fill the groove 20. Such a configuration in which the upper electrode 16 is divided is useful, for example, when the signal charge is extracted from the upper electrode side in the solid-state imaging device 1 described later. Depending on the application of the semiconductor device 10, both the upper electrode 16 a and the sealing film 17 b may be divided by the step of the groove 20 as shown in FIG.

＜適用例１＞
図２４は、上記実施の形態等において説明した半導体装置を適用した固体撮像装置（固体撮像装置１）の全体構成を表したものである。固体撮像装置１は、例えばＣＭＯＳイメージセンサであり、半導体基板１１上に、撮像エリアとしての画素部１０Ａを有すると共に、この画素部１０Ａの周辺領域（上記周辺部１０Ｂに相当）に、例えば行走査部１３１、水平選択部１３３、水平選択部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。 <Application example 1>
FIG. 24 illustrates an overall configuration of a solid-state imaging device (solid-state imaging device 1) to which the semiconductor device described in the above embodiments and the like is applied. The solid-state imaging device 1 is, for example, a CMOS image sensor. The solid-state imaging device 1 has a pixel unit 10A as an imaging area on a semiconductor substrate 11, and performs, for example, row scanning on a peripheral region (corresponding to the peripheral unit 10B) of the pixel unit 10A. The peripheral circuit unit 130 includes a unit 131, a horizontal selection unit 133, a horizontal selection unit 134, and a system control unit 132.

画素部１０Ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（画素１０Ａ１）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。   The pixel unit 10A includes, for example, a plurality of unit pixels P (pixel 10A1) that are two-dimensionally arranged in a matrix. In the unit pixel P, for example, a pixel drive line Lread (specifically, a row selection line and a reset control line) is wired for each pixel row, and a vertical signal line Lsig is wired for each pixel column. The pixel drive line Lread transmits a drive signal for reading a signal from the pixel. One end of the pixel drive line Lread is connected to an output end corresponding to each row of the row scanning unit 131.

行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１０Ａの各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。   The row scanning unit 131 includes a shift register, an address decoder, and the like, and is a pixel driving unit that drives each pixel P of the pixel unit 10A in units of rows, for example. A signal output from each pixel P in the pixel row selected and scanned by the row scanning unit 131 is supplied to the horizontal selection unit 133 through each of the vertical signal lines Lsig. The horizontal selection unit 133 is configured by an amplifier, a horizontal selection switch, and the like provided for each vertical signal line Lsig.

水平選択部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平選択部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１９に出力され、当該水平信号線１９を通して基板１１の外部へ伝送される。   The horizontal selection unit 134 includes a shift register, an address decoder, and the like, and drives each horizontal selection switch of the horizontal selection unit 133 in order while scanning. By the selective scanning by the horizontal selection unit 134, the signal of each pixel transmitted through each of the vertical signal lines Lsig is sequentially output to the horizontal signal line 19 and transmitted to the outside of the substrate 11 through the horizontal signal line 19.

行走査部１３１、水平選択部１３３、水平選択部１３４および水平信号線１９からなる回路部分は、基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。   The circuit portion including the row scanning unit 131, the horizontal selection unit 133, the horizontal selection unit 134, and the horizontal signal line 19 may be formed directly on the substrate 11 or provided in the external control IC. There may be. In addition, these circuit portions may be formed on another substrate connected by a cable or the like.

システム制御部１３２は、基板１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、放射線撮像装置１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および水平選択部１３４などの周辺回路の駆動制御を行う。   The system control unit 132 receives a clock given from the outside of the substrate 11, data for instructing an operation mode, and the like, and outputs data such as internal information of the radiation imaging apparatus 1. The system control unit 132 further includes a timing generator that generates various timing signals, and the row scanning unit 131, the horizontal selection unit 133, the horizontal selection unit 134, and the like based on the various timing signals generated by the timing generator. Peripheral circuit drive control.

このような固体撮像装置１では、各画素が例えば次のような構成を有している。図２５は、画素部１０Ａと周辺部１０Ｂとの境界付近の１つ画素１０Ａ１の断面構成を表したものである。このように、固体撮像装置１は、半導体基板１１の表面（受光面と反対側の面Ｓ２）側に、画素トランジスタ（後述の転送トランジスタＴｒ１〜３を含む）を有すると共に、多層配線層（多層配線層５１）を有する、いわゆる裏面照射型の構造を有している。   In such a solid-state imaging device 1, each pixel has the following configuration, for example. FIG. 25 illustrates a cross-sectional configuration of one pixel 10A1 near the boundary between the pixel portion 10A and the peripheral portion 10B. As described above, the solid-state imaging device 1 has pixel transistors (including transfer transistors Tr1 to 3 described later) on the surface (surface S2 opposite to the light receiving surface) of the semiconductor substrate 11, and a multilayer wiring layer (multilayer wiring layer). It has a so-called back-illuminated structure having a wiring layer 51).

画素１０Ａ１では、互いに異なる波長域の光を選択的に検出して光電変換を行う有機光電変換部と無機光電変換部とを縦方向に積層した構造を有している。これによりカラーフィルタを用いることなく、画素毎に複数種類の色信号を取得可能となる。ここでは、画素１０Ａ１が、１つの有機光電変換部１１Ｇと２つの無機光電変換部１１Ｂ，１１Ｒとの積層構造を有しており、これにより、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色信号を取得するようになっている。具体的には、有機光電変換部１１Ｇは、半導体基板１１の裏面（面Ｓ１）上に形成され、無機光電変換部１１Ｂ，１１Ｒは、半導体基板１１内に埋め込み形成されている。以下、各部の構成について説明する。   The pixel 10A1 has a structure in which an organic photoelectric conversion unit that selectively detects light in different wavelength ranges and performs photoelectric conversion and an inorganic photoelectric conversion unit are stacked in the vertical direction. This makes it possible to acquire a plurality of types of color signals for each pixel without using a color filter. Here, the pixel 10A1 has a stacked structure of one organic photoelectric conversion unit 11G and two inorganic photoelectric conversion units 11B and 11R, whereby red (R), green (G), and blue (B ) For each color signal. Specifically, the organic photoelectric conversion unit 11G is formed on the back surface (surface S1) of the semiconductor substrate 11, and the inorganic photoelectric conversion units 11B and 11R are embedded in the semiconductor substrate 11. Hereinafter, the configuration of each unit will be described.

（半導体基板１１）
半導体基板１１は、例えばｎ型のシリコン（Ｓｉ）層１１０の所定の領域に、無機光電変換部１１Ｂ，１１Ｒと緑用蓄電層１１０Ｇとが埋め込み形成されたものである。半導体基板１１には、また、有機光電変換部１１Ｇからの電荷（電子または正孔（ホール））の伝送経路となる導電性プラグ１２０ａ１，１２０ｂ１が埋設されている。本実施の形態では、この半導体基板１１の裏面（面Ｓ１）が受光面となっていえる。半導体基板１１の表面（面Ｓ２）側には、有機光電変換部１１Ｇ，無機光電変換部１１Ｂ，１１Ｒのそれぞれに対応する複数の画素トランジスタ（転送トランジスタＴｒ１〜Ｔｒ３を含む）が形成されると共に、ロジック回路等からなる周辺回路が形成されている。 (Semiconductor substrate 11)
The semiconductor substrate 11 is formed by embedding inorganic photoelectric conversion portions 11B and 11R and a green power storage layer 110G in a predetermined region of an n-type silicon (Si) layer 110, for example. The semiconductor substrate 11 is also embedded with conductive plugs 120a1 and 120b1 serving as a transmission path for charges (electrons or holes) from the organic photoelectric conversion unit 11G. In the present embodiment, the back surface (surface S1) of the semiconductor substrate 11 can be said to be a light receiving surface. On the surface (surface S2) side of the semiconductor substrate 11, a plurality of pixel transistors (including transfer transistors Tr1 to Tr3) corresponding to the organic photoelectric conversion unit 11G and the inorganic photoelectric conversion units 11B and 11R are formed. A peripheral circuit composed of a logic circuit or the like is formed.

画素トランジスタとしては、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタが挙げられる。これらの画素トランジスタは、いずれも例えばＭＯＳトランジスタにより構成され、面Ｓ２側のｐ型半導体ウェル領域に形成されている。このような画素トランジスタを含む回路が、赤、緑、青の光電変換部毎に形成されている。各回路では、これらの画素トランジスタのうち、例えば転送トランジスタ、リセットトランジスタおよび増幅トランジスタからなる、計３つのトランジスタを含む３トランジスタ構成を有していてもよいし、これに選択トランジスタを加えた４トランジスタ構成であってもよい。ここでは、これらの画素トランジスタのうち、転送トランジスタＴｒ１〜Ｔｒ３についてのみ図示および説明を行っている。また、転送トランジスタ以外の他の画素トランジスタについては、光電変換部間あるいは画素間において共有することもできる。また、フローティングディフージョンを共有する、いわゆる画素共有構造を適用することもできる。   Examples of the pixel transistor include a transfer transistor, a reset transistor, an amplification transistor, and a selection transistor. Each of these pixel transistors is formed of a MOS transistor, for example, and is formed in the p-type semiconductor well region on the surface S2. A circuit including such a pixel transistor is formed for each of the red, green, and blue photoelectric conversion units. Each circuit may have a three-transistor configuration including a total of three transistors, such as a transfer transistor, a reset transistor, and an amplifying transistor, among these pixel transistors, or four transistors including a selection transistor. It may be a configuration. Here, of these pixel transistors, only the transfer transistors Tr1 to Tr3 are shown and described. Further, pixel transistors other than the transfer transistor can be shared between photoelectric conversion units or between pixels. Further, a so-called pixel sharing structure that shares a floating diffusion can also be applied.

転送トランジスタＴｒ１〜Ｔｒ３は、ゲート電極（ゲート電極ＴＧ１〜ＴＧ３）と、フローティングディフージョン（ＦＤ１１３，１１４，１１６）とを含んで構成されている。これらのうち、ゲート電極ＴＧ１〜ＴＧ３は、多層配線層５１内に設けられ、ＦＤ１１３，１１４，１１６は、半導体基板１１内に形成されている。転送トランジスタＴｒ１は、有機光電変換部１１Ｇにおいて発生し、緑用蓄電層１１０Ｇに蓄積された、緑色に対応する信号電荷（本実施の形態では電子）を、後述の垂直信号線Ｌsigへ転送するものである。転送トランジスタＴｒ２は、無機光電変換部１１Ｂにおいて発生し、蓄積された、青色に対応する信号電荷（ここでは電子）を、後述の垂直信号線Ｌsigへ転送するものである。同様に、転送トランジスタＴｒ３は、無機光電変換部１１Ｒにおいて発生し、蓄積された、赤色に対応する信号電荷（本実施の形態では電子）を、後述の垂直信号線Ｌsigへ転送するものである。   The transfer transistors Tr1 to Tr3 include gate electrodes (gate electrodes TG1 to TG3) and floating diffusions (FDs 113, 114, and 116). Among these, the gate electrodes TG <b> 1 to TG <b> 3 are provided in the multilayer wiring layer 51, and the FDs 113, 114, and 116 are formed in the semiconductor substrate 11. The transfer transistor Tr1 transfers the signal charge corresponding to green (electrons in the present embodiment) generated in the organic photoelectric conversion unit 11G and accumulated in the green power storage layer 110G to a vertical signal line Lsig described later. It is. The transfer transistor Tr2 transfers signal charges (electrons here) corresponding to blue generated and accumulated in the inorganic photoelectric conversion unit 11B to a vertical signal line Lsig described later. Similarly, the transfer transistor Tr3 transfers signal charges (electrons in the present embodiment) corresponding to red color generated and accumulated in the inorganic photoelectric conversion unit 11R to a vertical signal line Lsig described later.

無機光電変換部１１Ｂ，１１Ｒはそれぞれ、ｐｎ接合を有するフォトダイオード（Photo Diode）であり、半導体基板１１内の光路上において、面Ｓ１側から無機光電変換部１１Ｂ，１１Ｒの順に形成されている。これらのうち、無機光電変換部１１Ｂは、青色光を選択的に検出して青色に対応する信号電荷を蓄積させるものであり、例えば半導体基板１１の面Ｓ１に沿った選択的な領域から、多層配線層５１との界面近傍の領域にかけて延在して形成されている。無機光電変換部１１Ｒは、赤色光を選択的に検出して赤色に対応する信号電荷を蓄積させるものであり、例えば無機光電変換部１１Ｂよりも下層（面Ｓ２側）の領域にわたって形成されている。尚、青（Ｂ）は、例えば４５０ｎｍ〜４９５ｎｍの波長域、赤（Ｒ）は、例えば６２０ｎｍ〜７５０ｎｍの波長域にそれぞれ対応する色であり、無機光電変換部１１Ｂ，１１Ｒはそれぞれ、各波長域のうちの一部または全部の波長域の光を検出可能となっていればよい。   The inorganic photoelectric conversion units 11B and 11R are photodiodes having a pn junction, and are formed in the order of the inorganic photoelectric conversion units 11B and 11R from the surface S1 side on the optical path in the semiconductor substrate 11. Among these, the inorganic photoelectric conversion unit 11B selectively detects blue light and accumulates signal charges corresponding to blue. For example, from the selective region along the surface S1 of the semiconductor substrate 11, multiple layers are formed. It is formed to extend over a region near the interface with the wiring layer 51. The inorganic photoelectric conversion unit 11R selectively detects red light and accumulates signal charges corresponding to red, and is formed, for example, over a region below the inorganic photoelectric conversion unit 11B (surface S2 side). . Note that blue (B) is a color corresponding to a wavelength range of 450 nm to 495 nm, for example, and red (R) is a color corresponding to a wavelength range of 620 nm to 750 nm, for example, and the inorganic photoelectric conversion units 11B and 11R are respectively wavelength ranges. It is only necessary that light in a part or all of the wavelength region can be detected.

緑用蓄電層１１０Ｇは、例えば電子蓄積層となるｎ型領域を含んで構成されている。ｎ型領域の一部は、導電性プラグ１２０ａ１に接続されており、下部電極１３ａ側から導電性プラグ１２０ａ１を介して伝送される電子を蓄積するようになっている。   The green power storage layer 110G is configured to include an n-type region to be an electron storage layer, for example. A part of the n-type region is connected to the conductive plug 120a1, and accumulates electrons transmitted from the lower electrode 13a side through the conductive plug 120a1.

導電性プラグ１２０ａ１，１２０ｂ１は、導電性プラグ１２０ａ２，１２０ｂ２と共に、有機光電変換部１１Ｇと半導体基板１１とのコネクタとして機能すると共に、有機光電変換部１１Ｇにおいて生じた電子またはホールの伝送経路となるものである。ここでは、導電性プラグ１２０ａ１は、有機光電変換部１１Ｇの下部電極１３ａと導通しており、緑用蓄電層１１０Ｇと接続されている。導電性プラグ１２０ｂ１は、有機光電変換部１１Ｇの上部電極１６と導通しており、ホールを排出するための配線となっている。   The conductive plugs 120a1 and 120b1, together with the conductive plugs 120a2 and 120b2, function as a connector between the organic photoelectric conversion unit 11G and the semiconductor substrate 11, and serve as a transmission path for electrons or holes generated in the organic photoelectric conversion unit 11G. It is. Here, the conductive plug 120a1 is electrically connected to the lower electrode 13a of the organic photoelectric conversion unit 11G and is connected to the green power storage layer 110G. The conductive plug 120b1 is electrically connected to the upper electrode 16 of the organic photoelectric conversion unit 11G, and serves as a wiring for discharging holes.

これらの導電性プラグ１２０ａ１，１２０ｂ１はそれぞれ、例えば貫通ビアにタングステン等の導電膜材料が埋設されて形成されている。この場合、例えばシリコンとの短絡を抑制するために、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮ）などの絶縁膜でビア側面が覆われていることが望ましい。あるいは、導電性プラグ１２０ａ１，１２０ｂ１は、導電型の半導体層により埋め込み形成されたものであってもよい。この場合、導電性プラグ１２０ａ１はｎ型とし（電子の伝送経路となるため）、導電性プラグ１２０ｂ１は、ｐ型とする（ホールの伝送経路となるため）とよい。 Each of these conductive plugs 120a1 and 120b1 is formed by burying a conductive film material such as tungsten in a through via, for example. In this case, for example, in order to suppress a short circuit with silicon, it is desirable that the via side surface be covered with an insulating film such as silicon oxide (SiO 2 ) or silicon nitride (SiN). Alternatively, the conductive plugs 120a1 and 120b1 may be embedded with a conductive semiconductor layer. In this case, the conductive plug 120a1 may be n-type (because it becomes an electron transmission path), and the conductive plug 120b1 may be p-type (because it becomes a hole transmission path).

（多層配線層５１）
上記のような半導体基板１１の面Ｓ２上には、多層配線層５１が形成されている。多層配線層５１では、複数の配線５１ａが層間絶縁膜５２を介して配設されている。このように、画素１０Ａ１では、多層配線層５１が受光面とは反対側に形成されており、いわゆる裏面照射型の固体撮像装置を実現可能となっている。この多層配線層５１には、例えばシリコンよりなる支持基板５３が貼り合わせられている。 (Multilayer wiring layer 51)
A multilayer wiring layer 51 is formed on the surface S2 of the semiconductor substrate 11 as described above. In the multilayer wiring layer 51, a plurality of wirings 51 a are arranged via an interlayer insulating film 52. Thus, in the pixel 10A1, the multilayer wiring layer 51 is formed on the side opposite to the light receiving surface, and a so-called back-illuminated solid-state imaging device can be realized. A support substrate 53 made of, for example, silicon is bonded to the multilayer wiring layer 51.

（有機光電変換部１１Ｇ）
有機光電変換部１１Ｇは、有機半導体を用いて、選択的な波長域の光（ここでは緑色光）を吸収して、電子・ホール対を発生させる有機光電変換素子である。有機光電変換部１１Ｇは、信号電荷を取り出すための一対の電極（下部電極１３ａ，上部電極１６）間に有機光電変換層１５を挟み込んだ構成を有している。下部電極１３ａおよび上部電極１６は、配線層やコンタクトメタル層を介して、半導体基板１１内に埋設された導電性プラグ１２０ａ１，１２０ｂ１に電気的に接続されている。 (Organic photoelectric conversion unit 11G)
The organic photoelectric conversion unit 11G is an organic photoelectric conversion element that generates an electron / hole pair by absorbing light in a selective wavelength range (here, green light) using an organic semiconductor. The organic photoelectric conversion unit 11G has a configuration in which the organic photoelectric conversion layer 15 is sandwiched between a pair of electrodes (lower electrode 13a and upper electrode 16) for extracting signal charges. The lower electrode 13a and the upper electrode 16 are electrically connected to conductive plugs 120a1 and 120b1 embedded in the semiconductor substrate 11 via a wiring layer and a contact metal layer.

具体的には、有機光電変換部１１Ｇでは、半導体基板１１の面Ｓ１上に、層間絶縁膜１２Ａ，１２Ｂ（上述の層間絶縁膜１２に相当）が形成され、層間絶縁膜１２Ａには、導電性プラグ１２０ａ１，１２０ｂ１のそれぞれと対向する領域に貫通孔が設けられ、各貫通孔に導電性プラグ１２０ａ２，１２０ｂ２が埋設されている。層間絶縁膜１２Ｂには、導電性プラグ１２０ａ２，１２０ｂ２のそれぞれと対向する領域に、導電性プラグ１２０ａ３，１２０ｂ３が埋設されている。この層間絶縁膜１２Ｂ上に、下部電極１３ａが設けられると共に、この下部電極１３ａと絶縁膜１４によって電気的に分離された配線層１３ｂが設けられている。これらのうち、下部電極１３ａ上に、有機光電変換層１５が形成され、有機光電変換層１５を覆うように上部電極１６および封止膜１７が形成されている。上部電極１６に電気的に接続されて、コンタクトメタル層１８が形成されている。   Specifically, in the organic photoelectric conversion unit 11G, interlayer insulating films 12A and 12B (corresponding to the above-described interlayer insulating film 12) are formed on the surface S1 of the semiconductor substrate 11, and the interlayer insulating film 12A has a conductive property. Through holes are provided in regions facing the plugs 120a1 and 120b1, and conductive plugs 120a2 and 120b2 are embedded in the through holes. In the interlayer insulating film 12B, conductive plugs 120a3 and 120b3 are embedded in regions facing the conductive plugs 120a2 and 120b2, respectively. A lower electrode 13a is provided on the interlayer insulating film 12B, and a wiring layer 13b electrically isolated by the lower electrode 13a and the insulating film 14 is provided. Among these, the organic photoelectric conversion layer 15 is formed on the lower electrode 13 a, and the upper electrode 16 and the sealing film 17 are formed so as to cover the organic photoelectric conversion layer 15. A contact metal layer 18 is formed in electrical connection with the upper electrode 16.

導電性プラグ１２０ａ２，ａ３（上述の導電性プラグ１２０ａに相当）は、導電性プラグ１２０ａ１と共にコネクタとして機能すると共に、下部電極１３ａから緑用蓄電層１１０Ｇへの電荷（電子）の伝送経路を形成するものである。導電性プラグ１２０ｂ２，ｂ３（上述の導電性プラグ１２０ｂに相当）は、導電性プラグ１２０ｂ１と共にコネクタとして機能すると共に、配線層１３ｂおよびコンタクトメタル層１８と共に、上部電極１６からの電荷（ホール）の排出経路を形成するものである。導電性プラグ１２０ａ２，１２０ｂ２は、遮光膜としても機能させるために、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステンなどの金属材料の積層膜により構成されることが望ましい。また、このような積層膜を用いることにより、導電性プラグ１２０ａ１，１２０ｂ１をｎ型またはｐ型の半導体層として形成した場合にも、シリコンとのコンタクトを確保することができるため望ましい。   The conductive plugs 120a2 and a3 (corresponding to the above-described conductive plug 120a) function as a connector together with the conductive plug 120a1 and form a charge (electron) transmission path from the lower electrode 13a to the green power storage layer 110G. Is. The conductive plugs 120b2 and b3 (corresponding to the above-described conductive plug 120b) function as a connector together with the conductive plug 120b1, and together with the wiring layer 13b and the contact metal layer 18, discharge of electric charges (holes) from the upper electrode 16. A path is formed. The conductive plugs 120a2 and 120b2 are preferably composed of a laminated film of a metal material such as titanium (Ti), titanium nitride (TiN), and tungsten, for example, in order to function as a light shielding film. In addition, the use of such a laminated film is desirable because contact with silicon can be ensured even when the conductive plugs 120a1 and 120b1 are formed as n-type or p-type semiconductor layers.

下部電極１３ａは、半導体基板１１内に形成された無機光電変換部１１Ｂ，１１Ｒの受光面と正対して、これらの受光面を覆う領域に画素毎に設けられている。上部電極１６は、各画素に共通して設けられている。   The lower electrode 13a is provided for each pixel in a region that covers the light receiving surfaces facing the light receiving surfaces of the inorganic photoelectric conversion units 11B and 11R formed in the semiconductor substrate 11. The upper electrode 16 is provided in common for each pixel.

有機光電変換部１１Ｇでは、封止膜１７およびコンタクトメタル層１８上の全面を覆うように、平坦化膜２１が形成されている。平坦化膜２１上には、オンチップレンズ２２（マイクロレンズ）が設けられている。オンチップレンズ２２は、その上方から入射した光を、有機光電変換層１１Ｇ、無機光電変換層１１Ｂ，１１Ｒの各受光面へ集光させるものである。本実施の形態では、多層配線層５１が半導体基板１１の面Ｓ２側に形成されていることから、有機光電変換層１１Ｇ、無機光電変換層１１Ｂ，１１Ｒの各受光面を互いに近づけて配置することができ、オンチップレンズ２２のＦ値に依存して生じる各色間の感度のばらつきを低減することができる。   In the organic photoelectric conversion unit 11G, a planarizing film 21 is formed so as to cover the entire surface on the sealing film 17 and the contact metal layer 18. On the planarization film 21, an on-chip lens 22 (microlens) is provided. The on-chip lens 22 collects light incident from above on the light receiving surfaces of the organic photoelectric conversion layer 11G and the inorganic photoelectric conversion layers 11B and 11R. In the present embodiment, since the multilayer wiring layer 51 is formed on the surface S2 side of the semiconductor substrate 11, the light receiving surfaces of the organic photoelectric conversion layer 11G and the inorganic photoelectric conversion layers 11B and 11R are arranged close to each other. Thus, it is possible to reduce the variation in sensitivity between the colors depending on the F value of the on-chip lens 22.

このような固体撮像装置１では、例えば次のようにして受光信号が取得される。   In such a solid-state imaging device 1, a light reception signal is acquired as follows, for example.

画素１０Ａ１へ入射した光Ｌのうち、まず、緑色光Ｌｇが、有機光電変換部１１Ｇにおいて選択的に検出（吸収）され、光電変換される。これにより、発生した電子・ホール対のうちの電子が下部電極１３ａ側から取り出された後、導電性プラグ１２０ａ１〜１２０ａ３を介して緑用蓄電層１１０Ｇへ蓄積される。蓄積された電子は、読み出し動作の際に図示しない画素トランジスタを介して垂直信号線Ｌsigへ読み出される。尚、ホールは、上部電極１６側から、コンタクトメタル層１８、配線層１３ｂおよび導電性プラグ１２０ｂ１〜１２０ｂ３を介して排出される。   Of the light L incident on the pixel 10A1, first, the green light Lg is selectively detected (absorbed) by the organic photoelectric conversion unit 11G and subjected to photoelectric conversion. As a result, electrons in the generated electron / hole pair are taken out from the lower electrode 13a side and then accumulated in the green power storage layer 110G through the conductive plugs 120a1 to 120a3. The accumulated electrons are read out to the vertical signal line Lsig via a pixel transistor (not shown) during a read operation. The holes are discharged from the upper electrode 16 side through the contact metal layer 18, the wiring layer 13b, and the conductive plugs 120b1 to 120b3.

続いて、有機光電変換部１１Ｇを透過した光のうち、青色光は無機光電変換部１１Ｂ、赤色光は無機光電変換部１１Ｒにおいて、それぞれ順に吸収され、光電変換される。無機光電変換部１１Ｂでは、入射した青色光に対応した電子が図示しないｎ型領域に蓄積され、蓄積された電子は、読み出し動作の際に、図示しない画素トランジスタを介して垂直信号線Ｌsigへ読み出される。尚、ホールは、図示しないｐ型領域に蓄積される。同様に、無機光電変換部１１Ｒでは、入射した赤色光に対応した電子がｎ型領域に蓄積され、蓄積された電子は、読み出し動作の際に、図示しない画素トランジスタを介して垂直信号線Ｌsigへ読み出される。尚、ホールは、図示しないｐ型領域に蓄積される。   Subsequently, among the light transmitted through the organic photoelectric conversion unit 11G, blue light is absorbed and photoelectrically converted in order by the inorganic photoelectric conversion unit 11B and red light by the inorganic photoelectric conversion unit 11R. In the inorganic photoelectric conversion unit 11B, electrons corresponding to the incident blue light are accumulated in an n-type region (not shown), and the accumulated electrons are read to the vertical signal line Lsig via a pixel transistor (not shown) during a read operation. It is. The holes are accumulated in a p-type region (not shown). Similarly, in the inorganic photoelectric conversion unit 11R, electrons corresponding to the incident red light are accumulated in the n-type region, and the accumulated electrons are transferred to the vertical signal line Lsig via a pixel transistor (not shown) during a read operation. Read out. The holes are accumulated in a p-type region (not shown).

このように、縦方向に有機光電変換部１１Ｇと、無機光電変換部１１Ｂ，１１Ｒとを積層することにより、カラーフィルタを設けることなく、赤、緑、青の色光を分離して検出すし、各色の信号電荷を得ることができる。これにより、カラーフィルタの色光吸収に起因する光損失（感度低下）や、画素補間処理に伴う偽色の発生を抑制することができる。   Thus, by stacking the organic photoelectric conversion unit 11G and the inorganic photoelectric conversion units 11B and 11R in the vertical direction, the red, green, and blue color lights are separated and detected without providing color filters. Can be obtained. Thereby, it is possible to suppress light loss (sensitivity reduction) due to color light absorption of the color filter and generation of false color associated with pixel interpolation processing.

＜適用例２＞
上述の固体撮像装置１は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図２６に、その一例として、電子機器２（カメラ）の概略構成を示す。この電子機器２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。 <Application example 2>
The above-described solid-state imaging device 1 can be applied to all types of electronic devices having an imaging function, such as a camera system such as a digital still camera and a video camera, and a mobile phone having an imaging function. FIG. 26 shows a schematic configuration of the electronic apparatus 2 (camera) as an example. The electronic device 2 is, for example, a video camera capable of shooting a still image or a moving image, and drives the solid-state imaging device 1, the optical system (optical lens) 310, the shutter device 311, the solid-state imaging device 1 and the shutter device 311. And a signal processing unit 312.

光学系３１０は、被写体からの像光（入射光）を固体撮像装置１の画素部１０Ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。   The optical system 310 guides image light (incident light) from a subject to the pixel unit 10 </ b> A of the solid-state imaging device 1. The optical system 310 may be composed of a plurality of optical lenses. The shutter device 311 controls the light irradiation period and the light shielding period for the solid-state imaging device 1. The drive unit 313 controls the transfer operation of the solid-state imaging device 1 and the shutter operation of the shutter device 311. The signal processing unit 312 performs various types of signal processing on the signal output from the solid-state imaging device 1. The video signal Dout after the signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.

以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、光電変換素子（固体撮像装置）として、緑色光を検出する有機光電変換部１１Ｇと、青色光，赤色光をそれぞれ検出する無機光電変換部１１Ｂ，１１Ｒとを積層させた構成としたが、本開示内容はこのような構造に限定されるものではない。即ち、有機光電変換部において赤色光あるいは青色光を検出するようにしてもよいし、無機光電変換部において緑色光を検出するようにしてもよい。また、これらの有機光電変換部および無機光電変換部の数やその比率も限定されるものではなく、２以上の有機光電変換部を設けてもよいし、有機光電変換部だけで複数色の色信号が得られるようにしてもよい。また、有機光電変換部および無機光電変換部を縦方向に積層させる構造に限らず、基板面に沿って並列させてもよい。   As described above, the embodiments and modifications have been described, but the present disclosure is not limited to the above-described embodiments and the like, and various modifications can be made. For example, in the above-described embodiment, the organic photoelectric conversion unit 11G that detects green light and the inorganic photoelectric conversion units 11B and 11R that detect blue light and red light, respectively, are stacked as photoelectric conversion elements (solid-state imaging devices). However, the present disclosure is not limited to such a structure. That is, red light or blue light may be detected in the organic photoelectric conversion unit, or green light may be detected in the inorganic photoelectric conversion unit. Further, the number and ratio of these organic photoelectric conversion units and inorganic photoelectric conversion units are not limited, and two or more organic photoelectric conversion units may be provided. A signal may be obtained. In addition, the organic photoelectric conversion unit and the inorganic photoelectric conversion unit are not limited to the structure in which the organic photoelectric conversion unit and the inorganic photoelectric conversion unit are stacked in the vertical direction, and may be arranged in parallel along the substrate surface.

また、上記実施の形態等では、裏面照射型の固体撮像装置の構成を例示したが、本開示内容は表面照射型の固体撮像装置にも適用可能である。   Further, in the above-described embodiments and the like, the configuration of the backside illumination type solid-state imaging device is illustrated, but the present disclosure can be applied to a front-side illumination type solid-state imaging device.

更に、上記実施の形態等では、本開示の半導体装置として有機半導体を用いた光電変換素子を例に挙げたが、この他にも、有機半導体上に無機膜がパターン形成された積層構造を有する様々な半導体装置、例えば、有機薄膜トランジスタあるいは有機電界発光素子等にも適用可能である。   Furthermore, in the above-described embodiment and the like, a photoelectric conversion element using an organic semiconductor is given as an example of the semiconductor device of the present disclosure, but in addition to this, the semiconductor device has a stacked structure in which an inorganic film is patterned on the organic semiconductor. The present invention can also be applied to various semiconductor devices such as organic thin film transistors or organic electroluminescent elements.

加えて、本開示の半導体装置および固体撮像装置では、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。   In addition, the semiconductor device and the solid-state imaging device according to the present disclosure need not include all the components described in the above-described embodiments and the like, and may include other layers.

尚、本開示は、以下のような構成であってもよい。
（１）
基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機半導体層と、
前記有機半導体層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
半導体装置。
（２）
前記基板上に、前記第１電極に対向して開口を有する第１絶縁膜を備え、
前記溝は、前記第１絶縁膜の選択的な領域に形成されている
上記（１）に記載の半導体装置。
（３）
前記基板上に第２絶縁膜を介して前記第１電極が設けられ、
前記溝は、前記第２絶縁膜の選択的な領域に形成されている
上記（１）または（２）に記載の半導体装置。
（４）
前記溝に対向する領域において前記第２電極が繋がって形成され、
前記第２電極は、前記溝の前記有機半導体層と反対側の領域において、前記保護膜から露出している
上記（１）〜（３）のいずれかに記載の半導体装置。
（５）
前記第２電極の前記保護膜からの露出部分を覆ってコンタクトメタル層が形成されている
上記（４）に記載の半導体装置。
（６）
前記保護膜の端部がテーパを有する
上記（５）に記載の半導体装置。
（７）
前記第２電極の端部がテーパを有する
上記（５）に記載の半導体装置。
（８）
前記有機半導体層が光電変換機能を有する
上記（１）〜（７）のいずれかに記載の半導体装置。
（９）
基板上の選択的な領域に第１電極を形成する工程と、
前記第１電極に非対向な領域において段差を有する溝を形成する工程と、
前記第１電極上の領域から前記溝まで延在して、前記溝の段差により分断された有機半導体層を形成する工程と、
前記有機半導体層上に第２電極を形成する工程と、
前記第２電極上に保護膜を形成する工程とを含み、
前記第２電極および前記保護膜の一方または両方を、前記溝に対向する領域において繋げて形成する
半導体装置の製造方法。
（１０）
前記第２電極を形成する工程では、前記有機半導体装置の成膜方法よりも指向性の低い成膜方法を用い、前記第２電極を前記溝に対向する領域において繋げて形成する
上記（９）に記載の半導体装置の製造方法。
（１１）
前記溝を形成する工程では、
前記基板上に第１絶縁膜を成膜し、
前記第１絶縁膜の前記第１電極に対向する領域に開口を形成すると共に、他の選択的な領域をエッチングすることにより前記溝を形成し、
前記第１電極を形成する工程において、前記第１電極と共に前記溝のエッチングストッパ層を形成する
上記（９）または（１０）に記載の半導体装置の製造方法。
（１２）
前記第１電極は、前記基板上に第２絶縁膜を介して形成され、
前記第１電極を加工する際に、前記第２絶縁膜の選択的な領域をエッチングすることにより、前記溝を、前記下部電極と共に一括形成する
上記（９）〜（１１）のいずれかに記載の半導体装置の製造方法。
（１３）
前記溝に対向する領域において前記第２電極を繋げて形成し、
前記第２電極を、前記溝の前記有機半導体層と反対側の領域において加工することにより、前記保護膜から露出させる
上記（９）〜（１２）のいずれかに記載の半導体装置の製造方法。
（１４）
前記第２電極の前記保護膜からの露出部分を覆ってコンタクトメタル層を形成する工程を含む
上記（１３）に記載の半導体装置の製造方法。
（１５）
前記有機半導体層として光電変換材料を用いる
上記（９）〜（１４）のいずれかに記載の半導体装置の製造方法。
（１６）
各画素が１または複数の有機光電変換部を含み、
前記有機光電変換部は、
基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機光電変換層と、
前記有機光電変換層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
固体撮像装置。
（１７）
前記第２電極が前記溝に対向する領域において繋がって形成され、各画素に共通して設けられている
上記（１６）に記載の固体撮像装置。
（１８）
前記画素が複数配設された画素部の周辺に、前記画素部を駆動する周辺回路部を備え、
前記溝は、前記画素部と前記周辺回路部との間の領域に設けられている
上記（１６）または（１７）に記載の固体撮像装置。
（１９）
前記画素が複数配設された画素部において、前記溝は、各画素間の領域に設けられている
上記（１６）〜（１８）のいずれかに記載の固体撮像装置。
（２０）
各画素が１または複数の有機光電変換部を含み、
前記有機光電変換部は、
基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機光電変換層と、
前記有機光電変換層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
固体撮像装置を有する電子機器。 The present disclosure may be configured as follows.
(1)
A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic semiconductor layer that extends from the region on the first electrode to the groove and is divided by the step of the groove;
A second electrode provided on the organic semiconductor layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are formed to be connected in a region facing the groove.
(2)
A first insulating film having an opening facing the first electrode on the substrate;
The semiconductor device according to (1), wherein the groove is formed in a selective region of the first insulating film.
(3)
The first electrode is provided on the substrate via a second insulating film;
The semiconductor device according to (1) or (2), wherein the trench is formed in a selective region of the second insulating film.
(4)
The second electrode is formed in a region facing the groove,
The semiconductor device according to any one of (1) to (3), wherein the second electrode is exposed from the protective film in a region of the groove opposite to the organic semiconductor layer.
(5)
The semiconductor device according to (4), wherein a contact metal layer is formed to cover an exposed portion of the second electrode from the protective film.
(6)
The semiconductor device according to (5), wherein an end portion of the protective film has a taper.
(7)
The semiconductor device according to (5), wherein an end portion of the second electrode has a taper.
(8)
The semiconductor device according to any one of (1) to (7), wherein the organic semiconductor layer has a photoelectric conversion function.
(9)
Forming a first electrode in a selective region on the substrate;
Forming a groove having a step in a region not facing the first electrode;
Forming an organic semiconductor layer extending from the region on the first electrode to the groove and divided by the step of the groove;
Forming a second electrode on the organic semiconductor layer;
Forming a protective film on the second electrode,
A method for manufacturing a semiconductor device, wherein one or both of the second electrode and the protective film are connected in a region facing the groove.
(10)
In the step of forming the second electrode, a film forming method having a lower directivity than the film forming method of the organic semiconductor device is used, and the second electrode is formed in a region facing the groove. The manufacturing method of the semiconductor device as described in 2. above.
(11)
In the step of forming the groove,
Forming a first insulating film on the substrate;
Forming an opening in a region of the first insulating film facing the first electrode and etching the other selective region to form the groove;
The method for manufacturing a semiconductor device according to (9) or (10), wherein in the step of forming the first electrode, an etching stopper layer of the groove is formed together with the first electrode.
(12)
The first electrode is formed on the substrate via a second insulating film,
The groove is formed together with the lower electrode by etching a selective region of the second insulating film when the first electrode is processed. Any one of (9) to (11) Semiconductor device manufacturing method.
(13)
Forming the second electrode connected in a region facing the groove;
The method for manufacturing a semiconductor device according to any one of (9) to (12), wherein the second electrode is exposed from the protective film by processing in a region of the groove opposite to the organic semiconductor layer.
(14)
The method for manufacturing a semiconductor device according to (13), including a step of forming a contact metal layer so as to cover an exposed portion of the second electrode from the protective film.
(15)
The method for manufacturing a semiconductor device according to any one of (9) to (14), wherein a photoelectric conversion material is used as the organic semiconductor layer.
(16)
Each pixel includes one or more organic photoelectric conversion units,
The organic photoelectric conversion unit is
A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic photoelectric conversion layer formed to extend from the region on the first electrode to the groove and divided by a step of the groove;
A second electrode provided on the organic photoelectric conversion layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are connected to each other in a region facing the groove. Solid-state imaging device.
(17)
The solid-state imaging device according to (16), wherein the second electrode is formed to be connected in a region facing the groove, and is provided in common to each pixel.
(18)
A peripheral circuit unit that drives the pixel unit is provided around a pixel unit in which a plurality of the pixels are arranged.
The solid-state imaging device according to (16) or (17), wherein the groove is provided in a region between the pixel unit and the peripheral circuit unit.
(19)
The solid-state imaging device according to any one of (16) to (18), wherein the groove is provided in a region between the pixels in a pixel portion in which a plurality of the pixels are arranged.
(20)
Each pixel includes one or more organic photoelectric conversion units,
The organic photoelectric conversion unit is
A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic photoelectric conversion layer formed to extend from the region on the first electrode to the groove and divided by a step of the groove;
A second electrode provided on the organic photoelectric conversion layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are connected to each other in a region facing the groove. An electronic apparatus having a solid-state imaging device.

１…固体撮像装置、１０…半導体装置、１１…半導体基板、１２，１２Ａ，１２Ｂ…層間絶縁膜、１３ａ…下部電極、１３ｂ…配線層、１３ｃ…ストッパ、１４…絶縁膜、１５…有機光電変換層、１６…上部電極、１７…封止膜、１８…コンタクトメタル層、２０，２０Ａ，２０Ｂ…溝、１１Ｇ…有機光電変換部、１１Ｂ，１１Ｒ…無機光電変換部、２１…平坦化膜、２２…オンチップレンズ、１１０…シリコン層、１１０Ｇ…緑用蓄電層、１２０ａ１〜１２０ａ３，１２０ｂ１〜１２０ｂ３…導電性プラグ、５１…多層配線層、５３…支持基板。   DESCRIPTION OF SYMBOLS 1 ... Solid-state imaging device, 10 ... Semiconductor device, 11 ... Semiconductor substrate, 12, 12A, 12B ... Interlayer insulating film, 13a ... Lower electrode, 13b ... Wiring layer, 13c ... Stopper, 14 ... Insulating film, 15 ... Organic photoelectric conversion Layer, 16 ... upper electrode, 17 ... sealing film, 18 ... contact metal layer, 20, 20A, 20B ... groove, 11G ... organic photoelectric conversion part, 11B, 11R ... inorganic photoelectric conversion part, 21 ... flattening film, 22 ... On-chip lens, 110 ... Silicon layer, 110G ... Green electricity storage layer, 120a1 to 120a3, 120b1 to 120b3 ... Conductive plug, 51 ... Multilayer wiring layer, 53 ... Support substrate.

Claims (20)

基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機半導体層と、
前記有機半導体層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
半導体装置。 A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic semiconductor layer that extends from the region on the first electrode to the groove and is divided by the step of the groove;
A second electrode provided on the organic semiconductor layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are formed to be connected in a region facing the groove. 前記基板上に、前記第１電極に対向して開口を有する第１絶縁膜を備え、
前記溝は、前記第１絶縁膜の選択的な領域に形成されている
請求項１に記載の半導体装置。 A first insulating film having an opening facing the first electrode on the substrate;
The semiconductor device according to claim 1, wherein the trench is formed in a selective region of the first insulating film. 前記基板上に第２絶縁膜を介して前記第１電極が設けられ、
前記溝は、前記第２絶縁膜の選択的な領域に形成されている
請求項１に記載の半導体装置。 The first electrode is provided on the substrate via a second insulating film;
The semiconductor device according to claim 1, wherein the trench is formed in a selective region of the second insulating film. 前記溝に対向する領域において前記第２電極が繋がって形成され、
前記第２電極は、前記溝の前記有機半導体層と反対側の領域において、前記保護膜から露出している
請求項１に記載の半導体装置。 The second electrode is formed in a region facing the groove,
The semiconductor device according to claim 1, wherein the second electrode is exposed from the protective film in a region of the groove opposite to the organic semiconductor layer. 前記第２電極の前記保護膜からの露出部分を覆ってコンタクトメタル層が形成されている
請求項４に記載の半導体装置。 The semiconductor device according to claim 4, wherein a contact metal layer is formed to cover an exposed portion of the second electrode from the protective film. 前記保護膜の端部がテーパを有する
請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein an end portion of the protective film has a taper. 前記第２電極の端部がテーパを有する
請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein an end portion of the second electrode has a taper. 前記有機半導体層が光電変換機能を有する
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the organic semiconductor layer has a photoelectric conversion function. 基板上の選択的な領域に第１電極を形成する工程と、
前記第１電極に非対向な領域において段差を有する溝を形成する工程と、
前記第１電極上の領域から前記溝まで延在して、前記溝の段差により分断された有機半導体層を形成する工程と、
前記有機半導体層上に第２電極を形成する工程と、
前記第２電極上に保護膜を形成する工程とを含み、
前記第２電極および前記保護膜の一方または両方を、前記溝に対向する領域において繋げて形成する
半導体装置の製造方法。 Forming a first electrode in a selective region on the substrate;
Forming a groove having a step in a region not facing the first electrode;
Forming an organic semiconductor layer extending from the region on the first electrode to the groove and divided by the step of the groove;
Forming a second electrode on the organic semiconductor layer;
Forming a protective film on the second electrode,
A method for manufacturing a semiconductor device, wherein one or both of the second electrode and the protective film are connected in a region facing the groove. 前記第２電極を形成する工程では、前記有機半導体装置の成膜方法よりも指向性の低い成膜方法を用い、前記第２電極を前記溝に対向する領域において繋げて形成する
請求項９に記載の半導体装置の製造方法。 The step of forming the second electrode uses a film formation method having a lower directivity than the film formation method of the organic semiconductor device, and connects the second electrode in a region facing the groove. The manufacturing method of the semiconductor device of description. 前記溝を形成する工程では、
前記基板上に第１絶縁膜を成膜し、
前記第１絶縁膜の前記第１電極に対向する領域に開口を形成すると共に、他の選択的な領域をエッチングすることにより前記溝を形成し、
前記第１電極を形成する工程において、前記第１電極と共に前記溝のエッチングストッパ層を形成する
請求項９に記載の半導体装置の製造方法。 In the step of forming the groove,
Forming a first insulating film on the substrate;
Forming an opening in a region of the first insulating film facing the first electrode and etching the other selective region to form the groove;
The method for manufacturing a semiconductor device according to claim 9, wherein in the step of forming the first electrode, an etching stopper layer of the groove is formed together with the first electrode. 前記第１電極は、前記基板上に第２絶縁膜を介して形成され、
前記第１電極を加工する際に、前記第２絶縁膜の選択的な領域をエッチングすることにより、前記溝を、前記下部電極と共に一括形成する
請求項９に記載の半導体装置の製造方法。 The first electrode is formed on the substrate via a second insulating film,
The method for manufacturing a semiconductor device according to claim 9, wherein when the first electrode is processed, the groove is formed together with the lower electrode by etching a selective region of the second insulating film. 前記溝に対向する領域において前記第２電極を繋げて形成し、
前記第２電極を、前記溝の前記有機半導体層と反対側の領域において加工することにより、前記保護膜から露出させる
請求項９に記載の半導体装置の製造方法。 Forming the second electrode connected in a region facing the groove;
The method for manufacturing a semiconductor device according to claim 9, wherein the second electrode is exposed from the protective film by processing in a region of the groove opposite to the organic semiconductor layer. 前記第２電極の前記保護膜からの露出部分を覆ってコンタクトメタル層を形成する工程を含む
請求項１３に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 13, comprising a step of forming a contact metal layer so as to cover an exposed portion of the second electrode from the protective film. 前記有機半導体層として光電変換材料を用いる
請求項９に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 9, wherein a photoelectric conversion material is used as the organic semiconductor layer. 各画素が１または複数の有機光電変換部を含み、
前記有機光電変換部は、
基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機光電変換層と、
前記有機光電変換層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
固体撮像装置。 Each pixel includes one or more organic photoelectric conversion units,
The organic photoelectric conversion unit is
A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic photoelectric conversion layer formed to extend from the region on the first electrode to the groove and divided by a step of the groove;
A second electrode provided on the organic photoelectric conversion layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are connected to each other in a region facing the groove. Solid-state imaging device. 前記第２電極が前記溝に対向する領域において繋がって形成され、各画素に共通して設けられている
請求項１６に記載の固体撮像装置。 The solid-state imaging device according to claim 16, wherein the second electrode is formed to be connected in a region facing the groove, and is provided in common to each pixel. 前記画素が複数配設された画素部の周辺に、前記画素部を駆動する周辺回路部を備え、
前記溝は、前記画素部と前記周辺回路部との間の領域に設けられている
請求項１６に記載の固体撮像装置。 A peripheral circuit unit that drives the pixel unit is provided around a pixel unit in which a plurality of the pixels are arranged.
The solid-state imaging device according to claim 16, wherein the groove is provided in a region between the pixel unit and the peripheral circuit unit. 前記画素が複数配設された画素部において、前記溝は、各画素間の領域に設けられている
請求項１６に記載の固体撮像装置。 The solid-state imaging device according to claim 16, wherein in the pixel portion in which a plurality of the pixels are arranged, the groove is provided in a region between the pixels. 各画素が１または複数の有機光電変換部を含み、
前記有機光電変換部は、
基板上の選択的な領域に設けられた第１電極と、
前記第１電極に非対向な領域に形成されると共に段差を有する溝と、
前記第１電極上の領域から前記溝まで延在形成され、前記溝の段差により分断された有機光電変換層と、
前記有機光電変換層上に設けられた第２電極と、
前記第２電極上に設けられた保護膜とを備え、
前記第２電極および前記保護膜の一方または両方が、前記溝に対向する領域において繋がって形成されている
固体撮像装置を有する電子機器。 Each pixel includes one or more organic photoelectric conversion units,
The organic photoelectric conversion unit is
A first electrode provided in a selective region on the substrate;
A groove formed in a region not facing the first electrode and having a step,
An organic photoelectric conversion layer formed to extend from the region on the first electrode to the groove and divided by a step of the groove;
A second electrode provided on the organic photoelectric conversion layer;
A protective film provided on the second electrode,
One or both of the second electrode and the protective film are connected to each other in a region facing the groove. An electronic apparatus having a solid-state imaging device.
JP2011285354A 2011-12-27 2011-12-27 Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus Pending JP2013135123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011285354A JP2013135123A (en) 2011-12-27 2011-12-27 Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285354A JP2013135123A (en) 2011-12-27 2011-12-27 Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013135123A true JP2013135123A (en) 2013-07-08

Family

ID=48911618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285354A Pending JP2013135123A (en) 2011-12-27 2011-12-27 Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013135123A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050331A (en) * 2013-09-02 2015-03-16 ソニー株式会社 Solid state image pickup element, manufacturing method of the same and electronic apparatus
WO2016006297A1 (en) * 2014-07-07 2016-01-14 ソニー株式会社 Electronic device, manufacturing method therefor, solid-state imaging device, and insulating material
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
US9721994B2 (en) 2015-03-10 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor device and imaging device for reading charge
WO2019239851A1 (en) * 2018-06-14 2019-12-19 パナソニックＩｐマネジメント株式会社 Image sensor provided with control electrode, transparent electrode, and connection layer electrically connecting control electrode and side surface of transparent electrode
WO2020080124A1 (en) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 Semiconductor element and method of manufacturing same
WO2020202935A1 (en) * 2019-04-05 2020-10-08 パナソニックＩｐマネジメント株式会社 Photoelectric conversion device
CN111799286A (en) * 2013-10-11 2020-10-20 索尼公司 Image pickup device, method of manufacturing image pickup device, and electronic apparatus
JP2021007132A (en) * 2019-06-28 2021-01-21 日本放送協会 Imaging device and manufacturing method thereof
WO2021235167A1 (en) * 2020-05-22 2021-11-25 パナソニックＩｐマネジメント株式会社 Imaging device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050331A (en) * 2013-09-02 2015-03-16 ソニー株式会社 Solid state image pickup element, manufacturing method of the same and electronic apparatus
US9882154B2 (en) 2013-09-02 2018-01-30 Sony Corporation Solid-state imaging element, production method thereof, and electronic device
US11839094B2 (en) 2013-09-02 2023-12-05 Sony Group Corporation Solid-state imaging element, production method thereof, and electronic device
US10566557B2 (en) 2013-09-02 2020-02-18 Sony Corporation Solid-state imaging element, production method thereof, and electronic device
CN111799286A (en) * 2013-10-11 2020-10-20 索尼公司 Image pickup device, method of manufacturing image pickup device, and electronic apparatus
WO2016006297A1 (en) * 2014-07-07 2016-01-14 ソニー株式会社 Electronic device, manufacturing method therefor, solid-state imaging device, and insulating material
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
US9721994B2 (en) 2015-03-10 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor device and imaging device for reading charge
CN111971800A (en) * 2018-06-14 2020-11-20 松下知识产权经营株式会社 Image sensor including control electrode, transparent electrode, and connection layer for electrically connecting the control electrode to side surface of the transparent electrode
WO2019239851A1 (en) * 2018-06-14 2019-12-19 パナソニックＩｐマネジメント株式会社 Image sensor provided with control electrode, transparent electrode, and connection layer electrically connecting control electrode and side surface of transparent electrode
JPWO2019239851A1 (en) * 2018-06-14 2020-12-17 パナソニックＩｐマネジメント株式会社 An image sensor including a control electrode, a transparent electrode, and a connection layer that electrically connects the control electrode and the side surface of the transparent electrode.
US11955493B2 (en) 2018-06-14 2024-04-09 Panasonic Intellectual Property Management Co., Ltd. Image sensor including control electrode, transparent electrode, and connection layer electrically connecting control electrode to side surface of transparent electrode
JP7162275B2 (en) 2018-06-14 2022-10-28 パナソニックＩｐマネジメント株式会社 An image sensor comprising a control electrode, a transparent electrode, and a connection layer electrically connecting the control electrode and a side surface of the transparent electrode.
WO2020080124A1 (en) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 Semiconductor element and method of manufacturing same
JPWO2020080124A1 (en) * 2018-10-16 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 Semiconductor devices and their manufacturing methods
JP7372258B2 (en) 2018-10-16 2023-10-31 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and its manufacturing method
WO2020202935A1 (en) * 2019-04-05 2020-10-08 パナソニックＩｐマネジメント株式会社 Photoelectric conversion device
JP2021007132A (en) * 2019-06-28 2021-01-21 日本放送協会 Imaging device and manufacturing method thereof
WO2021235167A1 (en) * 2020-05-22 2021-11-25 パナソニックＩｐマネジメント株式会社 Imaging device

Similar Documents

Publication Publication Date Title
US10177200B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
KR102163307B1 (en) Solid-state image sensing device and solid-state image pickup unit including same
US9786708B2 (en) Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel
JP5780402B2 (en) Semiconductor element, semiconductor element manufacturing method, solid-state imaging device, and electronic apparatus
JP6711573B2 (en) Solid-state image sensor
JP6136663B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP6190392B2 (en) Solid-state imaging device and electronic device
JP2013135123A (en) Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus
WO2014021177A1 (en) Semiconductor element, method for manufacturing semiconductor element, solid-state imaging device, and electronic device
KR102045588B1 (en) Solid-state imaging device, manufacturing method for same, and electronic equipment
JP2014011392A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
WO2016190217A1 (en) Photoelectric conversion element, solid-state imaging device and electronic device
WO2017169231A1 (en) Image capturing element and electronic device
US10978514B2 (en) Solid-state imaging device, and method of manufacturing solid-state imaging device
JP2014078673A (en) Solid state image pickup device, manufacturing method of the same, and electronic apparatus