JP2013131660A - Manufacturing method of semiconductor package - Google Patents

Manufacturing method of semiconductor package Download PDF

Info

Publication number
JP2013131660A
JP2013131660A JP2011280740A JP2011280740A JP2013131660A JP 2013131660 A JP2013131660 A JP 2013131660A JP 2011280740 A JP2011280740 A JP 2011280740A JP 2011280740 A JP2011280740 A JP 2011280740A JP 2013131660 A JP2013131660 A JP 2013131660A
Authority
JP
Japan
Prior art keywords
package
mark
area
semiconductor
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011280740A
Other languages
Japanese (ja)
Other versions
JP5885495B2 (en
Inventor
Toshihiro Ogata
敏洋 緒方
Seiichiro Ihara
清一郎 井原
Tomoaki Taira
知晃 平
Hironori Terasaki
浩則 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2011280740A priority Critical patent/JP5885495B2/en
Publication of JP2013131660A publication Critical patent/JP2013131660A/en
Application granted granted Critical
Publication of JP5885495B2 publication Critical patent/JP5885495B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate damage on a dicing blade by increasing the mold resin area of a cut piece around an MAP substrate, thereby preventing cut pieces around the MAP substrate from being scattered easily without reducing the number of products.SOLUTION: The surface of an MAP substrate 16 having a large number of semiconductor circuit packages 17 is subjected to resin (4) molding, the resin surface is stuck to a dicing tape 7 and diced, and then the individual packages 17 thus cut are picked up. In such a manufacturing process, a first dummy mark Md is put on the mold resin surface in the cut piece 16f area, on the outer periphery of a semiconductor circuit mounting area of the MAP substrate 16, at a position separated by 30-50 μm from a cut line by means of laser. Furthermore, a second dummy mark Me is formed on the resin surface in the package 17 so as to be point symmetry with respect to the center, and then the resin surface provided with these marks Md and Me is stuck to the dicing tape 7 under pressure-reduced atmosphere.

Description

本発明は半導体パッケージの製造方法、特にＣＳＰ等の小型半導体パッケージの製造において、ダイシングテープに貼り付けた状態で切断・個片化する工程を有する製造方法に関する。   The present invention relates to a manufacturing method of a semiconductor package, and more particularly, to a manufacturing method having a process of cutting and separating in a state of being attached to a dicing tape in manufacturing a small semiconductor package such as a CSP.

通信機器、映像機器、オーディオ機器等の小型化、薄型化の進展に伴い、これらの機器に使用される半導体部品の小型化、薄型化の要請が一層高まっており、このような要請の下に、ＣＳＰ（Chip Size Package）が誕生した。このＣＳＰは、誕生当初、１００〜３００ピンを超えるＱＦＰ（Quad Flat Package）の置き換えが盛んに行われ、実装面積の縮小化に大きく貢献してきた。その後、更なる実装面積縮小化の要求のため、２０ピン程度以下の少ピン小型半導体のパッケージサイズ（チップサイズ）縮小化も進められている。
最近では、少ピン小型半導体のパッケージサイズの縮小化も目覚ましく、１０ピン程度で２．０ｍｍ角（平方）を下回るパッケージ、６ピン程度で１．０ｍｍ角を下回るパッケージ、２〜５ピン程度で０．４〜０．７ｍｍ角を下回るパッケージが登場している。 With the progress of miniaturization and thinning of communication equipment, video equipment, audio equipment, etc., there is an increasing demand for miniaturization and thinning of semiconductor components used in these equipment. CSP (Chip Size Package) was born. In the early days of CSP, replacement of QFP (Quad Flat Package) exceeding 100 to 300 pins has been actively performed, and has greatly contributed to the reduction of the mounting area. Thereafter, in order to further reduce the mounting area, the package size (chip size) of a small-sized semiconductor having about 20 pins or less has been reduced.
Recently, the package size of small-sized small semiconductors has been remarkably reduced, and the package is less than 2.0 mm square with about 10 pins, the package is less than 1.0 mm square with about 6 pins, and 0 with about 2 to 5 pins. Packages that are smaller than 4 to 0.7 mm square have appeared.

上記ＣＳＰは、セラミック、有機、リードフレーム（金属）等からなるインターポーザーの上に、フリップチップボンディング（ＦＣＢ）、ワイヤボンド等の接続方法で組み立てられており、このインターポーザーは、熱伝導、配線引き回し、厚みの仕様、コスト、用途等に応じて使い分けられる。このＣＳＰの組立てには、生産性の向上、コストダウン等の目的のため、多数の半導体回路（半導体素子）を１つの基板上に格子状（アレイ状）に集合・配置したＭＡＰ（Mold Array Package）基板が用いられ、このＭＡＰ基板上に形成した半導体回路をダイシングにて個片化することが行われる。   The CSP is assembled on an interposer made of ceramic, organic, lead frame (metal) or the like by a connection method such as flip chip bonding (FCB) or wire bond. It can be used according to the specifications, cost, usage, etc. This CSP is assembled by a MAP (Mold Array Package) in which a large number of semiconductor circuits (semiconductor elements) are assembled and arranged in a grid (array) on a single substrate for the purpose of improving productivity and reducing costs. ) A substrate is used, and a semiconductor circuit formed on the MAP substrate is separated into pieces by dicing.

図６には、樹脂モールドとマーキングが施された状態の従来のＭＡＰ基板の一部が示され、図７には、金型内でのＭＡＰ基板の樹脂モールド（封止）の様子が示され、図９には、レーザーマークが付されたパッケージが示されている。図６のＭＡＰ基板１では、複数の半導体回路がダイボンド・ワイヤボンド又はフリップチップボンディング等の接続方式でアレイ状に搭載された後、モールド工程にて、ＭＡＰ基板１が金型へ配置される。即ち、図７に示されるように、下金型２と上金型３でＭＡＰ基板１を挟み込み（クランプ）、この金型２，３のキャビティ内へエポキシ樹脂４を注入し熱硬化することで、ＭＡＰ基板１の半導体回路搭載エリアが樹脂４により一括・封止される。   FIG. 6 shows a part of a conventional MAP substrate in a state where a resin mold and marking are applied, and FIG. 7 shows a state of resin molding (sealing) of the MAP substrate in a mold. FIG. 9 shows a package with a laser mark. In the MAP substrate 1 of FIG. 6, after a plurality of semiconductor circuits are mounted in an array by a connection method such as die bonding, wire bonding, or flip chip bonding, the MAP substrate 1 is placed in a mold in a molding process. That is, as shown in FIG. 7, the MAP substrate 1 is sandwiched (clamped) between the lower mold 2 and the upper mold 3, and the epoxy resin 4 is injected into the cavities of the molds 2 and 3 and thermally cured. The semiconductor circuit mounting area of the MAP substrate 1 is collectively and sealed with the resin 4.

次に、上記モールド工程でモールドされた樹脂面にレーザー等を用いて、図９に示されるように、個々の半導体パッケージ５の部分に対し、ロットマークＭａとダミーマークＭｂが一括にて施される。上記ダミーマークＭｂは、製品の方向判別用のマークであり、図のように、半導体パッケージの中心に対して非対称となる位置に印字される。なお、上記マークＭａ，Ｍｂのマーキングには、レーザー以外にもインクを用いる方法もあるが、インクを用いる方法は、モールド樹脂面からのマークの剥がれを防止するため、溶剤処理等の前処理工程が必要となること、文字高さ０．５ｍｍ以下の小型文字にすると、潰れが発生して判読が困難になる等が生じることから、５ｍｍ以下の小型半導体パッケージ（ＣＳＰ）の組立てには余り用いられていない。図６のマークＭｃは、マークＭａ，ＭｂのＭＡＰ基板内における位置を確定するための基準となるマークで、予めインターポーザーにめっきやエッチング等により設けられている。これを画像認識により位置確認し、マークＭａ，Ｍｂを印字する。   Next, using a laser or the like on the resin surface molded in the molding step, lot marks Ma and dummy marks Mb are collectively applied to the portions of the individual semiconductor packages 5 as shown in FIG. The The dummy mark Mb is a product direction determination mark, and is printed at a position asymmetric with respect to the center of the semiconductor package as shown in the figure. In addition to the laser, there is a method of using ink for marking the marks Ma and Mb, but the method of using the ink is a pretreatment step such as a solvent treatment in order to prevent the mark from peeling off from the mold resin surface. If a small character with a character height of 0.5 mm or less is required, it may be crushed and difficult to read. Therefore, it is used excessively for assembling a small semiconductor package (CSP) of 5 mm or less. It is not done. The mark Mc in FIG. 6 is a mark serving as a reference for determining the position of the marks Ma and Mb in the MAP substrate, and is provided in advance on the interposer by plating, etching, or the like. The position is confirmed by image recognition, and marks Ma and Mb are printed.

上記マーキングの後、図６に示されるように、ＭＡＰ基板１はダイシングテープ７に貼り付けられた状態でダイシングソーにて個片化の切断（ダイシング）が行われ、個片化された半導体パッケージは、電気的な選別試験によって合否判定が実施され、その良品に対して出荷のため包装が実施される。即ち、ダイシングされたＭＡＰ基板１では、インターポーザーの電気的接続が半導体パッケージ毎に切り出され、切り出されたパッケージ５の電極面（樹脂モールドされていない面）が上を向くため、ダイシングテープに貼り付けられたままパッケージ５の試験が行われる。この試験装置として、従来からウェハー試験に使われているプローバーが使用され、２つのパッケージ５を同時に試験する２マルチプローブ試験、４つのパッケージ５を同時に試験する４マルチプローブ試験等が実施でき、生産性の向上が可能となっている。なお、切断された半導体パッケージを１つずつ取り出し、試験後にそれぞれ製品（製造）に関わるマークを施す例もあるが、生産性が低いため、試験後の特性ランクを表示する目的以外では余り利用されていない。   After the marking, as shown in FIG. 6, the MAP substrate 1 is cut into pieces (dicing) with a dicing saw in a state where the MAP substrate 1 is attached to the dicing tape 7, and the semiconductor package is separated into pieces. The pass / fail judgment is carried out by an electrical sorting test, and the non-defective product is packaged for shipment. That is, in the diced MAP substrate 1, the electrical connection of the interposer is cut out for each semiconductor package, and the electrode surface (the surface that is not resin-molded) of the cut-out package 5 faces upward. The package 5 is tested while attached. A conventional prober used for wafer testing is used as this test equipment, and two multi-probe tests that test two packages 5 at the same time, four multi-probe tests that test four packages 5 at the same time, etc. can be performed. The improvement of the property is possible. In addition, there is an example in which a cut semiconductor package is taken out one by one, and a mark related to a product (manufacturing) is applied after the test, but because of low productivity, it is not used much for purposes other than displaying the characteristic rank after the test. Not.

上記ダイシングテープ７では、ダイシング時には個片化された半導体パッケージ５の保持力を維持するための高接着性が求められ、包装時（ピックアップ時）にはパッケージ５をテープ７から容易に剥離できる低接着性が求められ、相反する機能が必要になるが、従来では、紫外線（ＵＶ）照射による粘着層の硬化反応によって接着力をなくしたり、ＵＶ照射でガスを発生させて接着力をなくす自己剥離テープを用いたり、下記特許文献４（特開２００８−７８４９２号公報）のように、加熱によって粘着剤を硬化させ接着力をなくすことが行われる。   The dicing tape 7 is required to have high adhesiveness for maintaining the holding power of the separated semiconductor package 5 during dicing, and the package 5 can be easily peeled from the tape 7 during packaging (pickup). Adhesiveness is required and contradictory functions are required. Conventionally, self-peeling eliminates adhesive force by curing reaction of the adhesive layer by ultraviolet (UV) irradiation, or generates gas by UV irradiation to eliminate adhesive force. A tape is used or, as described in Patent Document 4 (Japanese Patent Laid-Open No. 2008-78492) below, the adhesive is cured by heating to eliminate the adhesive force.

また、このダイシングテープ７の貼付けとしては、下記特許文献５（特開２００１−１４８４１２号）に記載されるように真空雰囲気下で貼る真空貼りの方法や大気中でローラーにより貼り付ける大気貼りがある。   Moreover, as pasting of this dicing tape 7, there are a vacuum pasting method for pasting in a vacuum atmosphere and air pasting for pasting with a roller in the atmosphere as described in the following Patent Document 5 (Japanese Patent Laid-Open No. 2001-148212). .

上記個片化のダイシング（ダイシングソー）では、ダイヤモンド砥粒を含ませた樹脂、セラミック或いはめっきからなるブレードで、０．０５〜０．５ｍｍ程度の幅を持った円形のダイシングブレードが用いられる。このダイシングブレードにて切断されたラインは、ほぼブレード幅と同じ幅の軌跡が残るように、基板の一部が粉砕除去されることによって現れる。このブレードは、通常０．５〜５ＭＰａ程度の圧力で１００〜５００ｍｌ／ｓｅｃの流量の高圧の純水（切削水又は洗浄水）を受けながら洗われるため目詰まりが防止され、少しずつ磨耗しながら自己修復するため目潰れを起こすことなく連続作業が可能となっている。   In the above-mentioned dicing (dicing saw), a circular dicing blade having a width of about 0.05 to 0.5 mm is used, which is a blade made of resin, ceramic or plating containing diamond abrasive grains. The line cut by the dicing blade appears when a part of the substrate is pulverized and removed so that a locus having the same width as the blade width remains. This blade is washed while receiving high pressure pure water (cutting water or washing water) at a flow rate of 100 to 500 ml / sec at a pressure of about 0.5 to 5 MPa, so that clogging is prevented and the blade is worn little by little. Since it is self-repairing, continuous work is possible without causing clogging.

上記包装工程では、ダイシング後のＵＶ照射によってダイシングテープ７と半導体パッケージ５との接着強度を下げ、ピックアップ装置によりパッケージ５の取り出しが行われる。
図１０には、パッケージ５のピックアップの様子が示されており、まず図示されるように、先端半径５０〜２００μｍ程度の金属製ニードル（突上げピン）９により、テープ７の粘着面（粘着剤８が塗られた面）とは反対方向から２００〜１０００μｍ程度突き上げられ、その応力によりパッケージ５がテープ７から引き剥がされる。そして、ピックアップコレット１０でエアー吸着することで、パッケージ５を取り出し、他のコレットに受け渡す等の方法によって、パッケージ５を反転させ、モールド面（マーク面）を上に向け直した状態で包装が実施される。この包装は、例えば包装部材のポケットに、パッケージ５を挿入し、その口をテープによりカバーすることにより行われる。 In the packaging process, the adhesive strength between the dicing tape 7 and the semiconductor package 5 is lowered by UV irradiation after dicing, and the package 5 is taken out by the pickup device.
FIG. 10 shows how the package 5 is picked up. First, as shown in the drawing, an adhesive surface (adhesive) of the tape 7 is formed by a metal needle (push-up pin) 9 having a tip radius of about 50 to 200 μm. The surface 5 is pushed up by about 200 to 1000 μm from the opposite direction, and the package 5 is peeled off from the tape 7 by the stress. Then, by picking up air with the pick-up collet 10, the package 5 is reversed by a method such as taking out the package 5 and delivering it to another collet, etc., and packaging is performed with the mold surface (mark surface) facing up. To be implemented. This packaging is performed, for example, by inserting the package 5 into a pocket of the packaging member and covering the mouth with a tape.

特開２００８−１０６３９号号公報JP 2008-10639 A 特開２００７−１８４６５８号公報JP 2007-184658 A 特開２００８−２５２１３３号公報JP 2008-252133 A 特開２００８−７８４９２号公報JP 2008-78492 A 特開２００１−１４８４１２号公報JP 2001-148212 A

ところで、従来の半導体パッケージの製造方法では、図８に示されるように、ＭＡＰ基板１の周囲に、テープ７が貼り付けられていない樹脂４の部分があり、この部分の切断片１ｆが飛散してブレードの破損等を起こすという問題があった。   By the way, in the conventional semiconductor package manufacturing method, as shown in FIG. 8, there is a portion of the resin 4 to which the tape 7 is not attached around the MAP substrate 1, and the cut piece 1f of this portion is scattered. There was a problem that the blade was damaged.

即ち、図７で説明したモールド工程では、下金型２と上金型３でクランプする際に、樹脂漏れ対策を施すことから、ＭＡＰ基板１の周囲にモールドされていないエリアが発生し、モールド樹脂４との段差ができる。この段差は、モールド樹脂厚と等しく、薄型の半導体パッケージで２００〜３００μｍ程度、一般的な半導体パッケージで５００〜７００μｍ程度となる。このような段差のあるモールド樹脂面をテープ７に貼り付けるため、図８に示されるように、モールド樹脂４がなくテープ７に貼り付けられない部分を有する切断片１ｆが生じ、この切断片１ｆは、非常に不安定な状態でテープ７と接着するため、ダイシング時に高圧の純水によって飛散し易くなる。そして、この切断片１ｆがダイシング中に飛散すると、ダイシングブレードとの接触によるブレードの破損、或いはブレードの異常磨耗を起こすことなる。また、上記切断片１ｆには、包装等の後工程で使用するアライメントマークＭｃが付されている場合もあり、後工程の作業が困難になる等の問題もある。   That is, in the molding process described with reference to FIG. 7, when the lower mold 2 and the upper mold 3 are clamped, a resin leakage countermeasure is taken, so that an unmolded area around the MAP substrate 1 is generated. A step with the resin 4 is formed. This step is equal to the thickness of the mold resin, and is about 200 to 300 μm for a thin semiconductor package and about 500 to 700 μm for a general semiconductor package. In order to affix such a stepped mold resin surface to the tape 7, as shown in FIG. 8, a cut piece 1f having a portion that is not attached to the tape 7 without the mold resin 4 is generated. Since it adheres to the tape 7 in a very unstable state, it is easily scattered by high-pressure pure water during dicing. When the cut piece 1f is scattered during dicing, the blade is damaged due to contact with the dicing blade or abnormal wear of the blade occurs. In addition, the cut piece 1f may be provided with an alignment mark Mc used in a subsequent process such as packaging, and there is a problem that it becomes difficult to perform the post-process.

従来では、半導体ウェハー（ウェハーレベルＣＳＰ）の端材の飛散防止を図るものとして、上記特許文献１があり、この文献１では、図１１に示されるように、レーザーマークにてウェハー１２の裏面の外周部に線状（若しくは点状）に加工した溝部１３を設けており、この溝部１３にダイシングテープの粘着剤が浸入することによって、釘若しくはくさびのような働きをし、ダイシングテープが半導体ウェハーに粘着しようとする力が強化されることで、端材の飛散を防止する。   Conventionally, as a means for preventing the scattering of the end material of a semiconductor wafer (wafer level CSP), there is the above-mentioned Patent Document 1. In this document 1, as shown in FIG. A groove portion 13 processed into a linear shape (or a dot shape) is provided on the outer peripheral portion. When the adhesive of the dicing tape enters the groove portion 13, the groove portion 13 functions like a nail or a wedge, and the dicing tape functions as a semiconductor wafer. As the force to stick to is strengthened, scattering of the end material is prevented.

しかし、この方法は、ウェハーレベルＣＳＰ用途として考えられたもので、ウェハー周辺が平坦で、ウェハー自体も粘着剤との接着力が元々強いため、飛散を防止する接着力の強化はそれ程大きい必要はない。そのため、上記文献１では、ウェハー１２にレーザーマーカーで形成される溝部１３の深さは２〜３μｍ程度と説明されており、この深さの溝部１３に、大気中での通常のテープ貼り付けによる毛細管現象を利用して、粘着剤（接着剤）を十分浸入させることが可能である。また、２〜３μｍ程度の深さの溝部１３に浸入した粘着剤を含むウェハーレベルＣＳＰをダイシングしたとしても、粘着剤の巻上げによるウェハーレベルＣＳＰへの付着も問題がない。   However, this method was considered as a wafer level CSP application. Since the periphery of the wafer is flat and the wafer itself has a strong adhesive force with the adhesive, it is necessary to increase the adhesive strength to prevent scattering. Absent. Therefore, in the above-mentioned document 1, it is explained that the depth of the groove 13 formed with the laser marker on the wafer 12 is about 2 to 3 μm, and the groove 13 having this depth is obtained by applying a normal tape in the atmosphere. It is possible to sufficiently infiltrate the pressure-sensitive adhesive (adhesive) using the capillary phenomenon. Further, even when the wafer level CSP containing the adhesive that has entered the groove 13 having a depth of about 2 to 3 μm is diced, there is no problem with the adhesion to the wafer level CSP due to the winding of the adhesive.

一方、インターポーザーを用いるＣＳＰ等の半導体パッケージの場合、モールド樹脂に含まれる金型離型剤が樹脂表面にしみ出ることによって、テープ７との接着強度は弱くなっており、またモールド樹脂面の平坦度も低いことから、ウェハーレベルＣＳＰに比べて、ダイシング中の切断片１ｆの剥がれや飛散が発生し易いという問題がある。   On the other hand, in the case of a semiconductor package such as a CSP using an interposer, the mold release agent contained in the mold resin oozes out to the resin surface, so that the adhesive strength with the tape 7 is weak, and the mold resin surface Since the flatness is also low, there is a problem in that the cut pieces 1f during dicing are easily peeled off and scattered as compared with the wafer level CSP.

また、ＣＳＰ等の半導体パッケージ製造においては、パッケージサイズが２ｍｍ角以下と小型化されるにつれ、上記金型離型剤の影響によって、周辺エリアのみならず、パッケージ５自体の剥がれも発生するという問題が顕著になる。更に、上述のように、ＵＶ照射や加熱によってテープ７の接着力をなくすような方法でも、２ｍｍ角以下のパッケージ５では切断片１ｆの飛散を防止することは容易ではなく、この飛散防止を優先してテープ７の接着力を高くする方法では、ＵＶ照射後でも接着強度の強さが残るため、パッケージ５の取出し性が安定しないという問題は残される。そのため、接着力と取り出し性の双方を両立する特性を有するダイシングテープ７の開発及び選定は容易ではない。   Further, in the manufacture of semiconductor packages such as CSP, as the package size is reduced to 2 mm square or less, not only the peripheral area but also the package 5 itself is peeled off due to the influence of the mold release agent. Becomes prominent. Further, as described above, even with a method of eliminating the adhesive force of the tape 7 by UV irradiation or heating, it is not easy to prevent the cut pieces 1f from scattering in the package 5 of 2 mm square or less, and priority is given to this scattering prevention. Thus, in the method of increasing the adhesive strength of the tape 7, the strength of the adhesive strength remains even after UV irradiation, so that the problem that the take-out property of the package 5 is not stable remains. For this reason, it is not easy to develop and select the dicing tape 7 having characteristics that achieve both adhesive force and take-out property.

また、上記切断片１ｆ（周辺部）の剥がれ対策として、図６に示されるように、ＭＡＰ基板１の周囲の切断片１fa，１fbのエリアのモールド樹脂４を大きくする方法がある。即ち、図６の切断片１faエリアの縦幅、切断片１fbエリアの横幅は、パッケージサイズにより決定され、特に１０ピン程度の２．０ｍｍ角を下回るパッケージ５では２．０ｍｍ以下と小さいため、ダイシング等の負荷に耐え得る、テープ７との接着を維持するためには、切断片１faエリアの横幅Ｈａと切断片１fbエリアの縦幅Ｈｂを３ｍｍ以上とする必要がある。しかし、このようにすると、半導体回路集合エリアが狭くなり、１枚のＭＡＰ基板１で製作できる半導体パッケージ５の個数が減るため、高コストとなるという問題がある。   As a countermeasure against peeling of the cut piece 1f (peripheral portion), there is a method of enlarging the mold resin 4 in the area of the cut pieces 1fa and 1fb around the MAP substrate 1, as shown in FIG. That is, the vertical width of the cut piece 1fa area and the horizontal width of the cut piece 1fb area in FIG. 6 are determined by the package size. In order to maintain the adhesion with the tape 7 that can withstand such a load, the horizontal width Ha of the cut piece 1fa area and the vertical width Hb of the cut piece 1fb area must be 3 mm or more. However, if this is done, the semiconductor circuit assembly area is narrowed, and the number of semiconductor packages 5 that can be manufactured with one MAP substrate 1 is reduced, resulting in a high cost.

更に、従来の上記包装工程でのピックアップにおいて、マークＭａ，Ｍｂの存在によりパッケージ５が傾き、取出しエラーが発生するという問題もある。即ち、図１０で説明したように、パッケージ５の中央部をニードル９で突き上げることによって、テープ７からパッケージ５を剥がすが、図９のように、パッケージ５には、ロットマークＭａとアドレスマークＭｂがパッケージ中心に対して非対称の位置に印字されており、このマークＭａ，Ｍｂ内への粘着剤が浸入するため、テープ７から剥離される際にバランスを失い、突き上げられたパッケージ５が斜めになる。この結果、パッケージ５がコレット１０の中心に吸着されず（水平にピックアップされず）、その取出し、取出し後の挿入コレットへの受け渡し、包装部材のポケットへの挿入等ができず（装置ジャムの発生を誘発し）、生産性に大きな影響を与えることになる。   Further, in the conventional pick-up in the packaging process, there is a problem that the package 5 is tilted due to the presence of the marks Ma and Mb and a take-out error occurs. That is, as described with reference to FIG. 10, the package 5 is peeled off from the tape 7 by pushing up the center of the package 5 with the needle 9. As shown in FIG. 9, the package 5 includes the lot mark Ma and the address mark Mb. Is printed at an asymmetrical position with respect to the center of the package, and the adhesive penetrates into the marks Ma and Mb. Therefore, the balance is lost when the tape 7 is peeled off, and the pushed-up package 5 is inclined. Become. As a result, the package 5 is not attracted to the center of the collet 10 (not picked up horizontally) and cannot be taken out, delivered to the insertion collet after being taken out, or inserted into the pocket of the packaging member (occurrence of device jam). Will greatly affect productivity.

本発明は上記問題点に鑑みてなされたものであり、その目的は、ＭＡＰ基板の周囲の切断片部のモールド樹脂エリアを大きくして製作数を減らすことなく、ＭＡＰ基板周囲の切断片の飛散を容易に防止し、ダイシングブレードの破損等がなくなり、また包装工程のピックアップ時に半導体パッケージが傾くことを防止し、安定した生産性を達成することができる半導体パッケージの製造方法を提供することにある。   The present invention has been made in view of the above problems, and its purpose is to scatter the pieces around the MAP substrate without enlarging the mold resin area around the MAP substrate and reducing the number of productions. An object of the present invention is to provide a method of manufacturing a semiconductor package that can prevent the occurrence of breakage of the dicing blade, prevent the dicing blade from being damaged, prevent the semiconductor package from tilting during pick-up in the packaging process, and achieve stable productivity. .

上記目的を達成するために、請求項１の発明は、半導体パッケージのための半導体回路が複数形成されたＭＡＰ（モールドアレイパッケージ）基板の表面に樹脂モールドを施し、このモールド樹脂面をダイシングテープに貼り付けてダイシングし、切断した個々の半導体パッケージをピックアップする半導体パッケージの製造方法において、上記ＭＡＰ基板の複数の半導体回路が配置された集合エリアの外周で、ダイシングソーによって切断される切断片エリアの上記モールド樹脂面に、切断ラインより所定距離離れた位置にレーザーにて第１ダミーマークを施し、この第１ダミーマークが施されたモールド樹脂面を上記ダイシングテープに減圧雰囲気下で貼り付けることを特徴とする。
請求項２の発明は、上記半導体回路を形成した個々のパッケージエリア内の周辺部のモールド樹脂面に、上記パッケージエリアの中心に対して略点対称となる形状の第２ダミーマークをレーザーにて施したことを特徴とする。 In order to achieve the above object, according to the present invention, a resin mold is applied to the surface of a MAP (mold array package) substrate on which a plurality of semiconductor circuits for a semiconductor package are formed, and the mold resin surface is used as a dicing tape. In a semiconductor package manufacturing method for picking up individual semiconductor packages that have been pasted, diced, and cut, a cut piece area cut by a dicing saw on an outer periphery of a collective area where a plurality of semiconductor circuits of the MAP substrate are arranged A first dummy mark is applied to the mold resin surface by a laser at a position away from the cutting line by a predetermined distance, and the mold resin surface provided with the first dummy mark is attached to the dicing tape in a reduced pressure atmosphere. Features.
According to a second aspect of the present invention, a second dummy mark having a shape which is substantially point-symmetric with respect to the center of the package area is formed on a mold resin surface in a peripheral portion of each package area where the semiconductor circuit is formed by a laser. It is characterized by that.

請求項３の発明は、上記パッケージエリア内の第２ダミーマークの一部に、方向判別用の形状を付加したことを特徴とする。
請求項４の発明は、上記切断片エリアの第１ダミーマーク又は上記パッケージエリア内の第２ダミーマークを同一のマークとし、一回（一連）のレーザー照射で施すようにしたことを特徴とする。 The invention of claim 3 is characterized in that a shape for determining the direction is added to a part of the second dummy mark in the package area.
The invention according to claim 4 is characterized in that the first dummy mark in the cut piece area or the second dummy mark in the package area is the same mark and is applied by one (series) laser irradiation. .

上記請求項１の構成によれば、ＭＡＰ基板の切断片エリア（部分）のモールド樹脂面に、ダイシングソーによる切断ラインより所定距離（例えば３０〜５０μｍ程度）離れた干渉しない位置に第１ダミーマーク（例えば四角形マーク）がレーザーにて形成される。
また、請求項２の構成によれば、半導体回路形成のパッケージエリア内モールド樹脂面の周辺部に対し、パッケージエリア中心に対して点対称となる第２ダミーマーク（例えば四角枠のマーク、４辺又は４コーナーにおいて形状が略同一となるマーク）がレーザーにて形成される。 According to the configuration of the first aspect, the first dummy mark is located on the mold resin surface of the cut piece area (part) of the MAP substrate at a position that does not interfere with a predetermined distance (for example, about 30 to 50 μm) away from the cutting line by the dicing saw. (For example, a square mark) is formed by a laser.
According to the second aspect of the present invention, the second dummy mark (for example, a square frame mark, four sides) that is point-symmetric with respect to the center of the package area with respect to the periphery of the mold resin surface in the package area for semiconductor circuit formation. Alternatively, marks having substantially the same shape at the four corners) are formed by laser.

上記第１及び第２ダミーマークを施す切断ラインからの距離は、切断時にダイシングテープの伸び等の原因により発生するカットズレを十分に考量することが必要であり、３０〜５０μｍ程度が好ましい。この距離が３０〜５０μｍ程度より小さい場合は、ダイシングにより第１ダミーマークの一部が切断されることがあり、このダミーマークに入り込んだ粘着剤（糊）の巻上げによる製品への異物付着が起り易くなる。一方、３０〜５０μｍ程度より大きい場合は、第１ダミーマークへ入り込む粘着剤が少なくなり、切断片の大きさに対して十分なアンカー効果が得られない場合がある。   The distance from the cutting line on which the first and second dummy marks are applied needs to take into account cut deviations that occur due to the expansion of the dicing tape at the time of cutting, and is preferably about 30 to 50 μm. When this distance is smaller than about 30 to 50 μm, a part of the first dummy mark may be cut by dicing, and foreign matter adheres to the product due to winding of the adhesive (glue) entering the dummy mark. It becomes easy. On the other hand, when it is larger than about 30 to 50 μm, the pressure-sensitive adhesive entering the first dummy mark decreases, and a sufficient anchor effect may not be obtained with respect to the size of the cut piece.

一般に、レーザー加工によって形成されるマークの加工溝の深さは、使用されるレーザーの基本波及び１／２基本波の制御、レーザーパワーの制御によって所望の深さに調整できるが、このような制御によって、本発明の第１ダミーマーク、第２ダミーマーク、方向判別用マーク等の深さは、１０μｍ以上としている。また加工幅はレーザーマーク線幅の制御により調整できる。   In general, the depth of the processing groove of the mark formed by laser processing can be adjusted to a desired depth by controlling the fundamental wave and 1/2 fundamental wave of the laser used and controlling the laser power. By control, the depth of the first dummy mark, the second dummy mark, the direction determination mark, etc. of the present invention is set to 10 μm or more. The processing width can be adjusted by controlling the laser mark line width.

また、上記第１ダミーマーク、第２ダミーマークが施されたＭＡＰ基板のモールド樹脂面に対しダイシングテープを貼り付ける際には、大気圧から真空状態までのチャンバー内の減圧過程において、チャンバー内の圧力及び吸引時間を最適な値に設定することで、減圧雰囲気下でモールド樹脂面をダイシングテープに良好に貼り付けることができる。例えば、１〜１０ｋＰａ程度の減圧雰囲気下とすれば、深さ２０〜３０μｍ程度の加工溝に同程度の深さでダイシングテープの粘着剤（糊）が入り込み、十分なアンカー効果が得られる。即ち、加工溝内を減圧雰囲気にした後、大気圧雰囲気に戻すことにより、大気圧との圧力差によって発生する力を利用することで、ダイシングテープの裏面の粘着剤を加工溝内へ入れることができ、具体的には、大気圧約１００ｋＰａと上記減圧雰囲気１〜１０ｋＰａとの圧力差を利用することになる。上記減圧雰囲気の圧力より高い場合は、粘着剤が入り込む力が弱く、また低い場合は、大気圧との差圧は殆ど変わらないため、減圧にかかる時間が長く、生産性が悪くなる。   In addition, when a dicing tape is applied to the mold resin surface of the MAP substrate on which the first dummy mark and the second dummy mark are applied, in the process of reducing the pressure from the atmospheric pressure to the vacuum state, By setting the pressure and suction time to optimum values, the mold resin surface can be satisfactorily adhered to the dicing tape in a reduced pressure atmosphere. For example, if a reduced pressure atmosphere of about 1 to 10 kPa is used, the adhesive (glue) of the dicing tape enters the processed groove having a depth of about 20 to 30 μm at the same depth, and a sufficient anchor effect is obtained. That is, after the inside of the processing groove is reduced to a reduced pressure atmosphere, the pressure generated by the pressure difference from the atmospheric pressure is utilized by returning to the atmospheric pressure atmosphere, so that the adhesive on the back surface of the dicing tape is put into the processing groove. Specifically, the pressure difference between the atmospheric pressure of about 100 kPa and the reduced pressure atmosphere of 1 to 10 kPa is used. When the pressure is higher than the pressure in the reduced-pressure atmosphere, the pressure for the pressure-sensitive adhesive to enter is weak. When the pressure is lower, the pressure difference from the atmospheric pressure hardly changes.

本発明の半導体パッケージの製造方法によれば、ＭＡＰ基板周囲の切断片の剥がれ、飛散が容易に防止され、ダイシングブレードの破損、異常磨耗等を起こすことがなく、ＭＡＰ基板の周囲の切断片部のモールド樹脂エリアを小さくすることもでき、１枚の基板での製作数を増やすことが可能となる。また、包装工程のピックアップ時に半導体パッケージが傾くことを防止し、安定した生産性を達成することができるという効果がある。   According to the method of manufacturing a semiconductor package of the present invention, the cut pieces around the MAP substrate can be easily prevented from being peeled off and scattered, and the dicing blade is not damaged or abnormally worn. The mold resin area can be reduced, and the number of production with one substrate can be increased. In addition, there is an effect that the semiconductor package can be prevented from being tilted at the time of picking up the packaging process, and stable productivity can be achieved.

上記請求項２の発明によれば、第２レーザーマークが個々のパッケージエリアの中心に対して略点対称となる位置に配置されるので、ダイシング時の半導体パッケージの剥がれを良好に防止できると共に、ピックアップ時には半導体パッケージが傾くことを防止して安定した生産性が確保できるという利点がある。
上記請求項４の発明によれば、断片エリアの第１ダミーマーク又はパッケージエリア内の第２ダミーマークを、インターポーザーに予めデザインされた位置合わせのアライメントマークを用いて、位置精度よく印字することが可能となり、工程の追加や製造時間の増加を招くことがない。 According to the second aspect of the invention, since the second laser mark is arranged at a position that is substantially point-symmetric with respect to the center of each package area, it is possible to satisfactorily prevent peeling of the semiconductor package during dicing, There is an advantage that stable productivity can be secured by preventing the semiconductor package from being tilted at the time of pickup.
According to the fourth aspect of the present invention, the first dummy mark in the fragment area or the second dummy mark in the package area is printed with high positional accuracy using the alignment mark designed in advance in the interposer. Therefore, there is no additional process or increase in manufacturing time.

本発明の第１実施例に係る半導体パッケージの製造方法で用いられるＭＡＰ基板の一部の構成を示し（マークも一部のみ表示）、図の上側はＡ−Ａ断面図、図の左側はＢ−Ｂ断面図である。The structure of a part of MAP board | substrate used with the manufacturing method of the semiconductor package based on 1st Example of this invention is shown (a mark is also displayed partially), the upper side of a figure is AA sectional drawing, and the left side of a figure is B It is -B sectional drawing. 第１実施例の半導体パッケージに施されるマークを示す図である。It is a figure which shows the mark given to the semiconductor package of 1st Example. 第１実施例のピックアップ時の様子を示す図である。It is a figure which shows the mode at the time of the pick-up of 1st Example. 第２実施例で用いられるＭＡＰ基板の一部の構成を示し（マークも一部のみ表示）、図の上側はＡ−Ａ断面図、図の左側はＢ−Ｂ断面図である。The structure of a part of the MAP substrate used in the second embodiment is shown (only a part of the mark is shown), and the upper side of the figure is an AA sectional view and the left side of the figure is a BB sectional view. 第１及び第２実施例の半導体パッケージに施されるマークの他の例を示す図である。It is a figure which shows the other example of the mark given to the semiconductor package of 1st and 2nd Example. 従来の半導体パッケージの製造方法で用いられるＭＡＰ基板の一部の構成を示し（マークも一部のみ表示）、図の上側はＡ−Ａ断面図、図の左側はＢ−Ｂ断面図である。The structure of a part of the MAP substrate used in the conventional method for manufacturing a semiconductor package is shown (a part of the mark is also shown), the upper side of the figure is an AA sectional view, and the left side of the figure is a BB sectional view. 金型によるＭＡＰ基板のモールドを説明するための図である。It is a figure for demonstrating the mold of the MAP board | substrate by a metal mold | die. ＭＡＰ基板のモールド樹脂面をダイシングテープに貼り付けた状態を示す図である。It is a figure which shows the state which affixed the mold resin surface of a MAP board | substrate on the dicing tape. 従来の半導体パッケージに施されるマークを示す図である。It is a figure which shows the mark given to the conventional semiconductor package. 従来のピックアップ時の様子を示す図である。It is a figure which shows the mode at the time of the conventional pick-up. 従来のウェハーレベルＣＳＰにおける対策例を示す図である。It is a figure which shows the example of a countermeasure in the conventional wafer level CSP.

図１には、本発明の第１実施例に係る半導体パッケージ（ＣＳＰ：Chip Size Package）の製造方法で用いられるＭＡＰ基板の一部が示され、図２には、個々の半導体パッケージの樹脂面に付されたマークが示されており、第１実施例のＭＡＰ基板１６では、複数の半導体回路がダイボンド・ワイヤボンド又はフリップチップボンディング等でアレイ状に搭載され、その後のモールド工程にて、図７で説明したように、ＭＡＰ基板１６を下金型２と上金型３で挟み込み、金型キャビティ内へエポキシ樹脂４を注入し熱硬化することで、半導体回路を搭載した集合エリアが樹脂４によりモールド（封止）される。   FIG. 1 shows a part of a MAP substrate used in a method for manufacturing a semiconductor package (CSP: Chip Size Package) according to a first embodiment of the present invention. FIG. 2 shows a resin surface of each semiconductor package. In the MAP substrate 16 of the first embodiment, a plurality of semiconductor circuits are mounted in an array by die bonding, wire bonding, flip chip bonding, or the like. 7, the MAP substrate 16 is sandwiched between the lower mold 2 and the upper mold 3, and the epoxy resin 4 is injected into the mold cavity and thermally cured, so that the assembly area where the semiconductor circuit is mounted becomes the resin 4 Is molded (sealed).

そして、ＭＡＰ基板１６のモールド樹脂面に対し、予めＭＡＰ基板上にデザインされたアライメントマークＭｃを画像で位置確認し、レーザーにより、第１ダミーマークＭｄ、第２ダミーマークＭｅ、半導体パッケージの向きを識別するための方向判別用マークＭｆ、製品に関する情報を示すロットマークＭａの全てが一回のレーザー照射で施される。即ち、図１に示されるように、ＭＡＰ基板１６の周辺部で半導体回路搭載エリアの外側の切断片１６ｆエリアのそれぞれに、四角形（実施例は正方形であるが、その他、長方形、円形、多角形、２次元形状等）の第１ダミーマークＭｄが付され、図２にも示されるように、半導体回路が形成された半導体パッケージ１７エリアのそれぞれに、四角枠（その他、円形枠、点状枠等）の第２ダミーマークＭｅとロットマークＭａが付され、この第２ダミーマークＭｅの１つのコーナー（図の右下の角）に方向判別（識別）用マーク（形状）Ｍｆが付加される。そして、これらのマークＭａ，Ｍｄ〜Ｍｆは、全て１回（一連）のレーザー照射により一括して形成される。   Then, the position of the alignment mark Mc designed in advance on the MAP substrate with respect to the mold resin surface of the MAP substrate 16 is confirmed by an image, and the orientation of the first dummy mark Md, the second dummy mark Me, and the semiconductor package is determined by a laser. All of the direction determination mark Mf for identification and the lot mark Ma indicating information on the product are applied by one laser irradiation. That is, as shown in FIG. 1, each of the cut pieces 16f area outside the semiconductor circuit mounting area at the peripheral portion of the MAP substrate 16 has a quadrangular shape (in the embodiment, it is a square, but other rectangles, circles, polygons). A first dummy mark Md having a two-dimensional shape or the like is attached, and as shown in FIG. 2, each of the semiconductor package 17 areas in which the semiconductor circuit is formed has a square frame (others, a circular frame, a dotted frame). The second dummy mark Me and the lot mark Ma are attached, and a direction discrimination (identification) mark (shape) Mf is added to one corner (lower right corner in the figure) of the second dummy mark Me. . These marks Ma, Md to Mf are all formed collectively by one (series) laser irradiation.

上記レーザー（装置）として、例えばＹＶＯ４、ＹＡＧ等の結晶にて基本波１．０６４μｍの発振光を主に用いる赤外レーザー、この赤外レーザー光をＳＨＧ結晶を通して５３２ｎｍに変換して用いるグリーンレーザー等が用いられる。これらのレーザーをモールド樹脂面に照射すれば、モールド樹脂４は相互作用により昇華、溶融又は分解し、またその反応熱により昇華、溶融又は分解が進行し、レーザーをガルバノミラーと呼ばれる可動ミラーにより動かすことによって上記のマークＭａ，Ｍｄ〜Ｍｆの図形、文字が付され（印字等）される。実施例のモールド樹脂４は、赤外との相互作用が強いため、マークＭａ，Ｍｄ〜Ｍｆの加工深さは、赤外レーザーでは２０〜３０μｍ、グリーンレーザーでは５〜２０μｍ程度となる。   As the laser (apparatus), for example, an infrared laser mainly using an oscillation light having a fundamental wave of 1.064 μm in a crystal such as YVO4 or YAG, a green laser used by converting the infrared laser light to 532 nm through an SHG crystal, etc. Is used. When these lasers are irradiated to the mold resin surface, the mold resin 4 is sublimated, melted or decomposed by interaction, and sublimation, melting or decomposition proceeds by the reaction heat, and the laser is moved by a movable mirror called a galvanomirror. Accordingly, the figures and characters of the marks Ma, Md to Mf are attached (printed or the like). Since the mold resin 4 of the embodiment has a strong interaction with infrared rays, the processing depths of the marks Ma and Md to Mf are about 20 to 30 μm for the infrared laser and about 5 to 20 μm for the green laser.

上記第１ダミーマークＭｄ及び第２ダミーマークＭｅは、切断時のダイシングテープの伸び等によるカットズレを考量して、切断ライン１００から３０〜５０μｍの距離だけ離して付すようにする。また、個々の半導体パッケージ１７エリアに形成される第２ダミーマークＭｅとロットマークＭａは、パッケージ１７の中心に対して略対称となる位置に付され、上記方向判別用マークＭｆは上記対称関係を崩さないように、小さく形成される。更に、これらのマークＭａ，Ｍｄ〜Ｍｆの溝の深さは、２０〜３０μｍ程度とすることが好ましい。   The first dummy mark Md and the second dummy mark Me are attached with a distance of 30 to 50 μm away from the cutting line 100 in consideration of cut deviation due to elongation of the dicing tape at the time of cutting. Further, the second dummy mark Me and the lot mark Ma formed in each semiconductor package 17 area are attached at positions that are substantially symmetric with respect to the center of the package 17, and the direction determination mark Mf has the symmetric relationship. It is formed small so as not to collapse. Further, the depth of the grooves of these marks Ma, Md to Mf is preferably about 20 to 30 μm.

次に、上記のマークＭａ，Ｍｄ〜Ｍｆを形成した後、ダイシングテープ７への貼付けが行われるが、ここでは、図１のＭＡＰ基板１６を真空チャンバー内に配置し、１〜１０ｋＰａ程度の減圧雰囲気下でモールド樹脂４がテープ７に貼り付けられる。これにより、真空チャンバーから取り出された直後、深さ２０〜３０μｍ（１０μｍ以上）のマークＭａ，Ｍｄ，Ｍｅ，Ｍｆの溝内には、大気圧の力で、同程度の深さで多量の粘着剤が侵入し、高いアンカー効果が得られる。即ち、減圧雰囲気下に置くことで、粘着剤の凝集力に打ち勝って多くの粘着剤を浸入させることができる。   Next, after the marks Ma and Md to Mf are formed, they are attached to the dicing tape 7. Here, the MAP substrate 16 of FIG. 1 is placed in a vacuum chamber, and the pressure is reduced to about 1 to 10 kPa. Mold resin 4 is affixed to tape 7 in an atmosphere. As a result, immediately after being taken out from the vacuum chamber, a large amount of adhesive at a similar depth is obtained in the grooves of marks Ma, Md, Me, and Mf having a depth of 20 to 30 μm (10 μm or more) by the force of atmospheric pressure. The agent penetrates and a high anchoring effect is obtained. That is, by placing in a reduced-pressure atmosphere, it is possible to overcome the cohesive force of the pressure-sensitive adhesive and allow a large amount of pressure-sensitive adhesive to enter.

次の工程では、テープ７に貼られたＭＡＰ基板１６が、図の切断ライン１００に沿ってダイシングソーにて切断される。このとき、上述のように、第１ダミーマークＭｄの存在によって個々の切断片１６ｆがしっかりと固定され、第２ダミーマークＭｅとロットマークＭａの存在によって個々のパッケージ１７がしっかりと固定されることになり、切断片１６ｆは高圧の洗浄水、切削水の負荷に耐え、剥がれ落ちないので、ダイシングブレードの破損や異常磨耗が発生することがない。また、第１及び第２ダミーマークＭｄ，Ｍｅは、切断ライン１００にはないため、マーク（溝）内に浸入した多量の粘着剤が同時に切断されることはなく、ブレードの巻上げによってパッケージ１７へ粘着剤が付着することを防止できる。   In the next step, the MAP substrate 16 affixed to the tape 7 is cut with a dicing saw along the cutting line 100 in the figure. At this time, as described above, the individual cut pieces 16f are firmly fixed by the presence of the first dummy mark Md, and the individual packages 17 are firmly fixed by the presence of the second dummy mark Me and the lot mark Ma. Therefore, the cutting piece 16f can withstand the load of high-pressure cleaning water and cutting water and does not peel off, so that the dicing blade is not damaged or abnormally worn. In addition, since the first and second dummy marks Md and Me are not on the cutting line 100, a large amount of adhesive that has entered the mark (groove) is not cut at the same time, and the blade 17 is rolled up to the package 17. It is possible to prevent the adhesive from adhering.

次に、上記ダイシングによりパッケージ１７が個片化されると、テープ７に貼り付けられたままパッケージ１７の電極面に対して製品試験（マルチプローブ試験）が行われ、その後は、パッケージ１７の剥がれが容易となるように、テープ７の粘着剤をＵＶ照射等の方法により硬化させた上で、ピックアップ装置にて良品のパッケージ１７を個別にピックアップし、製品の包装が行われる。   Next, when the package 17 is separated into pieces by the dicing, a product test (multi-probe test) is performed on the electrode surface of the package 17 while it is attached to the tape 7, and thereafter, the package 17 is peeled off. After the adhesive of the tape 7 is cured by a method such as UV irradiation, the non-defective package 17 is individually picked up by the pickup device, and the product is packaged.

即ち、図３には、ピックアップ時の様子が示されており、ニードル９により、テープ７の粘着面とは反対方向からパッケージ１７が突き上げられることで、パッケージ１７をテープ７から引き剥がしながら、ピックアップコレット１０のエアー吸着によりパッケージ５の取出しが行われるが、この時には、第２ダミーマークＭｅと方向判別マークＮｆがパッケージ中心に対して対称に配置され、これらの溝内に粘着剤８が浸入しているから、従来のように、パッケージ１７が傾いたりすることなく、水平状態を維持するので、パッケージ１７の安定した取り出しが可能となる。   That is, FIG. 3 shows a state at the time of picking up, and by picking up the package 17 from the direction opposite to the adhesive surface of the tape 7 by the needle 9, the package 17 is peeled off from the tape 7 and picked up. The package 5 is taken out by air suction of the collet 10, but at this time, the second dummy mark Me and the direction determination mark Nf are arranged symmetrically with respect to the center of the package, and the adhesive 8 enters the grooves. Therefore, unlike the conventional case, the package 17 is maintained in a horizontal state without being inclined, so that the package 17 can be stably taken out.

そして、コレット１０に吸着されたパッケージ１７は、反転によりモールド樹脂マーク面を上に向けた状態で包装部材のポケットに挿入され、そのポケット口をテーピングによりカバーすることで、包装される。   Then, the package 17 adsorbed on the collet 10 is inserted into the pocket of the packaging member with the mold resin mark surface facing upward by reversal, and is packaged by covering the pocket opening with taping.

上記実施例において、第２ダミーマークＭｅの線幅は、ロットマークＭａの文字幅以上（例えば３０μｍ以上）とし、第２ダミーマークＭｅの大きさもロットマークＭａの文字高さ以上の長さ（例えば０．４ｍｍ以上）とるのが望ましい。
また、上記マークＭａ，Ｍｄ〜Ｍｆの溝深さを２０〜３０μｍ程度としたが、この溝の深さに応じて、多量の粘着剤８の浸入を防ぎ、粘着剤８の浸入がアンカー効果として適当となるように減圧状態を調整するのが好ましく、例えばロータリーポンプによる真空チャンバー内の減圧の時間を最適な時間に設定することで、粘着剤の浸入を制御し多様なアンカー効果を得ることが可能である。 In the above embodiment, the line width of the second dummy mark Me is equal to or larger than the character width of the lot mark Ma (for example, 30 μm or larger), and the size of the second dummy mark Me is also equal to or longer than the character height of the lot mark Ma (for example, 0.4 mm or more) is desirable.
Further, the groove depth of the marks Ma, Md to Mf is set to about 20 to 30 μm. Depending on the depth of the groove, the penetration of a large amount of the adhesive 8 is prevented, and the penetration of the adhesive 8 is an anchor effect. It is preferable to adjust the depressurized state so as to be appropriate. For example, by setting the depressurization time in the vacuum chamber by the rotary pump to an optimal time, it is possible to control the intrusion of the adhesive and obtain various anchor effects. Is possible.

図４には、第２実施例に係るＭＡＰ基板の一部が示されており、このＭＡＰ基板２６では、切断片２６ｆエリアのモールド樹脂面に設ける第１ダミーマークＭｄとして、パッケージ１７に付したものと同じマークを形成するようにしたものである。即ち、方向判別用マークＭｆを有する第２ダミーマークＭｅとロットマークＭａからなるマーク（Ｍｅ，Ｍｆと同じ模様で、Ｍａと同じ文字）を切断片２６ｆエリアにも形成する。そして、これらの第１ダミーマークＭｄと第２ダミーマークＭｅを一回のレーザー照射によって形成すれば、新たな加工工程或いはコストの追加もなく、良好な位置精度で形成できるという利点がある。   FIG. 4 shows a part of the MAP substrate according to the second embodiment. This MAP substrate 26 is attached to the package 17 as the first dummy mark Md provided on the mold resin surface of the cut piece 26f area. The same mark as that of the object is formed. That is, a mark (the same pattern as Me and Mf and the same character as Ma) including the second dummy mark Me having the direction determination mark Mf and the lot mark Ma is also formed in the cut piece 26f area. If the first dummy mark Md and the second dummy mark Me are formed by one-time laser irradiation, there is an advantage that the first dummy mark Md and the second dummy mark Me can be formed with good positional accuracy without adding a new processing step or cost.

上記第１及び第２実施例によれば、図６との比較で分かるように、ＭＡＰ基板１６，２６周囲部での左右側の横幅Ｈａと上下側の縦幅Ｈｂを短くする（モールド樹脂エリアを小さくする）ことができ、これによって、１枚のＭＡＰ基板１６，２６のパッケージ製作数を増やすことが可能となる。   According to the first and second embodiments, as can be seen from comparison with FIG. 6, the horizontal width Ha on the left and right sides and the vertical width Hb on the upper and lower sides around the MAP substrates 16 and 26 are shortened (mold resin area). This makes it possible to increase the number of packages manufactured for one MAP substrate 16, 26.

図５には、実施例の半導体パッケージ１７に印字されるマークの他の例が示されており、この例では、図５に示されるように、第２ダミーマークＭｅとして、４辺（又は４コーナー）のそれぞれに棒状形（長めの長方形）をパッケージ中心に対し点対称となるように２個並べた形状の（図２の四角枠を規則性を以って切断した）マークを付し、方向判別マークＭｆとして、パッケージ１７の右下の棒状形の端部を少し延ばした延出部を形成したものである。このようなマークによっても、上記と同じ効果を得ることができる。   FIG. 5 shows another example of a mark printed on the semiconductor package 17 of the embodiment. In this example, as shown in FIG. 5, four sides (or 4) are used as the second dummy mark Me. Each of the corners) is marked with a rod-like shape (long rectangle) arranged so that it is point-symmetric with respect to the package center (the square frame in FIG. 2 is cut with regularity), As the direction discriminating mark Mf, an extended portion is formed by slightly extending the bottom right end of the package 17. Even with such a mark, the same effect as described above can be obtained.

上記第１及び第２実施例では、第１ダミーマークＭｄを半導体回路搭載エリアの外周の全ての切断片１６ｆ，２６ｆのエリアに設けているが、この第１ダミーマークＭｄは、１つおき、２つ置きというように、部分的に配置することも可能である。   In the first and second embodiments, the first dummy mark Md is provided in the areas of all the cut pieces 16f and 26f on the outer periphery of the semiconductor circuit mounting area. It is also possible to arrange them partially, such as every other two.

１，１６，２６…ＭＡＰ基板、 ４…モールド樹脂、
５，１７…半導体パッケージ、 ７…ダイシングテープ、
８…粘着剤、 １０…ピックアップコレット、
１ｆ，１６ｆ，２６ｆ…切断片、
Ｍａ…ロットマーク、 Ｍｂ，Ｍｆ…方向判別用マーク、
Ｍｃ…アライメントマーク、 Ｍｄ…第１ダミーマーク、
Ｍｅ…第２ダミーマーク。 1, 16, 26 ... MAP substrate, 4 ... Mold resin,
5, 17 ... Semiconductor package, 7 ... Dicing tape,
8 ... Adhesive, 10 ... Pickup collet,
1f, 16f, 26f ... cut pieces,
Ma ... lot mark, Mb, Mf ... direction discrimination mark,
Mc ... alignment mark, Md ... first dummy mark,
Me: Second dummy mark.

Claims (4)

半導体パッケージのための半導体回路が複数形成されたＭＡＰ基板の表面に樹脂モールドを施し、このモールド樹脂面をダイシングテープに貼り付けてダイシングし、切断した個々の半導体パッケージをピックアップする半導体パッケージの製造方法において、
上記ＭＡＰ基板の複数の半導体回路が配置された集合エリアの外周で、ダイシングソーによって切断される切断片エリアの上記モールド樹脂面に、切断ラインより所定距離離れた位置にレーザーにて第１ダミーマークを施し、この第１ダミーマークが施されたモールド樹脂面を上記ダイシングテープに減圧雰囲気下で貼り付けることを特徴とする半導体パッケージの製造方法。 A semiconductor package manufacturing method in which a resin mold is applied to the surface of a MAP substrate on which a plurality of semiconductor circuits for a semiconductor package are formed, the mold resin surface is attached to a dicing tape, diced, and the cut individual semiconductor packages are picked up In
A first dummy mark is formed with a laser at a predetermined distance from the cutting line on the mold resin surface of the cut piece area cut by a dicing saw on the outer periphery of the assembly area where the plurality of semiconductor circuits of the MAP substrate are arranged. And a mold resin surface provided with the first dummy mark is attached to the dicing tape under a reduced pressure atmosphere. 上記半導体回路を形成した個々のパッケージエリア内の周辺部のモールド樹脂面に、上記パッケージエリアの中心に対して略点対称となる形状の第２ダミーマークをレーザーにて施したことを特徴とする請求項１記載の半導体パッケージの製造方法。   A second dummy mark having a shape which is substantially point-symmetric with respect to the center of the package area is applied to a peripheral mold resin surface in each package area where the semiconductor circuit is formed by a laser. A method for manufacturing a semiconductor package according to claim 1. 上記パッケージエリア内の第２ダミーマークの一部に、方向判別用の形状を付加したことを特徴とする請求項１又は２記載の半導体パッケージの製造方法。   3. The method of manufacturing a semiconductor package according to claim 1, wherein a shape for determining a direction is added to a part of the second dummy mark in the package area. 上記切断片エリアの第１ダミーマーク又は上記パッケージエリア内の第２ダミーマークを同一のマークとし、一回のレーザー照射で施すようにしたことを特徴とする請求項１乃至３のいずれかに記載の半導体パッケージの製造方法。   4. The first dummy mark in the cut piece area or the second dummy mark in the package area is made the same mark and applied by one laser irradiation. Semiconductor package manufacturing method.
JP2011280740A 2011-12-22 2011-12-22 Manufacturing method of semiconductor package Active JP5885495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011280740A JP5885495B2 (en) 2011-12-22 2011-12-22 Manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011280740A JP5885495B2 (en) 2011-12-22 2011-12-22 Manufacturing method of semiconductor package

Publications (2)

Publication Number Publication Date
JP2013131660A true JP2013131660A (en) 2013-07-04
JP5885495B2 JP5885495B2 (en) 2016-03-15

Family

ID=48908987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011280740A Active JP5885495B2 (en) 2011-12-22 2011-12-22 Manufacturing method of semiconductor package

Country Status (1)

Country Link
JP (1) JP5885495B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082192A (en) * 2014-10-22 2016-05-16 株式会社ディスコ Division method for package substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237411A (en) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2007184658A (en) * 2007-04-12 2007-07-19 Casio Micronics Co Ltd Semiconductor device
JP2007311378A (en) * 2006-05-16 2007-11-29 Renesas Technology Corp Semiconductor device manufacturing method and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237411A (en) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2007311378A (en) * 2006-05-16 2007-11-29 Renesas Technology Corp Semiconductor device manufacturing method and semiconductor device
JP2007184658A (en) * 2007-04-12 2007-07-19 Casio Micronics Co Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082192A (en) * 2014-10-22 2016-05-16 株式会社ディスコ Division method for package substrate

Also Published As

Publication number Publication date
JP5885495B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
US10403538B2 (en) Expansion method, method for manufacturing semiconductor device, and semiconductor device
CN102194704B (en) Package substrate processing method
US7629231B2 (en) Fabrication method of semiconductor device
JP4664150B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP4757398B2 (en) Manufacturing method of semiconductor device
KR100517075B1 (en) Method for manufacturing semiconductor device
TWI657510B (en) Method of manufacturing semiconductor device, and semiconductor device
US10354977B2 (en) Semiconductor device and manufacturing method thereof
JP2008028325A (en) Method of manufacturing semiconductor device
JP2008270282A (en) Manufacturing method of semiconductor device
JP2011023393A (en) Method for manufacturing semiconductor device
JP2002026182A (en) Method for manufacturing semiconductor device
TW201626470A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2006222119A (en) Method of manufacturing semiconductor device
JP2007048876A (en) Manufacturing method for semiconductor device
JP5885495B2 (en) Manufacturing method of semiconductor package
JP2013026440A (en) Method of manufacturing semiconductor device
JP2011181951A (en) Method of manufacturing semiconductor device
JP2009070880A (en) Method of manufacturing semiconductor device
KR100526193B1 (en) Die bonder equipment and method for attaching semiconductor chip using the same
KR20100039690A (en) Method of wafer sawing
JP5286303B2 (en) Manufacturing method of semiconductor device
JP2006245459A (en) Manufacturing method of semiconductor device
JP2009044037A (en) Manufacturing method of semiconductor integrated circuit device
Yeap Meeting the assembly challenges in new semiconductor packaging trend

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160209

R150 Certificate of patent or registration of utility model

Ref document number: 5885495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250