JP2013115404A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013115404A JP2013115404A JP2011263320A JP2011263320A JP2013115404A JP 2013115404 A JP2013115404 A JP 2013115404A JP 2011263320 A JP2011263320 A JP 2011263320A JP 2011263320 A JP2011263320 A JP 2011263320A JP 2013115404 A JP2013115404 A JP 2013115404A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- semiconductor
- surface side
- back side
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】半導体基板1の表面側に半導体機能領域20を形成し、裏面側を研削して半導体基板1を所要の厚さに減じた後、表面側に保護膜24を塗布し、裏面側にフォトレジスト25を用いて所要の開口パターンを形成し、該パターン開口部から半導体基板1をエッチングして裏面に溝16を形成し、その後、裏面側のフォトレジスト25を研磨により除去し、裏面側半導体機能層を形成する半導体装置の製造方法とする。
【選択図】 図1
Description
2 p型分離拡散層
3 p型ベース領域
4 n型エミッタ領域
5 フィールド絶縁膜
6 ゲート絶縁膜
7 ゲート電極
8 層間絶縁膜
9 エミッタ電極
10 p型ガードリング
11 フィールドプレート
12 p型チャネルストッパー
14 p型コレクタ層
15 側壁面
16 溝
20 半導体機能領域
21 素子端部
22 耐圧構造部
23 素子活性部
24 表面側フォトレジスト
25 裏面側フォトレジスト
26 化学的機械的研磨装置
27 形状だれ
28 フォトレジスト残渣
Claims (5)
- 半導体基板の表面側に半導体機能領域を形成し、裏面側を研削して半導体基板を所要の厚さに減じた後、表面側に保護膜を塗布する工程、裏面側にフォトレジストを用いて所要の開口パターンを形成する工程、該パターン開口部から半導体基板をエッチングして裏面に溝を形成する工程、裏面側のフォトレジストを研磨により除去する工程、裏面側半導体機能層を形成する工程を有することを特徴とする半導体装置の製造方法。
- 前記裏面側のフォトレジストを研磨により除去する工程が化学的機械的研磨装置を用いる研磨であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記化学的機械的研磨装置を用い裏面側フォトレジストを研磨して除去する際の前記フォトレジストの研磨速度が、半導体基板の研磨速度の10倍乃至100倍であることを特徴とする請求項2の半導体装置の製造方法。
- 前記半導体装置が、前記表面側の半導体機能領域がp型分離拡散領域、MOSゲート構造およびエミッタ電極を有し、前記裏面側の半導体機能領域が前記溝内の表層に形成されるp型領域と該p型領域に接続されるp型コレクタ層と該p型コレクタ層に面接触するコレクタ電極を有し、前記p型分離拡散領域と前記コレクタ層とが前記p型領域を介して接続される構造を備える逆阻止IGBTであることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記パターン開口部から半導体基板をエッチングして裏面に溝を形成する工程における溝の深さが前記p型分離拡散領域の先端に到達する深さであることを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011263320A JP6028325B2 (ja) | 2011-12-01 | 2011-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011263320A JP6028325B2 (ja) | 2011-12-01 | 2011-12-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115404A true JP2013115404A (ja) | 2013-06-10 |
JP6028325B2 JP6028325B2 (ja) | 2016-11-16 |
Family
ID=48710632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011263320A Expired - Fee Related JP6028325B2 (ja) | 2011-12-01 | 2011-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028325B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895682A (zh) * | 2016-07-11 | 2016-08-24 | 刘佩斯 | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 |
JP2019149477A (ja) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187307A (ja) * | 1997-09-05 | 1999-03-30 | Sony Corp | レジストの除去方法及びその除去装置 |
JP2000288911A (ja) * | 1999-04-09 | 2000-10-17 | Toray Ind Inc | 半導体基板の加工方法 |
JP2008541158A (ja) * | 2005-05-13 | 2008-11-20 | アンジ マイクロエレクトロニクス(シャンハイ)カンパニー, リミテッド | フォトレジスト層除去用組成物及びその使用方法 |
US20110281406A1 (en) * | 2010-05-17 | 2011-11-17 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
-
2011
- 2011-12-01 JP JP2011263320A patent/JP6028325B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187307A (ja) * | 1997-09-05 | 1999-03-30 | Sony Corp | レジストの除去方法及びその除去装置 |
JP2000288911A (ja) * | 1999-04-09 | 2000-10-17 | Toray Ind Inc | 半導体基板の加工方法 |
JP2008541158A (ja) * | 2005-05-13 | 2008-11-20 | アンジ マイクロエレクトロニクス(シャンハイ)カンパニー, リミテッド | フォトレジスト層除去用組成物及びその使用方法 |
US20110281406A1 (en) * | 2010-05-17 | 2011-11-17 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
JP2011243670A (ja) * | 2010-05-17 | 2011-12-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895682A (zh) * | 2016-07-11 | 2016-08-24 | 刘佩斯 | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 |
JP2019149477A (ja) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6028325B2 (ja) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185704B2 (ja) | 半導体装置の製造方法 | |
US7737531B2 (en) | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same | |
JP2010251632A (ja) | 半導体装置の製造方法 | |
US10032670B2 (en) | Plasma dicing of silicon carbide | |
JP2009283717A (ja) | 半導体装置の製造方法 | |
JP4816278B2 (ja) | 半導体装置の製造方法 | |
JP2010016188A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6028325B2 (ja) | 半導体装置の製造方法 | |
JP6210170B2 (ja) | 半導体装置の製造方法 | |
JP6958732B2 (ja) | 半導体装置の製造方法 | |
JP2007208074A (ja) | 半導体装置の製造方法 | |
US9240456B2 (en) | Method for manufacturing semiconductor device | |
JP2006229135A (ja) | 半導体装置の製造方法 | |
JP2010103310A (ja) | 半導体装置の製造方法 | |
JP2016225511A (ja) | 半導体装置および半導体装置の製造方法 | |
US20170154853A1 (en) | Method for singulating a multiplicity of chips | |
JP2013134998A (ja) | 半導体装置およびその製造方法 | |
JP7094719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4724729B2 (ja) | 半導体装置の製造方法 | |
CN111710647A (zh) | 一种开窗孔双面电镀厚铜膜工艺 | |
JP2007329279A (ja) | 半導体装置の製造方法 | |
JP2002134451A (ja) | 半導体装置の製造方法 | |
JP2007266347A (ja) | 半導体装置の製造方法 | |
JP5659689B2 (ja) | 逆阻止igbtの製造方法 | |
Li et al. | Silicon Wafer Uniformity and Roughness Control by Etchants on Wafer Thinning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141114 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |