JP2013106029A - Printed circuit board and method of manufacturing printed circuit board - Google Patents

Printed circuit board and method of manufacturing printed circuit board Download PDF

Info

Publication number
JP2013106029A
JP2013106029A JP2012005902A JP2012005902A JP2013106029A JP 2013106029 A JP2013106029 A JP 2013106029A JP 2012005902 A JP2012005902 A JP 2012005902A JP 2012005902 A JP2012005902 A JP 2012005902A JP 2013106029 A JP2013106029 A JP 2013106029A
Authority
JP
Japan
Prior art keywords
layer
circuit
circuit board
forming
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012005902A
Other languages
Japanese (ja)
Inventor
Jung Soo Kyoung
ス キュン・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013106029A publication Critical patent/JP2013106029A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board and a method of manufacturing the printed circuit board.SOLUTION: The printed circuit board comprises: a base substrate; an inner layer insulating layer formed on top of the base substrate; an inner layer circuit layer formed on top of the inner layer insulating layer; an inner layer circuit protection layer formed on top of the inner layer circuit layer; an outer layer insulating layer formed on top of the inner layer circuit layer; and an outer layer circuit layer formed on top of the outer layer insulating layer.

Description

本発明は、プリント回路基板及びプリント回路基板の製造方法に関する。   The present invention relates to a printed circuit board and a printed circuit board manufacturing method.

最近、電子製品において、多機能化及び高速化の傾向が速い速度で進んでいる。このような傾向に応えるべく、半導体チップ及び半導体チップと基板とを連結する半導体チップ実装プリント回路基板も、非常に速い速度で発展している。   Recently, in electronic products, the trend toward multi-functionality and high speed is progressing at high speed. In order to respond to such a tendency, a semiconductor chip and a printed circuit board on which a semiconductor chip is mounted that connects the semiconductor chip and the substrate are also developed at a very high speed.

このような半導体チップ実装プリント回路基板の発展において求められることは半導体チップ実装プリント回路基板の高速化及び高密度化と密接に関連しており、これらを満たすためには、プリント回路基板の軽薄短小化、微細回路化、優れた電気的特性、高信頼性、高速信号伝逹構造など、半導体チップ実装プリント回路基板の改善及び発展が必要な状況である。   What is required in the development of such a semiconductor chip mounting printed circuit board is closely related to the speeding up and density increase of the semiconductor chip mounting printed circuit board. This is a situation where improvement and development of a printed circuit board mounted with a semiconductor chip is necessary, such as downsizing, miniaturization, excellent electrical characteristics, high reliability, and a high-speed signal transmission structure.

ここで、プリント回路基板の微細回路化において、回路パターンを微細に形成する場合、微細回路パターンの形成後に行われるエッチング工程で微細回路パターンもエッチングされてしまうなどの損傷が生じ、結局、プリント回路基板の不良をもたらす可能性がある。このように微細回路パターンがエッチング工程で損傷されることにより、微細回路パターンの信号伝達特性などが低下するという問題点がある。このため、エッチング工程で微細回路パターンが損傷されることを防止するための方法が提案されている。（韓国特許公開第２０１０−００４３６９５号）   Here, when a circuit pattern is formed in a fine circuit in a printed circuit board, damage such as etching of the fine circuit pattern occurs after the formation of the fine circuit pattern. There is a possibility of causing a defect of the substrate. As described above, the fine circuit pattern is damaged in the etching process, so that there is a problem that the signal transmission characteristic of the fine circuit pattern is deteriorated. For this reason, a method for preventing the fine circuit pattern from being damaged in the etching process has been proposed. (Korea Patent Publication No. 2010-0043695)

本発明は、内層回路層及び外層回路層がエッチング工程で損傷されることを防止することができるプリント回路基板及びプリント回路基板の製造方法を提供することをその目的とする。   An object of the present invention is to provide a printed circuit board and a method for manufacturing the printed circuit board that can prevent the inner circuit layer and the outer circuit layer from being damaged by the etching process.

また、本発明は、内層回路層及び外層回路層がエッチング工程で損傷されることを防止して、信頼性に優れた微細回路を形成することができるプリント回路基板及びプリント回路基板の製造方法を提供することをその目的とする。   In addition, the present invention provides a printed circuit board and a printed circuit board manufacturing method capable of preventing the inner circuit layer and the outer circuit layer from being damaged by the etching process and forming a highly reliable fine circuit. Its purpose is to provide.

本発明の一側面によると、ベース基板と、ベース基板の上部に形成された内層絶縁層と、内層絶縁層の上部に形成された内層回路層と、内層回路層の上部に形成された内層回路保護層と、内層回路層の上部に形成された外層絶縁層と、外層絶縁層の上部に形成された外層回路層と、を含むプリント回路基板が提供される。   According to one aspect of the present invention, a base substrate, an inner insulating layer formed on the upper portion of the base substrate, an inner circuit layer formed on the inner insulating layer, and an inner circuit formed on the inner circuit layer There is provided a printed circuit board including a protective layer, an outer insulating layer formed on the inner circuit layer, and an outer circuit layer formed on the outer insulating layer.

内層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含むことができる。
内層回路層、内層回路保護層または内層絶縁層のうち少なくとも一つの上部に形成され、外層絶縁層との密着力を確保するための第１密着力補強層をさらに含むことができる。
外層回路層の上部に形成された外層回路保護層をさらに含むことができる。
外層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含むことができる。 The inner layer circuit protective layer may include at least one of tin, nickel, and gold.
A first adhesion reinforcing layer formed on at least one of the inner circuit layer, the inner circuit protection layer, and the inner insulating layer, and for ensuring adhesion with the outer insulating layer may be further included.
An outer circuit protection layer formed on the outer circuit layer may be further included.
The outer circuit protection layer may include at least one of tin, nickel, or gold.

外層絶縁層、外層回路保護層または外層回路層のうち少なくとも一つの上部に形成された半田レジスト層をさらに含むことができる。
外層回路層、外層回路保護層または外層絶縁層のうち少なくとも一つの上部に形成され、半田レジスト層との密着力を確保するための第２密着力補強層をさらに含むことができる。 It may further include a solder resist layer formed on at least one of the outer insulating layer, the outer circuit protective layer, and the outer circuit layer.
It may further include a second adhesion reinforcing layer formed on at least one of the outer circuit layer, the outer circuit protection layer, and the outer insulating layer to ensure adhesion with the solder resist layer.

本発明の他の側面によると、ベース基板を準備する段階と、ベース基板の上部に内層絶縁層を形成する段階と、内層絶縁層の上部に無電解メッキにより内層シード層を形成する段階と、内層シード層の上部にパターニングされた第１メッキレジストを形成する段階と、内層シード層の上部に電解メッキにより内層回路層を形成する段階と、内層回路層の上部に内層回路保護層を形成する段階と、第１メッキレジストを除去する段階と、第１メッキレジストの除去により露出された内層シード層を除去する段階と、を含むプリント回路基板の製造方法が提供される。   According to another aspect of the present invention, preparing a base substrate, forming an inner insulating layer on the upper portion of the base substrate, forming an inner seed layer by electroless plating on the inner insulating layer, Forming a patterned first plating resist on the inner seed layer; forming an inner circuit layer on the inner seed layer by electrolytic plating; and forming an inner circuit protection layer on the inner circuit layer. There is provided a method of manufacturing a printed circuit board, comprising: removing a first plating resist; and removing an inner seed layer exposed by removing the first plating resist.

内層回路保護層を形成する段階は、無電解メッキにより行われることができる。
内層回路保護層を形成する段階で、内層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含むことができる。 The step of forming the inner circuit protection layer can be performed by electroless plating.
In forming the inner circuit protection layer, the inner circuit protection layer may include at least one of tin, nickel, and gold.

内層回路保護層を形成する段階の後に、内層回路層、内層回路保護層または内層絶縁層のうち少なくとも一つと外層絶縁層との間の密着力を確保するための第１密着力補強層を形成する段階をさらに含むことができる。   After the step of forming the inner layer circuit protective layer, a first adhesion reinforcing layer is formed to ensure adhesion between at least one of the inner layer circuit layer, the inner layer circuit protective layer or the inner layer insulating layer and the outer layer insulating layer. The method may further include the step of:

第１密着力補強層を形成する段階で、第１密着力補強層はエポキシ系の材質で形成されることができる。
内層シード層をエッチングする段階の後に、内層回路保護層を除去する段階をさらに含むことができる。 In the step of forming the first adhesion reinforcing layer, the first adhesion reinforcing layer may be formed of an epoxy material.
The method may further include removing the inner circuit protection layer after etching the inner seed layer.

内層シード層を除去する段階の後に、内層回路層の上部に外層絶縁層を形成する段階と、外層絶縁層の上部に無電解メッキにより外層シード層を形成する段階と、外層シード層の上部にパターニングされた第２メッキレジストを形成する段階と、外層シード層の上部に電解メッキにより外層回路層を形成する段階と、外層回路層の上部に外層回路保護層を形成する段階と、第２メッキレジストを除去する段階と、第２メッキレジストの除去により露出された外層シード層を除去する段階と、をさらに含むことができる。   After the step of removing the inner seed layer, forming an outer insulating layer on the inner circuit layer, forming an outer seed layer by electroless plating on the outer insulating layer, and forming an outer seed layer on the outer seed layer. Forming a patterned second plating resist; forming an outer circuit layer on the outer seed layer by electrolytic plating; forming an outer circuit protection layer on the outer circuit layer; and second plating. The method may further include removing the resist and removing the outer seed layer exposed by removing the second plating resist.

外層回路保護層を形成する段階は、無電解メッキにより行われることができる。
外層回路保護層を形成する段階で、外層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含むことができる。 The step of forming the outer circuit protection layer can be performed by electroless plating.
In forming the outer circuit protection layer, the outer circuit protection layer may include at least one of tin, nickel, and gold.

外層シード層を除去する段階の後に、外層回路保護層を除去する段階をさらに含むことができる。
外層シード層を除去する段階の後に、外層回路層、外層回路保護層または外層絶縁層のうち少なくとも一つの上部に半田レジスト層を形成する段階をさらに含むことができる。 The method may further include removing the outer circuit protection layer after removing the outer seed layer.
The method may further include forming a solder resist layer on at least one of the outer circuit layer, the outer circuit protection layer, and the outer insulating layer after removing the outer seed layer.

半田レジスト層を形成する段階の前に、外層回路層、外層回路保護層または外層絶縁層のうち少なくとも一つと半田レジスト層との間の密着力を確保するための第２密着力補強層を形成する段階をさらに含むことができる。   Before the step of forming the solder resist layer, a second adhesion reinforcing layer is formed to ensure adhesion between at least one of the outer circuit layer, the outer circuit protection layer, or the outer insulating layer and the solder resist layer. The method may further include the step of:

第２密着力補強層を形成する段階で、第２密着力補強層はエポキシ系の材質で形成されることができる。
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。 In the step of forming the second adhesion reinforcing layer, the second adhesion reinforcing layer may be formed of an epoxy material.
The features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に従って本発明の技術的思想にかなう意味と概念に解釈されるべきである。   Prior to the detailed description of the invention, the terms and words used in the specification and claims should not be construed in a normal and lexicographic sense, and the inventor best describes the invention. Therefore, it should be construed as meanings and concepts corresponding to the technical idea of the present invention in accordance with the principle that the concept of terms can be appropriately defined.

本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法は、内層回路層及び外層回路層がエッチング工程で損傷されることを防止することができるという効果がある。   The printed circuit board and the printed circuit board manufacturing method according to the embodiment of the present invention can prevent the inner circuit layer and the outer circuit layer from being damaged by the etching process.

本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法は、内層回路層及び外層回路層がエッチング工程で損傷されることを防止して、信頼性に優れた微細回路を形成することができるという効果がある。   The printed circuit board and the method for manufacturing the printed circuit board according to the embodiment of the present invention can prevent the inner circuit layer and the outer circuit layer from being damaged in the etching process, and form a highly reliable fine circuit. There is an effect that can be done.

本発明の目的、特定の長所及び新規の特徴は添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。   Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments when taken in conjunction with the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must.

また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は前記用語によって限定されない。
以下、添付された図面を参照して本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法について詳細に説明する。 Further, in describing the present invention, when it is determined that a specific description of the related art related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted. In the present specification, terms such as “first” and “second” are used to distinguish one component from other components, and the component is not limited by the terms.
Hereinafter, a printed circuit board and a method of manufacturing the printed circuit board according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[プリント回路基板]
図１は本発明の実施例によるプリント回路基板を示した例示図である。
図１を参照すると、プリント回路基板は、ベース基板１１０と、内層絶縁層１２１と、内層回路層１４０と、内層回路保護層１５１と、外層絶縁層１２３と、外層回路層１６０と、外層回路保護層１５２と、半田レジスト層１７０と、第１密着力補強層１８１と、第２密着力補強層１８２と、を含むことができる。 [Printed circuit board]
FIG. 1 is an exemplary view showing a printed circuit board according to an embodiment of the present invention.
Referring to FIG. 1, the printed circuit board includes a base substrate 110, an inner layer insulating layer 121, an inner layer circuit layer 140, an inner layer circuit protective layer 151, an outer layer insulating layer 123, an outer layer circuit layer 160, and an outer layer circuit protection. The layer 152, the solder resist layer 170, the first adhesion reinforcing layer 181 and the second adhesion reinforcing layer 182 may be included.

ベース基板１１０は貫通ビア１１２を含むことができる。ベース基板１１０は、両面金属積層板１１１を貫通して両面を電気的に連結する貫通ビア１１２を含むことができる。
内層絶縁層１２１はベース基板１１０の上部に形成されることができる。この際、内層絶縁層１２１は、貫通ビア１１２の上部が露出されるようにする開口部を含んで形成されることができる。内層絶縁層１２１は、通常的に用いられる絶縁層であることができる。即ち、内層絶縁層１２１は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂を用いて形成されることができる。 The base substrate 110 can include a through via 112. The base substrate 110 may include a through via 112 that penetrates the double-sided metal laminate 111 and electrically connects both sides.
The inner insulating layer 121 may be formed on the base substrate 110. At this time, the inner insulating layer 121 may be formed to include an opening that exposes an upper portion of the through via 112. The inner insulating layer 121 can be a commonly used insulating layer. That is, the inner insulating layer 121 can be formed using an epoxy resin such as FR-4, BT, or ABF.

内層回路層１４０は内層絶縁層１２１の上部に形成されることができる。内層回路層１４０は、内層回路パターン１４１及び内層ビア１４２などを含むことができる。内層回路層１４０は電気伝導性を有する金属で形成されることができる。本発明の実施例では内層回路層１４０が銅で形成されることを例として説明するが、これに限定されないということは当業者において明白である。   The inner circuit layer 140 may be formed on the inner insulating layer 121. The inner layer circuit layer 140 may include an inner layer circuit pattern 141, an inner layer via 142, and the like. The inner circuit layer 140 may be formed of a metal having electrical conductivity. In the embodiment of the present invention, the inner circuit layer 140 is formed of copper as an example, but it is obvious to those skilled in the art that the present invention is not limited thereto.

内層回路保護層１５１は内層回路層１４０の上部に形成されることができる。内層回路保護層１５１は、エッチング工程などで内層回路パターン１４１及び内層ビア１４２などが損傷されないように保護する機能をする。内層回路保護層１５１は、内層回路パターン１４１及び内層ビア１４２の上部に形成されるものであり、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、内層回路保護層１５１の種類はこれに限定されず、内層回路層１４０が形成された後に行われるエッチング工程で用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   The inner circuit protection layer 151 may be formed on the inner circuit layer 140. The inner layer circuit protection layer 151 functions to protect the inner layer circuit pattern 141 and the inner layer via 142 from being damaged by an etching process or the like. The inner layer circuit protection layer 151 is formed on the inner layer circuit pattern 141 and the inner layer via 142 and may be formed of at least one of tin, nickel, and gold. However, the type of the inner circuit protection layer 151 is not limited to this, and any conductive material that does not react with the etching chemical used in the etching process performed after the inner circuit circuit layer 140 is formed can be used.

外層絶縁層１２３は内層回路層１４０の上部に形成されることができる。外層絶縁層１２３には、内層回路保護層１５１の一部が露出されるようにする開口部が形成されることができる。本発明の実施例によると、外層絶縁層１２３には、内層ビア１４２の上部に形成された内層回路保護層１５１が露出されるように、開口部が形成されている。しかし、このような外層絶縁層１２３の形態は本発明の実施例にすぎない。即ち、これに限定されず、開口部が形成される位置及び開口部の形成有無は当業者の選択によって変更されることができる。外層絶縁層１２３は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂などの通常的に用いられる絶縁層材料で形成されることができる。   The outer insulating layer 123 may be formed on the inner circuit layer 140. The outer insulating layer 123 may be formed with an opening that exposes a part of the inner circuit protection layer 151. According to the embodiment of the present invention, an opening is formed in the outer insulating layer 123 so that the inner circuit protection layer 151 formed on the inner via 142 is exposed. However, such a form of the outer insulating layer 123 is only an example of the present invention. That is, the present invention is not limited to this, and the position where the opening is formed and whether or not the opening is formed can be changed according to the selection of those skilled in the art. The outer insulating layer 123 can be formed of a commonly used insulating layer material such as an epoxy resin such as FR-4, BT, or ABF.

外層回路層１６０は外層絶縁層１２３の上部に形成されることができる。外層回路層１６０は、外層回路パターン１６１及び外層ビア１６２などを含むことができる。外層回路層１６０は電気伝導性を有する金属で形成されることができる。本発明の実施例では外層回路層１６０が銅で形成されることを例として説明するが、これに限定されないということは当業者において明白である。   The outer circuit layer 160 may be formed on the outer insulating layer 123. The outer layer circuit layer 160 may include an outer layer circuit pattern 161, an outer layer via 162, and the like. The outer circuit layer 160 may be formed of a metal having electrical conductivity. In the embodiment of the present invention, the outer circuit layer 160 is described as being formed of copper, but it is obvious to those skilled in the art that the present invention is not limited thereto.

外層回路保護層１５２は外層回路層１６０の上部に形成されることができる。ここで、外層回路保護層１５２は、エッチング工程などで外層回路パターン１６１及び外層ビア１６２などが損傷されないように保護する機能をする。外層回路保護層１５２は、外層回路パターン１６１及び外層ビア１６２の上部に形成されるものであり、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、外層回路保護層１５２の種類はこれに限定されず、外層回路層１６０が形成された後に行われるエッチング工程で用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   The outer circuit protection layer 152 may be formed on the outer circuit layer 160. Here, the outer layer circuit protection layer 152 functions to protect the outer layer circuit pattern 161 and the outer layer via 162 from being damaged by an etching process or the like. The outer layer circuit protection layer 152 is formed on the outer layer circuit pattern 161 and the outer layer via 162, and can be formed of at least one of tin, nickel, and gold. However, the type of the outer circuit protection layer 152 is not limited to this, and any conductive material that does not react with the etching chemical used in the etching process performed after the outer circuit layer 160 is formed can be used.

半田レジスト層１７０は外層回路保護層１５２の上部に形成されることができる。半田レジスト層１７０は、最外層に形成された外層回路層１６０の上部に形成されるものであり、外層絶縁層１２３及び外層回路保護層１５２の上部に形成されることができる。半田レジスト層１７０には、半導体チップなどを実装するために半田付けされる開口部１７１が形成されることができる。   The solder resist layer 170 may be formed on the outer circuit protection layer 152. The solder resist layer 170 is formed on the outer layer circuit layer 160 formed on the outermost layer, and can be formed on the outer layer insulating layer 123 and the outer layer circuit protection layer 152. An opening 171 to be soldered for mounting a semiconductor chip or the like can be formed in the solder resist layer 170.

また、内層絶縁層１２１、内層回路層１４０または内層回路保護層１５１のうち少なくとも一つに、第１密着力補強層１８１が形成されることができる。第１密着力補強層１８１は、内層絶縁層１２１、内層回路層１４０または内層回路保護層１５１と外層絶縁層１２３との間の密着力を確保するために形成される。第１密着力補強層１８１はエポキシ系の材質で形成されることができる。例えば、第１密着力補強層１８１は、内層絶縁層１２１及び内層回路保護層１５１の上部に液状でスプレー噴射されることができる。本発明の実施例による第１密着力補強層１８１は当業者の必要によって省略されることができる。   In addition, the first adhesion reinforcing layer 181 may be formed on at least one of the inner layer insulating layer 121, the inner layer circuit layer 140, and the inner layer circuit protection layer 151. The first adhesion reinforcing layer 181 is formed to ensure adhesion between the inner insulating layer 121, the inner circuit layer 140, or the inner circuit protection layer 151 and the outer insulating layer 123. The first adhesion reinforcing layer 181 may be formed of an epoxy material. For example, the first adhesion reinforcing layer 181 may be sprayed in liquid form on the inner insulating layer 121 and the inner circuit protection layer 151. The first adhesion reinforcing layer 181 according to the embodiment of the present invention may be omitted according to the needs of those skilled in the art.

第２密着力補強層１８２は、外層絶縁層１２３、外層回路層１６０または外層回路保護層１５２のうち少なくとも一つに形成されることができる。この際、第２密着力補強層１８２は、外層絶縁層１２３、外層回路層１６０または外層回路保護層１５２と半田レジスト層１７０との間の密着力を補完するために形成されることができる。第２密着力補強層１８２は第１密着力補強層１８１と同一の材質及び方法で形成されることができる。   The second adhesion reinforcing layer 182 may be formed on at least one of the outer insulating layer 123, the outer circuit layer 160, or the outer circuit protection layer 152. At this time, the second adhesion reinforcing layer 182 may be formed to supplement the adhesion between the outer insulating layer 123, the outer circuit layer 160, or the outer circuit protection layer 152 and the solder resist layer 170. The second adhesion reinforcing layer 182 can be formed of the same material and method as the first adhesion reinforcing layer 181.

[プリント回路基板の製造方法]
図２から図１７は本発明の実施例によるプリント回路基板の製造方法を示した例示図である。 [Method of manufacturing printed circuit board]
2 to 17 are exemplary views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

図２を参照すると、貫通ビア１１２が形成されたベース基板１１０が提供される。本発明の実施例によると、ベース基板１１０は、両面金属積層板１１１に貫通ホールを穿孔して形成される貫通ビア１１２を含むことができる。   Referring to FIG. 2, a base substrate 110 having a through via 112 is provided. According to the embodiment of the present invention, the base substrate 110 may include a through via 112 formed by drilling a through hole in the double-sided metal laminate 111.

図３を参照すると、ベース基板１１０の上部に、内層ビアホール１２２を含む内層絶縁層１２１が形成されることができる。まず、両面金属積層板１１１及び貫通ビア１１２の上部に内層絶縁層１２１が形成されることができる。ここで、内層絶縁層１２１は通常的に用いられる絶縁層であることができる。即ち、内層絶縁層１２１は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂を用いて形成されることができる。両面金属積層板１１１及び貫通ビア１１２の上部に内層絶縁層１２１を形成した後、内層ビアホール１２２を形成することができる。内層ビアホール１２２は、貫通ビア１１２の上部が露出されるように、内層絶縁層１２１に形成されることができる。   Referring to FIG. 3, the inner insulating layer 121 including the inner via hole 122 may be formed on the base substrate 110. First, the inner insulating layer 121 may be formed on the double-sided metal laminate 111 and the through via 112. Here, the inner insulating layer 121 may be a commonly used insulating layer. That is, the inner insulating layer 121 can be formed using an epoxy resin such as FR-4, BT, or ABF. After forming the inner insulating layer 121 on the double-sided metal laminate 111 and the through via 112, the inner via hole 122 can be formed. The inner layer via hole 122 can be formed in the inner layer insulating layer 121 such that the upper portion of the through via 112 is exposed.

ここで、内層ビアホール１２２は通常のエッチングまたはドリル工程により形成されることができる。
図４を参照すると、内層ビアホール１２２を形成した後、内層絶縁層１２１及び露出された貫通ビア１１２の上部に、内層シード層１３１を形成することができる。ここで、内層シード層１３１は無電解メッキ法により形成されることができる。 Here, the inner via hole 122 can be formed by a normal etching or drilling process.
Referring to FIG. 4, after forming the inner layer via hole 122, the inner layer seed layer 131 may be formed on the inner layer insulating layer 121 and the exposed through via 112. Here, the inner seed layer 131 can be formed by an electroless plating method.

図５を参照すると、内層シード層１３１の上部に第１メッキレジスト２１０を形成することができる。本発明の実施例によると、第１メッキレジスト２１０はドライフィルムであることができる。内層シード層１３１の上部に形成された第１メッキレジスト２１０は、内層回路層の形成のためにメッキする部分を除いた所定部分に形成されることができる。   Referring to FIG. 5, the first plating resist 210 may be formed on the inner seed layer 131. According to an embodiment of the present invention, the first plating resist 210 may be a dry film. The first plating resist 210 formed on the inner seed layer 131 may be formed on a predetermined portion except for a portion to be plated for forming the inner circuit layer.

図６を参照すると、内層シード層１３１の上部に内層回路層１４０を形成することができる。ここで、内層回路層１４０は、内層回路パターン１４１及び内層ビア１４２などを含むことができる。内層回路層１４０は電解メッキにより形成されることができる。電解メッキを行うことにより、第１メッキレジスト２１０が形成されていない内層シード層１３１の上部に内層回路層１４０がメッキされることができる。例えば、内層回路層１４０は銅で形成されることができる。しかし、内層回路層１４０を形成する物質の種類は銅に限定されない。即ち、内層回路層１４０の種類は、ニッケル、金などの伝導性物質の何れも使用可能である。ここで、貫通ビア１１２の上部に形成された内層ビアホール１２２のメッキにより内層ビア１４２が形成されることによって、貫通ビア１１２と内層回路層１４０とが電気的に連結されることができる。   Referring to FIG. 6, the inner circuit layer 140 may be formed on the inner seed layer 131. Here, the inner layer circuit layer 140 may include an inner layer circuit pattern 141 and an inner layer via 142. The inner circuit layer 140 can be formed by electrolytic plating. By performing electrolytic plating, the inner layer circuit layer 140 can be plated on the inner seed layer 131 where the first plating resist 210 is not formed. For example, the inner circuit layer 140 may be formed of copper. However, the type of material forming the inner circuit layer 140 is not limited to copper. That is, as the type of the inner circuit layer 140, any conductive material such as nickel or gold can be used. Here, by forming the inner layer via 142 by plating the inner layer via hole 122 formed in the upper part of the through via 112, the through via 112 and the inner layer circuit layer 140 can be electrically connected.

図７を参照すると、内層回路層１４０の上部に内層回路保護層１５１を形成することができる。内層回路保護層１５１は、無電解メッキ法により内層回路層１４０の上部に形成されることができる。本発明の実施例では内層回路保護層１５１が無電解メッキ法により形成されることを例示したが、これに限定されない。即ち、内層回路保護層１５１を形成する方法として、電解メッキ法を用いることもできる。また、内層回路保護層１５１は、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、内層回路保護層１５１の種類はこれに限定されず、後で第１メッキレジスト２１０または内層シード層１３１をエッチングする際に用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   Referring to FIG. 7, the inner circuit protection layer 151 may be formed on the inner circuit layer 140. The inner circuit protection layer 151 can be formed on the inner circuit layer 140 by an electroless plating method. In the embodiment of the present invention, the inner circuit protection layer 151 is exemplified to be formed by the electroless plating method, but is not limited thereto. That is, an electrolytic plating method can be used as a method for forming the inner circuit protection layer 151. The inner circuit protection layer 151 can be formed of at least one of tin, nickel, and gold. However, the type of the inner layer circuit protective layer 151 is not limited to this, and any conductive material that does not react with etching chemicals used when the first plating resist 210 or the inner layer seed layer 131 is etched later can be used. it can.

図８を参照すると、内層シード層１３１の上部に形成された第１メッキレジスト２１０を除去することができる。このように第１メッキレジスト２１０を除去すると、第１メッキレジスト２１０が除去された部分により内層シード層１３１が露出されることができる。   Referring to FIG. 8, the first plating resist 210 formed on the inner seed layer 131 may be removed. When the first plating resist 210 is removed in this manner, the inner seed layer 131 can be exposed through the portion from which the first plating resist 210 has been removed.

図９を参照すると、第１メッキレジスト２１０を除去した後、第１メッキレジスト２１０の除去によって露出された内層シード層１３１を除去することができる。この際、露出された内層シード層１３１は通常のフラッシュエッチング法により除去することができる。この際、内層回路層１４０の上部に形成された内層回路保護層１５１により、内層シード層１３１をエッチングする際に内層回路層１４０が損傷されることを防止することができる。   Referring to FIG. 9, after removing the first plating resist 210, the inner seed layer 131 exposed by removing the first plating resist 210 can be removed. At this time, the exposed inner seed layer 131 can be removed by a normal flash etching method. At this time, the inner layer circuit protection layer 151 formed on the inner layer circuit layer 140 can prevent the inner layer circuit layer 140 from being damaged when the inner layer seed layer 131 is etched.

図１０を参照すると、内層絶縁層１２１及び内層回路保護層１５１の上部に、外層ビアホール１２４を含む外層絶縁層１２３が形成されることができる。
この際、内層絶縁層１２１が形成される前に、第１密着力補強層１８１が形成されることができる。第１密着力補強層１８１は、内層絶縁層１２１及び内層回路保護層１５１と外層絶縁層１２３との間の密着力を確保するために形成される。第１密着力補強層１８１はエポキシ系の材質で形成されることができる。例えば、第１密着力補強層１８１は、内層絶縁層１２１及び内層回路保護層１５１の上部に液状でスプレー噴射されることができる。本発明の実施例による第１密着力補強層１８１の形成工程は、当業者の必要によって選択的に形成されることができる。即ち、当業者の選択によって第１密着力補強層１８１の形成工程は省略されることができる。 Referring to FIG. 10, the outer insulating layer 123 including the outer via hole 124 may be formed on the inner insulating layer 121 and the inner circuit protection layer 151.
At this time, the first adhesion reinforcing layer 181 can be formed before the inner insulating layer 121 is formed. The first adhesion reinforcing layer 181 is formed in order to ensure adhesion between the inner insulating layer 121 and the inner circuit protection layer 151 and the outer insulating layer 123. The first adhesion reinforcing layer 181 may be formed of an epoxy material. For example, the first adhesion reinforcing layer 181 may be sprayed in liquid form on the inner insulating layer 121 and the inner circuit protection layer 151. The step of forming the first adhesion reinforcing layer 181 according to the embodiment of the present invention may be selectively formed according to the needs of those skilled in the art. That is, the step of forming the first adhesion reinforcing layer 181 can be omitted according to the selection of those skilled in the art.

外層絶縁層１２３は通常的に用いられる絶縁層であることができる。即ち、外層絶縁層１２３は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂を用いて形成されることができる。外層絶縁層１２３を形成した後、外層ビアホール１２４を形成することができる。外層ビアホール１２４は、内層ビア１４２の上部に形成された内層回路保護層１５１が露出されるように、外層絶縁層１２３に形成されることができる。   The outer insulating layer 123 can be a commonly used insulating layer. That is, the outer insulating layer 123 can be formed using an epoxy resin such as FR-4, BT, or ABF. After forming the outer insulating layer 123, the outer via hole 124 can be formed. The outer layer via hole 124 may be formed in the outer layer insulating layer 123 such that the inner layer circuit protection layer 151 formed on the inner layer via 142 is exposed.

ここで、内層ビアホール１２２は通常のエッチングまたはドリル工程により形成されることができる。
図１１を参照すると、外層ビアホール１２４を形成した後、外層絶縁層１２３及び露出された内層回路保護層１５１の上部に外層シード層１３２を形成することができる。ここで、外層シード層１３２は無電解メッキ法により形成されることができる。 Here, the inner via hole 122 can be formed by a normal etching or drilling process.
Referring to FIG. 11, after forming the outer via hole 124, the outer seed layer 132 may be formed on the outer insulating layer 123 and the exposed inner circuit protection layer 151. Here, the outer seed layer 132 can be formed by an electroless plating method.

図１２を参照すると、外層シード層１３２の上部に第２メッキレジスト２２０を形成することができる。本発明の実施例によると、第２メッキレジスト２２０はドライフィルムであることができる。外層シード層１３２の上部に形成された第２メッキレジスト２２０は、外層回路層の形成のためにメッキする部分を除いた所定部分に形成されることができる。   Referring to FIG. 12, the second plating resist 220 may be formed on the outer seed layer 132. According to an embodiment of the present invention, the second plating resist 220 may be a dry film. The second plating resist 220 formed on the outer seed layer 132 may be formed on a predetermined portion excluding a portion to be plated for forming the outer circuit layer.

図１３を参照すると、外層シード層１３２の上部に外層回路層１６０を形成することができる。ここで、外層回路層１６０は、外層回路パターン１６１及び外層ビア１６２などを含むことができる。外層回路層１６０は電解メッキにより形成されることができる。電解メッキを行うことにより、第２メッキレジスト２２０が形成されていない外層シード層１３２の上部に外層回路層１６０がメッキされることができる。例えば、外層回路層１６０は銅で形成されることができる。しかし、外層回路層１６０を形成する物質の種類は銅に限定されない。即ち、外層回路層１６０の種類は、ニッケル、金などの伝導性物質の何れも使用可能である。ここで、内層ビア１４２の上部に形成された外層ビアホール１２４のメッキにより外層ビア１６２が形成されることによって、内層回路層１４０と外層回路層１６０とが電気的に連結されることができる。   Referring to FIG. 13, the outer circuit layer 160 may be formed on the outer seed layer 132. Here, the outer layer circuit layer 160 may include an outer layer circuit pattern 161, an outer layer via 162, and the like. The outer circuit layer 160 can be formed by electrolytic plating. By performing electroplating, the outer circuit layer 160 can be plated on the outer seed layer 132 where the second plating resist 220 is not formed. For example, the outer circuit layer 160 may be formed of copper. However, the type of material forming the outer circuit layer 160 is not limited to copper. That is, as the type of the outer circuit layer 160, any of conductive materials such as nickel and gold can be used. Here, the outer layer via 162 is formed by plating the outer layer via hole 124 formed above the inner layer via 142, whereby the inner layer circuit layer 140 and the outer layer circuit layer 160 can be electrically connected.

図１４を参照すると、外層回路層１６０の上部に外層回路保護層１５２を形成することができる。外層回路保護層１５２は、無電解メッキ法により外層回路層１６０の上部に形成されることができる。本発明の実施例では外層回路保護層１５２が無電解メッキ法により形成されることを例示したが、これに限定されない。即ち、外層回路保護層１５２を形成する方法として、電解メッキ法を用いることもできる。例えば、外層回路保護層１５２は、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、外層回路保護層１５２の種類はこれに限定されず、後で第２メッキレジスト２２０または外層シード層１３２をエッチングする際に用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   Referring to FIG. 14, the outer circuit protection layer 152 may be formed on the outer circuit layer 160. The outer circuit protection layer 152 can be formed on the outer circuit layer 160 by electroless plating. In the embodiment of the present invention, the outer circuit protection layer 152 is formed by the electroless plating method, but the present invention is not limited to this. That is, as a method for forming the outer circuit protection layer 152, an electrolytic plating method can be used. For example, the outer circuit protection layer 152 can be formed of at least one of tin, nickel, and gold. However, the type of the outer circuit protection layer 152 is not limited to this, and may be any conductive material that does not react with the etching chemical used when the second plating resist 220 or the outer seed layer 132 is etched later. it can.

図１５を参照すると、外層回路保護層１５２を形成した後、第２メッキレジスト２２０を除去することができる。このように第２メッキレジスト２２０を除去すると、第２メッキレジスト２２０が除去された部分により外層シード層１３２が露出されることができる。   Referring to FIG. 15, the second plating resist 220 can be removed after the outer circuit protection layer 152 is formed. When the second plating resist 220 is removed in this manner, the outer seed layer 132 can be exposed through the portion from which the second plating resist 220 has been removed.

図１６を参照すると、第２メッキレジスト２２０を除去した後、第２メッキレジスト２２０の除去により露出された外層シード層１３２を除去することができる。この際、露出された外層シード層１３２は通常のフラッシュエッチング法により除去することができる。この際、外層回路層１６０の上部に形成された外層回路保護層１５２により、外層シード層１３２をエッチングする際に外層回路層１６０が損傷されることを防止することができる。   Referring to FIG. 16, after the second plating resist 220 is removed, the outer seed layer 132 exposed by the removal of the second plating resist 220 can be removed. At this time, the exposed outer seed layer 132 can be removed by a normal flash etching method. At this time, the outer circuit protection layer 152 formed on the outer circuit layer 160 can prevent the outer circuit layer 160 from being damaged when the outer seed layer 132 is etched.

図１７を参照すると、外層絶縁層１２３及び外層回路保護層１５２の上部に半田レジスト層１７０を形成することができる。
この際、半田レジスト層１７０が形成される前に、第２密着力補強層１８２が形成されることができる。第２密着力補強層１８２は、外層絶縁層１２３及び外層回路保護層１５２と半田レジスト層１７０との間の密着力を確保するために形成されることができる。第２密着力補強層１８２はエポキシ系の材質で形成されることができる。本発明の実施例による第２密着力補強層１８２の形成工程は当業者の選択によって省略されることができる。 Referring to FIG. 17, a solder resist layer 170 may be formed on the outer insulating layer 123 and the outer circuit protection layer 152.
At this time, the second adhesion reinforcing layer 182 can be formed before the solder resist layer 170 is formed. The second adhesion reinforcing layer 182 can be formed to ensure adhesion between the outer insulating layer 123 and outer circuit protection layer 152 and the solder resist layer 170. The second adhesion reinforcing layer 182 may be formed of an epoxy material. The step of forming the second adhesion reinforcing layer 182 according to the embodiment of the present invention may be omitted according to the selection of those skilled in the art.

半田レジスト層１７０は開口部１７１を含み、より詳細には、半導体チップなどを実装するために、半田バンプが形成される開口部１７１が外層回路保護層１５２の上部に形成されることができる。半田レジスト層１７０は、開口部１７１に半田バンプを形成する際に外層回路層１６０を保護するために形成されることができる。   The solder resist layer 170 includes an opening 171, and more specifically, an opening 171 in which a solder bump is formed may be formed on the outer circuit protection layer 152 in order to mount a semiconductor chip or the like. The solder resist layer 170 may be formed to protect the outer circuit layer 160 when forming solder bumps in the openings 171.

このように半田レジスト層１７０を形成した後、図示されていないが、半田レジスト層１７０の開口部１７１により露出された外層回路保護層１５２の上部に表面処理層（不図示）が形成されることができる。この際、外層回路保護層１５２の上部に第２密着力補強層１８２が形成されている場合、通常の表面処理工程の前処理段階で洗浄されて露出された外層回路保護層１５２の上部の第２密着力補強層１８２が除去されることができる。従って、表面処理層（不図示）は、通常の表面処理工程により外層回路保護層１５２の上部表面に形成されることができる。このような表面処理層（不図示）を形成する工程も当業者の選択によって省略されることができる。   After the solder resist layer 170 is formed in this way, a surface treatment layer (not shown) is formed on the outer circuit protection layer 152 exposed through the opening 171 of the solder resist layer 170, although not shown. Can do. At this time, when the second adhesion reinforcing layer 182 is formed on the outer circuit protection layer 152, the second upper layer of the outer circuit protection layer 152 that has been cleaned and exposed in a pretreatment step of a normal surface treatment process is used. 2 The adhesion reinforcing layer 182 can be removed. Accordingly, a surface treatment layer (not shown) can be formed on the upper surface of the outer circuit protection layer 152 by a normal surface treatment process. The process of forming such a surface treatment layer (not shown) can also be omitted by the selection of those skilled in the art.

図１８から図３５は本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。
図１８を参照すると、貫通ビア１１２が形成されたベース基板１１０が提供される。本発明の実施例によると、ベース基板１１０は、両面金属積層板１１１に貫通ホールを穿孔して形成される貫通ビア１１２を含むことができる。 18 to 35 are exemplary views showing a method of manufacturing a printed circuit board according to another embodiment of the present invention.
Referring to FIG. 18, a base substrate 110 having a through via 112 is provided. According to the embodiment of the present invention, the base substrate 110 may include a through via 112 formed by drilling a through hole in the double-sided metal laminate 111.

図１９を参照すると、ベース基板１１０の上部に、内層ビアホール１２２を含む内層絶縁層１２１が形成されることができる。まず、両面金属積層板１１１及び貫通ビア１１２の上部に内層絶縁層１２１が形成されることができる。ここで、内層絶縁層１２１は通常的に用いられる絶縁層であることができる。即ち、内層絶縁層１２１は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂を用いて形成されることができる。両面金属積層板１１１及び貫通ビア１１２の上部に内層絶縁層１２１を形成した後、内層ビアホール１２２を形成することができる。内層ビアホール１２２は、貫通ビア１１２の上部が露出されるように、内層絶縁層１２１に形成されることができる。   Referring to FIG. 19, the inner insulating layer 121 including the inner via hole 122 may be formed on the base substrate 110. First, the inner insulating layer 121 may be formed on the double-sided metal laminate 111 and the through via 112. Here, the inner insulating layer 121 may be a commonly used insulating layer. That is, the inner insulating layer 121 can be formed using an epoxy resin such as FR-4, BT, or ABF. After forming the inner insulating layer 121 on the double-sided metal laminate 111 and the through via 112, the inner via hole 122 can be formed. The inner layer via hole 122 can be formed in the inner layer insulating layer 121 such that the upper portion of the through via 112 is exposed.

ここで、内層ビアホール１２２は通常のエッチングまたはドリル工程により形成されることができる。
図２０を参照すると、内層ビアホール１２２を形成した後、内層絶縁層１２１及び露出された貫通ビア１１２の上部に内層シード層１３１を形成することができる。ここで、内層シード層１３１は無電解メッキ法により形成されることができる。 Here, the inner via hole 122 can be formed by a normal etching or drilling process.
Referring to FIG. 20, after forming the inner layer via hole 122, the inner layer seed layer 131 may be formed on the inner layer insulating layer 121 and the exposed through via 112. Here, the inner seed layer 131 can be formed by an electroless plating method.

図２１を参照すると、内層シード層１３１の上部に第１メッキレジスト２１０を形成することができる。本発明の実施例によると、第１メッキレジスト２１０はドライフィルムであることができる。内層シード層１３１の上部に形成された第１メッキレジスト２１０は、内層回路層の形成のためにメッキする部分を除いた所定部分に形成されることができる。   Referring to FIG. 21, the first plating resist 210 may be formed on the inner seed layer 131. According to an embodiment of the present invention, the first plating resist 210 may be a dry film. The first plating resist 210 formed on the inner seed layer 131 may be formed on a predetermined portion except for a portion to be plated for forming the inner circuit layer.

図２２を参照すると、内層シード層１３１の上部に内層回路層１４０を形成することができる。ここで、内層回路層１４０は、内層回路パターン１４１及び内層ビア１４２などを含むことができる。内層回路層１４０は電解メッキにより形成されることができる。電解メッキを行うことにより、第１メッキレジスト２１０が形成されていない内層シード層１３１の上部に内層回路層１４０がメッキされることができる。例えば、内層回路層１４０は銅で形成されることができる。しかし、内層回路層１４０を形成する物質の種類は銅に限定されない。即ち、内層回路層１４０の種類は、ニッケル、金などの伝導性物質の何れも使用可能である。ここで、貫通ビア１１２の上部に形成された内層ビアホール１２２のメッキにより内層ビア１４２が形成されることによって、貫通ビア１１２と内層回路層１４０とが電気的に連結されることができる。   Referring to FIG. 22, the inner circuit layer 140 may be formed on the inner seed layer 131. Here, the inner layer circuit layer 140 may include an inner layer circuit pattern 141 and an inner layer via 142. The inner circuit layer 140 can be formed by electrolytic plating. By performing electrolytic plating, the inner layer circuit layer 140 can be plated on the inner seed layer 131 where the first plating resist 210 is not formed. For example, the inner circuit layer 140 may be formed of copper. However, the type of material forming the inner circuit layer 140 is not limited to copper. That is, as the type of the inner circuit layer 140, any conductive material such as nickel or gold can be used. Here, by forming the inner layer via 142 by plating the inner layer via hole 122 formed in the upper part of the through via 112, the through via 112 and the inner layer circuit layer 140 can be electrically connected.

図２３を参照すると、内層回路層１４０の上部に内層回路保護層１５１を形成することができる。内層回路保護層１５１は、無電解メッキ法により内層回路層１４０の上部に形成されることができる。本発明の実施例では内層回路保護層１５１が無電解メッキ法により形成されることを例示したが、これに限定されない。即ち、内層回路保護層１５１を形成する方法として、電解メッキ法を用いることもできる。また、内層回路保護層１５１は、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、内層回路保護層１５１の種類はこれに限定されず、後で第１メッキレジスト２１０または内層シード層１３１をエッチングする際に用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   Referring to FIG. 23, the inner layer circuit protection layer 151 may be formed on the inner layer circuit layer 140. The inner circuit protection layer 151 can be formed on the inner circuit layer 140 by an electroless plating method. In the embodiment of the present invention, the inner circuit protection layer 151 is exemplified to be formed by the electroless plating method, but is not limited thereto. That is, an electrolytic plating method can be used as a method for forming the inner circuit protection layer 151. The inner circuit protection layer 151 can be formed of at least one of tin, nickel, and gold. However, the type of the inner layer circuit protective layer 151 is not limited to this, and any conductive material that does not react with etching chemicals used when the first plating resist 210 or the inner layer seed layer 131 is etched later can be used. it can.

図２４を参照すると、内層回路保護層１５１を形成した後、第１メッキレジスト２１０を除去することができる。このように第１メッキレジスト２１０を除去すると、第１メッキレジスト２１０が除去された部分により内層シード層１３１が露出されることができる。   Referring to FIG. 24, after the inner circuit protection layer 151 is formed, the first plating resist 210 can be removed. When the first plating resist 210 is removed in this manner, the inner seed layer 131 can be exposed through the portion from which the first plating resist 210 has been removed.

図２５を参照すると、第１メッキレジスト２１０を除去した後、第１メッキレジスト２１０の除去により露出された内層シード層１３１を除去することができる。露出された内層シード層１３１は通常のフラッシュエッチング法により除去することができる。この際、内層回路層１４０の上部に形成された内層回路保護層１５１により、内層シード層１３１をエッチングする際に内層回路層１４０が損傷されることを防止することができる。   Referring to FIG. 25, after the first plating resist 210 is removed, the inner seed layer 131 exposed by the removal of the first plating resist 210 can be removed. The exposed inner seed layer 131 can be removed by a normal flash etching method. At this time, the inner layer circuit protection layer 151 formed on the inner layer circuit layer 140 can prevent the inner layer circuit layer 140 from being damaged when the inner layer seed layer 131 is etched.

図２６を参照すると、内層回路層１４０の上部に形成された内層回路保護層１５１を除去することができる。内層回路保護層１５１は通常のエッチング方式により除去されることができる。   Referring to FIG. 26, the inner circuit protection layer 151 formed on the inner circuit layer 140 may be removed. The inner circuit protection layer 151 can be removed by a normal etching method.

図２７を参照すると、内層回路層１４０及び内層絶縁層１２１の上部に、外層ビアホール１２４を含む外層絶縁層１２３が形成されることができる。
この際、内層絶縁層１２１が形成される前に、第１密着力補強層１８１が形成されることができる。第１密着力補強層１８１は、内層回路層１４０及び内層絶縁層１２１と外層絶縁層１２３との間の密着力を確保するために形成されることができる。第１密着力補強層１８１はエポキシ系の材質で形成されることができる。例えば、第１密着力補強層１８１は、内層絶縁層１２１及び内層回路層１４０の上部に液状でスプレー噴射されることができる。本発明の実施例による第１密着力補強層１８１の形成工程は、当業者の必要によって選択的に行われることができる。即ち、当業者の選択によって第１密着力補強層１８１の形成工程は省略されることができる。 Referring to FIG. 27, the outer insulating layer 123 including the outer via hole 124 may be formed on the inner circuit layer 140 and the inner insulating layer 121.
At this time, the first adhesion reinforcing layer 181 can be formed before the inner insulating layer 121 is formed. The first adhesion reinforcing layer 181 may be formed to ensure adhesion between the inner layer circuit layer 140 and the inner insulating layer 121 and the outer insulating layer 123. The first adhesion reinforcing layer 181 may be formed of an epoxy material. For example, the first adhesion reinforcing layer 181 may be sprayed in liquid form on the inner insulating layer 121 and the inner circuit layer 140. The step of forming the first adhesion reinforcing layer 181 according to the embodiment of the present invention may be selectively performed according to the needs of those skilled in the art. That is, the step of forming the first adhesion reinforcing layer 181 can be omitted according to the selection of those skilled in the art.

外層絶縁層１２３は通常的に用いられる絶縁層であることができる。即ち、外層絶縁層１２３は、ＦＲ−４、ＢＴ、ＡＢＦなどのエポキシ系樹脂を用いて形成されることができる。内層回路層１４０の上部に外層絶縁層１２３を形成した後、外層ビアホール１２４を形成することができる。外層ビアホール１２４は、内層ビア１４２の上部が露出されるように、外層絶縁層１２３に形成されることができる。ここで、外層ビアホール１２４は、通常のエッチングまたはドリル工程により形成されることができる。   The outer insulating layer 123 can be a commonly used insulating layer. That is, the outer insulating layer 123 can be formed using an epoxy resin such as FR-4, BT, or ABF. After forming the outer insulating layer 123 on the inner circuit layer 140, the outer via hole 124 can be formed. The outer layer via hole 124 may be formed in the outer layer insulating layer 123 such that the upper portion of the inner layer via 142 is exposed. Here, the outer via hole 124 can be formed by a normal etching or drilling process.

図２８を参照すると、外層ビアホール１２４を形成した後、外層絶縁層１２３及び露出された内層ビア１４２の上部に外層シード層１３２を形成することができる。ここで、外層シード層１３２は無電解メッキ法により形成されることができる。   Referring to FIG. 28, after the outer via hole 124 is formed, the outer seed layer 132 may be formed on the outer insulating layer 123 and the exposed inner via 142. Here, the outer seed layer 132 can be formed by an electroless plating method.

図２９を参照すると、外層シード層１３２の上部に第２メッキレジスト２２０を形成することができる。本発明の実施例によると、第２メッキレジスト２２０はドライフィルムであることができる。外層シード層１３２の上部に形成された第２メッキレジスト２２０は、外層回路層の形成のためにメッキする部分を除いた所定部分に形成されることができる。   Referring to FIG. 29, the second plating resist 220 may be formed on the outer seed layer 132. According to an embodiment of the present invention, the second plating resist 220 may be a dry film. The second plating resist 220 formed on the outer seed layer 132 may be formed on a predetermined portion excluding a portion to be plated for forming the outer circuit layer.

図３０を参照すると、外層シード層１３２の上部に外層回路層１６０を形成することができる。ここで、外層回路層１６０は、外層回路パターン１６１及び外層ビア１６２などを含むことができる。外層回路層１６０は電解メッキにより形成されることができる。電解メッキを行うことにより、第２メッキレジスト２２０が形成されていない外層シード層１３２の上部に、外層回路層１６０がメッキされることができる。例えば、外層回路層１６０は銅で形成されることができる。しかし、外層回路層１６０を形成する物質の種類は銅に限定されない。即ち、外層回路層１６０の種類は、ニッケル、金などの伝導性物質の何れも使用可能である。ここで、内層ビア１４２の上部に形成された外層ビアホール１２４のメッキにより外層ビア１６２が形成されることによって、内層回路層１４０と外層回路層１６０とが電気的に連結されることができる。   Referring to FIG. 30, the outer circuit layer 160 may be formed on the outer seed layer 132. Here, the outer layer circuit layer 160 may include an outer layer circuit pattern 161, an outer layer via 162, and the like. The outer circuit layer 160 can be formed by electrolytic plating. By performing electroplating, the outer circuit layer 160 can be plated on the outer seed layer 132 where the second plating resist 220 is not formed. For example, the outer circuit layer 160 may be formed of copper. However, the type of material forming the outer circuit layer 160 is not limited to copper. That is, as the type of the outer circuit layer 160, any of conductive materials such as nickel and gold can be used. Here, the outer layer via 162 is formed by plating the outer layer via hole 124 formed above the inner layer via 142, whereby the inner layer circuit layer 140 and the outer layer circuit layer 160 can be electrically connected.

図３１を参照すると、外層回路層１６０の上部に外層回路保護層１５２を形成することができる。外層回路保護層１５２は、無電解メッキ法により外層回路層１６０の上部に形成されることができる。本発明の実施例では外層回路保護層１５２が無電解メッキ法により形成されることを例示したが、これに限定されない。即ち、外層回路保護層１５２を形成する方法として、電解メッキ法を用いることもできる。例えば、外層回路保護層１５２は、スズ、ニッケル、金のうち少なくとも何れか一つで形成されることができる。しかし、外層回路保護層１５２の種類はこれに限定されず、後で第２メッキレジスト２２０または外層シード層１３２をエッチングする際に用いられるエッチング薬品と反応しない伝導性物質であれば用いられることができる。   Referring to FIG. 31, the outer layer circuit protection layer 152 may be formed on the outer layer circuit layer 160. The outer circuit protection layer 152 can be formed on the outer circuit layer 160 by electroless plating. In the embodiment of the present invention, the outer circuit protection layer 152 is formed by the electroless plating method, but the present invention is not limited to this. That is, as a method for forming the outer circuit protection layer 152, an electrolytic plating method can be used. For example, the outer circuit protection layer 152 can be formed of at least one of tin, nickel, and gold. However, the type of the outer circuit protection layer 152 is not limited to this, and may be any conductive material that does not react with the etching chemical used when the second plating resist 220 or the outer seed layer 132 is etched later. it can.

図３２を参照すると、外層回路保護層１５２を形成した後、第２メッキレジスト２２０を除去することができる。このように第２メッキレジスト２２０を除去すると、第２メッキレジスト２２０が除去された部分により外層シード層１３２が露出されることができる。   Referring to FIG. 32, after the outer circuit protection layer 152 is formed, the second plating resist 220 can be removed. When the second plating resist 220 is removed in this manner, the outer seed layer 132 can be exposed through the portion from which the second plating resist 220 has been removed.

図３３を参照すると、第２メッキレジスト２２０を除去した後、第２メッキレジスト２２０の除去により露出された外層シード層１３２を除去することができる。露出された外層シード層１３２は通常のフラッシュエッチング法により除去することができる。この際、外層回路層１６０の上部に形成された外層回路保護層１５２により、外層シード層１３２をエッチングする際に外層回路層１６０が損傷されることを防止することができる。   Referring to FIG. 33, after the second plating resist 220 is removed, the outer seed layer 132 exposed by the removal of the second plating resist 220 can be removed. The exposed outer seed layer 132 can be removed by a normal flash etching method. At this time, the outer circuit protection layer 152 formed on the outer circuit layer 160 can prevent the outer circuit layer 160 from being damaged when the outer seed layer 132 is etched.

図３４を参照すると、外層回路層１６０の上部に形成された外層回路保護層１５２を除去することができる。外層回路保護層１５２は通常のエッチング方式により除去されることができる。   Referring to FIG. 34, the outer circuit protection layer 152 formed on the outer circuit layer 160 may be removed. The outer circuit protection layer 152 can be removed by a normal etching method.

図３５を参照すると、外層絶縁層１２３及び外層回路層１６０の上部に半田レジスト層１７０を形成することができる。
この際、半田レジスト層１７０が形成される前に、第２密着力補強層１８２が形成されることができる。第２密着力補強層１８２は、外層絶縁層１２３及び外層回路層１６０と半田レジスト層１７０との間の密着力を確保するために形成されることができる。第２密着力補強層１８２はエポキシ系の材質で形成されることができる。本発明の実施例による第２密着力補強層１８２の形成工程は当業者の選択によって省略されることができる。 Referring to FIG. 35, a solder resist layer 170 may be formed on the outer insulating layer 123 and the outer circuit layer 160.
At this time, the second adhesion reinforcing layer 182 can be formed before the solder resist layer 170 is formed. The second adhesion reinforcing layer 182 may be formed to ensure adhesion between the outer insulating layer 123 and outer circuit layer 160 and the solder resist layer 170. The second adhesion reinforcing layer 182 may be formed of an epoxy material. The step of forming the second adhesion reinforcing layer 182 according to the embodiment of the present invention may be omitted according to the selection of those skilled in the art.

半田レジスト層１７０は開口部１７１を含み、より詳細には、半導体チップなどを実装するために、半田バンプが形成される開口部１７１が外層回路層１６０の上部に形成されることができる。半田レジスト層１７０は、開口部１７１に半田バンプを形成する際に外層回路層１６０を保護するために形成されることができる。   The solder resist layer 170 includes an opening 171. More specifically, an opening 171 in which a solder bump is formed may be formed on the outer circuit layer 160 in order to mount a semiconductor chip or the like. The solder resist layer 170 may be formed to protect the outer circuit layer 160 when forming solder bumps in the openings 171.

このように半田レジスト層１７０を形成した後、図示していないが、半田レジスト層１７０の開口部１７１により露出された外層回路層１６０の上部に表面処理層（不図示）が形成されることができる。この際、外層回路層１６０の上部に第２密着力補強層１８２が形成されている場合、通常の表面処理工程の前処理段階で洗浄されて露出された外層回路層１６０の上部の第２密着力補強層１８２が除去されることができる。従って、表面処理層（不図示）は、通常の表面処理工程により外層回路層１６０の上部表面に形成されることができる。このような表面処理層（不図示）を形成する工程も当業者の選択によって省略されることができる。   After the solder resist layer 170 is formed in this way, although not shown, a surface treatment layer (not shown) may be formed on the outer circuit layer 160 exposed by the opening 171 of the solder resist layer 170. it can. At this time, when the second adhesion reinforcing layer 182 is formed on the outer layer circuit layer 160, the second adhesion on the upper portion of the outer circuit layer 160 that is cleaned and exposed in the pretreatment step of the normal surface treatment process. The force reinforcing layer 182 can be removed. Accordingly, a surface treatment layer (not shown) can be formed on the upper surface of the outer circuit layer 160 by a normal surface treatment process. The process of forming such a surface treatment layer (not shown) can also be omitted by the selection of those skilled in the art.

このように、本発明の実施例による基板の製造方法によると、内層回路の上部にエッチング薬品と反応しない物質で形成された内層回路保護層を形成し、外層回路の上部にエッチング薬品と反応しない物質で形成された外層回路保護層を形成することができる。このような内層回路保護層及び外層回路保護層により、後で行われるエッチング工程で内層回路層及び外層回路層を保護することができる。   As described above, according to the substrate manufacturing method according to the embodiment of the present invention, the inner layer circuit protective layer made of a material that does not react with the etching chemical is formed on the inner layer circuit and does not react with the etching chemical on the outer layer circuit. An outer circuit protection layer made of a material can be formed. With such an inner layer circuit protective layer and an outer layer circuit protective layer, the inner layer circuit layer and the outer layer circuit layer can be protected in an etching process performed later.

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びプリント回路基板の製造方法はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。 The present invention has been described in detail on the basis of specific embodiments. However, this is for the purpose of specifically explaining the present invention, and the printed circuit board and the method for manufacturing the printed circuit board according to the present invention are described here. It will be apparent to those skilled in the art that modifications and improvements can be made within the technical idea of the present invention.
All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

本発明の実施例によるプリント回路基板を示した例示図である。1 is an exemplary view showing a printed circuit board according to an embodiment of the present invention; 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の実施例によるプリント回路基板の製造方法を示した例示図である。6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention. 本発明の他の実施例によるプリント回路基板の製造方法を示した例示図である。FIG. 6 is an exemplary view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention.

１１０ ベース基板
１１１ 両面金属積層板
１１２ 貫通ビア
１２１ 内層絶縁層
１２２ 内層ビアホール
１２３ 外層絶縁層
１２４ 外層ビアホール
１３１ 内層シード層
１３２ 外層シード層
１４０ 内層回路層
１４１ 内層回路パターン
１４２ 内層ビア
１５１ 内層回路保護層
１５２ 外層回路保護層
１６０ 外層回路層
１６１ 外層回路パターン
１６２ 外層ビア
１７０ 半田レジスト層
１７１ 開口部
１８１ 第１密着力補強層
１８２ 第２密着力補強層
２１０ 第１メッキレジスト
２２０ 第２メッキレジスト DESCRIPTION OF SYMBOLS 110 Base substrate 111 Double-sided metal laminated board 112 Through-via 121 Inner layer insulating layer 122 Inner layer via hole 123 Outer layer insulating layer 124 Outer layer via hole 131 Inner layer seed layer 132 Outer layer seed layer 140 Inner layer circuit layer 141 Inner layer circuit pattern 142 Inner layer via 151 Inner layer circuit protection layer 152 Outer circuit protection layer 160 Outer circuit layer 161 Outer circuit pattern 162 Outer layer via 170 Solder resist layer 171 Opening 181 First adhesion reinforcing layer 182 Second adhesion reinforcing layer 210 First plating resist 220 Second plating resist

Claims (20)

ベース基板と、
前記ベース基板の上部に形成された内層絶縁層と、
前記内層絶縁層の上部に形成された内層回路層と、
前記内層回路層の上部に形成された内層回路保護層と、
前記内層回路層の上部に形成された外層絶縁層と、
前記外層絶縁層の上部に形成された外層回路層と、
を含むプリント回路基板。 A base substrate;
An inner insulating layer formed on the base substrate;
An inner circuit layer formed on the inner insulating layer;
An inner circuit protection layer formed on the inner circuit layer;
An outer insulating layer formed on the inner circuit layer;
An outer circuit layer formed on the outer insulating layer;
Including printed circuit board. 前記内層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含む請求項１に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein the inner layer circuit protective layer includes at least one of tin, nickel, and gold. 前記内層回路層、前記内層回路保護層または前記内層絶縁層のうち少なくとも一つの上部に形成され、前記外層絶縁層との密着力を確保するための第１密着力補強層をさらに含む請求項１に記載のプリント回路基板。   The first adhesive strength reinforcing layer is further formed on at least one of the inner layer circuit layer, the inner layer circuit protective layer, and the inner layer insulating layer to secure an adhesive force with the outer layer insulating layer. A printed circuit board according to 1. 前記外層回路層の上部に形成された外層回路保護層をさらに含む請求項１に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising an outer circuit protection layer formed on the outer circuit layer. 前記外層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含む請求項４に記載のプリント回路基板。   The printed circuit board according to claim 4, wherein the outer circuit protection layer includes at least one of tin, nickel, and gold. 前記外層絶縁層、前記外層回路保護層または前記外層回路層のうち少なくとも一つの上部に形成された半田レジスト層をさらに含む請求項４に記載のプリント回路基板。   The printed circuit board according to claim 4, further comprising a solder resist layer formed on at least one of the outer layer insulating layer, the outer layer circuit protection layer, and the outer layer circuit layer. 前記外層回路層、前記外層回路保護層または前記外層絶縁層のうち少なくとも一つの上部に形成され、前記半田レジスト層との密着力を確保するための第２密着力補強層をさらに含む請求項６に記載のプリント回路基板。   The second adhesion strength reinforcing layer, which is formed on at least one of the outer layer circuit layer, the outer layer circuit protection layer, and the outer insulation layer, and further ensures a close adhesion with the solder resist layer. A printed circuit board according to 1. ベース基板を準備する段階と、
前記ベース基板の上部に内層絶縁層を形成する段階と、
前記内層絶縁層の上部に無電解メッキにより内層シード層を形成する段階と、
前記内層シード層の上部にパターニングされた第１メッキレジストを形成する段階と、
前記内層シード層の上部に電解メッキにより内層回路層を形成する段階と、
前記内層回路層の上部に内層回路保護層を形成する段階と、
前記第１メッキレジストを除去する段階と、
前記第１メッキレジストの除去により露出された内層シード層を除去する段階と、
を含むプリント回路基板の製造方法。 Preparing a base substrate;
Forming an inner insulating layer on the base substrate;
Forming an inner seed layer by electroless plating on the inner insulating layer;
Forming a patterned first plating resist on the inner seed layer;
Forming an inner circuit layer on the inner seed layer by electrolytic plating;
Forming an inner circuit protection layer on the inner circuit layer;
Removing the first plating resist;
Removing the inner seed layer exposed by removing the first plating resist;
Of manufacturing a printed circuit board. 前記内層回路保護層を形成する段階は、無電解メッキにより行われる請求項８に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 8, wherein the step of forming the inner layer circuit protective layer is performed by electroless plating. 前記内層回路保護層を形成する段階で、前記内層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含む請求項８に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 8, wherein in forming the inner layer circuit protective layer, the inner layer circuit protective layer includes at least one of tin, nickel, and gold. 前記内層回路保護層を形成する段階の後に、
前記内層回路層、前記内層回路保護層または前記内層絶縁層のうち少なくとも一つと外層絶縁層との間の密着力を確保するための第１密着力補強層を形成する段階をさらに含む請求項８に記載のプリント回路基板の製造方法。 After forming the inner circuit protection layer,
9. The method according to claim 8, further comprising: forming a first adhesion reinforcing layer for ensuring adhesion between at least one of the inner layer circuit layer, the inner layer circuit protective layer, and the inner layer insulating layer and the outer insulating layer. The manufacturing method of the printed circuit board as described in any one of. 前記第１密着力補強層を形成する段階で、前記第１密着力補強層はエポキシ系の材質で形成される請求項１１に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 11, wherein the first adhesion reinforcing layer is formed of an epoxy-based material in the step of forming the first adhesion reinforcing layer. 前記内層シード層をエッチングする段階の後に、
前記内層回路保護層を除去する段階をさらに含む請求項８に記載のプリント回路基板の製造方法。 After the step of etching the inner seed layer,
The method of manufacturing a printed circuit board according to claim 8, further comprising the step of removing the inner layer circuit protective layer. 前記内層シード層を除去する段階の後に、
前記内層回路層の上部に外層絶縁層を形成する段階と、
前記外層絶縁層の上部に無電解メッキにより外層シード層を形成する段階と、
前記外層シード層の上部にパターニングされた第２メッキレジストを形成する段階と、
前記外層シード層の上部に電解メッキにより外層回路層を形成する段階と、
前記外層回路層の上部に外層回路保護層を形成する段階と、
前記第２メッキレジストを除去する段階と、
前記第２メッキレジストの除去により露出された外層シード層を除去する段階と、
をさらに含む請求項８に記載のプリント回路基板の製造方法。 After removing the inner seed layer,
Forming an outer insulating layer on the inner circuit layer;
Forming an outer seed layer by electroless plating on the outer insulating layer;
Forming a patterned second plating resist on the outer seed layer;
Forming an outer circuit layer by electrolytic plating on the outer seed layer;
Forming an outer circuit protection layer on the outer circuit layer; and
Removing the second plating resist;
Removing the outer seed layer exposed by removing the second plating resist;
The method for manufacturing a printed circuit board according to claim 8, further comprising: 前記外層回路保護層を形成する段階は、無電解メッキにより行われる請求項１４に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 14, wherein the step of forming the outer circuit protection layer is performed by electroless plating. 前記外層回路保護層を形成する段階で、前記外層回路保護層は、スズ、ニッケルまたは金のうち少なくとも一つを含む請求項１４に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 14, wherein in forming the outer layer circuit protective layer, the outer layer circuit protective layer includes at least one of tin, nickel, and gold. 前記外層シード層を除去する段階の後に、
前記外層回路保護層を除去する段階をさらに含む請求項１４に記載のプリント回路基板の製造方法。 After removing the outer seed layer,
The method of manufacturing a printed circuit board according to claim 14, further comprising removing the outer layer circuit protective layer. 前記外層シード層を除去する段階の後に、
前記外層回路層、前記外層回路保護層または前記外層絶縁層のうち少なくとも一つの上部に半田レジスト層を形成する段階をさらに含む請求項１４に記載のプリント回路基板の製造方法。 After removing the outer seed layer,
The method of manufacturing a printed circuit board according to claim 14, further comprising forming a solder resist layer on at least one of the outer layer circuit layer, the outer layer circuit protective layer, and the outer layer insulating layer. 前記半田レジスト層を形成する段階の前に、
前記外層回路層、前記外層回路保護層または前記外層絶縁層のうち少なくとも一つと前期半田レジスト層との間の密着力を確保するための第２密着力補強層を形成する段階をさらに含む請求項１８に記載のプリント回路基板の製造方法。 Before the step of forming the solder resist layer,
The method further comprises forming a second adhesion reinforcing layer for ensuring adhesion between at least one of the outer circuit layer, the outer circuit protection layer, and the outer insulating layer and the previous solder resist layer. A method for producing a printed circuit board according to claim 18. 前記第２密着力補強層を形成する段階で、前記第２密着力補強層はエポキシ系の材質で形成される請求項１９に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 19, wherein in the step of forming the second adhesion reinforcing layer, the second adhesion reinforcing layer is formed of an epoxy-based material.
JP2012005902A 2011-11-16 2012-01-16 Printed circuit board and method of manufacturing printed circuit board Pending JP2013106029A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110119675A KR20130053946A (en) 2011-11-16 2011-11-16 Printede circuit board and printede circuit board manufacturing method
KR10-2011-0119675 2011-11-16

Publications (1)

Publication Number Publication Date
JP2013106029A true JP2013106029A (en) 2013-05-30

Family

ID=48625327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005902A Pending JP2013106029A (en) 2011-11-16 2012-01-16 Printed circuit board and method of manufacturing printed circuit board

Country Status (2)

Country Link
JP (1) JP2013106029A (en)
KR (1) KR20130053946A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501902B1 (en) * 2013-07-16 2015-03-13 주식회사 심텍 Printed circuit board substrate having metal post and the method of manufacturing the same
KR101985234B1 (en) * 2018-02-27 2019-06-03 주식회사 심텍 Printed circuit board for semiconductor package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138456A (en) * 1998-10-30 2000-05-16 Ibiden Co Ltd Multilayered printed wiring board and its manufacture
JP2005302997A (en) * 2004-04-12 2005-10-27 Hitachi Chem Co Ltd Printed circuit board having adhesion auxiliary layer between insulating layers and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138456A (en) * 1998-10-30 2000-05-16 Ibiden Co Ltd Multilayered printed wiring board and its manufacture
JP2005302997A (en) * 2004-04-12 2005-10-27 Hitachi Chem Co Ltd Printed circuit board having adhesion auxiliary layer between insulating layers and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130053946A (en) 2013-05-24

Similar Documents

Publication Publication Date Title
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
KR100890447B1 (en) Manufacturing method of printed circuit board
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
KR101601815B1 (en) Embedded board, printed circuit board and method of manufactruing the same
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
US9247654B2 (en) Carrier substrate and manufacturing method thereof
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US8499444B2 (en) Method of manufacturing a package substrate
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
JP2014239218A (en) Semiconductor package substrate and method of manufacturing semiconductor package substrate
KR20150064976A (en) Printed circuit board and manufacturing method thereof
JP5989329B2 (en) Method for manufacturing printed circuit board
KR102340053B1 (en) Printed circuit board and method of manufacturing the same
KR101109261B1 (en) A printed circuit board and a method of manufacturing the same
US9491871B2 (en) Carrier substrate
KR20150135046A (en) Package board, method for manufacturing the same and package on packaage having the thereof
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
JP2013065811A (en) Printed circuit board and method for manufacturing the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
JP2013106029A (en) Printed circuit board and method of manufacturing printed circuit board
JP6354130B2 (en) Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device
KR101211712B1 (en) PCB and Fabricaring method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405