JP2013105864A - Semiconductor light-emitting element and manufacturing method of the same - Google Patents

Semiconductor light-emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2013105864A
JP2013105864A JP2011248226A JP2011248226A JP2013105864A JP 2013105864 A JP2013105864 A JP 2013105864A JP 2011248226 A JP2011248226 A JP 2011248226A JP 2011248226 A JP2011248226 A JP 2011248226A JP 2013105864 A JP2013105864 A JP 2013105864A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
groove
layer
semiconductor layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011248226A
Other languages
Japanese (ja)
Inventor
Makoto Sawamura
誠 澤村
Shigetoshi Ito
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011248226A priority Critical patent/JP2013105864A/en
Publication of JP2013105864A publication Critical patent/JP2013105864A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor light-emitting element capable of dividing in high accuracy a nitride semiconductor light-emitting element using a nitride semiconductor substrate having a semipolar surface such as (202-1) and (202-1-).SOLUTION: The manufacturing method of a nitride semiconductor light-emitting element comprises a process of forming a striped groove 13 so as to extend in a predetermined division position Xa direction of a major growth plane 1a of a nitride semiconductor substrate 1 having a major growth plane in a (202-1) surface, not buried in a nitride semiconductor layer 2, and making the nitride semiconductor layer 2 grow only on one inner surface, before a nitride semiconductor layer formation process.

Description

本発明は、レーザ素子等の半導体発光素子の構造及びその半導体発光素子の製造方法に関するものである。   The present invention relates to a structure of a semiconductor light emitting device such as a laser device and a method for manufacturing the semiconductor light emitting device.

従来、ストライプ状の光導波路が形成された半導体層を備えた窒化物系半導体レーザ素子が知られている。この窒化物半導体層を備えた半導体レーザ素子を、安定な特性を維持しながら、再現性よく製造する方法として、共振器ミラーを劈開にて形成する方法が用いられることが多い。前記共振器ミラーを劈開により形成する場合、前記劈開が基板の結晶性に依存するため、その平坦性が問題となることがある。   Conventionally, a nitride-based semiconductor laser device including a semiconductor layer in which a striped optical waveguide is formed is known. In many cases, a method of forming a resonator mirror by cleavage is used as a method of manufacturing a semiconductor laser device including the nitride semiconductor layer with high reproducibility while maintaining stable characteristics. When the resonator mirror is formed by cleavage, flatness may be a problem because the cleavage depends on the crystallinity of the substrate.

このような平坦性の問題を解消するため、例えば、特開２００９−１１７４９４号公報では、素子構造の途中に達する深さの第１の補助溝と、前記第１の補助溝よりも幅が広く、基板に達する深さの第２の補助溝とを形成し、これらの溝に沿って劈開する手法が提案されている。この手法において、２種の補助溝の長さ（分割線に沿う方向の長さ）は、第２の補助溝より第１の補助溝の方が長くなっている。   In order to solve such a problem of flatness, for example, in Japanese Patent Application Laid-Open No. 2009-117494, the first auxiliary groove having a depth reaching the middle of the element structure is wider than the first auxiliary groove. A method of forming a second auxiliary groove having a depth reaching the substrate and cleaving along these grooves has been proposed. In this method, the length of the two auxiliary grooves (length in the direction along the dividing line) is longer in the first auxiliary groove than in the second auxiliary groove.

このように２種の補助溝を備えることで、幅広な溝幅の第２の補助溝が、分割、劈開の方向の傾き若しくはそれらの位置のズレに広く対応できる。第２の補助溝による矯正により、分割、劈開の方向が第１の補助溝で矯正可能な範囲に導入される。さらに、第１の補助溝の溝幅が第２の補助溝より幅狭であることで、その第２の補助溝より細かな分割、劈開の方向の傾き若しくはその位置のズレの矯正が可能となる。よって高い精度での分割が実現できる。   By providing two types of auxiliary grooves in this way, the second auxiliary groove having a wide groove width can widely cope with the division, the inclination in the direction of cleavage, or the displacement of those positions. By the correction by the second auxiliary groove, the direction of division and cleavage is introduced in a range that can be corrected by the first auxiliary groove. Further, since the groove width of the first auxiliary groove is narrower than that of the second auxiliary groove, it is possible to finely divide the second auxiliary groove, to correct the inclination of the cleavage direction or the displacement of the position. Become. Therefore, division with high accuracy can be realized.

近年、Ｃ面（０００１）とは異なる面を成長主面とする窒化物半導体基板上に窒化物半導体層を形成した窒化物半導体発光素子が提案されている。前記Ｃ面とは異なる面を成長主面とする窒化物半導体発光素子は、従来のＣ面を成長主面としたものに比べて、発光効率が高い特性を有している。   In recent years, a nitride semiconductor light emitting device has been proposed in which a nitride semiconductor layer is formed on a nitride semiconductor substrate whose growth main surface is different from the C plane (0001). A nitride semiconductor light-emitting device having a growth main surface different from the C-plane has a higher light emission efficiency than a conventional C-plane growth main surface.

特開２００９−１１７４９４号公報JP 2009-117494 A

前記Ｃ面とは異なる面を成長主面とする窒化物半導体基板上に窒化物半導体層が成長した、窒化物半導体層および前記窒化物半導体基板は劈開性に乏しいことはよく知られている。このような窒化物半導体層及び窒化物半導体基板を特開２００９−１１７４９４号公報に記載のような２種の分割補助溝を用いて劈開しても、単純なストライプ形状の補助溝のみによって、分割予定位置で分割することは困難である。つまり劈開時発生する亀裂を制御しづらく、亀裂が分割予定位置からずれていく。このため良好な共振器ミラーを形成することが困難であった。   It is well known that a nitride semiconductor layer and a nitride semiconductor substrate in which a nitride semiconductor layer is grown on a nitride semiconductor substrate whose main growth surface is a plane different from the C plane are poor in cleavage. Even if such a nitride semiconductor layer and a nitride semiconductor substrate are cleaved using two types of divisional auxiliary grooves as described in JP-A-2009-117494, the division is performed only with simple stripe-shaped auxiliary grooves. It is difficult to divide at the planned position. In other words, it is difficult to control cracks that occur during cleavage, and the cracks deviate from the planned division positions. For this reason, it is difficult to form a good resonator mirror.

また窒化物半導体発光素子では、窒化物半導体基板上に窒化物半導体層を成長させる際に、窒化物半導体基板と窒化物半導体層との間の格子定数差や熱膨張係数差などに起因して窒化物半導体層に歪みが生じ、この歪みによって、窒化物半導体層にクラックが発生する場合がある。窒化物半導体発光素子を分割する際、このクラックに牽引されて分割面が、分割予定位置から外れてしまうことがあり、良好な共振ミラー面を形成する妨げの要因の一つとなっていた。   In a nitride semiconductor light emitting device, when a nitride semiconductor layer is grown on a nitride semiconductor substrate, the nitride semiconductor layer is caused by a difference in lattice constant or thermal expansion coefficient between the nitride semiconductor substrate and the nitride semiconductor layer. A strain may be generated in the nitride semiconductor layer, and the strain may cause a crack in the nitride semiconductor layer. When the nitride semiconductor light emitting device is divided, the split surface may be displaced from the planned split position by being pulled by the crack, which is one of the factors that hinder the formation of a good resonant mirror surface.

そこで本発明は、上記のような課題を解決するため、発光効率が高い窒化物半導体発光素子を精度よく製造することができる窒化物半導体発光素子の製造方法及び窒化物半導体発光素子を提供することを目的とする。   Accordingly, in order to solve the above-described problems, the present invention provides a method for manufacturing a nitride semiconductor light-emitting element and a nitride semiconductor light-emitting element that can accurately manufacture a nitride semiconductor light-emitting element with high luminous efficiency. With the goal.

上記目的を達成するために本発明は、（２０２−１）面を成長主面とする半導体基板の成長主面から分割予定位置に沿って掘り込まれた複数のストライプ状の溝を形成する溝形成工程と、前記ストライプ状の溝が形成された半導体基板の成長主面上に、リッジを含む半導体層を形成する半導体層形成工程と、前記成長主面上に半導体層を形成した半導体ウェハを前記分割予定位置で劈開する分割工程とを有し、前記溝形成工程が、前記半導体層形成工程で埋め込まれず、一方の内面のみに前記半導体層が成長するように前記ストライプ状の溝を形成することを特徴とする半導体発光素子の製造方法を提供する。   In order to achieve the above-described object, the present invention provides a groove for forming a plurality of stripe-shaped grooves dug along a planned division position from a growth main surface of a semiconductor substrate having a (202-1) plane as a growth main surface. Forming a semiconductor layer including a ridge on a main growth surface of a semiconductor substrate on which the stripe-shaped grooves are formed; and a semiconductor wafer having a semiconductor layer formed on the main growth surface. And forming the stripe-shaped groove so that the semiconductor layer grows only on one inner surface without being embedded in the semiconductor layer forming process. A method for manufacturing a semiconductor light emitting device is provided.

この構成によると、半導体基板の成長主面に形成されたストライプ状の溝は一方の内面のみに半導体層が形成される構成であり、半導体層に埋め込まれない形状を有している。これにより、前記ストライプ状の溝が形成された半導体基板の成長主面に半導体層を形成することで、前記ストライプ状の溝の奥部を狭く形成することが可能である。この分割補助溝によって劈開工程時に応力が集中する部分を規制することができるので、劈開時に発生する亀裂を分割予定位置に精度良く誘導することができる。   According to this configuration, the stripe-shaped groove formed in the main growth surface of the semiconductor substrate is configured such that the semiconductor layer is formed only on one inner surface, and has a shape that is not embedded in the semiconductor layer. As a result, by forming a semiconductor layer on the main growth surface of the semiconductor substrate on which the stripe-shaped grooves are formed, it is possible to form a deep portion of the stripe-shaped grooves. Since the portion where the stress is concentrated during the cleavage process can be regulated by the division assist groove, a crack generated during the cleavage can be accurately guided to the planned division position.

このことから、（２０２−１）面を成長主面として半導体層を形成した劈開性の低い半導体ウェハでも、分割位置が分割予定位置から大きくずれたり、傾いたりするのを抑制することができる。これにより、発光効率が高い半導体発光素子の歩留まりを高めることが可能である。   Therefore, even in a semiconductor wafer having a low cleavage property in which the semiconductor layer is formed with the (202-1) plane as the growth main surface, it is possible to suppress the division position from being largely shifted or inclined from the planned division position. Thereby, it is possible to increase the yield of semiconductor light-emitting elements with high luminous efficiency.

上記構成において、前記分割予定位置が平面視においてｃ軸［０００１］と直交するものであってもよい。このように、（２０２−１）面を成長主面とする半導体基板において、前記分割予定位置を平面視においてｃ軸［０００１］と直交するように設定し、分割予定位置に沿って成長主面より掘り込むことで、一方の内面のみに窒化物半導体層が成長するストライプ状の溝とすることができる。なお、半導体基板がｎ型ＧａＮ基板で窒化物半導体層を形成する場合、ストライプ状の溝の内面は、一方は窒化物半導体層が成長するＧａ極性面となり、他方は窒化物半導体層が成長しないＮ極性面となる。   In the above configuration, the planned division position may be orthogonal to the c-axis [0001] in plan view. As described above, in the semiconductor substrate having the (202-1) plane as the growth main surface, the planned division position is set to be orthogonal to the c-axis [0001] in plan view, and the main growth surface is along the planned division position. By digging more, it is possible to form a stripe-shaped groove in which the nitride semiconductor layer grows only on one inner surface. When the semiconductor substrate is an n-type GaN substrate and a nitride semiconductor layer is formed, one of the inner surfaces of the stripe-shaped grooves is a Ga polar surface on which the nitride semiconductor layer is grown, and the other is not grown on the nitride semiconductor layer. N-polar surface.

上記構成において、前記溝形成工程が、一方の内面に奥に向かって前記半導体層が奥に向かって他方の内面に近づくように成長するように、前記ストライプ状の溝を形成してもよい。この構成によると、前記半導体層が傾いて形成されており、劈開時の応力を前記半導体層の傾斜で誘導することができるので、分割位置が分割予定位置から大きくずれたり、傾いたりするのを抑制することができ、歩留まりを高めることができる。   In the above-described configuration, the stripe-shaped groove may be formed in the groove forming step so that the semiconductor layer grows toward the back on one inner surface so as to approach the other inner surface toward the back. According to this configuration, the semiconductor layer is formed to be inclined, and the stress at the time of cleavage can be induced by the inclination of the semiconductor layer, so that the dividing position is greatly deviated from the planned dividing position or inclined. Therefore, the yield can be increased.

上記構成において、前記溝形成工程が、深さが２０μｍ以上の深さとなるように前記ストライプ状の溝を形成するようにしてもよい。また、前記ストライプ状の溝を前記分割予定位置と直交する方向の幅を深さで割ったアスペクト比が１／４以下となるように形成するようにしてもよい。   The said structure WHEREIN: You may make it the said groove | channel formation process form the said stripe-shaped groove | channel so that a depth may be set to 20 micrometers or more. The stripe-shaped grooves may be formed so that an aspect ratio obtained by dividing a width in a direction orthogonal to the planned division position by a depth is ¼ or less.

上記構成において、前記溝形成工程が、前記半導体層形成工程で前記ストライプ状の溝周辺に形成される半導体層の層厚の変化がリッジの形成に影響を与えないように、前記ストライプ状の溝を形成するようにしてもよい。このようなストライプ状の溝として、溝の端部が前記リッジの形成予定位置から２０μｍ以上離れているように形成する。   In the above-described configuration, the stripe-shaped groove is formed so that the change in the thickness of the semiconductor layer formed around the stripe-shaped groove in the semiconductor layer forming step does not affect the formation of the ridge. May be formed. Such a stripe-shaped groove is formed so that the end of the groove is separated from the planned formation position of the ridge by 20 μm or more.

上記構成において、（２０２−１）面を成長主面とする半導体基板に代えて、（２０２−１−）面を成長主面とする半導体基板を用いてもよい。   In the above configuration, a semiconductor substrate having the (202-1-) plane as the growth main surface may be used instead of the semiconductor substrate having the (202-1) plane as the growth main surface.

本発明は、上述のいずれかの半導体発光素子の製造方法で製造された半導体発光素子であって、前記半導体発光素子は、一方の共振器端面に形成され、前記半導体基板の半導体層が形成されていない側面を備えた複数の第１の溝と、他方の共振器端面に形成され、側面に半導体層が成長しているとともに、その半導体層が前記他方の共振器端面に近づくにしたがって前記半導体基板の厚さ方向に深くなる傾斜構成している第２の溝とを備えており、前記一方の共振器端面の前記複数の第１の溝の間の領域および前記他方の共振器端面の前記複数の第２の溝の間の領域の端面で前記リッジの厚さ方向下部に光導波路が形成されている半導体発光素子を提供する。   The present invention is a semiconductor light-emitting device manufactured by any one of the above-described methods for manufacturing a semiconductor light-emitting device, wherein the semiconductor light-emitting device is formed on one end face of the resonator and a semiconductor layer of the semiconductor substrate is formed. A plurality of first grooves having non-side surfaces and a semiconductor layer grown on the other resonator end surface, and the semiconductor layer is closer to the other resonator end surface, and the semiconductor layer And a second groove having an inclined configuration deeper in the thickness direction of the substrate, and a region between the plurality of first grooves on the one resonator end surface and the second resonator end surface. Provided is a semiconductor light emitting device in which an optical waveguide is formed at the lower end in the thickness direction of the ridge at an end face of a region between a plurality of second grooves.

前記半導体発光素子として、窒化物半導体レーザ素子、ＬＥＤ素子等を挙げることができる。   Examples of the semiconductor light emitting element include a nitride semiconductor laser element and an LED element.

本発明によると、半導体素子の分割位置を高い精度で制御できる半導体発光素子の製造方法を提供することができる。特に、（２０２−１）、（２０２−１−）などの半極性面の半導体基板を用いた、半導体発光素子を高い精度で分割することができる半導体発光素子の製造方法を提供することができる。また、良好な共振器面を備えた半導体発光素子を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor light-emitting device which can control the division | segmentation position of a semiconductor device with high precision can be provided. In particular, it is possible to provide a method for manufacturing a semiconductor light emitting element that can divide a semiconductor light emitting element with high accuracy using a semiconductor substrate having a semipolar surface such as (202-1) or (202-1-). . In addition, a semiconductor light emitting device having a good resonator surface can be provided.

本発明にかかる窒化物半導体発光素子の一例である窒化物半導体レーザ素子の概略斜視図である。1 is a schematic perspective view of a nitride semiconductor laser device which is an example of a nitride semiconductor light emitting device according to the present invention. 窒化物半導体基板にレジスト層を形成した状態の断面図である。It is sectional drawing of the state which formed the resist layer in the nitride semiconductor substrate. 窒化物半導体基板にストライプ状の溝を形成した状態の断面図である。It is sectional drawing of the state which formed the stripe-shaped groove | channel in the nitride semiconductor substrate. 図３の状態からレジスト層を取り除いた状態の窒化物半導体基板の断面図である。FIG. 4 is a cross-sectional view of the nitride semiconductor substrate with a resist layer removed from the state of FIG. 3. ストライプ状の溝を形成した窒化物半導体基板の平面図である。It is a top view of the nitride semiconductor substrate in which the stripe-shaped groove | channel was formed. 窒化物半導体層の積層状態を示す断面図である。It is sectional drawing which shows the lamination | stacking state of a nitride semiconductor layer. 活性層の積層状態を示す断面図である。It is sectional drawing which shows the lamination | stacking state of an active layer. 成長主面に窒化物半導体層を形成した窒化物半導体基板の平面図である。It is a top view of the nitride semiconductor substrate which formed the nitride semiconductor layer in the growth main surface. 図８に示す窒化物半導体基板のＩＸ―ＩＸ線で切断した断面図である。FIG. 9 is a cross-sectional view of the nitride semiconductor substrate shown in FIG. 8 cut along line IX-IX. リッジを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming a ridge. リッジを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming a ridge. リッジを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming a ridge. リッジを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming a ridge. 窒化物半導体ウェハの断面図である。It is sectional drawing of a nitride semiconductor wafer. 窒化物半導体ウェハの平面図である。It is a top view of a nitride semiconductor wafer. 窒化物半導体ウェハのＸＶＩ−ＸＶＩ線で切断した断面図である。It is sectional drawing cut | disconnected by the XVI-XVI line | wire of the nitride semiconductor wafer. レーザスクライブでストライプ状の溝を形成した窒化物半導体基板の光学顕微鏡像である。It is an optical microscope image of the nitride semiconductor substrate in which stripe-like grooves are formed by laser scribing. 図１７に示す窒化物半導体基板に窒化物半導体層を形成したものの光学顕微鏡像である。FIG. 18 is an optical microscopic image of a nitride semiconductor layer formed on the nitride semiconductor substrate shown in FIG. 17. 図１８のウェハの蛍光顕微鏡像である。It is a fluorescence-microscope image of the wafer of FIG. 図１８の溝部分をＸＸ−ＸＸ線で切断した断面のＳＥＭ像である。It is a SEM image of the cross section which cut | disconnected the groove part of FIG. 18 with the XX-XX line. 本発明にかかる窒化物半導体発光素子の製造工程で製造した窒化異物半導体発光素子の分割端面の光学顕微鏡像である。It is an optical microscope image of the division | segmentation end surface of the nitride foreign material semiconductor light-emitting device manufactured at the manufacturing process of the nitride semiconductor light-emitting device concerning this invention. 従来の製造方法で製造された窒化物半導体発光素子の分割端面の光学顕微鏡像である。It is an optical microscope image of the division | segmentation end surface of the nitride semiconductor light-emitting device manufactured with the conventional manufacturing method. 窒化物半導体基板の成長主面にＳｉＯ2層を形成した断面図である。The principal growth plane of the nitride semiconductor substrate is a sectional view of forming the SiO 2 layer. 図２３に示す窒化物半導体基板のＳｉＯ2層の上面にレジスト層を形成した断面図である。FIG. 24 is a cross-sectional view in which a resist layer is formed on the upper surface of the SiO 2 layer of the nitride semiconductor substrate shown in FIG. 23. 図２４に示すレジスト層をマスクとしてＳｉＯ2層の所定領域を除去した断面図である。FIG. 25 is a cross-sectional view in which a predetermined region of the SiO 2 layer is removed using the resist layer shown in FIG. 24 as a mask. 窒化物半導体基板の表面に凹部を形成した断面図である。It is sectional drawing which formed the recessed part in the surface of the nitride semiconductor substrate. 図２６に示す窒化物半導体基板の表面にストライプ状の溝を形成した断面図である。FIG. 27 is a cross-sectional view in which stripe-like grooves are formed on the surface of the nitride semiconductor substrate shown in FIG. 26. 図２７に示す窒化物半導体基板よりＳｉＯ2層を除去した状態の図である。FIG. 28 is a diagram showing a state where a SiO 2 layer is removed from the nitride semiconductor substrate shown in FIG. 27. ストライプ状の溝及び凹部が形成された窒化物半導体基板の平面図である。It is a top view of the nitride semiconductor substrate in which the stripe-shaped groove | channel and the recessed part were formed. 窒化物半導体ウェハの平面図である。It is a top view of a nitride semiconductor wafer. クラック防止溝の断面図である。It is sectional drawing of a crack prevention groove | channel.

以下に本発明の実施形態について図面を参照して説明する。まず、本発明にかかる窒化物半導体発光素子及びその製造方法について説明する。   Embodiments of the present invention will be described below with reference to the drawings. First, a nitride semiconductor light emitting device and a method for manufacturing the same according to the present invention will be described.

（半導体発光素子の構成）
図１は本発明にかかる窒化物半導体発光素子の一例である窒化物半導体レーザ素子の概略斜視図である。なお、以下説明する図において、特段の記載のない場合、図１に示す窒化物半導体発光素子における、Ｘ方向（図１では、左右方向）、Ｙ方向（図１では、紙面厚み方向）、Ｚ方向（図１では、上下方向）を基準に説明する。 (Configuration of semiconductor light emitting device)
FIG. 1 is a schematic perspective view of a nitride semiconductor laser device which is an example of a nitride semiconductor light emitting device according to the present invention. In the drawings described below, unless otherwise specified, in the nitride semiconductor light emitting device shown in FIG. 1, the X direction (the left-right direction in FIG. 1), the Y direction (the thickness direction in FIG. 1), Z The description is based on the direction (vertical direction in FIG. 1).

図１に示す窒化物半導体発光素子は、平板状のウェハを劈開することで形成されるものであり、Ｙ方向の端面が共振器端面である窒化物半導体レーザ素子Ａである。窒化物半導体レーザ素子Ａは、窒化物半導体基板１と、窒化物半導体基板１の上面（成長主面）に形成されたｎ型窒化物半導体層２ａと、ｎ型窒化物半導体層２ａの上面に形成された活性層２３と、活性層２３の上面に形成されたｐ型窒化物半導体層２ｂと、ｐ型窒化物半導体層２ｂの上面に形成された絶縁層３０とを備えている。なお、以下の説明において、ｎ型窒化物半導体層２ｂ、活性層２３、ｐ型窒化物半導体層２ａをあわせて、窒化物半導体層２と称する場合がある。   The nitride semiconductor light emitting device shown in FIG. 1 is formed by cleaving a flat wafer, and is a nitride semiconductor laser device A in which the end surface in the Y direction is a resonator end surface. The nitride semiconductor laser device A includes a nitride semiconductor substrate 1, an n-type nitride semiconductor layer 2a formed on the upper surface (growth main surface) of the nitride semiconductor substrate 1, and an upper surface of the n-type nitride semiconductor layer 2a. The active layer 23 is formed, a p-type nitride semiconductor layer 2b formed on the upper surface of the active layer 23, and an insulating layer 30 formed on the upper surface of the p-type nitride semiconductor layer 2b. In the following description, the n-type nitride semiconductor layer 2b, the active layer 23, and the p-type nitride semiconductor layer 2a may be collectively referred to as a nitride semiconductor layer 2.

また、窒化物半導体レーザ素子Ａは、ｐ型窒化物半導体層２ａの上面より突出し、Ｙ方向に延びたリッジ部２８を備えている。リッジ部２８のＸ方向の側面は絶縁層３０に覆われており、リッジ部２８の上面はｐ型コンタクト層２７が形成されている。さらに、リッジ部２８を覆うようにｐ側電極３１が形成されている。なお、ｐ側電極３１はリッジ部２８のＹ方向（長手方向）の一部を覆うように形成されているが、全体を覆うように形成されていてもよい。また、窒化物半導体レーザ素子Ａの下面側、すなわち、ｐ側電極３１と反対側の面には、ｎ側電極３２が形成されている。なお、窒化物半導体レーザ素子Ａでは、リッジ部２８の下部に光導波路が構成される。窒化物半導体レーザ素子Ａでは、共振器端面の一方がレーザ光を出射する出射面となっており、出射面側は反射率の低いコーティング（不図示）が、出射面と反対側の面は反射率の高いコーティング（不図示）が施されている。   The nitride semiconductor laser element A includes a ridge portion 28 protruding from the upper surface of the p-type nitride semiconductor layer 2a and extending in the Y direction. A side surface in the X direction of the ridge portion 28 is covered with an insulating layer 30, and a p-type contact layer 27 is formed on the upper surface of the ridge portion 28. Further, a p-side electrode 31 is formed so as to cover the ridge portion 28. The p-side electrode 31 is formed so as to cover a part of the ridge portion 28 in the Y direction (longitudinal direction), but may be formed so as to cover the whole. An n-side electrode 32 is formed on the lower surface side of the nitride semiconductor laser element A, that is, on the surface opposite to the p-side electrode 31. In the nitride semiconductor laser device A, an optical waveguide is formed below the ridge portion 28. In the nitride semiconductor laser device A, one of the resonator end faces is an exit face that emits laser light, and the exit face side has a low-reflectance coating (not shown), while the opposite face to the exit face is reflected. A high rate coating (not shown) is applied.

窒化物半導体基板１は、極性面であるＣ面（０００１）とは異なる（２０２−１）面を成長主面とする基板である。なお、結晶面を示す表記において用いている「−」の符号は、本来直前の数字の上部に配置して表示するものを便宜上、数字の後ろに表示しているものである。つまり、窒化物半導体基板１は極性面と異なる面を成長主面とする窒化物半導体基板１であり、窒化物半導体レーザ素子Ａは、この成長主面に窒化物半導体層２を形成した構造を有している。また、光導波路はｃ軸［０００１］方向に形成されている。窒化物半導体レーザ素子Ａでは、一方の共振器端面に第１の溝１０１が形成されており、他方の共振器端面に第２の溝１０２が形成されている。なお、この第１の溝１０１及び第２の溝１０２はウェハを劈開するときに分割部分を制御するためのものであり、詳細は後述する。   The nitride semiconductor substrate 1 is a substrate whose main growth surface is a (202-1) plane different from the C plane (0001) which is a polar plane. In addition, the sign of “−” used in the notation indicating the crystal plane is displayed after the number for the sake of convenience of what is originally arranged and displayed above the immediately preceding number. That is, the nitride semiconductor substrate 1 is a nitride semiconductor substrate 1 whose main growth surface is a plane different from the polar plane, and the nitride semiconductor laser device A has a structure in which the nitride semiconductor layer 2 is formed on this main growth surface. Have. The optical waveguide is formed in the c-axis [0001] direction. In the nitride semiconductor laser element A, the first groove 101 is formed on one end face of the resonator, and the second groove 102 is formed on the end face of the other resonator. The first groove 101 and the second groove 102 are for controlling the divided portions when the wafer is cleaved, and will be described in detail later.

（第１実施形態）
本発明にかかる半導体発光素子の製造方法について説明する。本発明にかかる半導体発光素子の製造方法では、窒化物半導体ウェハを劈開し、バー状に分割した後、バー状の窒化物半導体素子をさらに劈開することでチップ状の半導体発光素子である半導体レーザ素子を作製する。そこで、以下に示す窒化物半導体発光素子の製造工程では、まず窒化物半導体ウェハの製造工程について説明したのち、その窒化物半導体ウェハについて説明し、さらにその窒化物半導体ウェハの分割工程について説明する。 (First embodiment)
A method for manufacturing a semiconductor light emitting device according to the present invention will be described. In the method for manufacturing a semiconductor light emitting device according to the present invention, the nitride semiconductor wafer is cleaved and divided into bars, and then the bar-shaped nitride semiconductor device is further cleaved to form a semiconductor laser that is a chip-shaped semiconductor light emitting device. An element is manufactured. Therefore, in the following nitride semiconductor light emitting device manufacturing process, the nitride semiconductor wafer manufacturing process will be described first, then the nitride semiconductor wafer will be described, and further the nitride semiconductor wafer dividing process will be described.

（窒化物半導体ウェハの製造）
まず、窒化物半導体ウェハの製造工程ついて、図面を参照して説明する。図２〜図１６はウェハを形成する手順を示す断面図である。まず、図２に示すように、（２０２−１）面を成長主面とするｎ型窒化物半導体基板（ここでは、ｎ型ＧａＮ基板）１の上面（成長主面１ａ）全面に、スパッタ法などを用いて、レジスト層１１を形成する。なお、本実施例では半導体層の成長基板として、ｎ型ＧａＮ基板を用いたがこれに限定されるものではなく、サファイアなどの絶縁性基板の成長主面上にＧａＮ膜を成長させた半導体ウェハを用いても良いし、Ｓｉ、ＺｎＳ、ＺｎＯ、ＧａＡｓ及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物上にＧａＮ膜を成長させた半導体ウェハを用いてもよい。 (Manufacture of nitride semiconductor wafers)
First, a manufacturing process of a nitride semiconductor wafer will be described with reference to the drawings. 2 to 16 are sectional views showing a procedure for forming a wafer. First, as shown in FIG. 2, sputtering is performed on the entire upper surface (growth main surface 1a) of an n-type nitride semiconductor substrate (here, n-type GaN substrate) 1 having a (202-1) plane as a main growth surface. The resist layer 11 is formed using, for example. In this embodiment, an n-type GaN substrate is used as the growth substrate for the semiconductor layer. However, the present invention is not limited to this. A semiconductor wafer in which a GaN film is grown on the main growth surface of an insulating substrate such as sapphire. Alternatively, a semiconductor wafer in which a GaN film is grown on an oxide such as lithium niobate or neodymium gallate that is lattice-bonded to Si, ZnS, ZnO, GaAs, or a nitride semiconductor may be used.

図３に示すようにレーザスクライブ装置を用いて、レジスト層１１の上からレーザ光をウェハの分割予定位置Ｘａ上に破線状に走査して、ストライプ状の溝１３を形成する。図４、図５に示すように、ｎ型窒化物半導体基板１では、ストライプ状の溝１３が形成された後、レジスト剥離液や有機溶剤（例えば、アセトン、エタノールなど）を用いてレジスト層１１を除去する。   As shown in FIG. 3, a laser scribing device is used to scan a laser beam from above the resist layer 11 on the wafer division planned position Xa in a broken line shape to form a stripe-shaped groove 13. As shown in FIGS. 4 and 5, in the n-type nitride semiconductor substrate 1, after the stripe-shaped groove 13 is formed, the resist layer 11 is formed using a resist stripping solution or an organic solvent (for example, acetone, ethanol, etc.). Remove.

なお、本実施形態において、レーザ光のエネルギーにより、溝内部の表面または溝周辺の露出表面に、窒化物半導体層を構成する金属元素の飛散物(デブリ)が付着するのを防止するため、前記ストライプ状の溝１３を形成する前に、レジストを形成し保護膜としているが、ＳｉＯ2などの誘電体膜を保護膜として利用しても良い。保護膜としてＳｉＯ2を使用した場合は、ＨＦ（フッ化水素）などのエッチャントを用いて、ＳｉＯ2層を除去する。 In this embodiment, the energy of the laser beam prevents the metal element scattering (debris) constituting the nitride semiconductor layer from adhering to the surface inside the groove or the exposed surface around the groove. A resist is formed and used as a protective film before the stripe-shaped grooves 13 are formed. However, a dielectric film such as SiO 2 may be used as the protective film. When SiO 2 is used as the protective film, the SiO 2 layer is removed using an etchant such as HF (hydrogen fluoride).

本発明の半導体発光素子で行う劈開とは、従来、結晶の特定方向への割れやすさを利用し、特定結晶面に亀裂を発生させ、さらにその亀裂を進展させて分割する分割方法である。そのため半導体発光素子を製造する場合、表層（成長主面）に後述する分割補助溝５１（ストライプ状の溝１３）を形成することで、結晶特定面に亀裂を生じさせることができる。このとき、分割補助溝５１（ストライプ状の溝１３）の溝幅を狭く形成すると、分割の劈開時に発生する亀裂を狭い領域に限定でき、分割位置の分割予定位置からのずれ、傾きを精度よく制御することができる。   The cleavage performed in the semiconductor light-emitting device of the present invention is a division method in which a crack is generated in a specific crystal plane by using the ease of cracking of the crystal in a specific direction, and the crack is further developed to be divided. Therefore, when manufacturing a semiconductor light emitting element, a crack can be generated in the crystal specific surface by forming a split auxiliary groove 51 (striped groove 13), which will be described later, on the surface layer (growth main surface). At this time, if the groove width of the dividing auxiliary groove 51 (stripe-shaped groove 13) is narrowed, cracks generated during cleavage of the division can be limited to a narrow region, and the deviation and inclination of the dividing position from the planned dividing position can be accurately performed. Can be controlled.

そこで、ストライプ状の溝１３の形状は、図４、図５に示すように、溝の深さｆ、溝幅ｇとすると次のようになる。窒化物半導体層２を成長させたとき、溝の深さｆが浅い場合、ストライプ状の溝１３は窒化物半導体層２に埋め込まれてしまう。そのため、窒化物半導体層２に埋め込まれないようにするため、ストライプ状の溝１３の溝の深さｆは２０μｍ以上深く形成することが好ましい。また、窒化物半導体基板１の厚みとの関係上、ストライプ状の溝１３の溝の深さｆは２０μｍ≦ｆ≦１５０μｍ（例えば約４０μｍ）であることが好ましい。なお、ストライプ状の溝１３の溝の深さｆが深い方が、分割予定位置で精度よく分割できる。   Therefore, as shown in FIGS. 4 and 5, the shape of the stripe-shaped groove 13 is as follows when the groove depth is f and the groove width is g. When the nitride semiconductor layer 2 is grown, the stripe-shaped groove 13 is embedded in the nitride semiconductor layer 2 if the groove depth f is shallow. Therefore, in order not to be embedded in the nitride semiconductor layer 2, it is preferable that the groove depth f of the stripe-shaped groove 13 is 20 μm or more deep. Further, in relation to the thickness of the nitride semiconductor substrate 1, the groove depth f of the stripe-shaped groove 13 is preferably 20 μm ≦ f ≦ 150 μm (for example, about 40 μm). In addition, the one where the groove depth f of the stripe-like groove 13 is deeper can be divided with high accuracy at the scheduled division position.

溝幅ｇを狭くすることで、劈開時の亀裂の発生を狭い領域に限定することができ、分割位置を分割予定位置に制御しやすい。そのため、溝幅ｇは１μｍ≦ｇ≦５μｍ（例えば約５μｍ）であることが好ましい、溝幅ｇと溝の深さｆとの比（溝のＹＺ断面のアスペクト比）が（ｇ／ｆ）≦（１／４）であればさらに好ましい。   By narrowing the groove width g, the generation of cracks during cleavage can be limited to a narrow region, and the division position can be easily controlled to the planned division position. Therefore, the groove width g is preferably 1 μm ≦ g ≦ 5 μm (for example, about 5 μm), and the ratio of the groove width g to the groove depth f (the aspect ratio of the YZ cross section of the groove) is (g / f) ≦ (1/4) is more preferable.

また、以上のように、成長主面にストライプ状の溝１３を形成した窒化物半導体基板１の成長主面上に窒化物半導体層２を積層すると、ストライプ状の溝１３の周辺の膜厚が厚くなる（エッジグロウス）現象が起きやすい。そのため、リッジ２８を精度よく形成するために、ストライプ状の溝１３は、リッジ２８を形成する予定の位置から、一定距離あるいはそれ以上、離間することが好ましい。   As described above, when the nitride semiconductor layer 2 is laminated on the growth main surface of the nitride semiconductor substrate 1 in which the stripe-shaped grooves 13 are formed on the growth main surface, the film thickness around the stripe-shaped grooves 13 is increased. Thickening (edge growth) phenomenon tends to occur. Therefore, in order to form the ridge 28 with high accuracy, it is preferable that the stripe-shaped groove 13 be separated from the position where the ridge 28 is to be formed by a certain distance or more.

具体的に説明すると、ストライプ状の溝１３の長さs（図中、x方向の長さ）は、リッジ２８（リッジ形成予定位置Ｙａ）間の距離をｄとすると、そのＸ方向の端部が、リッジ２８から１０μｍ以上離間した位置に形成することが好ましく、８０μｍ≦ｓ≦ｄ−２０μｍで形成することが好ましい（例えばｄ＝４００μｍであるならば、約１２０μｍ)。なお、ストライプ状の溝１３はレーザスクライブによって形成されており、ストライプ状の溝１３の長さ、幅、深さは、レーザスクライブ装置の条件（出力、レーザ光の走査速度、操作時間等）によって変更可能である。なお、ストライプ状の溝１３は、Ｘ方向に４個並んだものが、Ｙ方向に３段並んで配置されているが、これに限定されるものではない。   More specifically, the length s (the length in the x direction in the drawing) of the stripe-shaped groove 13 is the end in the X direction, where d is the distance between the ridges 28 (scheduled ridge formation position Ya). However, it is preferably formed at a position separated from the ridge 28 by 10 μm or more, and preferably at 80 μm ≦ s ≦ d−20 μm (for example, if d = 400 μm, about 120 μm). The stripe-shaped grooves 13 are formed by laser scribing, and the length, width, and depth of the stripe-shaped grooves 13 depend on the conditions of the laser scribing apparatus (output, laser beam scanning speed, operation time, etc.). It can be changed. Although four stripe-shaped grooves 13 arranged in the X direction are arranged in three stages in the Y direction, the present invention is not limited to this.

以上のようにストライプ状の溝１３が加工されたｎ型窒化物半導体基板１（加工基板）の成長主面１ａ上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などのエピタキシャル成長法を用いて、窒化物半導体各層２１〜２７を成長させる。各層は図６に示すとおりであり、具体的には次のとおりである。ｎ型窒化物半導体基板１の成長主面１ａ上に、約２．２μｍの厚みを有するｎ型Ａｌ0.06Ｇａ0.94Ｎからなるｎ型クラッド層２１、約０．１μｍの厚みを有するｎ型ＧａＮからなるｎ型ガイド層２２、および活性層２３を順次成長させる。 On the main growth surface 1a of the n-type nitride semiconductor substrate 1 (processed substrate) in which the stripe-shaped grooves 13 are processed as described above, an nitridation is performed using an epitaxial growth method such as a MOCVD (Metal Organic Chemical Vapor Deposition) method. The physical semiconductor layers 21 to 27 are grown. Each layer is as shown in FIG. 6 and is specifically as follows. An n-type cladding layer 21 made of n-type Al 0.06 Ga 0.94 N having a thickness of about 2.2 μm and an n-type GaN having a thickness of about 0.1 μm on the main growth surface 1 a of the n-type nitride semiconductor substrate 1. The n-type guide layer 22 and the active layer 23 are sequentially grown.

なお、活性層２３は次のような積層構造を有している。すなわち、図７に示しているように、活性層２３は、Ｉｎx1Ｇａ1-x1Ｎからなる２つの井戸層２３ａと、Ｉｎx2Ｇａ1-x2Ｎからなる３つの障壁層２３ｂ（但しｘ１＞ｘ２）とを交互に積層させている。具体的には、ｎ型ガイド層２２上に、下層から上層に向かって、約３０ｎｍの厚みを有する第１障壁層２３１ｂ、約３ｎｍ〜約４ｎｍの厚みを有する第１井戸層２３１ａ、約１６ｎｍの厚みを有する第２障壁層２３２ｂ、約３ｎｍ〜約４ｎｍの厚みを有する第２井戸層２３２ａおよび約６０ｎｍの厚みを有する第３障壁層２３３ｂを順次成長させて積層させている。 The active layer 23 has the following laminated structure. That is, as shown in FIG. 7, the active layer 23 includes two well layers 23a made of In x1 Ga 1-x1 N and three barrier layers 23b made of In x2 Ga 1-x2 N (where x1> x2) are alternately laminated. Specifically, a first barrier layer 231b having a thickness of about 30 nm, a first well layer 231a having a thickness of about 3 nm to about 4 nm, and a thickness of about 16 nm on the n-type guide layer 22 from the lower layer to the upper layer. A second barrier layer 232b having a thickness, a second well layer 232a having a thickness of about 3 nm to about 4 nm, and a third barrier layer 233b having a thickness of about 60 nm are sequentially grown and laminated.

これにより、ｎ型ガイド層２２上に、２つの井戸層２３ａと３つの障壁層２３ｂとからなるＤＱＷ（Ｄｏｕｂｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：二重量子井戸）構造を有する活性層２３が形成される。このとき、井戸層２３ａは、そのＩｎ組成比ｘ１が０．１５以上０．４５以下（例えば、０．２〜０．２５）となるように構成する。一方、障壁層２３ｂは、そのＩｎ組成比ｘ２が、例えば、０．０４〜０．０５となるように構成する。   As a result, an active layer 23 having a DQW (Double Quantum Well) structure composed of two well layers 23 a and three barrier layers 23 b is formed on the n-type guide layer 22. At this time, the well layer 23a is configured such that its In composition ratio x1 is not less than 0.15 and not more than 0.45 (for example, 0.2 to 0.25). On the other hand, the barrier layer 23b is configured such that its In composition ratio x2 is, for example, 0.04 to 0.05.

図６に戻りさらに他の層について説明する。活性層２３の上に、ｐ型ＡｌlyＧａ1-yＮからなるキャリアブロック層２４、約０．０５μｍの厚みを有するｐ型ＧａＮからなるｐ型ガイド層２５、約０．５μｍの厚みを有するｐ型Ａｌ0.06Ｇａ0.94Ｎからなるｐ型クラッド層２６および約０．１μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層２７を順次成長させる。このとき、キャリアブロック層２４は、その厚みが４０ｎｍ以下（例えば、約１２ｎｍ）となるように形成するのが好ましい。また、キャリアブロック層２４は、そのＡｌ組成比１ｙが０．０８以上０．３５以下（例えば、約０．１５）となるように構成する。 Returning to FIG. 6, other layers will be described. On the active layer 23, a carrier block layer 24 made of p-type Al ly Ga 1-y N, a p-type guide layer 25 made of p-type GaN having a thickness of about 0.05 μm, and a thickness of about 0.5 μm. A p-type cladding layer 26 made of p-type Al 0.06 Ga 0.94 N and a p-type contact layer 27 made of p-type GaN having a thickness of about 0.1 μm are successively grown. At this time, the carrier block layer 24 is preferably formed so as to have a thickness of 40 nm or less (for example, about 12 nm). The carrier block layer 24 is configured such that the Al composition ratio 1y is 0.08 or more and 0.35 or less (for example, about 0.15).

なお、ｎ型窒化物半導体層２ａ（ｎ型クラッド層２１およびｎ型ガイド層２２）には、ｎ型不純物として、例えば、Ｓｉをドープし、ｐ型窒化物半導体層２ｂ（キャリアブロック層２４、ｐ型ガイド層２５、ｐ型クラッド層２６およびｐ型コンタクト層２７）には、ｐ型不純物として、例えば、Ｍｇをドープする。   The n-type nitride semiconductor layer 2a (the n-type cladding layer 21 and the n-type guide layer 22) is doped with, for example, Si as an n-type impurity, and the p-type nitride semiconductor layer 2b (the carrier block layer 24, The p-type guide layer 25, the p-type cladding layer 26 and the p-type contact layer 27) are doped with, for example, Mg as a p-type impurity.

また、本実施形態において、ｎ型窒化物半導体層２ａは、９００℃以上、１３００℃より低い成長温度（例えば、１０７５℃）で形成する。また、活性層２３の井戸層２３ａは、６００℃以上７７０℃以下の成長温度（例えば、７００℃）で形成する。井戸層２３ａに接する障壁層２３ｂは、井戸層２３ａと同じ成長温度（例えば、７００℃）で形成する。さらに、ｐ型窒化物半導体層２ｂは、７００℃以上であって、９００℃より低い成長温度（例えば、８８０℃）で形成する。なお、ｎ型窒化物半導体層２ａの成長温度は、９００℃以上１３００未満が好ましく、１０００℃以上１３００未満であればより好ましい。   In the present embodiment, the n-type nitride semiconductor layer 2a is formed at a growth temperature (for example, 1075 ° C.) of 900 ° C. or higher and lower than 1300 ° C. The well layer 23a of the active layer 23 is formed at a growth temperature (for example, 700 ° C.) of 600 ° C. or more and 770 ° C. or less. The barrier layer 23b in contact with the well layer 23a is formed at the same growth temperature (for example, 700 ° C.) as the well layer 23a. Further, the p-type nitride semiconductor layer 2b is formed at a growth temperature of 700 ° C. or higher and lower than 900 ° C. (for example, 880 ° C.). The growth temperature of n-type nitride semiconductor layer 2a is preferably 900 ° C. or higher and lower than 1300, and more preferably 1000 ° C. or higher and lower than 1300.

また、活性層２３の井戸層２３ａの成長温度は、６００℃以上８３０℃以下が好ましく、井戸層２３ａのＩｎ組成比ｘ１が０．１５以上の場合には、６００℃以上７７０℃以下が好ましい。６３０℃以上７４０℃以下であればより好ましい。また、活性層２３の障壁層２３ｂの成長温度は、井戸層２３ａと同じ温度か、井戸層２３ａより高い温度が好ましい。さらに、ｐ型窒化物半導体層２ｂの成長温度は、７００℃以上９００℃未満が好ましく、７００℃以上８８０℃以下であればより好ましい。もちろん、９００℃以上の温度でｐ型窒化物半導体層２ｂを形成してもｐ型伝導が得られるため、ｐ型窒化物半導体層２ｂを９００℃以上の温度で形成してもよい。   The growth temperature of the well layer 23a of the active layer 23 is preferably 600 ° C. or higher and 830 ° C. or lower. When the In composition ratio x1 of the well layer 23a is 0.15 or higher, 600 ° C. or higher and 770 ° C. or lower is preferable. It is more preferable if it is 630 ° C. or higher and 740 ° C. or lower. The growth temperature of the barrier layer 23b of the active layer 23 is preferably the same temperature as the well layer 23a or higher than the well layer 23a. Furthermore, the growth temperature of the p-type nitride semiconductor layer 2b is preferably 700 ° C. or higher and lower than 900 ° C., more preferably 700 ° C. or higher and 880 ° C. or lower. Of course, even if the p-type nitride semiconductor layer 2b is formed at a temperature of 900 ° C. or higher, p-type conduction can be obtained. Therefore, the p-type nitride semiconductor layer 2b may be formed at a temperature of 900 ° C. or higher.

なお、これらの窒化物半導体の成長原料としては、例えば、Ｇａの原料としてトリメチルガリウム（（ＣＨ3）3Ｇａ：ＴＭＧａ）を、Ａｌの原料としてトリメチルアルミニウム（（ＣＨ3）3Ａｌ：ＴＭＡｌ）を、Ｉｎの原料としてトリメチルインジウム（（ＣＨ3）3Ｉｎ：ＴＭＩｎ）を、Ｎの原料としてＮＨ3を用いることができる。また、キャリアガスとしては、例えば、Ｈ2を用いることができる。ドーパントについては、以下のとおりである。ｎ型ドーパント（ｎ型不純物）としては、例えば、モノシラン（ＳｉＨ4）を用いることができ、ｐ型ドーパント（ｐ型不純物）としては、例えば、シクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）を用いることができる。 As the growth material for these nitride semiconductor, for example, trimethyl gallium as a raw material of Ga: a ((CH 3) 3 Ga TMGa ), trimethyl aluminum as a raw material for Al: a ((CH 3) 3 Al TMAl ) Trimethylindium ((CH 3 ) 3 In: TMIn) can be used as the In source and NH 3 can be used as the N source. As the carrier gas, for example, H 2 can be used. The dopant is as follows. As the n-type dopant (n-type impurity), for example, monosilane (SiH 4 ) can be used, and as the p-type dopant (p-type impurity), for example, cyclopentadienyl magnesium (CP 2 Mg) is used. Can do.

ここで図９に示したように、前述した手法によって前述の基板を用いて溝加工をしたｎ型窒化物半導体基板１の成長主面１ａに、窒化物半導体層を成長させると、ストライプ状の溝１３の片側端面では、窒化物半導体層の成長が抑制される。このため加工された部分は、溝片側の側壁のみ、膜厚が傾斜したような形状になる。これはレーザスクライブによって溝加工した際、溝のＹ方向に対向する２つの内面のうち、片側の面がＧａ極性面となり、一方がＮ極性面になるために起こる。   Here, as shown in FIG. 9, when a nitride semiconductor layer is grown on the main growth surface 1a of the n-type nitride semiconductor substrate 1 that has been grooved using the above-described substrate by the above-described method, a stripe-like shape is obtained. On one end face of the groove 13, the growth of the nitride semiconductor layer is suppressed. Therefore, the processed part has a shape in which the film thickness is inclined only on the side wall on the groove piece side. This occurs because, when a groove is processed by laser scribing, one of the two inner surfaces facing the Y direction of the groove is a Ga polar surface and one is an N polar surface.

窒化ガリウムは基板上で成長するとき、成長主面がＮ極性面である場合、成長が抑制される特性がある。このため、前述のように、一方の内面がＧａ極性面で他方の内面がＮ極性面であるストライプ状の溝１３を備えた窒化物半導体基板１の成長主面に窒化物半導体層２を成長させると、自然に、図９に示したような片側の側壁のみ傾斜したような分割補助溝４１が形成される。この現象は、図８、９に示すように、ストライプ状の溝１３の長辺の同じ側（図８において、Ｙ方向下側）の内面が一様に揃って傾斜した側面となる。     When gallium nitride is grown on a substrate, the growth is suppressed when the main growth surface is an N-polar surface. For this reason, as described above, the nitride semiconductor layer 2 is grown on the main growth surface of the nitride semiconductor substrate 1 having the stripe-shaped grooves 13 in which one inner surface is a Ga polar face and the other inner face is an N polar face. As a result, the split auxiliary grooves 41 that are inclined only on one side wall as shown in FIG. 9 are naturally formed. As shown in FIGS. 8 and 9, this phenomenon is a side surface in which the inner surfaces on the same side (the lower side in the Y direction in FIG. 8) of the long side of the stripe-shaped groove 13 are uniformly aligned and inclined.

続いて、図１０に示すように、フォトリソグラフィ技術を用いて、発光部となる直上の領域のｐ型コンタクト層２７上に、約１μｍ〜約１０μｍ（例えば約１．５μｍ）の幅を有するとともに、平面視ｃ軸［０００１］方向に伸びるストライプ状（細長状）のレジスト１４を形成する。そして、図１１に示すように、ＳｉＣｌ４、Ｃｌ２などの塩素系ガスや、ＡｒガスなどによるＲＩＥ法を用いて、レジスト１４をマスクとしてｐ型ガイド層２５の途中の深さまでエッチングを行う。これにより、ｐ型ガイド層２５の凸部、ｐ型クラッド層２６及びｐ型コンタクト層２７によってリッジ部２８が構成される。リッジ部２８は平面視において、ｃ軸［０００１］と平行に延びるストライプ状（細長状）に形成されている。   Subsequently, as shown in FIG. 10, a width of about 1 μm to about 10 μm (for example, about 1.5 μm) is formed on the p-type contact layer 27 in a region immediately above the light emitting portion by using a photolithography technique. Then, a striped (elongated) resist 14 extending in the c-axis [0001] direction in plan view is formed. Then, as shown in FIG. 11, etching is performed to a depth in the middle of the p-type guide layer 25 using the resist 14 as a mask, using a RIE method using a chlorine-based gas such as SiCl 4 or Cl 2 or Ar gas. As a result, the ridge portion 28 is constituted by the convex portion of the p-type guide layer 25, the p-type cladding layer 26 and the p-type contact layer 27. The ridge portion 28 is formed in a stripe shape (elongated shape) extending in parallel with the c-axis [0001] in plan view.

次に、図１２に示すように、リッジ部２８上にレジスト１４を残した状態で、スパッタ法などにより、約０．１μｍ〜約０．３μｍ（例えば約０．１５μｍ）の厚みを有するＳｉＯ２からなる絶縁層３０を形成し、リッジ部２８を埋め込む。そして、図１３に示すように、リフトオフによりレジスト１４を除去することによって、リッジ部２８の上部のｐ型コンタクト層２７を露出させる。これにより、リッジ部２８の両脇に、絶縁層３０が形成される。   Next, as shown in FIG. 12, SiO 2 having a thickness of about 0.1 μm to about 0.3 μm (for example, about 0.15 μm) is formed by sputtering or the like with the resist 14 left on the ridge portion 28. An insulating layer 30 is formed, and the ridge portion 28 is embedded. Then, as shown in FIG. 13, by removing the resist 14 by lift-off, the p-type contact layer 27 above the ridge portion 28 is exposed. Thereby, the insulating layer 30 is formed on both sides of the ridge portion 28.

そして、図１４に示すように、真空蒸着法などを用いて、基板側（絶縁層３０側）から、約１５μｍの厚みを有するＰｄ層（不図示）および約２００ｎｍの厚みを有するＡｕ層（不図示）を順次形成することにより、絶縁層３０（ｐ型コンタクト層２７）上に、多層構造からなるｐ側電極３１を形成する。   Then, as shown in FIG. 14, using a vacuum deposition method or the like, from the substrate side (insulating layer 30 side), a Pd layer (not shown) having a thickness of about 15 μm and an Au layer (not shown) having a thickness of about 200 nm are used. The p-side electrode 31 having a multilayer structure is formed on the insulating layer 30 (p-type contact layer 27).

さらに、基板を容易に分割するため、ｎ型窒化物半導体基板１の裏面を研削または研磨することにより、ｎ型窒化物半導体基板１を１００μｍ程度の厚みまで薄くする。その後、図１４に示すように、ｎ型窒化物半導体基板１の裏面上に、真空蒸着法などを用いて、ｎ型窒化物半導体基板１の裏面側から約５ｎｍの厚みを有するＨｆ層、約１５０ｎｍの厚みを有するＡｌ層、約３６ｎｍの厚みを有するＭｏ層、約１８ｎｍの厚みを有するＰｔ層および約２００ｎｍの厚みを有するＡｕ層を順次形成することにより、多層構造からなるｎ側電極３２を形成する。なお、ｎ側電極３２の形成前に、電気特性の調整などの目的でドライエッチングやウェットエッチングを行ってもよい。このようにして窒化物半導体ウェハＷｈ１が形成される。   Further, in order to easily divide the substrate, the back surface of the n-type nitride semiconductor substrate 1 is ground or polished to reduce the thickness of the n-type nitride semiconductor substrate 1 to about 100 μm. Thereafter, as shown in FIG. 14, an Hf layer having a thickness of about 5 nm from the back surface side of the n-type nitride semiconductor substrate 1 is formed on the back surface of the n-type nitride semiconductor substrate 1 using a vacuum deposition method or the like. By sequentially forming an Al layer having a thickness of 150 nm, a Mo layer having a thickness of approximately 36 nm, a Pt layer having a thickness of approximately 18 nm, and an Au layer having a thickness of approximately 200 nm, the n-side electrode 32 having a multilayer structure is formed. Form. Note that before the n-side electrode 32 is formed, dry etching or wet etching may be performed for the purpose of adjusting electrical characteristics. Thus, nitride semiconductor wafer Wh1 is formed.

（窒化物半導体ウェハ）
次に以上の工程で作製された窒化物半導体ウェハについて図面を参照して説明する。図１５は本発明にかかる半導体発光素子の製造方法に用いる窒化物半導体ウェハの一例の平面図であり、図１６は図１５に示す窒化物半導体ウェハをＸＶI−ＸＶI線で分割したときの断面図である。なお、ＸＶI−ＸＶI線は、窒化物半導体ウェハＷｈ１を劈開で分割する分割予定位置である分割線Ｘａの一つと重なっている。図２に示す窒化物半導体ウェハＷｈ１は、リッジ部２８が３個、ｐ側電極３１が６個形成されているが、これに限定されるものではなく、さらに多くのリッジ部２８及びｐ側電極３１が備えられていてもよい。 (Nitride semiconductor wafer)
Next, the nitride semiconductor wafer manufactured through the above steps will be described with reference to the drawings. FIG. 15 is a plan view of an example of a nitride semiconductor wafer used in the method for manufacturing a semiconductor light emitting device according to the present invention, and FIG. 16 is a cross-sectional view of the nitride semiconductor wafer shown in FIG. 15 taken along the line XVI-XVI. It is. Note that the XVI-XVI line overlaps with one of the dividing lines Xa that are the planned dividing positions for dividing the nitride semiconductor wafer Wh1 by cleavage. The nitride semiconductor wafer Wh1 shown in FIG. 2 has three ridges 28 and six p-side electrodes 31, but is not limited to this, and more ridges 28 and p-side electrodes are formed. 31 may be provided.

窒化物半導体ウェハＷｈ１は、平面においてｃ軸方向（共振器方向、Ｙ方向）に延びるリッジ部２８と略垂直な分割線Ｘａに沿って配列された、ストライプ状の分割補助溝４１を備えている。図１５に示しているように、分割補助溝４１は２つの対向する内面が共振器方向に対向して配置されている。なお、１つの分割線Ｘａ上において、分割補助溝４１は隣り合うリッジ部２８の間に１個ずつ配置されている。   The nitride semiconductor wafer Wh1 includes stripe-shaped dividing auxiliary grooves 41 arranged along a dividing line Xa substantially perpendicular to the ridge portion 28 extending in the c-axis direction (resonator direction, Y direction) in the plane. . As shown in FIG. 15, the split auxiliary groove 41 is arranged such that two opposing inner surfaces face each other in the resonator direction. Note that one division auxiliary groove 41 is arranged between adjacent ridge portions 28 on one division line Xa.

そして、図１６に示しているように、分割補助溝４１の一方の内面はＺ方向奥に向かって共振器方向の幅が狭くなるように窒化物半導体層が斜めに成長している。なお、上述しているとおり、分割補助溝４１において、窒化物半導体層が成長している方の面がＧａ極性面であり、反対側の面がＮ極性面である。   As shown in FIG. 16, the nitride semiconductor layer grows obliquely on one inner surface of the division assist groove 41 so that the width in the resonator direction becomes narrower toward the back in the Z direction. As described above, in the split auxiliary groove 41, the surface on which the nitride semiconductor layer is grown is the Ga polar surface, and the opposite surface is the N polar surface.

本実施形態の窒化物半導体ウェハの製造手順を用いて、実際に窒化物半導体ウェハを作製した。以下に、実際の窒化物半導体ウェハの観察結果について図面を参照して説明する。図１７は、ストライプ状の溝を形成したｎ型窒化物半導体基板の拡大写真であり、図１８は、図１７のｎ型窒化物半導体基板上に窒化物半導体層を形成した状態の拡大写真であり、図１９は図１８のウェハを蛍光顕微鏡で撮影した写真であり、図２０は図１８の溝部分をＸＸ−ＸＸ線で切断した断面のＳＥＭ像である。   A nitride semiconductor wafer was actually manufactured by using the nitride semiconductor wafer manufacturing procedure of this embodiment. Hereinafter, observation results of the actual nitride semiconductor wafer will be described with reference to the drawings. FIG. 17 is an enlarged photograph of an n-type nitride semiconductor substrate in which stripe-shaped grooves are formed, and FIG. 18 is an enlarged photograph of a state in which a nitride semiconductor layer is formed on the n-type nitride semiconductor substrate of FIG. FIG. 19 is a photograph of the wafer of FIG. 18 taken with a fluorescence microscope, and FIG. 20 is an SEM image of a cross section of the groove portion of FIG. 18 cut along the line XX-XX.

図１７に示すように、窒化物半導体層を形成する前は、ストライプ状の溝１３は濃淡に変化がない。このことは、ストライプ状の溝１３の深さ（成長主面から底面までの深さ）には差がないことを示している。この窒化物半導体基板の成長主面に窒化物半導体層を成長させることで、ストライプ状の溝１３の部分に分割補助溝４１が形成される。上述したような方法で窒化物半導体層２を形成すると、図１８に示すように、分割補助溝４１（ストライプ状の溝１３）のＹ軸（ｃ軸）と直交する内面の一方（図１８において上側）の濃淡がはっきりしている。また、図１９はこの部分の蛍光顕微鏡による撮影像であり、図１９に示すように、分割補助溝４１の他方（図１９において下側）に発光している。このことから、分割補助溝４１の一方（図１８において上側）の内面には、窒化物半導体層が形成されていないことがわかる。   As shown in FIG. 17, before the nitride semiconductor layer is formed, the stripe-shaped groove 13 does not change in density. This indicates that there is no difference in the depth of the stripe-shaped groove 13 (depth from the main growth surface to the bottom surface). By growing a nitride semiconductor layer on the growth main surface of the nitride semiconductor substrate, the division auxiliary grooves 41 are formed in the stripe-shaped grooves 13. When the nitride semiconductor layer 2 is formed by the method described above, as shown in FIG. 18, one of the inner surfaces (in FIG. 18) perpendicular to the Y axis (c axis) of the auxiliary dividing grooves 41 (stripe-shaped grooves 13). The upper (light) shade is clear. FIG. 19 is a photographed image of this portion by a fluorescence microscope. As shown in FIG. 19, light is emitted to the other side (lower side in FIG. 19) of the division assist groove 41. From this, it can be seen that a nitride semiconductor layer is not formed on the inner surface of one of the auxiliary dividing grooves 41 (upper side in FIG. 18).

図２０では、中央部から右端に向っている溝がレーザスクライブによる溝である。図２０に示すようにレーザスクライブによる溝がむき出しになっており、このことからも、分割補助溝４１の一方の内面（図１８において上側の面）には窒化物半導体層２が形成されていないことがわかる。   In FIG. 20, the groove from the central portion toward the right end is a groove formed by laser scribing. As shown in FIG. 20, the groove by the laser scribe is exposed, and from this, the nitride semiconductor layer 2 is not formed on one inner surface (upper surface in FIG. 18) of the auxiliary dividing groove 41. I understand that.

図１８に示すように、分割補助溝４１の他方（図１８において下側）は濃淡がはっきりしていない部分１８１がある。図１８で濃淡がはっきりしていない部分１８１は、面が傾いており、光が撮影装置に向かって反射していないことを示している。同様に、図１９はこの部分の蛍光顕微鏡による撮影像であり、図１９に示すように、分割補助溝４１の他方（図１９において下側）に光が弱い部分１９１がある。図１９で光が弱い部分１９１は面が傾いており光が撮影装置に向けて反射されていないことを示している。すなわち、分割補助溝４１において、窒化物半導体層は奥が細くなるように傾斜して成長していることを示している。   As shown in FIG. 18, the other side (lower side in FIG. 18) of the division | segmentation auxiliary | assistant groove | channel 41 has the part 181 in which the contrast is not clear. In FIG. 18, the portion 181 whose density is not clear indicates that the surface is inclined and light is not reflected toward the photographing apparatus. Similarly, FIG. 19 is a photographed image of this portion by a fluorescence microscope, and as shown in FIG. 19, there is a portion 191 where light is weak at the other side (lower side in FIG. 19) of the division auxiliary groove 41. In FIG. 19, a weak light portion 191 indicates that the surface is inclined and the light is not reflected toward the photographing apparatus. That is, in the auxiliary dividing groove 41, it is shown that the nitride semiconductor layer grows with an inclination so that the depth becomes narrower.

以上のことより、窒化物半導体基板の成長主面に平面視においてｃ軸［０００１］と直交する溝を形成し、その窒化物半導体基板の成長主面に窒化物半導体層を形成すると、一方の内面（図１７において上側の内面）は窒化物半導体層がほとんど成長しておらず、他方の内面（図１７に下側の内面）は窒化物半導体層が成長していることを示している。つまり、（２０２−１）面を成長主面とする窒化物半導体基板で、平面視ｃ軸と直交するように溝を形成すると、平面視でｃ軸と直交する内面のうち一方が窒化物半導体層が成長しにくいＮ極性面、他方が窒化物半導体層が成長しやすいＧａ極性面となることを示している。   From the above, when a groove perpendicular to the c-axis [0001] is formed on the growth main surface of the nitride semiconductor substrate in a plan view and a nitride semiconductor layer is formed on the growth main surface of the nitride semiconductor substrate, The inner surface (upper inner surface in FIG. 17) has almost no nitride semiconductor layer grown, and the other inner surface (lower inner surface in FIG. 17) shows that the nitride semiconductor layer has grown. That is, in the nitride semiconductor substrate having the (202-1) plane as the growth main surface, when a groove is formed so as to be orthogonal to the c-axis in plan view, one of the inner surfaces orthogonal to the c-axis in plan view is a nitride semiconductor. It shows that the N-polar surface is hard to grow, and the other is a Ga-polar surface where the nitride semiconductor layer is easy to grow.

なお、この溝の内面がＧａ極性面あるいはＮ極性面になるかは、ｎ型ＧａＮ基板の結晶によって決まるものである。このことから、溝の延伸方向が同じ場合、すべての溝で同じ方向にＧａ極性面あるいはＮ極性面が形成される。つまり、上述の方法で窒化物半導体ウェハを製造することで、溝内の窒化物半導体層の傾斜はすべて同じ方向の面に同様の傾斜で形成される。以上のことから、本発明にかかる窒化物半導体発光素子の製造方法の一部を利用して、窒化物半導体基板に窒化物半導体層を形成することで、内側に向かって狭くなるように傾斜した傾斜面を有する分割補助溝が形成されることが実証された。   Whether the inner surface of the groove is a Ga-polar surface or an N-polar surface depends on the crystal of the n-type GaN substrate. From this, when the extending direction of the groove is the same, the Ga polar face or the N polar face is formed in the same direction in all the grooves. That is, by manufacturing the nitride semiconductor wafer by the above-described method, all of the nitride semiconductor layers in the grooves are inclined in the same direction on the same direction. From the above, by using a part of the method for manufacturing a nitride semiconductor light emitting device according to the present invention, the nitride semiconductor layer is formed on the nitride semiconductor substrate, and is inclined so as to narrow toward the inside. It has been demonstrated that a split auxiliary groove having an inclined surface is formed.

（窒化物半導体ウェハの劈開）
窒化物半導体ウェハの劈開について図面を参照して説明する。上述の工程で作製された窒化物半導体ウェハＷｈ１を分割予定位置Ｘａで分割し、バー状の素子を形成する。窒化物半導体ウェハＷｈ１の窒化物半導体層２が形成されている面には、ストライプ状の分割補助溝４１が形成されており、この分割補助溝４１は、分割予定位置Ｘａ上に配置されている。 (Cleavage of nitride semiconductor wafer)
The cleavage of the nitride semiconductor wafer will be described with reference to the drawings. The nitride semiconductor wafer Wh1 manufactured in the above-described process is divided at the planned division position Xa to form a bar-shaped element. A stripe-shaped auxiliary dividing groove 41 is formed on the surface of the nitride semiconductor wafer Wh1 on which the nitride semiconductor layer 2 is formed, and the auxiliary dividing groove 41 is disposed on the planned dividing position Xa. .

図１５に示すように、窒化物半導体ウェハＷｈ１の分割は、仰角θ°で傾けられたブレーク刃ＢＬを備えたブレーク装置を用いて行う。なお、ブレーク刃の仰角（ウェハに対する刃の傾き角）θ°は、０．０５°以下であることが好ましいとされている。このようなブレーク刃を用いて、分割予定位置Ｘａに沿って分割する。分割補助溝４１のように溝を備えたウェハを劈開する場合、分割補助溝４１の底面に応力が集中し、その応力集中によって分割溝が形成され、その分割溝が成長することで分割される。   As shown in FIG. 15, the division of the nitride semiconductor wafer Wh1 is performed using a break device including a break blade BL inclined at an elevation angle θ °. The elevation angle of the break blade (tilt angle of the blade with respect to the wafer) θ ° is preferably 0.05 ° or less. Using such a break blade, the workpiece is divided along the planned division position Xa. When cleaving a wafer having grooves such as the divisional auxiliary groove 41, stress concentrates on the bottom surface of the divisional auxiliary groove 41, the divisional grooves are formed by the stress concentration, and the divisional grooves grow and are divided. .

図１６に示すように、分割補助溝４１は、内面の一方に窒化物半導体層２が成長しており、その形状が、奥に向かって他方の内面に近接する形状であるので、劈開時の応力は分割補助溝４１の奥の細くなっている部分に集中する。図１５、１６に示すように、窒化物半導体ウェハＷｈ１では、細くなっている奥の部分が分割予定位置Ｘａと重なるように分割補助溝を形成している。そのため、劈開時に発生する応力が分割予定位置Ｘａ上にかかりやすく、精度よく分割を行うことが可能である。このように、分割予定位置Ｘａで分割することで、Ｘ軸方向に複数個の窒化物半導体レーザ素子が連結したバー状の素子が形成される。   As shown in FIG. 16, the split auxiliary groove 41 has the nitride semiconductor layer 2 grown on one of the inner surfaces, and its shape is close to the other inner surface toward the back. The stress concentrates on the narrow part at the back of the division assist groove 41. As shown in FIGS. 15 and 16, in the nitride semiconductor wafer Wh <b> 1, the division auxiliary groove is formed so that the narrowed back portion overlaps the planned division position Xa. Therefore, the stress generated at the time of cleavage is easily applied on the planned division position Xa, and the division can be performed with high accuracy. In this manner, by dividing at the planned division position Xa, a bar-shaped element in which a plurality of nitride semiconductor laser elements are connected in the X-axis direction is formed.

ここでの分割は、ブレードブレイクを採用しているが、これ以外にも、従来よく知られている、ローラーブレイク又はプレスブレイク等の方法を利用しても行える。これによって、窒化物半導体ウェハＷｈ１がバー状の素子（図示省略）に分割される。そして、バー状の素子はその分割の端面（劈開端面）が共振器面となる。   Although the division | segmentation here employ | adopts a blade break, it can also be performed using methods, such as a roller break or press break, well known conventionally. Thereby, the nitride semiconductor wafer Wh1 is divided into bar-shaped elements (not shown). In the bar-shaped element, the end face (cleavage end face) of the division becomes the resonator face.

（後処理工程）
次に、蒸着法やスパッタ法などの手法を用いて、バー状の素子の劈開端面（共振器面）にコーティングを施す。具体的には、光出射面となる一方の端面に、たとえば、アルミニウムの酸窒化物膜などからなる、反射率の低い出射側コーティング膜（図示せず）を形成する。また、光反射面となるその反対側の端面に、たとえば、ＳｉＯ2、ＴｉＯ2などの多層膜からなる反射率の高い反射側コーティング膜（図示せず）を形成する。 (Post-processing process)
Next, a coating is applied to the cleaved end face (resonator face) of the bar-like element using a technique such as vapor deposition or sputtering. Specifically, an emission side coating film (not shown) having a low reflectance made of, for example, an aluminum oxynitride film or the like is formed on one end face serving as a light emission surface. Also, a reflective coating film (not shown) having a high reflectivity made of, for example, a multilayer film such as SiO 2 or TiO 2 is formed on the opposite end face serving as the light reflecting surface.

最後に、バー状の素子を分割することにより、個々の窒化物半導体レーザ素子に個片化する。このようにして、半導体レーザ素子Ａが製造される。なお、上述の製造工程では、窒化物半導体発光素子として、窒化物半導体レーザ素子を製造しているが、それに限定されるものではなく、ＬＥＤ等の発光素子も同様の製造工程で製造可能である。   Finally, the bar-shaped element is divided into individual nitride semiconductor laser elements. In this way, the semiconductor laser element A is manufactured. In the above manufacturing process, a nitride semiconductor laser element is manufactured as a nitride semiconductor light emitting element. However, the present invention is not limited to this, and a light emitting element such as an LED can be manufactured in the same manufacturing process. .

以上示したとおり、本発明にかかる窒化物半導体発光素子の製造方法では、（２０２−１）面を成長主面とする窒化物半導体基板に、深い掘り込み溝を加工し、窒化物半導体層を成長することで、前記掘り込み領域は埋め込まれず、深い掘り込み溝が形成される。さらに掘り込みの溝を成長主面側から見てｃ軸に直交するように伸びる形状とすることで、一方の内面はＧａ極性面となり、他方の内面はＮ極性面となる。そのため、Ｇａ極性面には傾斜した半導体が成長され、Ｎ極性面には半導体が成長されない。このため一方側の内面（Ｇａ極性面）のみ傾斜面を有するような分割補助溝が形成される。つまり、この分割補助溝は、奥に向かって幅が狭くなっている。   As described above, in the method for manufacturing a nitride semiconductor light emitting device according to the present invention, a deep digging groove is formed in a nitride semiconductor substrate having a (202-1) plane as a growth main surface, and a nitride semiconductor layer is formed. By growing, the digging region is not buried and a deep digging groove is formed. Furthermore, by forming the digging groove into a shape extending so as to be orthogonal to the c-axis when viewed from the growth main surface side, one inner surface becomes a Ga polar surface and the other inner surface becomes an N polar surface. Therefore, an inclined semiconductor is grown on the Ga polar face, and no semiconductor is grown on the N polar face. For this reason, the division | segmentation auxiliary | assistant groove | channel which has an inclined surface only in one inner surface (Ga polar surface) is formed. That is, the division assisting groove has a width that decreases toward the back.

通常、窒化物半導体ウェハを劈開するとき、応力は溝に集中する。本発明に用いる窒化物半導体ウェハＷｈ１では、分解補助溝４１が奥に向かって、内面の一方が他方の面に接近するように傾斜しているので、傾斜によって応力の集中部分を誘導（制御）することができる。つまり、傾斜が形成されていることで、分割時に発生する亀裂の発生場所が狭い領域に誘導（制御）される。よって分割位置が、予定位置から大きく外れるたり傾いたりするのを抑制することができる。このことから、劈開端面が大きな凹凸面となってしまったり、光導波路に対して大きく傾いてしまったりするのを抑制することができる。精度のよい劈開端面を得ることができ、１枚の窒化物半導体ウェハから得られる良品の数を増加させることができる。このことから、本実施形態の製造方法を採用することで発光効率が高い窒化物半導体発光素子の歩留まりを高めることが可能である。   Usually, when the nitride semiconductor wafer is cleaved, the stress is concentrated in the groove. In the nitride semiconductor wafer Wh1 used in the present invention, the decomposition assisting groove 41 is inclined so that one of the inner surfaces approaches the other surface, so that the stress concentration portion is induced (controlled) by the inclination. can do. In other words, the slope is formed, so that a crack generation place that occurs at the time of division is guided (controlled) to a narrow region. Therefore, it can suppress that a division | segmentation position remove | deviates largely from a plan position, or tilts. Therefore, it is possible to suppress the cleavage end surface from becoming a large uneven surface or being greatly inclined with respect to the optical waveguide. A cleaved end face with high accuracy can be obtained, and the number of good products obtained from one nitride semiconductor wafer can be increased. From this, it is possible to increase the yield of nitride semiconductor light emitting devices with high luminous efficiency by employing the manufacturing method of the present embodiment.

また、掘り込み加工を行った部分で半導体層の膜厚が厚くなり不均一になる場合がある。前記のような半導体成長部分を光出射部(共振器端面など)とすると、歩留まりが悪くなってしまうため、掘り込み溝と光導波路を一定距離以上離間して形成した方が、良好な共振器端面を形成することができる。   In addition, the thickness of the semiconductor layer may be increased at the portion where the digging process has been performed, resulting in non-uniformity. If the semiconductor growth portion as described above is used as a light emitting portion (resonator end face, etc.), the yield deteriorates. Therefore, it is better to form the digging groove and the optical waveguide apart from each other by a certain distance or more. An end face can be formed.

本発明の窒化粒半導体発光素子の製造工程と従来の製造工程のそれぞれで製造した窒化物半導体発光素子のサンプルを分割して、その端面の観察を行い、差異について確認した。図２１は本発明にかかる窒化物半導体発光素子の製造工程で製造した窒化異物半導体発光素子の分割端部を示す図であり、図２２は従来の製造方法で製造された窒化物半導体発光素子の分割端部を示す図である。図２１及び図２２は、分割部を基板の平面方向（図１において、Ｚ方向）に観察したときの拡大写真であり、ともに拡大倍率５０倍である。   Samples of nitride semiconductor light emitting devices manufactured in each of the manufacturing process of the nitride semiconductor light emitting device of the present invention and the conventional manufacturing steps were divided and the end faces were observed to confirm the differences. FIG. 21 is a diagram showing a divided end portion of a nitride foreign matter semiconductor light emitting device manufactured in the manufacturing process of a nitride semiconductor light emitting device according to the present invention, and FIG. 22 shows a nitride semiconductor light emitting device manufactured by a conventional manufacturing method. It is a figure which shows a division | segmentation edge part. 21 and 22 are enlarged photographs when the divided portion is observed in the plane direction of the substrate (Z direction in FIG. 1), both of which have an enlargement magnification of 50 times.

実験は、窒化物半導体ウェハの上に窒化物半導体層だけを形成したもの（電極等を省略したもの）である。そのため、実際に電極は形成していないが、比較を容易にするため図２１、図２２では、電極が形成される位置を破線で示している。また、窒化物半導体発光素子（レーザ素子）の性能に大きく関係する分割面（光導波路を含む共振器端面）を二点鎖線で囲んでいる。   In the experiment, only a nitride semiconductor layer was formed on a nitride semiconductor wafer (electrodes and the like were omitted). Therefore, although no electrode is actually formed, the positions where the electrodes are formed are indicated by broken lines in FIGS. 21 and 22 for easy comparison. In addition, a split surface (resonator end surface including an optical waveguide) that is greatly related to the performance of the nitride semiconductor light emitting device (laser device) is surrounded by a two-dot chain line.

図２１に示すように、発明にかかる窒化物半導体発光素子の製造方法に従って製造した窒化物半導体発光素子の分割端面は、分割補助溝（図中、符号４１で示す）の間の領域で分割端面（劈開端面）の傾き、凹凸が少ないことがわかる。つまり、精度よく分割予定位置で分割（劈開）されていることがわかる。   As shown in FIG. 21, the split end face of the nitride semiconductor light emitting device manufactured according to the method for manufacturing a nitride semiconductor light emitting device according to the invention is a split end face in a region between split auxiliary grooves (indicated by reference numeral 41 in the figure). It can be seen that there is little inclination and unevenness of the (cleavage end face). That is, it can be seen that the division (cleavage) is accurately performed at the scheduled division position.

一方で、図２２に示すように、従来の窒化物半導体発光素子の製造方法を利用した窒化物半導体発光素子では、分割端面の近傍に分割補助溝は確認できない。これは、分割が分割補助溝と関係のない部分で発生していることを示しており、分割端面の凹凸、傾きを精度よく制御するのが困難であることを示している。   On the other hand, as shown in FIG. 22, in the nitride semiconductor light-emitting device using the conventional method for manufacturing a nitride semiconductor light-emitting device, no division auxiliary groove can be confirmed in the vicinity of the division end face. This indicates that the division occurs at a portion unrelated to the division auxiliary groove, and it is difficult to accurately control the unevenness and inclination of the division end surface.

すなわち、これら２つの図より、本発明にかかる窒化物半導体発光素子の製造方法を採用することで、窒化物半導体ウェハを正確に分割予定位置で分割することが可能であるとともに、分割面（窒化物半導体発光素子の共振器端面）が平坦になることがわかる。このことから、本発明によると、精度の高い窒化物半導体発光素子を得ることが可能となっている。   That is, from these two figures, by adopting the method for manufacturing a nitride semiconductor light emitting device according to the present invention, it is possible to divide a nitride semiconductor wafer accurately at the planned dividing position, and to obtain a dividing surface (nitriding) It can be seen that the resonator end face of the semiconductor light emitting device becomes flat. Therefore, according to the present invention, it is possible to obtain a nitride semiconductor light emitting device with high accuracy.

以上より、本発明の窒化物半導体発光素子の製造工程を採用することで、成長主面がｃ軸以外の窒化物半導体基板上に成長した、劈開性に乏しい窒化物半導体層および前記窒化物半導体基板を含む窒化物半導体ウェハを、高い精度で分割可能であることを示している。本発明にかかる窒化物半導体発光素子の製造方法を利用することで、発光効率が高く、歩留まりの高い窒化物半導体発光素子を提供することができる。   As described above, by adopting the manufacturing process of the nitride semiconductor light emitting device of the present invention, the nitride semiconductor layer having a poor cleavage property and the nitride semiconductor having a main growth surface grown on a nitride semiconductor substrate other than the c-axis It shows that a nitride semiconductor wafer including a substrate can be divided with high accuracy. By using the method for manufacturing a nitride semiconductor light emitting device according to the present invention, a nitride semiconductor light emitting device with high light emission efficiency and high yield can be provided.

（第２実施形態）
窒化物半導体ウェハの作成時において、窒化物半導体基板と窒化物半導体層との間の格子定数差や熱膨張係数差などに起因して窒化物半導体層に歪みが生じ、この歪みによって、窒化物半導体層にクラックが発生する場合がある。 (Second Embodiment)
During the production of a nitride semiconductor wafer, the nitride semiconductor layer is distorted due to a difference in lattice constant or thermal expansion coefficient between the nitride semiconductor substrate and the nitride semiconductor layer, and this strain causes the nitride Cracks may occur in the semiconductor layer.

このようなクラックの発生を抑えるため、窒化物半導体基板の成長主面上に平面的に見てｃ軸方向に掘り込み領域を形成した基板を用いる方法が用いられている。このように、窒化物半導体基板の成長主面に掘り込み領域を形成し、窒化物半導体層を形成することで、窒化物半導体層の変形が発生しても逃げ部分を形成することで、歪を緩和することができる。以降前記掘り込み領域をクラック防止溝と称し、窒化物半導体発光素子の製造方法について、図面を参照して詳しく説明する。   In order to suppress the occurrence of such cracks, a method using a substrate in which a dug region is formed in the c-axis direction when viewed in plan on the growth main surface of the nitride semiconductor substrate is used. In this way, by forming a digging region in the growth main surface of the nitride semiconductor substrate and forming the nitride semiconductor layer, even if deformation of the nitride semiconductor layer occurs, a relief portion is formed, thereby forming a strain. Can be relaxed. Hereinafter, the digging region is referred to as a crack prevention groove, and a method for manufacturing a nitride semiconductor light emitting device will be described in detail with reference to the drawings.

（窒化物半導体ウェハの製造）
本発明の第２実施形態における窒化物半導体ウェハの製造方法について、図２３〜図３１を参照して説明する。本発明は、主に窒化物半導体レーザ素子について説明するがこれに限定されず、ＬＥＤ等の発光素子にも適用できる。 (Manufacture of nitride semiconductor wafers)
A method for manufacturing a nitride semiconductor wafer according to the second embodiment of the present invention will be described with reference to FIGS. Although the present invention will be mainly described with respect to a nitride semiconductor laser device, the present invention is not limited to this, and can also be applied to a light emitting device such as an LED.

図２３に示すように、ｎ型窒化物半導体基板１（ここでは、ｎ型ＧａＮ基板）の上面全面に、スパッタ法などを用いて、約１μｍの厚みを有するＳｉＯ2層１１を形成する。本実施形態においては半導体層の成長基板として、n型ＧａＮ基板を用いたが、サファイアなどの絶縁性基板でも良いし、Ｓｉ、ＺｎＳ、ＺｎＯ、ＧａＡｓ及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物でも良い。 As shown in FIG. 23, an SiO 2 layer 11 having a thickness of about 1 μm is formed on the entire upper surface of an n-type nitride semiconductor substrate 1 (here, an n-type GaN substrate) by sputtering or the like. In this embodiment, an n-type GaN substrate is used as the growth substrate for the semiconductor layer. However, an insulating substrate such as sapphire may be used, and lithium niobate lattice-bonded to Si, ZnS, ZnO, GaAs, and nitride semiconductors, An oxide such as neodymium gallate may be used.

次に、図２４に示すように、フォトリソグラフィ技術を用いて、ＳｉＯ2層１１上に、レジストパターンとしての開口部１２ａを有するレジスト層１２を形成する。そして、図２５に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチング技術を用いて、レジスト層１２をマスクとしてＳｉＯ2層１１をエッチングすることにより、ＳｉＯ2層１１の所定領域１１ａを選択的に除去する。その後、レジスト剥離液や有機溶剤（たとえば、アセトン、エタノールなど）を用いてレジスト層１２を除去する。なお、レジスト層１２を除去せずに、そのまま、次の工程を行ってもよい。なお、以下の説明では、レジスト層１２を除去するもので説明する。 Next, as shown in FIG. 24, a resist layer 12 having an opening 12a as a resist pattern is formed on the SiO 2 layer 11 using a photolithography technique. Then, as shown in FIG. 25, by using dry etching technology such as RIE (Reactive Ion Etching), the SiO 2 layer 11 is etched using the resist layer 12 as a mask, thereby selecting a predetermined region 11a of the SiO 2 layer 11 To remove. Thereafter, the resist layer 12 is removed using a resist stripping solution or an organic solvent (for example, acetone, ethanol, etc.). Note that the next step may be performed as it is without removing the resist layer 12. In the following description, the resist layer 12 is removed.

図２６に示すように、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）法、または、ＲＩＥ法などを用いて、ＳｉＯ2層１１をマスクとして、ｎ窒化物半導体基板１をエッチングすることにより、ｎ型窒化物半導体基板１の所定領域を選択的に除去する。このとき、ｎ型窒化物半導体基板１のエッチング深さｆｃ２が、約５μｍとなるように、エッチング条件を調節する。これにより、ｎ型窒化物半導体基板１に上記した凹部１５が形成される。なお、凹部１５の側面部は、エッチング条件等を調節することにより、その傾斜角が９０度より大きい所定の角度となるように形成する。 As shown in FIG. 26, the n nitride semiconductor substrate 1 is etched using the SiO 2 layer 11 as a mask by using an ICP (Inductively Coupled Plasma) method or an RIE method. A predetermined region of the type nitride semiconductor substrate 1 is selectively removed. At this time, the etching conditions are adjusted so that the etching depth fc2 of the n-type nitride semiconductor substrate 1 is about 5 μm. Thereby, the recess 15 described above is formed in the n-type nitride semiconductor substrate 1. The side surface of the recess 15 is formed so that the inclination angle becomes a predetermined angle larger than 90 degrees by adjusting the etching conditions and the like.

次いでレーザスクライブ装置を用いて、ＳｉＯ2層１１上からレーザ照射をウェハの分割予定位置上（Ｘａ線上）に破線状に走査して、図２７のようにストライプ状の溝１３を形成する。クラック防止溝及びストライプ状の溝が形成された後、ＨＦ（フッ化水素）などのエッチャントを用いて、ＳｉＯ2層１１を除去する（図２８参照）。窒化物半導体基板の成長主面には、平面視ｃ軸方向（図中Ｙ方向）に伸びる凹部１５（クラック防止溝５２）と、分割予定位置にストライプ状の溝１３が形成される（図２９参照）。なお、図２９に示しているように、凹部１５とストライプ状の溝１３とは直交しており、ストライプ状の溝１３は長手方向（Ｘ方向）の中心で凹部１５と交差している。さらに、ストライプ状の溝１３は凹部１５よりも深く形成されているが、これに限定されるものではない。 Next, using a laser scribing device, laser irradiation is scanned from above the SiO 2 layer 11 onto the wafer division planned position (on the Xa line) in the form of a broken line to form stripe-like grooves 13 as shown in FIG. After the formation of the crack prevention groove and the stripe-like groove, the SiO 2 layer 11 is removed using an etchant such as HF (hydrogen fluoride) (see FIG. 28). On the growth main surface of the nitride semiconductor substrate, a recess 15 (crack prevention groove 52) extending in the c-axis direction (Y direction in the drawing) in plan view and a stripe-like groove 13 are formed at the planned division positions (FIG. 29). reference). As shown in FIG. 29, the recess 15 and the stripe-shaped groove 13 are orthogonal to each other, and the stripe-shaped groove 13 intersects the recess 15 at the center in the longitudinal direction (X direction). Furthermore, although the stripe-shaped groove 13 is formed deeper than the concave portion 15, it is not limited to this.

次いで、上記のように加工されたｎ型窒化物半導体基板１（加工基板）の成長主面１ａ上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などのエピタキシャル成長法を用いて、窒化物半導体各層させていく。なお、成長主面上での、窒化物半導体各層の成長については、第１実施形態と同じであり、詳細は省略する。   Next, each layer of the nitride semiconductor is formed on the growth main surface 1a of the n-type nitride semiconductor substrate 1 (processed substrate) processed as described above by using an epitaxial growth method such as a MOCVD (Metal Organic Chemical Vapor Deposition) method. To go. Note that the growth of each layer of the nitride semiconductor on the main growth surface is the same as that in the first embodiment, and the details are omitted.

以上のようにして製造された窒化物半導体ウェハＷｈ２は、共振器方向(例えばｃ軸方向)に伸びるクラック防止溝５２と、分割位置Ｘａ上に形成された複数の分割補助溝５１とを備えている。そして、窒化物半導体ウェハＷｈ２では分割補助溝５１を用いて分割位置Ｘａで分割する。   The nitride semiconductor wafer Wh2 manufactured as described above includes a crack prevention groove 52 extending in the resonator direction (for example, the c-axis direction) and a plurality of division auxiliary grooves 51 formed on the division position Xa. Yes. Then, the nitride semiconductor wafer Wh2 is divided at the division position Xa using the division auxiliary grooves 51.

図３０に示すように、窒化物半導体ウェハＷｈ２において、分割補助溝５１は平面視ｃ軸方向［０００１］と平行に形成されたクラック防止溝５２と直交し、ウェハ分割予定位置Ｘａ上に形成されている。分割補助溝５１は光導波路の形成位置(リッジ２８の形成位置)から一定距離以上（５μｍ以上）離間しており、クラック防止溝５２と交差している。   As shown in FIG. 30, in the nitride semiconductor wafer Wh2, the division auxiliary groove 51 is formed on the wafer division planned position Xa perpendicular to the crack prevention groove 52 formed in parallel with the c-axis direction [0001] in plan view. ing. The division auxiliary groove 51 is separated from the formation position of the optical waveguide (formation position of the ridge 28) by a certain distance or more (5 μm or more) and intersects the crack prevention groove 52.

以下に、各溝の長さ、幅、深さについても説明する。図３０に示す窒化物半導体ウェハＷｈ２では、クラック防止溝５２の間の領域に、リッジ２８およびｐ側電極３１が１つ形成されているが、リッジ２８及び（又は）ｐ側電極３１が複数構成されていても良い。また窒化物半導体ウェハＷｈ２の上に、分割予定位置Ｘａは図３０に示すように複数設ける事が可能であり、所望の間隔、本数で設けることができる。   Hereinafter, the length, width, and depth of each groove will be described. In the nitride semiconductor wafer Wh2 shown in FIG. 30, one ridge 28 and one p-side electrode 31 are formed in the region between the crack prevention grooves 52, but a plurality of ridges 28 and / or p-side electrodes 31 are formed. May be. Also, a plurality of division positions Xa can be provided on the nitride semiconductor wafer Wh2, as shown in FIG. 30, and can be provided at a desired interval and number.

図３１に示すように、窒化物半導体ウェハＷｈ２では、凹部１５の内壁面が窒化物半導体層２で埋め込まれにくくなっている。このため、ｎ型窒化物半導体基板１上に窒化物半導体層２を形成した際に、凹部２（掘り込み領域Ｈ１）上の窒化物半導体層２の表面（窒化物半導体層２を構成する各層の表面）に窪み上のクラック防止溝５２が形成された状態となる。そして、このクラック防止溝５２によって、ｎ型窒化物半導体基板１との格子不整合などに起因して生じる窒化物半導体層２の歪み（クラック）が緩和される。   As shown in FIG. 31, in the nitride semiconductor wafer Wh <b> 2, the inner wall surface of the recess 15 is difficult to be embedded with the nitride semiconductor layer 2. Therefore, when the nitride semiconductor layer 2 is formed on the n-type nitride semiconductor substrate 1, the surface of the nitride semiconductor layer 2 on the recess 2 (digging region H1) (each layer constituting the nitride semiconductor layer 2) The surface is formed with a crack prevention groove 52 on the depression. The crack prevention grooves 52 alleviate strain (cracks) in the nitride semiconductor layer 2 caused by lattice mismatch with the n-type nitride semiconductor substrate 1.

また、窒化物半導体基板１の成長主面１ａ上に窒化物半導体層２が形成されることによって、非掘り込み領域上の窒化物半導体層２では、凹部１５に近づくにしたがって層厚が傾斜的に（徐々に）減少する層厚傾斜領域が形成される。この層厚傾斜領域によって、窒化物半導体基板１との格子不整合などに起因して生じる窒化物半導体層２の歪みが緩和される。   Further, the nitride semiconductor layer 2 is formed on the main growth surface 1 a of the nitride semiconductor substrate 1, whereby the layer thickness of the nitride semiconductor layer 2 on the non-digging region is inclined as the recess 15 is approached. A layer-thickness gradient region that decreases gradually is formed. Due to the layer thickness gradient region, distortion of the nitride semiconductor layer 2 caused by lattice mismatch with the nitride semiconductor substrate 1 is relieved.

また、分割補助溝５１を形成し、分割をおこなう。これによって、第一の実施例と同様の効果が得られるため、高い精度で分割位置を制御でき、良好な劈開端面を得ることができる。よって、１枚のウェハから得られる良品の数を増加させることができる。これにより、歩留まりを向上させることができる。   Moreover, the division | segmentation auxiliary groove 51 is formed and it divides | segments. As a result, the same effect as in the first embodiment can be obtained, so that the division position can be controlled with high accuracy, and a good cleavage end face can be obtained. Therefore, the number of good products obtained from one wafer can be increased. Thereby, a yield can be improved.

上述の各実施形態において、（２０２−１）面を成長主面とする窒化物半導体基板を用いているが、（２０２−１）面は、成長主面がａ軸方向に２°以下のオフ角度を有しているもの、および成長主面がｃ軸方向に２°以下のオフ角度を有しているもの、また成長主面がa軸とｃ軸の双方に２°以下のオフ角度を有しているものを含んでいる。なぜなら、この程度のオフ角度を有している基板でも結晶構造上、ストライプ状の溝１３の共振器方向の面の一面がＧａ極性面に、他方の面がＮ極性面になる。そのため、上述の程度のオフ角度を有する結晶の窒化物半導体基板を用いても、同様の効果を得ることが可能である。   In each of the above-described embodiments, a nitride semiconductor substrate having the (202-1) plane as the growth main surface is used. However, the (202-1) plane is off with a growth main surface of 2 ° or less in the a-axis direction. An angled surface and a growth main surface having an off angle of 2 ° or less in the c-axis direction, and a growth main surface having an off angle of 2 ° or less on both the a-axis and the c-axis Includes what you have. This is because, even in a substrate having such an off-angle, one surface in the resonator direction of the striped groove 13 is a Ga-polar surface and the other surface is an N-polar surface because of the crystal structure. Therefore, the same effect can be obtained even when a crystalline nitride semiconductor substrate having an off angle of the above-described degree is used.

また、上述の各実施形態では、成長主面が（２０２−１）面の窒化物半導体基板を用いているが、 成長主面が（２０２−１−）面の窒化物半導体基板を用いても良い。また前述と同様に、ここでの（２０２−１−）面は、成長主面がａ軸方向に２°以下のオフ角度を有しているもの、および成長主面がｃ軸方向に２°以下のオフ角度を有しているもの、また成長主面がa軸とｃ軸の双方に２°以下のオフ角度を有しているものを含んでいる。   Further, in each of the embodiments described above, the nitride semiconductor substrate having the (202-1) plane as the growth main surface is used, but the nitride semiconductor substrate having the (202-1-) plane as the growth main surface may be used. good. In the same manner as described above, the (202-1-) plane here has a growth main surface having an off angle of 2 ° or less in the a-axis direction, and the growth main surface is 2 ° in the c-axis direction. This includes those having the following off angles, and those in which the main growth surface has an off angle of 2 ° or less on both the a-axis and the c-axis.

以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this content. The embodiments of the present invention can be variously modified without departing from the spirit of the invention.

本発明は、窒化物半導体に限らず、ＡｌＧａＡｓ系、ＡｌＩｎＧａＰ系材料など、他の半導体材料のデバイスにも利用することができる。また半導体素子としてレーザ素子、発光素子の他、ＦＥＴ、ＨＥＭＴなどの電子素子にも用いることができる。   The present invention is not limited to nitride semiconductors, and can be used for devices of other semiconductor materials such as AlGaAs-based and AlInGaP-based materials. In addition to laser elements and light-emitting elements, semiconductor elements can be used for electronic elements such as FETs and HEMTs.

１ ｎ型窒化物半導体基板
１１ レジスト層
１２ ＳｉＯ2層
１３ ストライプ状の溝
１４ 凹部
２ 窒化物半導体層
２１ ｎ型クラッド層
２２ ｎ型ガイド層
２３ 活性層
２３１ａ 第１井戸層
２３１ｂ 第１障壁層
２３２ａ 第２井戸層
２３２ｂ 第２障壁層
２３３ｂ 第３障壁層
２４ キャリアブロック層
２５ ｐ型ガイド層
２６ ｐ型クラッド層
２７ ｐ型コンタクト層
２８ リッジ部
３０ 絶縁層
３１ ｐ側電極
３２ ｎ側電極
４１ 分割補助溝
５１ 分割補助溝
５２ クラック防止溝 1 N-type nitride semiconductor substrate 11 Resist layer 12 SiO 2 layer 13 Striped groove 14 Recess 2 Nitride semiconductor layer 21 N-type cladding layer 22 n-type guide layer 23 Active layer 231a First well layer 231b First barrier layer 232a Second well layer 232b Second barrier layer 233b Third barrier layer 24 Carrier block layer 25 p-type guide layer 26 p-type cladding layer 27 p-type contact layer 28 Ridge portion 30 Insulating layer 31 p-side electrode 32 n-side electrode 41 Division assistance Groove 51 Split auxiliary groove 52 Crack prevention groove

Claims (10)

（２０２−１）面を成長主面とする半導体基板の成長主面から分割予定位置に沿って掘り込まれた複数のストライプ状の溝を形成する溝形成工程と、
前記ストライプ状の溝が形成された半導体基板の成長主面上に、リッジを含む半導体層を形成する半導体層形成工程と、
前記成長主面上に半導体層を形成した半導体ウェハを前記分割予定位置で劈開する分割工程とを有し、
前記溝形成工程が、前記半導体層形成工程で埋め込まれず、一方の内面のみに前記半導体層が成長するように前記ストライプ状の溝を形成することを特徴とする半導体発光素子の製造方法。 A groove forming step of forming a plurality of stripe-shaped grooves dug along a planned division position from a growth main surface of a semiconductor substrate having a (202-1) plane as a growth main surface;
A semiconductor layer forming step of forming a semiconductor layer including a ridge on the main growth surface of the semiconductor substrate on which the stripe-shaped grooves are formed;
A splitting step of cleaving a semiconductor wafer having a semiconductor layer formed on the growth main surface at the splitting position,
The method of manufacturing a semiconductor light emitting element, wherein the groove forming step is not embedded in the semiconductor layer forming step, and the stripe-shaped groove is formed so that the semiconductor layer grows only on one inner surface. 前記分割予定位置が平面視においてｃ軸［０００１］と直交する請求項１に記載の半導体発光素子の製造方法。   The method for manufacturing a semiconductor light emitting element according to claim 1, wherein the scheduled division position is orthogonal to the c-axis [0001] in plan view. 前記溝形成工程が、一方の内面に奥に向かって前記半導体層が奥に向かって他方の内面に近づくように成長するように、前記ストライプ状の溝を形成する請求項１又は請求項２に記載の半導体発光素子の製造方法。   3. The stripe-shaped grooves are formed in the groove forming step so that the semiconductor layer grows on one inner surface so as to approach the other inner surface toward the back. The manufacturing method of the semiconductor light-emitting device of description. 前記溝形成工程が、深さが２０μｍ以上の深さとなるように前記ストライプ状の溝を形成する請求項１から請求項３のいずれかに記載の半導体発光素子の製造方法。   4. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein in the groove forming step, the stripe-shaped groove is formed so that the depth is 20 μm or more. 5. 前記溝形成工程が、前記ストライプ状の溝を前記分割予定位置と直交する方向の幅を深さで割ったアスペクト比が１／４以下となるように形成する請求項１から請求項４のいずれかに記載の半導体発光素子の製造方法。   5. The method according to claim 1, wherein the groove forming step forms the stripe-shaped groove so that an aspect ratio obtained by dividing a width in a direction orthogonal to the planned division position by a depth is ¼ or less. A method for producing a semiconductor light emitting device according to claim 1. 前記溝形成工程が、前記半導体層形成工程で前記ストライプ状の溝周辺に形成される半導体層の層厚の変化がリッジの形成に影響を与えないように、前記ストライプ状の溝を形成する請求項１から請求項５のいずれかに記載の半導体発光素子の製造方法。   The groove forming step forms the stripe-shaped groove so that a change in the thickness of the semiconductor layer formed around the stripe-shaped groove in the semiconductor layer forming step does not affect the formation of the ridge. The manufacturing method of the semiconductor light-emitting device in any one of Claims 1-5. 前記溝形成工程が、前記ストライプ状の溝の端部を前記リッジの形成予定位置より２０μｍ以上離れるように形成する請求項６に記載の半導体発光素子の製造方法。   The method for manufacturing a semiconductor light emitting element according to claim 6, wherein in the groove forming step, an end of the stripe-shaped groove is formed so as to be separated from the formation position of the ridge by 20 μm or more. （２０２−１）面を成長主面とする半導体基板に代えて、（２０２−１−）面を成長主面とする半導体基板を用いる請求項１から請求項７のいずれかに記載の半導体発光素子の製造方法。   8. The semiconductor light emitting device according to claim 1, wherein a semiconductor substrate having a (202-1-) plane as a growth principal surface is used in place of the semiconductor substrate having a (202-1) plane as a growth principal surface. Device manufacturing method. 請求項１から請求項８のいずれかに記載の半導体発光素子の製造方法で製造された半導体発光素子であって、
前記半導体発光素子は、
一方の共振器端面に形成され、前記半導体基板の半導体層が形成されていない側面を備えた複数の第１の溝と、
他方の共振器端面に形成され、側面に半導体層が成長しているとともに、その半導体層が前記他方の共振器端面に近づくにしたがって前記半導体基板の厚さ方向に深くなる傾斜構成している第２の溝とを備えており、
前記一方の共振器端面の前記複数の第１の溝の間の領域および前記他方の共振器端面の前記複数の第２の溝の間の領域の端面で前記リッジの厚さ方向下部に光導波路が形成されている半導体発光素子。 A semiconductor light emitting device manufactured by the method for manufacturing a semiconductor light emitting device according to claim 1,
The semiconductor light emitting element is
A plurality of first grooves formed on one of the resonator end faces and having a side surface on which the semiconductor layer of the semiconductor substrate is not formed;
A semiconductor layer is formed on the other resonator end face, and a semiconductor layer is grown on the side face, and the semiconductor layer is inclined so as to become deeper in the thickness direction of the semiconductor substrate as it approaches the other resonator end face. With two grooves,
An optical waveguide at a lower portion in the thickness direction of the ridge at an end surface of the region between the plurality of first grooves on the one resonator end surface and an end surface of the region between the plurality of second grooves on the other resonator end surface A semiconductor light emitting device in which is formed. 前記半導体発光素子が、窒化物半導体レーザ素子である請求項９に記載の半導体発光素子。   The semiconductor light emitting device according to claim 9, wherein the semiconductor light emitting device is a nitride semiconductor laser device.
JP2011248226A 2011-11-14 2011-11-14 Semiconductor light-emitting element and manufacturing method of the same Pending JP2013105864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011248226A JP2013105864A (en) 2011-11-14 2011-11-14 Semiconductor light-emitting element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248226A JP2013105864A (en) 2011-11-14 2011-11-14 Semiconductor light-emitting element and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013105864A true JP2013105864A (en) 2013-05-30

Family

ID=48625209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248226A Pending JP2013105864A (en) 2011-11-14 2011-11-14 Semiconductor light-emitting element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013105864A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121767A1 (en) * 2018-12-13 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and production method for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121767A1 (en) * 2018-12-13 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and production method for semiconductor device
JPWO2020121767A1 (en) * 2018-12-13 2021-10-21 ソニーグループ株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
JP7468361B2 (en) 2018-12-13 2024-04-16 ソニーグループ株式会社 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4540347B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4963060B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
US20230005793A1 (en) Method of removing a substrate with a cleaving technique
JP3571641B2 (en) Nitride semiconductor device
JP4928874B2 (en) Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device
JP4446315B2 (en) Nitride semiconductor laser device manufacturing method
JP2003017791A (en) Nitride semiconductor device and its manufacturing method
JP4901477B2 (en) Nitride compound semiconductor device and manufacturing method thereof
JP5471256B2 (en) Semiconductor device, semiconductor wafer, semiconductor wafer manufacturing method, semiconductor device manufacturing method
WO2011086756A1 (en) Group-iii nitride semiconductor laser element and method of manufacturing group-iii nitride semiconductor laser element
JP2012243866A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2011077326A (en) Semiconductor laser integrated element and method for manufacturing the same
JP2005353808A (en) Semiconductor element, semiconductor device and its manufacturing method
JP4772314B2 (en) Nitride semiconductor device
JP4807375B2 (en) Method for fabricating a gallium nitride based semiconductor laser
JP2006134926A5 (en)
JP5658433B2 (en) Nitride semiconductor wafer and method for manufacturing nitride semiconductor device
JP2008211261A (en) Nitride semiconductor light-emitting element
JP2013105864A (en) Semiconductor light-emitting element and manufacturing method of the same
JP5624166B2 (en) Nitride semiconductor wafer
JP4679867B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2010219376A (en) Method for manufacturing nitride semiconductor light emitting element
JP2004007009A (en) Manufacturing method of nitride semiconductor device
JP4689195B2 (en) Manufacturing method of semiconductor device
JP2013084806A (en) Method of manufacturing nitride semiconductor element, nitride semiconductor laser element and laser device