JP2013101641A - 外部記憶装置およびそのメモリアクセス制御方法 - Google Patents
外部記憶装置およびそのメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP2013101641A JP2013101641A JP2012279187A JP2012279187A JP2013101641A JP 2013101641 A JP2013101641 A JP 2013101641A JP 2012279187 A JP2012279187 A JP 2012279187A JP 2012279187 A JP2012279187 A JP 2012279187A JP 2013101641 A JP2013101641 A JP 2013101641A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- sector data
- host computer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト2がライトするセクタデータは一時ライトバッファ7に格納される。マイクロプロセッサ8は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第1のメモリ4に、偶数番目のセクタデータの場合には第2のメモリ5に格納する。ホスト2がセクタデータをリードするときには、データ切換手段11において、第1のメモリから読み出したN番目のセクタデータをシステムバスに対し出力すると同時に、第2のメモリから読み出したN+1番目のセクタデータ(ホストコンピュータが次にリードするセクタデータ)をエラー訂正手段に対し出力する。これにより、N+1番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。
【選択図】図1
Description
ホストコンピュータとのインタフェースを司るシステムインタフェース部と、 該システムインタフェース部と前記ホストコンピュータとを接続しているシステムバスのバス幅より大きいバイト数のデータからなるセクタデータに対してエラー検出およびエラー訂正を行うエラー訂正手段と、
それぞれ、前記システムバスのバス幅と同一のバス幅のメモリバスを有し、セクタデータを格納する静的記憶装置としての第1のメモリおよび第2のメモリと、
前記ホストコンピュータから前記第1および第2のメモリに対する、セクタデータのリードおよびライト動作を制御する制御手段とを備え、
前記制御手段は、前記ホストコンピュータからのライトコマンドに応答して、当該ライトコマンドに付随する複数のセクタデータをセクタ単位に交互に前記第1および第2のメモリに格納し、
前記制御手段は、前記ホストコンピュータからのリードコマンドに応答して、該リードコマンドで要求された複数のセクタデータのうち、1番目のセクタデータを前記第1のメモリから読み出して前記エラー訂正手段に供給し、その後、前記第1および第2のメモリの一方からN番目(Nは自然数)のセクタデータを前記システムインタフェース部へ転送する間に、他方からN+1番目のセクタデータを前記エラー訂正手段に転送するように、前記第1および第2のメモリのセクタデータの読み出しを同時に行うことを特徴とする外部記憶装置を提供する。
。
セクタデータを格納する静的記憶装置を有する外部記憶装置であって、前記静的記憶装置として、アクセス対象の連続した複数のセクタのうち奇数番目のセクタのセクタデータを格納する第1のメモリ、および、偶数番目のセクタのセクタデータを格納する第2のメモリと、セクタデータに対してエラー検出およびエラー訂正を行うエラー訂正手段とを有するものにおいて、
ホストコンピュータから前記連続した複数のセクタにライトアクセスを行う際、セクタ単位に交互に、奇数番目のセクタデータをそのエラー訂正用符号とともに前記第1のメモリに格納すると共に、偶数番目のセクタデータをそのエラー訂正用符号とともに前記第2のメモリに格納し、
前記ホストコンピュータから、前記連続した複数のセクタにリードアクセスする際、1番目のセクタデータを前記第1のメモリから読み出して前記エラー訂正手段によりエラー検出・訂正を行い、該エラー検出・訂正の済んだ1番目のセクタデータを前記第1のメモリから前記ホストコンピュータへ転送する間に2番目のセクタデータを前記第2のメモリから読み出して前記エラー訂正手段に転送し、次いで該エラー検出・訂正の済んだ2番目のセクタデータを前記第2のメモリから前記ホストコンピュータへ転送する間に3番目のセクタデータを前記第1のメモリから読み出して前記エラー訂正手段へ転送し、同様にして、エラー検出・訂正の済んだN番目のセクタデータを前記ホストコンピュータへ転送する間にN+1番目のセクタデータを読み出して前記エラー訂正手段に転送する制御を行うことを特徴とする。
前記不揮発性半導体メモリは、前記システムインターフェース部を介して前記ホストコンピュータから受信されたデータを格納し、
前記制御手段は、前記システムインターフェース部を介して前記ホストコンピュータから受信されたリードコマンドに応答して、データ処理後のデータの前記システムインターフェース部を介した前記ホストコンピュータへの転送と、前記データ処理のための次のデータの前記不揮発性半導体メモリからの転送とを並列に実行すること
を特徴とする記憶装置。
を特徴とする前項1に記載された記憶装置。
を特徴とする前項2に記載された記憶装置。
を特徴とする前項2又は3に記載された記憶装置。
前記2つの不揮発性半導体メモリの他方は、第2のメモリバスを介して前記制御手段に接続され、
前記データ処理後のデータの前記システムインターフェース部を介した前記ホストコンピュータへの転送の間に、前記データ処理後のデータが前記システムインターフェース部を介して前記ホストコンピュータへ転送されると共に前記データ処理のための次のデータが前記第2のメモリバスを介して前記2つの不揮発性半導体メモリの他方から転送され、
前記データ処理のための次のデータの前記不揮発性半導体メモリからの転送の間に、前記データ処理後の次のデータが前記システムインターフェース部を介して前記ホストコンピュータへ転送されると共に前記データ処理のためのさらに次のデータが前記第1のメモリバスを介して前記2つの不揮発性半導体メモリの一方から転送されること
を特徴とする前項2〜4の何れかに記載された記憶装置。
前記不揮発性半導体メモリは、前記システムインターフェース部を介して前記ホストコンピュータから受信されたデータを格納し、
前記制御手段は、前記システムインターフェース部を介して前記ホストコンピュータから受信されたリードコマンドに応答して、エラー検出・訂正後のデータの前記システムインターフェース部を介した前記ホストコンピュータへの転送と、前記エラー検出・訂正のための次のデータの前記不揮発性半導体メモリからの転送とを並列に実行すること
を特徴とする記憶装置。
を特徴とする前項6に記載された記憶装置。
を特徴とする前項7に記載された記憶装置。
を特徴とする前項7又は8に記載された記憶装置。
前記2つの不揮発性半導体メモリの他方は、第2のメモリバスを介して前記制御手段に接続され、
前記エラー検出・訂正後のデータの前記システムインターフェース部を介した前記ホストコンピュータへの転送の問に、前記エラー検出・訂正後のデータが前記システムインターフェース部を介して前記ホストコンピュータへ転送されると共に前記エラー検出・訂正のための次のデータが前記第2のメモリバスを介して前記2つの不揮発性半導体メモリの他方から転送され、
前記エラー検出・訂正のための次のデータの前記不揮発性半導体メモリからの転送の間に、前記エラー検出・訂正後の次のデータが前記システムインターフェース部を介して前記ホストコンピュータへ転送されると共に前記エラー検出・訂正のためのさらに次のデータが前記第1のメモリバスを介して前記2つの不揮発性半導体メモリの一方から転送されること
を特徴とする前項7〜9の何れかに記載された記憶装置。
前記不揮発性半導体メモリは、前記システムインターフェース部を介して前記ホストコンピュータから受信されたセクタデータを格納し、
前記制御手段は、前記ホストコンピュータから、連続した複数のセクタデータにリードアクセスする際、第N番目のセクタデータを前記不揮発性半導体メモリから読み出して前記エラー訂正手段によりエラー検出・訂正を行い、前記エラー検出・訂正後の第N番目のセクタデータを前記ホストコンピュータへ転送している間に、第(N+1)番目のセクタデータを前記不揮発性半導体メモリから読み出して前記エラー訂正手段に転送する制御を行うこと
を特徴とする記憶装置。
を特徴とする前項11に記載された記憶装置。
を特徴とする前項11又は12に記載された記憶装置。
を特徴とする前項11〜13の何れかに記載された記憶装置。
2・・・ホストコンピュータ
3・・・システムバス
4・・・第1のメモリ、
5・・・第2のメモリ
6・・・ローカルバス
7・・・ライトバッファ
8・・・マイクロプロセッサ、
9・・・メモリ
11・・・データ切り替え手段
12・・・エラー訂正手段
13・・・システムインタフェース部、
22・・・制御信号
31・・・ホストコンピュータバス
32・・・外部バス
61・・・ライトバッファバス
62・・・マイクロプロセッサバス
81・・・ライトバッファアドレス
82・・・第1のメモリアドレス
83・・・第2のメモリアドレス
84・・・メモリアドレス
91・・・メモリバス
92・・・データ切り替え手段
93・・・データ切り替え手段
111・・・第1のメモリバス
112・・・第2のメモリバス
113・・・ECCバス
114・・・内部データバス
115・・・データ選択設定レジスタ
116・・・リードデータ選択回路
117・・・エラー訂正手段入力データ選択回路
131・・・割り込み信号
132・・・リード信号
133・・・ライト信号
134・・・転送終了信号
135・・・タイミング信号
136・・・データバッファ
137・・・アクセス設定レジスタ
138・・・制御信号デコード部
139・・・ステータスレジスタ
911・・・メモリバス91の上位データ
912・・・メモリバス91の下位データ
Claims (1)
- 外部バスを介してホストコンピュータとのインターフェースを実行するシステムインターフェース部と、前記システムインターフェース部によって前記ホストコンピュータから受信されたコマンドを解析し、当該記憶装置内で行われる動作を制御する制御手段と、データを電気的に消去・書き換え可能な不揮発性半導体メモリとを備えた記憶装置において、
前記不揮発性半導体メモリは、前記システムインターフェース部を介して前記ホストコンピュータから受信されたデータを格納し、
前記制御手段は、前記システムインターフェース部を介して前記ホストコンピュータから受信されたリードコマンドに応答して、データ処理後のデータの前記システムインターフェース部を介した前記ホストコンピュータへの転送と、前記データ処理のための次のデータの前記不揮発性半導体メモリからの転送とを並列に実行すること
を特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012279187A JP5642764B2 (ja) | 2012-12-21 | 2012-12-21 | 外部記憶装置およびそのメモリアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012279187A JP5642764B2 (ja) | 2012-12-21 | 2012-12-21 | 外部記憶装置およびそのメモリアクセス制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010043814A Division JP5472808B2 (ja) | 2010-03-01 | 2010-03-01 | 外部記憶装置およびそのメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013101641A true JP2013101641A (ja) | 2013-05-23 |
JP5642764B2 JP5642764B2 (ja) | 2014-12-17 |
Family
ID=48622149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012279187A Expired - Lifetime JP5642764B2 (ja) | 2012-12-21 | 2012-12-21 | 外部記憶装置およびそのメモリアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5642764B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0224752A (ja) * | 1988-06-15 | 1990-01-26 | Internatl Business Mach Corp <Ibm> | スマート・メモリ・カード |
JPH02123442A (ja) * | 1988-11-02 | 1990-05-10 | Hitachi Ltd | 高速化メモリ |
JPH06119128A (ja) * | 1992-10-06 | 1994-04-28 | Toshiba Corp | 半導体ディスク装置 |
JPH0744669A (ja) * | 1993-08-03 | 1995-02-14 | Toshiba Emi Ltd | データ記録再生装置 |
-
2012
- 2012-12-21 JP JP2012279187A patent/JP5642764B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0224752A (ja) * | 1988-06-15 | 1990-01-26 | Internatl Business Mach Corp <Ibm> | スマート・メモリ・カード |
JPH02123442A (ja) * | 1988-11-02 | 1990-05-10 | Hitachi Ltd | 高速化メモリ |
JPH06119128A (ja) * | 1992-10-06 | 1994-04-28 | Toshiba Corp | 半導体ディスク装置 |
JPH0744669A (ja) * | 1993-08-03 | 1995-02-14 | Toshiba Emi Ltd | データ記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5642764B2 (ja) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3782840B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
US8917565B2 (en) | Solid state disk controller apparatus | |
TWI408556B (zh) | 記憶體控制器及用於運作記憶體裝置之方法 | |
TWI376601B (en) | Block addressing for parallel memory arrays | |
JP2008226245A (ja) | フラッシュメモリに基づくメモリシステム | |
JP4966404B2 (ja) | メモリ制御装置、記憶装置、及びメモリ制御方法 | |
TW201743220A (zh) | 具有可中斷指令序列的記憶體及其操作方法 | |
JP4511618B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP4739296B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
US20140025907A1 (en) | Storage control apparatus, storage apparatus, and processing methods thereof | |
JP3983788B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP4813454B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP5642764B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP5472808B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP2007179560A (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
JP2011118922A (ja) | 半導体記憶装置の読出し・書き込み方法 | |
JP5982148B2 (ja) | 半導体記憶装置 | |
KR101734623B1 (ko) | 메모리 제어 장치 및 방법 | |
JPH09288618A (ja) | 記憶装置及びそのメモリアクセス制御方法 | |
JP4742561B2 (ja) | 記憶装置、データ処理システムおよびメモリ制御方法 | |
JP2008234723A (ja) | メモリシステム | |
JP2012174049A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140526 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140529 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140725 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5642764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |