JP2013093522A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2013093522A JP2013093522A JP2011236108A JP2011236108A JP2013093522A JP 2013093522 A JP2013093522 A JP 2013093522A JP 2011236108 A JP2011236108 A JP 2011236108A JP 2011236108 A JP2011236108 A JP 2011236108A JP 2013093522 A JP2013093522 A JP 2013093522A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electronic component
- electrode layer
- ceramic
- ceramic particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、積層セラミックコンデンサ、積層バリスタ、積層圧電素子、積層チップインダクタ等に代表される積層型の電子部品に関する。 The present invention relates to a multilayer electronic component represented by a multilayer ceramic capacitor, a multilayer varistor, a multilayer piezoelectric element, a multilayer chip inductor, and the like.
積層セラミックコンデンサや積層圧電素子等の電子部品は、内部電極層の面積比率によって特性が大きく変化することが知られており、近年、積層セラミックコンデンサや積層圧電素子は内部電極層の被覆率（内部電極層の形成領域に占める金属膜の面積割合のこと）をより大きくすることによって高容量化や変位量の向上が図られている（例えば、特許文献１、２を参照）。 It is known that characteristics of electronic parts such as multilayer ceramic capacitors and multilayer piezoelectric elements vary greatly depending on the area ratio of the internal electrode layers. In recent years, multilayer ceramic capacitors and multilayer piezoelectric elements have a coverage ratio of internal electrode layers (internal By increasing the area ratio of the metal film in the electrode layer formation region, the capacity is increased and the amount of displacement is improved (see, for example, Patent Documents 1 and 2).
ところが、上記のような電子部品において、内部電極層の被覆率を高くすると、内部電極層を挟んでいるセラミック層同士の接着面積が小さくなり、これによりセラミック層と内部電極層との界面の接着強度が低下することから、例えば、焼成後や耐熱衝撃試験後などに内部電極層とセラミック層との界面に剥離が発生したり、あるいは電子部品に電圧を印加したときに、電歪効果により積層されたセラミック層が厚み方向に膨張することに起因して電子部品にクラックが発生するという問題があった。 However, in the electronic parts as described above, when the coverage of the internal electrode layer is increased, the adhesion area between the ceramic layers sandwiching the internal electrode layer is reduced, and thereby the adhesion at the interface between the ceramic layer and the internal electrode layer is reduced. Since the strength decreases, for example, peeling occurs at the interface between the internal electrode layer and the ceramic layer after firing or after a thermal shock test, or when voltage is applied to the electronic component, lamination occurs due to the electrostrictive effect. There has been a problem that cracks occur in the electronic component due to expansion of the ceramic layer in the thickness direction.
本発明は上記課題に鑑みてなされたものであり、内部電極層とセラミック層との間での剥離やクラックを抑制できる電子部品を提供することを目的とする。 This invention is made | formed in view of the said subject, and it aims at providing the electronic component which can suppress peeling and a crack between an internal electrode layer and a ceramic layer.
本発明の電子部品は、セラミック層と、金属とセラミック粒子とを含む内部電極層とが交互に複数積層されてなる電子部品本体を具備する電子部品であって、平面視したとき、前記セラミック粒子が前記内部電極層の周辺領域よりも中央領域に多く存在していることを特徴とする。 The electronic component of the present invention is an electronic component comprising an electronic component main body in which a plurality of ceramic layers and internal electrode layers containing metal and ceramic particles are alternately laminated. Is more present in the central region than in the peripheral region of the internal electrode layer.
本発明によれば、内部電極層とセラミック層との間での剥離やクラックを抑制できる。 According to the present invention, peeling and cracking between the internal electrode layer and the ceramic layer can be suppressed.
図１は、本発明の電子部品の一実施形態であるコンデンサを模式的に示す斜視図である。図２（ａ）は、図１のＡ−Ａ断面図であり、（ｂ）は、Ｂ−Ｂ断面図である。なお、図２（ｂ）においては外部電極３を除いた状態を示している。 FIG. 1 is a perspective view schematically showing a capacitor which is an embodiment of the electronic component of the present invention. 2A is a cross-sectional view taken along the line AA in FIG. 1, and FIG. 2B is a cross-sectional view taken along the line BB. FIG. 2B shows a state in which the external electrode 3 is removed.
本実施形態の電子部品は、電子部品本体１の両端面に外部電極３が設けられた構成となっており、その電子部品本体１はセラミック層５と内部電極層７とが交互に複数積層された構造を有している。図１ではセラミック層５と内部電極層７との積層状態を単純化して示しているが、セラミック層５と内部電極層７とは数百層にも及ぶ積層体となっている。なお、積層数は電子部品の特性を高められるという点で、１００層以上、特に、２００層以上であることが好ましい。 The electronic component of the present embodiment has a configuration in which external electrodes 3 are provided on both end faces of the electronic component main body 1, and the electronic component main body 1 has a plurality of ceramic layers 5 and internal electrode layers 7 stacked alternately. Have a structure. In FIG. 1, the laminated state of the ceramic layer 5 and the internal electrode layer 7 is shown in a simplified manner, but the ceramic layer 5 and the internal electrode layer 7 are a laminated body of several hundred layers. Note that the number of stacked layers is preferably 100 layers or more, particularly 200 layers or more in that the characteristics of the electronic component can be improved.
本実施形態の電子部品における電子部品本体１を構成する内部電極層７は、金属７ａとセラミック粒子７ｂとが複合された膜であり、この内部電極層７を平面視したとき、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在している。 The internal electrode layer 7 constituting the electronic component body 1 in the electronic component of the present embodiment is a film in which a metal 7a and ceramic particles 7b are combined. When the internal electrode layer 7 is viewed in plan, the ceramic particles 7b There are more in the central region 7A than in the peripheral region 7B of the internal electrode layer 7.
これにより電子部品を製造する際の脱脂工程や焼成工程を経た後、あるいは耐熱衝撃試験においてデラミネーションの発生率を低減することができる。また、外部電極３を通じて高い電圧が印加され、セラミック層５が厚み方向に膨張する電歪効果による変形に起因する電子部品（電子部品本体１）のクラックの発生も抑えることができる。 Thereby, after passing through the degreasing process and baking process at the time of manufacturing an electronic component, or in the thermal shock test, the occurrence rate of delamination can be reduced. In addition, the occurrence of cracks in the electronic component (electronic component main body 1) due to deformation due to the electrostrictive effect in which a high voltage is applied through the external electrode 3 and the ceramic layer 5 expands in the thickness direction can be suppressed.
ここで、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在しているとは、内部電極層７の中央領域７Ａにおけるセラミック粒子７ｂの占める割合が中央領域７Ａの周囲に位置する周辺領域７Ｂよりも高いことを意味し、後述する測定において求められるように、セラミック粒子の割合が１０％以上多いことが好ましい。 Here, more ceramic particles 7b are present in the central region 7A than in the peripheral region 7B of the internal electrode layer 7. The proportion of the ceramic particles 7b in the central region 7A of the internal electrode layer 7 is the periphery of the central region 7A. It means that it is higher than the peripheral region 7B located in the region, and the ratio of the ceramic particles is preferably 10% or more as required in the measurement described later.
セラミック層５は、所望とする特性に応じて、種々のセラミック材料が適用される。例えば、積層セラミックコンデンサの場合にはチタン酸バリウムを主成分とする誘電体材料が好適であり、また、積層圧電素子の場合にはチタンジルコン酸鉛またはニオブ酸ナトリウムを主成分とする圧電材料が適しており、その他、積層バリスタおよび積層チップインダクタ等にもそれぞれ絶縁材料や磁性材料およびこれらの複合材料が好適なものとして選ばれる。 Various ceramic materials are applied to the ceramic layer 5 according to desired characteristics. For example, a dielectric material mainly composed of barium titanate is suitable for a multilayer ceramic capacitor, and a piezoelectric material mainly composed of lead titanium zirconate or sodium niobate is suitable for a multilayer piezoelectric element. In addition, an insulating material, a magnetic material, and a composite material thereof are preferably selected for the multilayer varistor and the multilayer chip inductor, respectively.
内部電極層７は、金属７ａとセラミック粒子７ｂとが複合した膜により形成されたものである。金属７ａとしては、セラミック層５との同時焼成を可能とし、焼成時の酸素濃度を考慮して選択され、Ａｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、ＳｎおよびＰｂから選ばれる少なくとも１種の金属またはこれらの合金が好適なものとして選択される。 The internal electrode layer 7 is formed of a film in which a metal 7a and ceramic particles 7b are combined. The metal 7a is capable of simultaneous firing with the ceramic layer 5, is selected in consideration of the oxygen concentration during firing, and is selected from at least one selected from Ag, Pd, Pt, Cu, Ni, Al, Sn, and Pb. Metals or their alloys are selected as suitable.
内部電極層７は、その平均厚みが厚くなると内部電極層７の途切れを低減できるために静電容量の発現に寄与できる有効な面積を確保できるが、内部電極層７の平均厚みが厚い場合には耐熱衝撃試験等においてセラミック層５との間で剥離が発生しやすい。そこで、内部電極層７の有効面積を確保でき、デラミネーションを抑制できるという理由から内部電極層７の平均厚みは０．５〜１．５μｍであることが望ましい。 When the average thickness of the internal electrode layer 7 is increased, the discontinuity of the internal electrode layer 7 can be reduced, so that an effective area that can contribute to the expression of capacitance can be secured. However, when the average thickness of the internal electrode layer 7 is large Is easily peeled off from the ceramic layer 5 in a thermal shock test or the like. Therefore, the average thickness of the internal electrode layer 7 is preferably 0.5 to 1.5 μm because the effective area of the internal electrode layer 7 can be secured and delamination can be suppressed.
内部電極層７を構成するセラミック粒子７ｂとしては、種々のセラミック材料を適用することが可能であるが、セラミック層５の特性の低下が小さいという理由から、主成分がセラミック層５と同じものを用いるのがよい。 Although various ceramic materials can be applied as the ceramic particles 7b constituting the internal electrode layer 7, the main component is the same as that of the ceramic layer 5 because the deterioration of the characteristics of the ceramic layer 5 is small. It is good to use.
内部電極層７における中央領域７Ａとは、図２（ｂ）に示すように、内部電極層７の長辺Ｌおよび短辺Ｓをそれぞれ２等分した中間線が交差する点を中心とし、長辺Ｌおよび短辺Ｓをそれぞれ１／３ずつ区切ったときの中央に位置する領域（図２（ｂ）の破線の領域）のことである。 As shown in FIG. 2B, the central region 7A in the internal electrode layer 7 is centered at a point where an intermediate line that bisects the long side L and the short side S of the internal electrode layer 7 intersects each other. This is an area located in the center when the side L and the short side S are each divided by 1/3 (the broken line area in FIG. 2B).
内部電極層７の中で中央領域７Ａに、その周囲に位置する周辺領域７Ｂよりもセラミック粒子７ｂの存在する割合を多くすると、内部電極層７の中央領域７Ａは、内部電極層７を厚み方向に貫通して内部電極層７を挟んだセラミック層５を繋ぐセラミック粒子７ｂが多くなることから、内部電極層７を挟んでいるセラミック層７同士の接着面積が増え、これにより２つのセラミック層５に挟まれた内部電極層７とセラミック層５との間の接着強度を高めることが可能となり、セラミック層５と内部電極層７との層間におけるデラミネーションや電子部品本体１のクラックを抑制することができる。 When the proportion of the ceramic particles 7b in the central region 7A in the internal electrode layer 7 is larger than that in the peripheral region 7B located around the central region 7A, the central region 7A of the internal electrode layer 7 moves the internal electrode layer 7 in the thickness direction. Since the ceramic particles 7b connecting the ceramic layers 5 that penetrate the internal electrode layer 7 and the internal electrode layer 7 are increased, the adhesion area between the ceramic layers 7 that sandwich the internal electrode layer 7 is increased. It is possible to increase the adhesive strength between the internal electrode layer 7 and the ceramic layer 5 sandwiched between the layers, and to suppress delamination between the ceramic layer 5 and the internal electrode layer 7 and cracks in the electronic component body 1. Can do.
そして、上記のような内部電極層７を電子部品本体１の全層に形成した場合には、例えば、長辺Ｌおよび短辺Ｓが１ｍｍ以上、特に、長辺Ｌおよび短辺Ｓが２ｍｍ以上の面積を有する内部電極層７により構成される大型の電子部品においてもデラミネーションやクラックなどの欠陥の発生を抑制できる。 When the internal electrode layer 7 as described above is formed in all layers of the electronic component main body 1, for example, the long side L and the short side S are 1 mm or more, in particular, the long side L and the short side S are 2 mm or more. The generation of defects such as delamination and cracks can be suppressed even in a large-sized electronic component constituted by the internal electrode layer 7 having the following area.
この場合、内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの割合は４０〜１００％、特に、４０〜７０％であることが望ましい。また、内部電極層７の周辺領域７Ｂ内に存在するセラミック粒子７ｂの割合は５〜３０％、特に、１０〜２５％であることが望ましい。 In this case, the ratio of the ceramic particles 7b existing in the central region 7A of the internal electrode layer 7 is preferably 40 to 100%, particularly 40 to 70%. Further, the ratio of the ceramic particles 7b existing in the peripheral region 7B of the internal electrode layer 7 is preferably 5 to 30%, particularly 10 to 25%.
内部電極層７の中央領域７Ａおよび周辺領域７Ｂにおけるセラミック粒子７ｂの割合は、以下の方法によって求める。 The ratio of the ceramic particles 7b in the central region 7A and the peripheral region 7B of the internal electrode layer 7 is determined by the following method.
まず、電子部品を外部電極３の形成された端面側から図２（ｂ）に示す線Ｓ０の断面付近まで研磨し、断面に内部電極層７を露出させる。次に、内部電極層７の長さを測定するとともに、その長さを３等分したときの中央部分を中央領域７Ａとし、この中央領域７Ａの両サイドの領域を周辺領域７Ｂとする。 First, the electronic component is polished from the end face side where the external electrode 3 is formed to the vicinity of the cross section of the line S0 shown in FIG. 2B, and the internal electrode layer 7 is exposed in the cross section. Next, the length of the internal electrode layer 7 is measured, the central portion when the length is divided into three equal parts is defined as a central area 7A, and the areas on both sides of the central area 7A are defined as peripheral areas 7B.
図３は、図２（ａ）のコンデンサを構成する内部電極層の一部を模式的に示す拡大断面図である。ここで、図３は内部電極層７の断面の中央領域７Ａを拡大して示したものである。 FIG. 3 is an enlarged cross-sectional view schematically showing a part of the internal electrode layer constituting the capacitor of FIG. Here, FIG. 3 is an enlarged view of the central region 7A of the cross section of the internal electrode layer 7.
図３に示すように、中央領域７Ａについて、セラミック粒子７ｂを含む全長Ｌ１を測定する。また、個々のセラミック粒子７ｂの粒径に相当する長さＬｃ１を測定する。次いで、個々のセラミック粒子７ｂの粒径の長さＬｃ１の総和Ｌｃｔを求める。 As shown in FIG. 3, the total length L1 including the ceramic particles 7b is measured for the central region 7A. Further, the length Lc1 corresponding to the particle size of each ceramic particle 7b is measured. Next, the total Lct of the lengths Lc1 of the particle sizes of the individual ceramic particles 7b is obtained.
次に、セラミック粒子７ｂを含む内部電極層７の全長Ｌ１に対するセラミック粒子７ｂの粒径の総和Ｌｃｔとの比を求めることによって、内部電極層７の中央領域７Ａにおけるセラミック粒子７ｂの割合を求める。このような測定は、露出させた内部電極層７のうち電子部品本体１から任意に２〜５層選択し、それぞれ測定したものから平均値を求める。なお、周辺領域７Ｂについても中央領域７Ａと同様に評価する。 Next, the ratio of the ceramic particles 7b in the central region 7A of the internal electrode layer 7 is determined by determining the ratio of the total particle size Lct of the ceramic particles 7b to the total length L1 of the internal electrode layer 7 including the ceramic particles 7b. In such measurement, 2 to 5 layers are arbitrarily selected from the electronic component main body 1 among the exposed internal electrode layers 7, and an average value is obtained from the measured values. The peripheral region 7B is evaluated in the same manner as the central region 7A.
セラミック粒子７ｂの割合を全層域にわたる評価を行うときには、測定する内部電極層
７として、電子部品本体１を積層方向に３等分したときの上側Ｕｐ、中段Ｍおよび下側Ｕｎからそれぞれ任意に２〜５層選択する。
When the ratio of the ceramic particles 7b is evaluated over the entire layer area, the internal electrode layer 7 to be measured is arbitrarily selected from the upper part Up, the middle stage M, and the lower part Un when the electronic component body 1 is divided into three equal parts in the stacking direction. Select 2-5 layers.
内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径（断面視したときの幅の平均値に相当）は、周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも大きいことが望ましい。内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径が周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも大きいと、内部電極層７とセラミック層５との間の接着強度をさらに高めることができ、これによりデラミネーションやクラックの発生率を低減することができる。 The average particle size of the ceramic particles 7b existing in the central region 7A of the internal electrode layer 7 (corresponding to the average value of the width when viewed in cross section) is larger than the average particle size of the ceramic particles 7b existing in the peripheral region 7B. It is desirable. When the average particle size of the ceramic particles 7b existing in the central region 7A of the internal electrode layer 7 is larger than the average particle size of the ceramic particles 7b existing in the peripheral region 7B, the space between the internal electrode layer 7 and the ceramic layer 5 is increased. Adhesive strength can be further increased, thereby reducing the occurrence rate of delamination and cracks.
この場合、内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径は０．０７μｍ以上であり、周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも０．０３μｍ以上大きいことが望ましい。 In this case, the average particle size of the ceramic particles 7b existing in the central region 7A of the internal electrode layer 7 is 0.07 μm or more, and is 0.03 μm or more larger than the average particle size of the ceramic particles 7b existing in the peripheral region 7B. It is desirable.
図４は、本発明の他の電子部品の一実施形態を示すものであり、電子部品本体の積層方向の中段の上側および下側に位置する内部電極層が周辺領域の端部付近で折れ曲がり、電子部品本体の積層方向の中段側に向いている態様を示すものである。 FIG. 4 shows an embodiment of another electronic component of the present invention, in which the internal electrode layers positioned on the upper side and the lower side in the middle of the stacking direction of the electronic component main body are bent near the edge of the peripheral region, The aspect which has faced the middle stage side of the lamination direction of an electronic component main body is shown.
本実施形態の電子部品では、電子部品本体１の積層方向の上側Ｕｐおよび下側Ｕｎに位置する内部電極層７は、周辺領域７Ｂの端部付近７Ｃで折れ曲がり、周辺領域７Ｂの端部が電子部品本体１の積層方向の中段Ｍ側に向いていることが望ましい。 In the electronic component of the present embodiment, the internal electrode layers 7 positioned on the upper side Up and the lower side Un in the stacking direction of the electronic component main body 1 are bent near the end portion 7C of the peripheral region 7B, and the end portion of the peripheral region 7B is electronic. It is desirable to face the middle M side of the component body 1 in the stacking direction.
電子部品本体１を構成する内部電極層７が周辺領域７Ｂの端部付近７Ｃで折れ曲がり、周辺領域７Ｂの端部が電子部品本体１の積層方向の中段Ｍ側に向いている構成であると、電子部品に電圧が印加されて電子部品本体１が積層方向に膨張して変形した場合にも、内部電極層７の端部が元々積層方向の中段Ｍの方向に向けて湾曲しているために、内部電極層７に加わる応力が分散されやすくなる。このため電子部品はより高い電圧の印加に対してもクラックの発生を抑制することが可能となる。 When the internal electrode layer 7 constituting the electronic component body 1 is bent near the end 7C of the peripheral region 7B, and the end of the peripheral region 7B is directed to the middle stage M side in the stacking direction of the electronic component body 1, Even when a voltage is applied to the electronic component and the electronic component main body 1 expands and deforms in the stacking direction, the end of the internal electrode layer 7 is originally curved toward the middle M in the stacking direction. The stress applied to the internal electrode layer 7 is easily dispersed. For this reason, the electronic component can suppress the occurrence of cracks even when a higher voltage is applied.
周辺領域７Ｂの端部付近７Ｃで折れ曲がっている内部電極層７は、電子部品本体１のカバー層８に接した層のみであってもよいが、電子部品本体１の全体にわたる応力を低減できるという点で、積層方向の上側Ｕｐおよび下側Ｕｎに２層以上形成されている方が好ましい。 The internal electrode layer 7 that is bent near the end 7C of the peripheral region 7B may be only a layer that is in contact with the cover layer 8 of the electronic component body 1, but it can reduce the stress of the entire electronic component body 1. In this respect, it is preferable that two or more layers are formed on the upper side Up and the lower side Un in the stacking direction.
図５は、本発明の他の電子部品の一実施形態を示すものであり、セラミック粒子が周辺領域よりも中央領域に多く存在する前記内部電極層が、電子部品本体の積層方向の中段のみに設けられている態様を示す概略断面図である。 FIG. 5 shows an embodiment of another electronic component of the present invention, in which the internal electrode layer in which the ceramic particles are present in the central region more than the peripheral region is only in the middle stage of the electronic component main body in the stacking direction. It is a schematic sectional drawing which shows the aspect provided.
本実施形態の電子部品では、セラミック粒子７ｂが周辺領域７Ｂよりも中央領域７Ａに多く存在する内部電極層７が、電子部品本体１の積層方向の中段Ｍのみに設けられていることが望ましい。電子部品を構成する内部電極層７をこのような構成にすると、電子部品本体１の上側Ｕｐおよび下側Ｕｎに形成された内部電極層７は中央領域７Ａに含まれるセラミック粒子７ｂが少なくなる分だけ内部電極層７の被覆率を高くでき、これにより電子部品の電気特性を高めることができる。例えば、積層セラミックコンデンサの場合には静電容量を高めることができ、積層圧電素子の場合には変位量を大きくすることができる。 In the electronic component of the present embodiment, it is desirable that the internal electrode layer 7 in which the ceramic particles 7b are present in the central region 7A more than the peripheral region 7B is provided only in the middle stage M of the electronic component body 1 in the stacking direction. When the internal electrode layer 7 constituting the electronic component has such a configuration, the internal electrode layer 7 formed on the upper side Up and the lower side Un of the electronic component main body 1 has a smaller amount of ceramic particles 7b included in the central region 7A. As a result, the coverage of the internal electrode layer 7 can be increased, thereby improving the electrical characteristics of the electronic component. For example, the capacitance can be increased in the case of a multilayer ceramic capacitor, and the amount of displacement can be increased in the case of a multilayer piezoelectric element.
積層型の電子部品の場合、電子部品本体１を構成する最上層および最下層の内部電極層７の上側および下側にそれぞれ設けられているカバー層８は印加された電圧の影響を受けにくいことから、カバー層８が内部のセラミック層５および内部電極層７の変形を拘束するようにはたらいている。このためカバー層８の厚みが厚くなるほど、電子部品に電圧が
印加された際の電歪効果によるセラミック層５の変形が小さくなる。このような電子部品においては、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在している内部電極層７を電子部品本体１内に部分的に形成しても良く、特に、電歪効果による歪みが最も大きくなる積層方向の中段Ｍの部分に設けるのが好ましい。電子部品本体１における積層方向の中段Ｍの部分としては、電子部品本体１を、例えば積層方向に３等分したときの中段Ｍの部分に配置することが望ましい。この場合、電子部品本体１を構成するカバー層８の厚みは、電子部品本体１の厚みの０．２％以上、特に、０．３％以上であることが好ましい。なお、このような電子部品においては、電子部品本体１の中段Ｍの上側Ｕｐおよび下側Ｕｎに形成する内部電極層７は、中央領域７Ａにおけるセラミック粒子７ｂの占める割合が周辺領域７Ｂと同等であることが好ましい。
In the case of a multilayer electronic component, the cover layers 8 provided on the upper and lower sides of the uppermost layer and the lowermost internal electrode layer 7 constituting the electronic component body 1 are not easily affected by the applied voltage. Therefore, the cover layer 8 acts to restrain deformation of the internal ceramic layer 5 and the internal electrode layer 7. For this reason, the thicker the cover layer 8, the smaller the deformation of the ceramic layer 5 due to the electrostrictive effect when a voltage is applied to the electronic component. In such an electronic component, the internal electrode layer 7 in which the ceramic particles 7b are present in the central region 7A more than the peripheral region 7B of the internal electrode layer 7 may be partially formed in the electronic component body 1. In particular, it is preferably provided in the middle M portion in the stacking direction where the strain due to the electrostrictive effect is greatest. The middle part M in the stacking direction of the electronic component main body 1 is desirably arranged in the middle part M when the electronic component main body 1 is divided into, for example, three equal parts in the stacking direction. In this case, the thickness of the cover layer 8 constituting the electronic component body 1 is preferably 0.2% or more, particularly 0.3% or more of the thickness of the electronic component body 1. In such an electronic component, the internal electrode layer 7 formed on the upper side Up and the lower side Un of the middle stage M of the electronic component body 1 has the same proportion of the ceramic particles 7b in the central region 7A as the peripheral region 7B. Preferably there is.
次に、本実施形態の電子部品を製造する方法について説明する。 Next, a method for manufacturing the electronic component of this embodiment will be described.
まず、セラミック層５となるグリーンシートを作製する。原料粉末としては、積層セラミックコンデンサ、積層圧電素子、積層バリスタおよび積層チップインダクタ等用途に応じて、チタン酸バリウム、チタンジルコン酸鉛、ニオブ酸ナトリウム、フェライト、アルミナおよびジルコニアなどを準備し、これに電気特性や焼結性を向上させるための添加剤を加えて調製したものを用いる。 First, the green sheet used as the ceramic layer 5 is produced. As raw material powder, barium titanate, lead titanate zirconate, sodium niobate, ferrite, alumina, zirconia, etc. are prepared according to the application such as multilayer ceramic capacitor, multilayer piezoelectric element, multilayer varistor and multilayer chip inductor. A material prepared by adding an additive for improving electrical characteristics and sinterability is used.
次に、原料粉末に専用の有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法やダイコータ法などのシート成形法を用いてグリーンシートを形成する。 Next, a ceramic slurry is prepared by adding a dedicated organic vehicle to the raw material powder, and then a green sheet is formed using a sheet forming method such as a doctor blade method or a die coater method.
次に、得られたグリーンシートの主面上に内部電極パターンを形成する。内部電極パターンとなる導体ペーストとしては、金属粉末に所定の割合でセラミック粉末を加えたものを用いる。 Next, an internal electrode pattern is formed on the main surface of the obtained green sheet. As the conductive paste to be the internal electrode pattern, a metal powder added with ceramic powder at a predetermined ratio is used.
金属粉末としては、Ａｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、ＳｎおよびＰｂから選ばれる少なくとも１種を用いる。セラミック粉末としては、グリーンシートを形成するための原料粉末を用いるのがよい。 As the metal powder, at least one selected from Ag, Pd, Pt, Cu, Ni, Al, Sn and Pb is used. As the ceramic powder, it is preferable to use a raw material powder for forming a green sheet.
本実施形態の電子部品を構成する内部電極層７を形成する場合には、これらの金属粉末およびセラミック粉末から混合割合の異なる２種以上の導体ペーストを調製する。 When forming the internal electrode layer 7 constituting the electronic component of the present embodiment, two or more kinds of conductor pastes having different mixing ratios are prepared from these metal powder and ceramic powder.
図６（ａ）は、内部電極パターンの中央領域のパターンを形成するための第１のスクリーンの平面模式図であり、（ｂ）は内部電極パターンの周辺領域のパターンを形成するための第２のパターンの平面模式図である。 FIG. 6A is a schematic plan view of a first screen for forming the pattern of the central region of the internal electrode pattern, and FIG. 6B is a second schematic diagram for forming the pattern of the peripheral region of the internal electrode pattern. It is a plane schematic diagram of the pattern.
印刷用のスクリーンとして、内部電極層７の中央領域７Ａに相当する領域が開口された第１のスクリーン、および内部電極層７の中央領域７Ａに相当する領域のみにレジストが形成されて、内部電極層７の周辺領域７Ｂに相当する領域のみが開口された第２のスクリーンをそれぞれ用意する。 As a screen for printing, a resist is formed only on the first screen in which the region corresponding to the central region 7A of the internal electrode layer 7 is opened, and the region corresponding to the central region 7A of the internal electrode layer 7, and the internal electrode A second screen is prepared in which only the area corresponding to the peripheral area 7B of the layer 7 is opened.
内部電極層７の中央領域７Ａに相当する領域の内部電極パターンを形成する第１のスクリーンを用いる印刷にはセラミック粉末の割合の多い導体ペーストを用いる。 In the printing using the first screen for forming the internal electrode pattern in the region corresponding to the central region 7A of the internal electrode layer 7, a conductor paste having a high ceramic powder ratio is used.
一方、内部電極層７の周辺領域７Ｂに相当する領域の内部電極パターンを形成する第２のスクリーンを用いる印刷には内部電極層７の中央領域７Ａに適用した導体ペーストよりもセラミック粉末の少ないものを用いる。 On the other hand, the printing using the second screen for forming the internal electrode pattern in the region corresponding to the peripheral region 7B of the internal electrode layer 7 has less ceramic powder than the conductor paste applied to the central region 7A of the internal electrode layer 7 Is used.
具体的には、まず、グリーンシートの表面に、第１のスクリーンを用いて内部電極層７の中央領域７Ａに対応する領域に部分的なパターンを形成し、次に、第２のスクリーンを用いて、中央領域７Ａの周囲である周辺領域７Ｂに残りのパターンを形成する。これにより電子部品を平面視したときに、その内部電極層７中のセラミック粒子７ｂが、周辺領域７Ｂよりも中央領域７Ａに多く存在している内部電極層７を有する電子部品を得ることができる。 Specifically, first, a partial pattern is formed in a region corresponding to the central region 7A of the internal electrode layer 7 on the surface of the green sheet using the first screen, and then the second screen is used. Thus, the remaining pattern is formed in the peripheral region 7B, which is the periphery of the central region 7A. Thereby, when the electronic component is viewed in plan, an electronic component having the internal electrode layer 7 in which the ceramic particles 7b in the internal electrode layer 7 are present in the central region 7A more than the peripheral region 7B can be obtained. .
次に、内部電極パターンが形成されたグリーンシートを所望枚数重ねて、その上下に電極パターンを形成していないグリーンシートを複数枚、上層および下層が同じ枚数になるように重ねてシート積層体を形成する。この場合、シート積層体中における内部電極パターンは、積層方向に交互に対向する外部電極３に接触しないように所定の間隔を有するように形成されたものとなっている。 Next, a desired number of green sheets on which internal electrode patterns are formed are stacked, and a plurality of green sheets on which no electrode pattern is formed are stacked above and below so that the same number of upper and lower layers are stacked. Form. In this case, the internal electrode pattern in the sheet laminate is formed so as to have a predetermined interval so as not to contact the external electrodes 3 alternately opposed in the laminating direction.
次に、シート積層体を格子状に切断して、内部電極パターンの端部が積層方向に交互に露出するように電子部品本体成形体を形成する。 Next, the sheet laminate is cut into a lattice shape, and an electronic component body molded body is formed so that the ends of the internal electrode patterns are alternately exposed in the lamination direction.
次に、電子部品本体成形体を脱脂した後焼成する。焼成温度および雰囲気は用いた原料粉末および金属粉末の種類によって設定する。 Next, the electronic component body molded body is degreased and fired. The firing temperature and atmosphere are set according to the type of raw material powder and metal powder used.
次に、この電子部品本体１の内部電極層７が露出した端面に外部電極ペーストを塗布して焼付けを行い外部電極３を形成する。この場合、外部電極３の表面に実装性を高めるためにメッキ膜を形成しても構わない。 Next, an external electrode paste is applied to the end surface of the electronic component body 1 where the internal electrode layer 7 is exposed, and baking is performed to form the external electrode 3. In this case, a plating film may be formed on the surface of the external electrode 3 in order to improve mountability.
このようにして得られる本実施形態の電子部品は、平面視したときに、内部電極層７中のセラミック粒子７ｂが、周辺領域７Ｂよりも中央領域７Ａに多く存在したものとなっており、これにより内部電極層７とセラミック層５との間での剥離を抑制できる電子部品を得ることができる。 In the electronic component of the present embodiment obtained in this way, when viewed in plan, the ceramic particles 7b in the internal electrode layer 7 are present more in the central region 7A than in the peripheral region 7B. Thus, an electronic component that can suppress the peeling between the internal electrode layer 7 and the ceramic layer 5 can be obtained.
本発明の電子部品の構成を積層セラミックコンデンサに適用した例について説明する。なお、本発明の電子部品は、積層セラミックコンデンサに限らず、セラミック層と内部電極層とが積層された、積層圧電素子、積層バリスタおよび積層チップインダクタなどの積層型の電子部品に適用できることは言うまでもない。 An example in which the configuration of the electronic component of the present invention is applied to a multilayer ceramic capacitor will be described. The electronic component of the present invention is not limited to a multilayer ceramic capacitor, but can be applied to multilayer electronic components such as a multilayer piezoelectric element, a multilayer varistor, and a multilayer chip inductor in which a ceramic layer and an internal electrode layer are laminated. Yes.
まず、原料粉末として、チタン酸バリウム粉末、ＭｇＯ粉末、Ｙ２Ｏ３粉末、ＭｎＣＯ３粉末およびガラス粉末を準備し、これにポリビニルブチラールを含む有機ビヒクルを加えてセラミックスラリを調製し、次いで、ダイコータ法を用いて平均厚みが６μｍのグリーンシートを作成した。 First, as raw material powder, barium titanate powder, MgO powder, Y 2 O 3 powder, MnCO 3 powder and glass powder were prepared, and an organic vehicle containing polyvinyl butyral was added thereto to prepare a ceramic slurry, and then a die coater Using this method, a green sheet having an average thickness of 6 μm was prepared.
次に、得られたグリーンシートの主面上に内部電極パターンを形成した。内部電極パターンを形成するための第１のスクリーンおよび第２のスクリーンとして、これらを用いて形成される１個の内部電極パターンのサイズは、長辺Ｌの長さが３．１ｍｍ、短辺Ｓの長さが２．４ｍｍとなるものを用いた。内部電極層の中央領域に相当する部分は、長辺方向および短辺方向のそれぞれの長さが長辺Ｌの１／３および短辺Ｓの１／３の長さを有する長方形状となるようにした。 Next, an internal electrode pattern was formed on the main surface of the obtained green sheet. As the first screen and the second screen for forming the internal electrode pattern, the size of one internal electrode pattern formed using these is 3.1 mm in the length of the long side L, and the short side S A length of 2.4 mm was used. The portion corresponding to the central region of the internal electrode layer has a rectangular shape in which the lengths in the long side direction and the short side direction are 1/3 of the long side L and 1/3 of the short side S, respectively. I made it.
内部電極パターンとなる導体ペーストとしては、ニッケル粉末に対し、表１に示す割合でチタン酸バリウム粉末を加えたものを用いた。ニッケル粉末としては平均粒径が０．３μｍのものを用いた。また、チタン酸バリウム粉末としては、平均粒径が０．０５μｍのものと、平均粒径が０．１０μｍのものを用いた。内部電極パターンのうち中央領域のパ
ターンを形成するための導体ペーストには平均粒径が０．０５μｍと０．１０μｍのチタン酸バリウム粉末を用い、周辺領域用の導体ペーストには平均粒径が０．０５μｍのチタン酸バリウム粉末を用いた。
As a conductor paste used as an internal electrode pattern, a paste obtained by adding barium titanate powder at a ratio shown in Table 1 to nickel powder was used. Nickel powder having an average particle size of 0.3 μm was used. Further, as the barium titanate powder, those having an average particle diameter of 0.05 μm and those having an average particle diameter of 0.10 μm were used. Barium titanate powder having an average particle size of 0.05 μm and 0.10 μm is used for the conductive paste for forming the pattern of the central region among the internal electrode patterns, and the average particle size is 0 for the conductive paste for the peripheral region. 0.05 μm barium titanate powder was used.
次に、グリーンシートの表面に第１のスクリーンを用いて内部電極層７の中央領域に対応する領域に部分的な長方形状の内部電極パターンを形成し、次に、第２のスクリーンを用いて、長方形状の内部電極パターンの周囲に周辺領域のパターンを形成して、長方形状の内部電極パターンの周囲に周辺領域のパターンを有する内部電極パターンを形成した。 Next, a partial rectangular internal electrode pattern is formed in a region corresponding to the central region of the internal electrode layer 7 using the first screen on the surface of the green sheet, and then using the second screen. A peripheral region pattern was formed around the rectangular internal electrode pattern, and an internal electrode pattern having a peripheral region pattern was formed around the rectangular internal electrode pattern.
次に、内部電極パターンが形成されたグリーンシートを４００層重ねて、その上下に電極パターンを形成していないグリーンシートをそれぞれ２０枚重ね、プレス機を用いて温度６０℃、圧力１０７Ｐａ、時間１０分の条件で密着させてシート積層体とを作製した。プレス機としては、一軸加圧方式およびラバープレス方式を用いた。また、この後、シート積層体を、所定の寸法に切断してコンデンサ本体成形体を形成した。 Next, 400 green sheets on which internal electrode patterns are formed are stacked, and 20 green sheets on which no electrode patterns are formed are stacked on the top and bottom, respectively, using a press machine at a temperature of 60 ° C., a pressure of 10 7 Pa, The sheet laminate was produced by closely adhering for 10 minutes. As the pressing machine, a uniaxial pressing method and a rubber pressing method were used. Thereafter, the sheet laminate was cut into a predetermined size to form a capacitor body molded body.
次に、コンデンサ本体成形体を大気中で脱バインダ処理した後、水素−窒素中、１１５０℃で２時間焼成してコンデンサ本体を作製した。また、試料は、続いて、窒素雰囲気中１０００℃で４時間再酸化処理をした。このコンデンサ本体の大きさは３．１５×２．４５×２．４５ｍｍ３、誘電体層の平均厚みは４．５μｍ、内部電極層の１層の有効面積は５．８ｍｍ２であった。なお、有効面積とは、コンデンサ本体の異なる端面にそれぞれ露出するように積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。このときの静電容量の設計値は１．４μＦとした。 Next, the capacitor body molded body was treated to remove the binder in the atmosphere, and then fired in hydrogen-nitrogen at 1150 ° C. for 2 hours to produce a capacitor body. The sample was subsequently reoxidized at 1000 ° C. for 4 hours in a nitrogen atmosphere. The size of the capacitor body was 3.15 × 2.45 × 2.45 mm 3 , the average thickness of the dielectric layer was 4.5 μm, and the effective area of one internal electrode layer was 5.8 mm 2 . The effective area is the area of the overlapping portion of the internal electrode layers that are alternately formed in the stacking direction so as to be exposed at different end faces of the capacitor body. The design value of the capacitance at this time was 1.4 μF.
次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層セラミックコンデンサを作製した。 Next, the fired capacitor body was barrel-polished, and then an external electrode paste containing Cu powder and glass was applied to both ends of the capacitor body and baked at 850 ° C. to form external electrodes. Thereafter, using an electrolytic barrel machine, Ni plating and Sn plating were sequentially performed on the surface of the external electrode to produce a multilayer ceramic capacitor.
次に、作製した積層セラミックコンデンサについて、焼成後、電圧印加後（３００Ｖの直流電圧を０．１秒印加）および耐熱衝撃試験後（室温からの温度差が３４０℃）におけるデラミネーションまたはクラックの発生率を評価した。なお、デラミネーション、クラックの観察は試験後の試料を実体顕微鏡を用いて観察して、その有無を評価した。静電容量は、静電容量は温度２５℃、周波数１．０ｋＨｚ、測定電圧１Ｖｒｍｓで測定し、設計値からの割合を求めた。 Next, with respect to the produced multilayer ceramic capacitor, delamination or cracking occurs after firing, after voltage application (300 V DC voltage applied for 0.1 seconds) and after thermal shock test (temperature difference from room temperature is 340 ° C.) Rate was evaluated. In addition, the observation of the delamination and the crack was observed using a stereomicroscope, and the presence or absence was evaluated. The capacitance was measured at a temperature of 25 ° C., a frequency of 1.0 kHz, and a measurement voltage of 1 Vrms, and the ratio from the design value was obtained.
内部電極層の中央領域および周辺領域におけるセラミック粒子の割合は、以下の方法によって求めた。まず、電子部品を図１（ｂ）に示すように、外部電極の形成された端面側から線Ｓ０付近の断面まで研磨し、断面に内部電極層を露出させた。次に、電子部品本体の積層方向の中段に形成されている内部電極層を３層選び、線Ｓ０の長さを測定して線分の長さから３層の内部電極層について中央領域および周辺領域を求めた。このとき中心線Ｓ０を３等分したときの中央部分を中央領域とし、この中央領域の両サイドの領域を周辺領域とした。 The ratio of the ceramic particles in the central region and the peripheral region of the internal electrode layer was determined by the following method. First, as shown in FIG. 1B, the electronic component was polished from the end face side where the external electrode was formed to the cross section near the line S0 to expose the internal electrode layer in the cross section. Next, three internal electrode layers formed in the middle in the stacking direction of the electronic component body are selected, the length of the line S0 is measured, and the central region and the periphery of the three internal electrode layers are determined from the length of the line segment. Sought the area. At this time, the central portion when the center line S0 is equally divided into three is defined as a central region, and regions on both sides of the central region are defined as peripheral regions.
次に、１層の内部電極層における中央領域および周辺領域のそれぞれについて、セラミック粒子を含む全長Ｌ１を測定した。また、中央領域および周辺領域のそれぞれについて、個々のセラミック粒子の粒径に相当する長さＬｃ１を測定し、個々のセラミック粒子７ｂの径の長さＬｃ１の総和Ｌｃｔを求めた。次に、セラミック粒子７ｂを含む内部電極層７の全長Ｌ１に対するセラミック粒子の粒径の総和Ｌｃｔとの比を求めることによって、内部電極層の中央領域および周辺領域のそれぞれにおけるセラミック粒子の存在割合を求めた。 Next, the total length L1 including the ceramic particles was measured for each of the central region and the peripheral region in one internal electrode layer. Further, for each of the central region and the peripheral region, the length Lc1 corresponding to the particle size of each ceramic particle was measured, and the total length Lct of the diameters Lc1 of the individual ceramic particles 7b was obtained. Next, by determining the ratio of the total particle size Lct of the ceramic particles to the total length L1 of the internal electrode layer 7 including the ceramic particles 7b, the abundance ratio of the ceramic particles in each of the central region and the peripheral region of the internal electrode layer is determined. Asked.
このような測定を、露出させた内部電極層のうち電子部品本体の積層方向の中段Ｍの部分から任意に選択した３層について行い、それぞれ測定した値の平均値を求め、この平均値を内部電極層の中央領域および周辺領域のそれぞれにおけるセラミック粒子の存在割合とした。 Such measurement is performed on three layers arbitrarily selected from the middle M portion in the stacking direction of the electronic component body among the exposed internal electrode layers, and an average value of each measured value is obtained, and this average value is The presence ratio of the ceramic particles in each of the central region and the peripheral region of the electrode layer was used.
表１の結果から明らかなように、試料Ｎｏ．２〜１６は、平面視したとき、内部電極層中のセラミック粒子が周辺領域よりも中央領域に２０％以上多く存在するものであったが、これらの試料では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーショ
ンまたはクラックの発生率が１００個中それぞれ２個以下、４個以下および８個以下であった。
As is clear from the results in Table 1, sample No. In Nos. 2 to 16, when viewed in plan, the ceramic particles in the internal electrode layer were present in the central region at 20% or more more than in the peripheral region. In these samples, after firing, after voltage application and heat resistance The occurrence rate of delamination or crack after the impact test was 2 or less, 4 or less, and 8 or less, respectively, out of 100.
中央領域に存在するセラミック粒子の平均粒径を周辺領域に存在するセラミック粒子の平均粒径よりも大きくした試料Ｎｏ．７〜９では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１個以下、２個以下および３個以下であった。 Sample No. 1 in which the average particle size of the ceramic particles existing in the central region is larger than the average particle size of the ceramic particles existing in the peripheral region. In Nos. 7 to 9, the occurrence rate of delamination or crack after firing, voltage application, and thermal shock test was 1 or less, 2 or less, and 3 or less in 100 pieces, respectively.
電子部品本体の積層方向の上側および下側に位置する内部電極層が、中央領域と周辺領域との境界付近で折れ曲がり、周辺領域が、電子部品本体の積層方向の中段側に向いている構成を有する試料Ｎｏ．１０〜１２では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１個以下、１個以下および６個以下であった。この場合、特に、電圧印加後のクラックの発生率が低減された。 The internal electrode layers located on the upper and lower sides in the stacking direction of the electronic component main body are bent near the boundary between the central region and the peripheral region, and the peripheral region faces the middle side in the stacking direction of the electronic component main body. Sample No. In Nos. 10 to 12, the occurrence rate of delamination or crack after firing, after voltage application, and after thermal shock test was 1 or less, 1 or less, and 6 or less in 100 pieces, respectively. In this case, in particular, the incidence of cracks after voltage application was reduced.
内部電極層の中央領域におけるセラミック粒子の占める割合が周辺領域よりも高い内部電極層を電子部品本体の積層方向の中段のみに設けた試料Ｎｏ．１３〜１６では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、２個以下、４個以下および８個以下であり、静電容量が設計値の９０％以上であった。 Sample No. 1 in which an internal electrode layer in which the ratio of ceramic particles in the central region of the internal electrode layer is higher than that in the peripheral region is provided only in the middle of the stacking direction of the electronic component body In Nos. 13 to 16, the delamination or crack occurrence rate after firing, voltage application, and thermal shock test is 100 or less, 2 or less, 4 or less, and 8 or less, respectively. 90% or more.
これに対し、平面視したとき、内部電極層の中央領域におけるセラミック粒子の占める割合を周辺領域と同程度とした試料Ｎｏ．１は、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１１個、１７個、および２８個であった。 On the other hand, when viewed in a plan view, the sample No. 1 in which the ratio of the ceramic particles in the central region of the internal electrode layer is approximately the same as that of the peripheral region. In No. 1, the occurrence rate of delamination or crack after firing, voltage application, and thermal shock test was 11, 17, and 28 out of 100, respectively.
１ 電子部品本体
３ 外部電極
５ セラミック層
７ 内部電極層
７Ａ 中央領域
７Ｂ 周辺領域
７ａ 金属
７ｂ セラミック粒子
８ カバー層
DESCRIPTION OF SYMBOLS 1 Electronic component main body 3 External electrode 5 Ceramic layer 7 Internal electrode layer 7A Central area 7B Peripheral area 7a Metal 7b Ceramic particle 8 Cover layer
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011236108A JP5951958B2 (en) | 2011-10-27 | 2011-10-27 | Electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011236108A JP5951958B2 (en) | 2011-10-27 | 2011-10-27 | Electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013093522A true JP2013093522A (en) | 2013-05-16 |
| JP5951958B2 JP5951958B2 (en) | 2016-07-13 |
Family
ID=48616415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011236108A Active JP5951958B2 (en) | 2011-10-27 | 2011-10-27 | Electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5951958B2 (en) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053135A (en) * | 1991-06-25 | 1993-01-08 | Tokin Corp | Laminated ceramic capacitor |
| JPH08115845A (en) * | 1994-10-14 | 1996-05-07 | Tokin Corp | Monolithic ceramic capacitor |
| JPH08115844A (en) * | 1994-10-14 | 1996-05-07 | Tokin Corp | Monolithic ceramic capacitor |
| JPH09260201A (en) * | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | Laminated capacitor |
| JPH1154365A (en) * | 1997-08-07 | 1999-02-26 | Murata Mfg Co Ltd | Multilayered ceramic electronic component |
| JP2002208533A (en) * | 2001-01-09 | 2002-07-26 | Matsushita Electric Ind Co Ltd | Laminated ceramic electronic component and its manufacturing method |
| JP2003022930A (en) * | 2001-07-09 | 2003-01-24 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor |
| JP2003077761A (en) * | 2001-09-05 | 2003-03-14 | Nec Tokin Ceramics Corp | Multilayer ceramic capacitor and multilayer ceramic component |
| JP2004356333A (en) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | Laminated electronic component and its manufacturing method |
| JP2006332334A (en) * | 2005-05-26 | 2006-12-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2007142342A (en) * | 2005-11-22 | 2007-06-07 | Kyocera Corp | Multi-layer ceramic capacitor and its manufacturing method |
| JP2007288146A (en) * | 2006-03-20 | 2007-11-01 | Tdk Corp | Process for manufacturing multilayer ceramic electronic component |
| JP2007335726A (en) * | 2006-06-16 | 2007-12-27 | Tdk Corp | Multilayer ceramic capacitor |
| JP2008085041A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer ceramic capacitor and its manufacturing method |
| JP2008258191A (en) * | 2007-03-30 | 2008-10-23 | Tdk Corp | Laminated electronic component |
| JP2013089944A (en) * | 2011-10-18 | 2013-05-13 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
-
2011
- 2011-10-27 JP JP2011236108A patent/JP5951958B2/en active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053135A (en) * | 1991-06-25 | 1993-01-08 | Tokin Corp | Laminated ceramic capacitor |
| JPH08115845A (en) * | 1994-10-14 | 1996-05-07 | Tokin Corp | Monolithic ceramic capacitor |
| JPH08115844A (en) * | 1994-10-14 | 1996-05-07 | Tokin Corp | Monolithic ceramic capacitor |
| JPH09260201A (en) * | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | Laminated capacitor |
| JPH1154365A (en) * | 1997-08-07 | 1999-02-26 | Murata Mfg Co Ltd | Multilayered ceramic electronic component |
| JP2002208533A (en) * | 2001-01-09 | 2002-07-26 | Matsushita Electric Ind Co Ltd | Laminated ceramic electronic component and its manufacturing method |
| JP2003022930A (en) * | 2001-07-09 | 2003-01-24 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor |
| JP2003077761A (en) * | 2001-09-05 | 2003-03-14 | Nec Tokin Ceramics Corp | Multilayer ceramic capacitor and multilayer ceramic component |
| JP2004356333A (en) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | Laminated electronic component and its manufacturing method |
| JP2006332334A (en) * | 2005-05-26 | 2006-12-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2007142342A (en) * | 2005-11-22 | 2007-06-07 | Kyocera Corp | Multi-layer ceramic capacitor and its manufacturing method |
| JP2007288146A (en) * | 2006-03-20 | 2007-11-01 | Tdk Corp | Process for manufacturing multilayer ceramic electronic component |
| JP2007335726A (en) * | 2006-06-16 | 2007-12-27 | Tdk Corp | Multilayer ceramic capacitor |
| JP2008085041A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer ceramic capacitor and its manufacturing method |
| JP2008258191A (en) * | 2007-03-30 | 2008-10-23 | Tdk Corp | Laminated electronic component |
| JP2013089944A (en) * | 2011-10-18 | 2013-05-13 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5951958B2 (en) | 2016-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6812477B2 (en) | Multilayer ceramic capacitors, manufacturing methods for multilayer ceramic capacitors, and mounting boards for multilayer ceramic capacitors | |
| US9076596B2 (en) | Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same | |
| JP5206440B2 (en) | Ceramic electronic components | |
| JP2012253338A (en) | Multilayer ceramic electronic component | |
| JP6342245B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2014204113A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2012253337A (en) | Multilayer ceramic electronic component | |
| JP2013149939A (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| JP2012227198A (en) | Multilayer ceramic capacitor | |
| JP2018067568A (en) | Method of manufacturing multilayer ceramic capacitor | |
| JP2017212272A (en) | Multilayer ceramic capacitor | |
| JP2012059742A (en) | Multilayer ceramic capacitor | |
| JP2013115422A (en) | Multilayer ceramic electronic component | |
| JP2012099786A (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
| JP2013214698A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same | |
| JP4998222B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP5780856B2 (en) | Multilayer ceramic capacitor | |
| JP6301629B2 (en) | Multilayer electronic components | |
| JP5566274B2 (en) | Multilayer electronic components | |
| JP4175284B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP5951958B2 (en) | Electronic components | |
| JP2015029152A (en) | Multilayer ceramic capacitor | |
| JP6306311B2 (en) | Multilayer electronic components | |
| JP2018113300A (en) | Manufacturing method of multilayer electronic component | |
| JP6591771B2 (en) | Multilayer capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5951958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |