JP2013070017A - Semiconductor module and manufacturing method of the same - Google Patents

Semiconductor module and manufacturing method of the same Download PDF

Info

Publication number
JP2013070017A
JP2013070017A JP2012061802A JP2012061802A JP2013070017A JP 2013070017 A JP2013070017 A JP 2013070017A JP 2012061802 A JP2012061802 A JP 2012061802A JP 2012061802 A JP2012061802 A JP 2012061802A JP 2013070017 A JP2013070017 A JP 2013070017A
Authority
JP
Japan
Prior art keywords
wiring
screw
semiconductor module
wiring board
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012061802A
Other languages
Japanese (ja)
Inventor
Yasushi Takayama
泰史 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012061802A priority Critical patent/JP2013070017A/en
Publication of JP2013070017A publication Critical patent/JP2013070017A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To inhibit the damage of a semiconductor module which is caused by stress resulting from heat generated by a semiconductor element including electrodes on both front and rear surfaces.SOLUTION: A semiconductor module includes: a radiator; a wiring board where a wiring pattern is formed and having electrodes on both front and rear surfaces; a semiconductor element disposed on the predetermined surface side of the wiring board; a joining part which is disposed on a predetermined surface of the wiring board and has a wiring part used for connecting the semiconductor element with the wiring pattern and an insulation joining part positioned around the wiring board; electrode wiring disposed at the predetermined surface side of the semiconductor element; and an insulation layer placed without being bonded to the radiator.

Description

本発明は、半導体素子と配線基板と放熱器を含む半導体モジュールに関する。   The present invention relates to a semiconductor module including a semiconductor element, a wiring board, and a radiator.

従来から、表裏両面に電極を備えた半導体素子が接合された配線基板と、放熱器（ヒートシンク）と、半導体素子と放熱器との間に配置された絶縁部材とが積層された多層構造の半導体モジュールが用いられている。放熱器として熱伝導性に優れる金属製部材（例えば、金属板）が用いられる場合において、絶縁部材は、放熱器と半導体素子との間の絶縁性を確保するために用いられ、例えば、セラミックスにより形成される。   Conventionally, a semiconductor having a multilayer structure in which a wiring board in which semiconductor elements having electrodes on both the front and back surfaces are joined, a radiator (heat sink), and an insulating member disposed between the semiconductor element and the radiator are laminated. Module is used. When a metal member (for example, a metal plate) having excellent thermal conductivity is used as a radiator, the insulating member is used to ensure insulation between the radiator and the semiconductor element. It is formed.

前述の半導体モジュールでは、導電性や熱伝導性を向上させるために各部材間を密着させることが求められる。そこで、各部材同士を接着剤等により接着させる方法を採用した場合、各部材間で発生する応力によって半導体モジュールが破損するおそれがある。これは、半導体素子の発する熱により半導体モジュール全体が高温となった場合に顕著であり、例えば、接着された部材同士の熱膨張率が互いに異なる場合や、接着された部材同士に温度分布が存在する場合に起こり得る。   In the above-described semiconductor module, it is required to closely contact each member in order to improve conductivity and thermal conductivity. Therefore, when a method of bonding each member with an adhesive or the like is employed, the semiconductor module may be damaged by a stress generated between the members. This is remarkable when the entire semiconductor module becomes high temperature due to heat generated by the semiconductor element. For example, when the thermal expansion coefficients of the bonded members are different from each other, or there is a temperature distribution between the bonded members. Can happen if you do.

そこで、加圧専用の板状部材（加圧部材）と放熱器とで配線基板および絶縁部材を挟み、加圧部材と放熱器をボルトによって締結し、更に弾性部材を設けることで、温度サイクルによってクラックが発生しても接続状態が維持できる半導体モジュールが提案されている（特許文献１）。   Therefore, by sandwiching the wiring board and the insulating member between the plate member dedicated to pressurization (pressurizing member) and the radiator, fastening the pressurizing member and the radiator with bolts, and further providing an elastic member, A semiconductor module that can maintain a connected state even if a crack occurs has been proposed (Patent Document 1).

特開２００７−２８７８３３号公報JP 2007-287833 A

上述した技術では、温度サイクルによる半田部分のクラックの発生を押えることは出来ていないという問題があった。さらに、上述した技術では、各部材に加え加圧部材を用いていることから、半導体モジュールの大型化を招くという問題があった。   The technique described above has a problem that it is not possible to suppress the occurrence of cracks in the solder portion due to the temperature cycle. Furthermore, in the above-described technique, there is a problem in that the semiconductor module is increased in size because a pressure member is used in addition to each member.

本発明は、表裏両面に電極を備えた半導体素子が発する熱に起因する応力による半導体モジュールの損傷を抑制することを目的とする。   An object of this invention is to suppress the damage to the semiconductor module by the stress resulting from the heat | fever which the semiconductor element provided with the electrode on both front and back emits.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

［適用例１］半導体モジュールであって、
放熱器と、
配線パターンが形成された配線基板と、
前記配線基板の所定面側に配置され、表裏両面に電極を有する半導体素子と、
前記配線基板の前記所定面上に配置され、前記半導体素子と前記配線パターンとを接続するための配線部、および前記配線部の周囲に位置する絶縁接合部を有する接合部と、
前記半導体素子の所定面側に配置された電極配線と、
前記放熱器に接着されることなく載置された絶縁層と
を備える、半導体モジュール。 [Application Example 1] A semiconductor module,
A radiator,
A wiring board on which a wiring pattern is formed;
A semiconductor element disposed on a predetermined surface side of the wiring board and having electrodes on both front and back surfaces;
A wiring portion disposed on the predetermined surface of the wiring board, for connecting the semiconductor element and the wiring pattern, and a bonding portion having an insulating bonding portion positioned around the wiring portion;
An electrode wiring disposed on a predetermined surface side of the semiconductor element;
A semiconductor module comprising: an insulating layer placed without being bonded to the radiator.

適用例１の半導体モジュールによると、放熱器と絶縁層とを互いに接着されることなく接して配置できるので、ある構成部材の変形に追従した他の構成部材の変形が生じることがない。それゆえ、半導体素子と電極配線との接合界面において大きな応力が生じることがなく、接続箇所の損傷を抑制できる。   According to the semiconductor module of Application Example 1, since the radiator and the insulating layer can be arranged in contact with each other without being bonded to each other, the deformation of other constituent members following the deformation of a certain constituent member does not occur. Therefore, a large stress does not occur at the bonding interface between the semiconductor element and the electrode wiring, and damage to the connection portion can be suppressed.

［適用例２］適用例１に記載の半導体モジュールにおいて、さらに、
前記配線基板と前記接合部と前記半導体素子と前記電極配線と前記絶縁層と前記放熱器とを含む積層体の積層方向に沿って配置され、前記配線基板と前記放熱器とを締結する締結部を備える、半導体モジュール。 Application Example 2 In the semiconductor module described in Application Example 1,
A fastening portion that is disposed along a stacking direction of a laminate including the wiring board, the joint, the semiconductor element, the electrode wiring, the insulating layer, and the radiator, and fastens the wiring board and the radiator. A semiconductor module comprising:

このような構成により、積層方向に沿って配置された締結部により配線基板と放熱器とが締結されているので、例えば、積層方向と垂直な方向（各構成要素における他の構成要素と当接する面に沿った方向）に沿って配置され、配線基板を押圧する板状部材等を用いる必要がないので、半導体モジュールを小型化することができる。加えて、締結部により配線基板と放熱器とを締結するので、各構成要素を密着させることができ、放熱器と絶縁層とを互いに接着されることなく接して配置されていたとしても、導電性や熱伝導性を大幅に低減させない、つまり維持することができる。   With such a configuration, since the wiring board and the radiator are fastened by the fastening portion arranged along the stacking direction, for example, a direction perpendicular to the stacking direction (contacts with other components in each component) Since it is not necessary to use a plate-like member or the like that is disposed along the direction of the surface and presses the wiring board, the semiconductor module can be reduced in size. In addition, since the wiring board and the radiator are fastened by the fastening portion, the components can be brought into close contact with each other, and even if the radiator and the insulating layer are disposed without being bonded to each other, the conductive layer Performance or thermal conductivity is not significantly reduced, that is, can be maintained.

［適用例３］適用例２に記載の半導体モジュールにおいて、さらに、前記配線基板と前記接合部と前記絶縁層とを、それぞれ前記積層方向に貫通するネジ収容部と、前記放熱器に形成され、前記ネジ収容部と連通するネジ穴と、を備え、前記締結部材は、前記ネジ収容部に収容され、前記ネジ穴と係合するネジであり、前記ネジ収容部の収容面には、前記ネジと接する熱伝導性部材が配置されている、半導体モジュール。   [Application Example 3] In the semiconductor module according to Application Example 2, further, the wiring board, the joint portion, and the insulating layer are respectively formed in a screw accommodating portion that penetrates in the stacking direction, and the radiator. A screw hole that communicates with the screw accommodating portion, and the fastening member is a screw that is accommodated in the screw accommodating portion and engages with the screw hole. A semiconductor module in which a thermally conductive member in contact with is disposed.

このような構成により、半導体素子から発せられ、配線基板や接合部や絶縁層を通ってネジ収容部の収容面に至った熱を、熱伝導性部材を介してネジに伝えることができる。したがって、ネジ収容部の収容面に至った熱を、ネジを通って放熱部に導くことができるので、半導体モジュール全体の放熱性を向上させることができる。   With such a configuration, heat emitted from the semiconductor element and reaching the accommodation surface of the screw accommodation portion through the wiring board, the joint portion, and the insulating layer can be transmitted to the screw via the heat conductive member. Therefore, since the heat reaching the accommodation surface of the screw accommodation portion can be guided to the heat dissipation portion through the screw, the heat dissipation of the entire semiconductor module can be improved.

［適用例４］適用例３に記載の半導体モジュールにおいて、前記熱伝導性部材は、前記収容面において前記配線基板から前記絶縁層に至るまで延び、前記放熱器と接する、半導体モジュール。   [Application Example 4] The semiconductor module according to Application Example 3, wherein the thermally conductive member extends from the wiring board to the insulating layer on the accommodation surface and is in contact with the radiator.

このような構成により、配線基板や接合部や絶縁層を通ってネジ収容部の収容面に至った熱を、熱伝導性部材を介して放熱器に導くことができ、半導体モジュール全体の放熱性を向上させることができる。   With such a configuration, the heat that reaches the accommodation surface of the screw accommodation portion through the wiring board, the joint portion, or the insulating layer can be guided to the heat radiator via the heat conductive member, and the heat dissipation of the entire semiconductor module. Can be improved.

［適用例５］適用例４に記載の半導体モジュールにおいて、前記熱伝導性部材は、前記ネジに比べて高い熱伝導性を有する、半導体モジュール。   Application Example 5 The semiconductor module according to Application Example 4, wherein the thermal conductive member has higher thermal conductivity than the screw.

このような構成により、ネジ収容部の収容面の熱のうち、より多くの熱を、熱伝導性部材を介して放熱器やネジに伝えることができる。   With such a configuration, it is possible to transmit more heat of the accommodation surface of the screw accommodation portion to the radiator and the screw via the heat conductive member.

［適用例６］適用例２ないし適用例５のいずれかに記載の半導体モジュールにおいて、
前記配線基板は多層構造であり、前記積層方向とは異なる方向に伸び、前記締結部と接する放熱層を有する、半導体モジュール。 [Application Example 6] In the semiconductor module according to any one of Application Example 2 to Application Example 5,
The wiring board has a multilayer structure, and has a heat dissipation layer extending in a direction different from the stacking direction and in contact with the fastening portion.

このような構成により、配線基板内に放熱層を設けるので、半導体素子から発せられた熱を放熱層で受けて締結部に導き、締結部を介して放熱器に伝えることができる。したがって、半導体モジュール全体の放熱性を向上させることができる。また、配線基板において、放熱層を介して半導体素子の配置されている側と反対側に熱が伝わることを抑制できるので、この反対側に低発熱電子部品（制御用半導体素子やコンデンサ等）を接合したとしても、低発熱電子部品の昇温を抑制できる。さらに、低発熱電子部品を含めたモジュール全体として、小型化を図る事ができる。   With such a configuration, since the heat dissipation layer is provided in the wiring board, the heat generated from the semiconductor element can be received by the heat dissipation layer, guided to the fastening portion, and transmitted to the radiator via the fastening portion. Therefore, the heat dissipation of the entire semiconductor module can be improved. In addition, in the wiring board, heat can be prevented from being transmitted to the side opposite to the side where the semiconductor element is disposed via the heat dissipation layer, so a low heat generation electronic component (such as a control semiconductor element or capacitor) is provided on the opposite side. Even if they are joined, the temperature rise of the low heat-generating electronic component can be suppressed. Furthermore, it is possible to reduce the size of the entire module including the low heat generation electronic components.

［適用例７］適用例１ないし適用例６のいずれかに記載の半導体モジュールにおいて、
前記絶縁接合部は、無機系材料で形成されている、半導体モジュール。 Application Example 7 In the semiconductor module according to any one of Application Examples 1 to 6,
The insulating junction is a semiconductor module formed of an inorganic material.

このような構成により、絶縁接合部の高温耐性を向上させることができる。   With such a configuration, the high-temperature resistance of the insulating joint can be improved.

［適用例８］適用例１ないし適用例７のいずれかに記載の半導体モジュールにおいて、
前記配線パターンは、
前記配線基板において前記接合部と接触する面に配置された第１の表面配線と、
前記配線基板において前記接合部と接触する面の反対面に配置された第２の表面配線と、
前記配線基板内において前記積層方向に伸び、前記第１の表面配線と前記第２の表面配線とを接続する配線と、
を有する、半導体モジュール。 [Application Example 8] In the semiconductor module according to any one of Application Examples 1 to 7,
The wiring pattern is
A first surface wiring disposed on a surface of the wiring board that contacts the joint;
A second surface wiring disposed on a surface opposite to the surface in contact with the joint in the wiring board;
A wiring that extends in the stacking direction in the wiring board and connects the first surface wiring and the second surface wiring;
A semiconductor module.

このような構成により、第２の表面配線と電気的に接続されるように配線基板に電子部品が接合された場合に、この電子部品と半導体素子との間を比較的短い距離で接続することができる。したがって、配線に起因する寄生インダクタンスを低減させることができる。   With such a configuration, when an electronic component is bonded to the wiring board so as to be electrically connected to the second surface wiring, the electronic component and the semiconductor element are connected at a relatively short distance. Can do. Therefore, parasitic inductance due to the wiring can be reduced.

［適用例９］多層構造を有する半導体モジュールの製造方法であって、
（ａ）配線パターンが形成された配線基板を製造する工程と、
（ｂ）半導体素子と前記配線パターンとを接続するための配線部と、前記配線部の周囲に位置する絶縁接合部と、を有する接合部を、前記配線基板の所定面に配置する工程と、
（ｃ）前記半導体素子を前記接合部に接合する工程と、
（ｄ）前記半導体素子が接合された前記接合部および前記配線基板を、電極配線を含む電極配線層に載置する工程と、
（ｅ）前記電極配線層を、絶縁層に載置する工程と、
（ｆ）前記絶縁層を、接着することなく放熱器に載置する工程と、
を備える、半導体モジュールの製造方法。 Application Example 9 A method for manufacturing a semiconductor module having a multilayer structure,
(A) a step of manufacturing a wiring board on which a wiring pattern is formed;
(B) a step of disposing a bonding portion having a wiring portion for connecting a semiconductor element and the wiring pattern and an insulating bonding portion positioned around the wiring portion on a predetermined surface of the wiring board;
(C) bonding the semiconductor element to the bonding portion;
(D) placing the joining portion and the wiring board to which the semiconductor element is joined on an electrode wiring layer including electrode wiring;
(E) placing the electrode wiring layer on an insulating layer;
(F) placing the insulating layer on a radiator without bonding;
A method for manufacturing a semiconductor module.

適用例９の半導体モジュールの製造方法によると、放熱器と絶縁層とを互いに接着されることなく接して配置できるので、ある構成部材の変形に追従した他の構成部材の変形が生じることがない。それゆえ、半導体素子と電極配線等の、各部材間の接合界面において大きな応力が生じることがなく、接続箇所の損傷による電気的、熱伝導的な断裂を抑制できる。   According to the semiconductor module manufacturing method of the application example 9, the radiator and the insulating layer can be arranged in contact with each other without being bonded to each other, so that deformation of other component members following the deformation of a certain component member does not occur. . Therefore, a large stress does not occur at the bonding interface between the members such as the semiconductor element and the electrode wiring, and the electrical and thermal conduction breakage due to the damage of the connection portion can be suppressed.

［適用例１０］適用例９に記載の半導体モジュールの製造方法において、さらに、
（ｇ）前記配線基板と前記接合部と前記半導体素子と前記電極配線層と前記絶縁層と前記放熱器とを含む積層体の積層方向に沿って締結部材を配置して、前記締結部材を用いて前記配線基板と前記放熱器とを締結する工程を備える、半導体モジュールの製造方法。 [Application Example 10] In the method of manufacturing a semiconductor module according to Application Example 9,
(G) A fastening member is disposed along a stacking direction of a laminate including the wiring board, the joint, the semiconductor element, the electrode wiring layer, the insulating layer, and the radiator, and the fastening member is used. A method for manufacturing a semiconductor module, comprising the step of fastening the wiring board and the radiator.

このような構成により、積層方向に沿って配置された締結部により配線基板と放熱器とが締結されているので、例えば、積層方向と垂直な方向（各構成要素における他の構成要素と当接する面に沿った方向）に沿って配置され、配線基板を押圧する板状部材等を用いる必要がないので、半導体モジュールを小型化することができる。加えて、締結部により配線基板と放熱器とを締結するので、各構成要素を密着させることができ、放熱器と絶縁層とを互いに接着されることなく接して配置されていたとしても、導電性や熱伝導性を大幅に低減させない、つまり維持することができる。   With such a configuration, since the wiring board and the radiator are fastened by the fastening portion arranged along the stacking direction, for example, a direction perpendicular to the stacking direction (contacts with other components in each component) Since it is not necessary to use a plate-like member or the like that is disposed along the direction of the surface and presses the wiring board, the semiconductor module can be reduced in size. In addition, since the wiring board and the radiator are fastened by the fastening portion, the components can be brought into close contact with each other, and even if the radiator and the insulating layer are disposed without being bonded to each other, the conductive layer Performance or thermal conductivity is not significantly reduced, that is, can be maintained.

［適用例１１］適用例１０に記載の半導体モジュールの製造方法において、
前記工程（ｇ）は、加熱しながら、前記半導体素子と前記電極配線とを導電性の接合部材を介して接合する工程を含む、半導体モジュールの製造方法。 Application Example 11 In the semiconductor module manufacturing method according to Application Example 10,
The said process (g) is a manufacturing method of a semiconductor module including the process of joining the said semiconductor element and the said electrode wiring through a conductive joining member, heating.

このような構成により、密着しているが接合していない半導体素子と電極配線間の導電性の接合部材が溶融、接合されることで接合強度が向上し、電気的な接続信頼性を向上させることができる。   With such a configuration, the conductive bonding member between the semiconductor element and the electrode wiring that are in close contact but not bonded is melted and bonded, thereby improving the bonding strength and improving the electrical connection reliability. be able to.

［適用例１２］適用例１０または適用例１１に記載の半導体モジュールの製造方法であって、さらに、（ｈ）前記配線基板と前記接合部と前記絶縁層とを、それぞれ厚み方向に貫通するネジ収容部の収容面に、熱伝導性部材を配置する工程を備え、前記放熱器は、前記ネジ収容部と連通するネジ穴を有し、前記工程（ｇ）は、前記締結部材としてのネジを、前記熱伝導性部材に接するように前記ネジ収容部に収容し、前記ネジ穴と係合させる工程を含む、半導体モジュールの製造方法。   [Application Example 12] A method for manufacturing a semiconductor module according to Application Example 10 or Application Example 11, further comprising: (h) a screw that penetrates the wiring board, the joint, and the insulating layer in the thickness direction. A step of disposing a heat conductive member on a housing surface of the housing portion, wherein the radiator has a screw hole communicating with the screw housing portion, and the step (g) includes a screw as the fastening member; A method for manufacturing a semiconductor module, comprising the steps of: housing in the screw housing portion so as to be in contact with the thermally conductive member; and engaging with the screw hole.

このような構成により、半導体素子から発せられ、配線基板や接合部や絶縁層を通ってネジ収容部の収容面に至った熱を、熱伝導性部材を介してネジに伝えることができる。したがって、ネジ収容部の収容面に至った熱を、ネジを通って放熱部に導くことができるので、半導体モジュール全体の放熱性を向上させることができる。   With such a configuration, heat emitted from the semiconductor element and reaching the accommodation surface of the screw accommodation portion through the wiring board, the joint portion, and the insulating layer can be transmitted to the screw via the heat conductive member. Therefore, since the heat reaching the accommodation surface of the screw accommodation portion can be guided to the heat dissipation portion through the screw, the heat dissipation of the entire semiconductor module can be improved.

［適用例１３］適用例１０または適用例１１に記載の半導体モジュールの製造方法において、前記工程（ａ）は、前記配線基板において、前記配線基板を厚み方向に貫通する第１の貫通孔と前記第１の貫通孔に充填された熱伝導性基材とから構成される第１のネジ収容部形成部を形成する工程を含み、前記工程（ｂ）は、前記接合部において、前記接合部を厚み方向に貫通する第２の貫通孔と前記第２の貫通孔に充填された熱伝導性基材とから構成される第２のネジ収容部形成部を形成する工程を含み、前記工程（ｄ）は、前記電極配線層において、前記電極配線層を厚み方向に貫通する第３の貫通孔と前記第３の貫通孔に充填された熱伝導性基材とから構成される第３のネジ収容部形成部を形成する工程を含み、前記工程（ｅ）は、前記絶縁層において、前記絶縁層を厚み方向に貫通する第４の貫通孔と前記第４の貫通孔に充填された熱伝導性基材とから構成される第４のネジ収容部形成部を形成する工程を含み、
さらに、前記配線基板と前記接合部と前記半導体素子と前記電極配線層と前記絶縁層とを積層する工程を含み、
前記工程（ｇ）は、前記第１ないし第４のネジ収容部形成部に充填されている各前記熱伝導性基材に、前記積層方向に沿って延び、前記ネジと係合するネジ山を形成する工程を含む、半導体モジュールの製造方法。 [Application Example 13] In the method for manufacturing a semiconductor module according to Application Example 10 or Application Example 11, the step (a) includes a step of: forming a first through hole penetrating the wiring board in a thickness direction; Including a step of forming a first screw housing portion forming portion composed of a thermally conductive base material filled in the first through-hole, wherein the step (b) includes: Including a step of forming a second screw housing portion forming portion constituted by a second through hole penetrating in the thickness direction and a thermally conductive base material filled in the second through hole, wherein the step (d ) In the electrode wiring layer, a third screw housing composed of a third through hole penetrating the electrode wiring layer in the thickness direction and a thermally conductive base material filled in the third through hole. Forming a part forming part, wherein the step (e) includes the step of Forming a fourth screw housing portion forming portion that includes a fourth through hole penetrating the insulating layer in a thickness direction and a thermally conductive base material filled in the fourth through hole in the layer; Including
Furthermore, the step of laminating the wiring board, the joint, the semiconductor element, the electrode wiring layer and the insulating layer,
In the step (g), a thread that extends along the laminating direction and engages with the screw is formed on each of the thermally conductive base materials filled in the first to fourth screw housing portion forming portions. A method for manufacturing a semiconductor module, comprising a forming step.

このような構成により、半導体素子から発せられ、配線基板や接合部や絶縁層を通ってネジ収容部の収容面に至った熱を、各熱伝導性部材を介してネジに伝えることができる。したがって、ネジ収容部の収容面に至った熱を、ネジを通って放熱部に導くことができるので、半導体モジュール全体の放熱性を向上させることができる。加えて、ネジ収容部に充填された各熱伝導性部材にネジ山が形成された後にネジを収容するので、半導体モジュールの完成後においてネジが緩んだ場合に、ネジを締め直すことができる。   With such a configuration, the heat emitted from the semiconductor element and reaching the accommodation surface of the screw accommodation portion through the wiring board, the joint portion, and the insulating layer can be transmitted to the screw via each heat conductive member. Therefore, since the heat reaching the accommodation surface of the screw accommodation portion can be guided to the heat dissipation portion through the screw, the heat dissipation of the entire semiconductor module can be improved. In addition, since the screw is accommodated after the screw thread is formed in each thermally conductive member filled in the screw accommodating portion, the screw can be retightened when the screw is loosened after the completion of the semiconductor module.

なお、本発明は、種々の態様で実現することが可能であり、例えば、半導体モジュールを搭載した電力変換装置等の形態で実現することができる。   In addition, this invention can be implement | achieved in various aspects, for example, can be implement | achieved with forms, such as a power converter device etc. which mount a semiconductor module.

本発明の一実施例としての半導体モジュールの構成を示す断面図。Sectional drawing which shows the structure of the semiconductor module as one Example of this invention. 第１実施例における半導体モジュールの製造方法の手順を示すフローチャート。The flowchart which shows the procedure of the manufacturing method of the semiconductor module in 1st Example. 図２に示す配線基板の作製処理の詳細処理手順を示すフローチャート。The flowchart which shows the detailed process sequence of the preparation process of the wiring board shown in FIG. 図２に示す外装配線パターン作製処理の詳細手順を示すフローチャート。The flowchart which shows the detailed procedure of the exterior wiring pattern preparation process shown in FIG. 図２に示す接合部作製処理の手順を示すフローチャート。The flowchart which shows the procedure of the junction part preparation process shown in FIG. 図２に示す組み立て処理の詳細手順を示すフローチャート。The flowchart which shows the detailed procedure of the assembly process shown in FIG. ステップＳ４０５における半導体素子の載置工程を模式的に示す説明図。Explanatory drawing which shows typically the mounting process of the semiconductor element in step S405. 第２実施例における半導体モジュールの構成を示す断面図。Sectional drawing which shows the structure of the semiconductor module in 2nd Example. 第３実施例における半導体モジュールの構成を示す断面図。Sectional drawing which shows the structure of the semiconductor module in 3rd Example. 第４実施例の半導体モジュールの構成を示す断面図。Sectional drawing which shows the structure of the semiconductor module of 4th Example. 第４実施例における組み立て処理の手順を示すフローチャート。The flowchart which shows the procedure of the assembly process in 4th Example. 第５実施例の配線基板作製処理の手順を示すフローチャート。The flowchart which shows the procedure of the wiring board preparation process of 5th Example. 第５実施例の外装配線パターン作製処理の手順を示すフローチャート。The flowchart which shows the procedure of the exterior wiring pattern preparation process of 5th Example. 第５実施例の接合部作製処理の手順を示すフローチャート。The flowchart which shows the procedure of the junction part preparation process of 5th Example.

Ａ．第１実施例：
Ａ１．半導体モジュールの構成：
図１は、本発明の一実施例としての半導体モジュールの構成を示す断面図である。この半導体モジュール１００は、いわゆるパワーモジュールであり、自動車における電力制御等に用いられる。半導体モジュール１００は、配線基板１０と、複数の半導体素子３０と、接合部２０と、電極配線層３５と、放熱器５０と、絶縁層４０と、複数のネジ１９と、を備えている。半導体モジュール１００は、各構成要素（ネジ１９を除いた、配線基板１０，複数の半導体素子３０，接合部２０，電極配線層３５，放熱器５０，絶縁層４０）が積層された多層構造を有している。具体的には、放熱器５０の上には絶縁層４０が配置され、絶縁層４０の上には電極配線層３５が配置され、電極配線層３５の上には半導体素子３０と接合部２０が配置され、接合部２０の上には配線基板１０が配置され、ネジ１９によって配線基板１０と放熱器５０とが締結されている。なお、配線基板１０の上には、低発熱部品２００が積層され得る。低発熱部品２００は、半導体素子３０に比べて発熱量が低い電子部品であり、例えば、制御用半導体素子やコンデンサ等が該当する。 A. First embodiment:
A1. Semiconductor module configuration:
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor module as an embodiment of the present invention. The semiconductor module 100 is a so-called power module and is used for power control in an automobile. The semiconductor module 100 includes a wiring substrate 10, a plurality of semiconductor elements 30, a joint portion 20, an electrode wiring layer 35, a radiator 50, an insulating layer 40, and a plurality of screws 19. The semiconductor module 100 has a multilayer structure in which each component (wiring substrate 10 excluding screws 19, a plurality of semiconductor elements 30, a joint portion 20, an electrode wiring layer 35, a radiator 50, and an insulating layer 40) are stacked. doing. Specifically, the insulating layer 40 is disposed on the radiator 50, the electrode wiring layer 35 is disposed on the insulating layer 40, and the semiconductor element 30 and the joint portion 20 are disposed on the electrode wiring layer 35. The wiring board 10 is arranged on the joint portion 20, and the wiring board 10 and the radiator 50 are fastened by screws 19. Note that the low heat generating component 200 may be laminated on the wiring board 10. The low heat-generating component 200 is an electronic component that generates less heat than the semiconductor element 30, and corresponds to, for example, a control semiconductor element or a capacitor.

配線基板１０は、セラミックス層１１と、制御回路用配線１２と、主電力ストレートビア１３と、上部表面配線１４と、下部表面配線１５と、第１絶縁接合部１６と、ネジ収容部１７と、放熱層１８とを備えている。   The wiring board 10 includes a ceramic layer 11, a control circuit wiring 12, a main power straight via 13, an upper surface wiring 14, a lower surface wiring 15, a first insulating joint portion 16, a screw accommodating portion 17, And a heat dissipation layer 18.

セラミックス層１１は、セラミックス材料により形成されている。セラミックス材料としては、例えば、酸化アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）などを採用し得る。制御回路用配線１２は、セラミックス層１１内部に形成された配線であり、制御用信号（半導体素子３０駆動用の信号）の伝送等に用いられる。主電力ストレートビア１３は、セラミックス層１１を厚み方向（積層方向）に貫通する導電性部材であり、上部表面配線１４と下部表面配線１５とを電気的に接続する。下部表面配線１５は、セラミックス層１１の表面のうち、接合部２０と接する表面（以下、「第１表面」と呼ぶ）に配置されている。上部表面配線１４は、セラミックス層１１の表面のうち、低発熱部品２００が接合され得る面（以下、「第２表面」と呼ぶ）に配置されている。第１絶縁接合部１６は、絶縁性の無機系材料を主成分としたガラス組成物で形成されており、第２表面において上部表面配線１４の周囲に配置されている。なお、上述したセラミックス内部に形成される制御回路用配線１２や主電力ストレートビア１３の基材としては、例えば、銀や銅、タングステンやモリブデンなどの任意の導電性材料を採用することが望ましい。さらに、セラミックス層１１との同時焼成が可能な導電性材料を採用することができる。表面配線１４，１５では上述の制御回路用配線１２と同様の材料を採用しても良いし、セラミックス層１１と、制御回路用配線１２と、主電力ストレートビア１３とからなる多層配線基板を同時焼成した後に、銀や銅やニッケルやアルミニウム等の導電性材料をめっきや印刷等の別プロセスで形成しても良い。なお、図１では、配線基板１０と接合部２０との接合界面において、表面配線１５の層厚に対応する段差が形成されるように記載されているが、実際は、表面配線１５は薄膜状に形成されており、配線基板１０と接合部２０との接合界面に、図示するような段差はほとんど生じない。または、配線基板１０と接合部２０との接合界面に、段差に対応した形状を有する段差を解消するための段差補正層を接合部２０と同種の材料により形成してもよい。よって、以降、本明細書、図面では、下部表面配線１５の記載を省略して記載することがある。 The ceramic layer 11 is formed of a ceramic material. As the ceramic material, for example, alumina oxide (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), or the like can be employed. The control circuit wiring 12 is a wiring formed inside the ceramic layer 11 and is used for transmission of a control signal (signal for driving the semiconductor element 30). The main power straight via 13 is a conductive member that penetrates the ceramic layer 11 in the thickness direction (stacking direction), and electrically connects the upper surface wiring 14 and the lower surface wiring 15. The lower surface wiring 15 is disposed on the surface of the ceramic layer 11 that is in contact with the bonding portion 20 (hereinafter referred to as “first surface”). The upper surface wiring 14 is disposed on the surface of the ceramic layer 11 to which the low heat generating component 200 can be joined (hereinafter referred to as “second surface”). The first insulating joint 16 is made of a glass composition containing an insulating inorganic material as a main component, and is disposed around the upper surface wiring 14 on the second surface. In addition, as a base material for the control circuit wiring 12 and the main power straight via 13 formed in the ceramics described above, it is desirable to employ any conductive material such as silver, copper, tungsten, or molybdenum. Furthermore, a conductive material that can be fired simultaneously with the ceramic layer 11 can be employed. The surface wirings 14 and 15 may be made of the same material as that of the above-described control circuit wiring 12, or a multilayer wiring board including the ceramic layer 11, the control circuit wiring 12, and the main power straight via 13 may be used simultaneously. After firing, a conductive material such as silver, copper, nickel, or aluminum may be formed by another process such as plating or printing. In FIG. 1, it is described that a step corresponding to the layer thickness of the surface wiring 15 is formed at the bonding interface between the wiring substrate 10 and the bonding portion 20, but the surface wiring 15 is actually formed in a thin film shape. Thus, there is almost no step as shown in the figure at the bonding interface between the wiring board 10 and the bonding portion 20. Alternatively, a step correction layer for eliminating a step having a shape corresponding to the step may be formed at the bonding interface between the wiring substrate 10 and the bonding portion 20 using the same material as the bonding portion 20. Therefore, hereinafter, in the present specification and drawings, the description of the lower surface wiring 15 may be omitted.

ネジ収容部１７は、第１絶縁接合部１６とセラミックス層１１と接合部２０と電極配線層３５と絶縁層４０を貫く長孔であり、ネジ１９を収容する。ネジ収容部１７の収容面は、熱伝導性に優れる材料により被覆されている。かかる材料としては、例えば、銀や銅やニッケルやアルミニウム等を採用することができる。後述するように、ネジ収容部１７は、半導体素子３０から発せされる熱の放熱経路の一部を形成している。そこで、半導体モジュール１００では、ネジ収容部１７の収容面を熱伝導性に優れる材料により被覆することにより、放熱性を向上させている。被覆方法としては、高熱伝導性材料を含むペーストをネジ収容部１７の収容面に塗布したり、高熱伝導性材料をネジ収容部１７の収容面にめっきする方法を採用することができる。なお、ネジ収容部１７の少なくとも一部にネジ山を形成することもできる。   The screw accommodating portion 17 is a long hole that penetrates the first insulating joining portion 16, the ceramic layer 11, the joining portion 20, the electrode wiring layer 35, and the insulating layer 40, and accommodates the screw 19. The accommodation surface of the screw accommodation portion 17 is covered with a material having excellent thermal conductivity. As such a material, for example, silver, copper, nickel, aluminum or the like can be adopted. As will be described later, the screw housing portion 17 forms a part of a heat radiation path for heat emitted from the semiconductor element 30. Therefore, in the semiconductor module 100, the heat dissipation is improved by covering the accommodation surface of the screw accommodation portion 17 with a material having excellent thermal conductivity. As a coating method, a method of applying a paste containing a high thermal conductivity material to the accommodation surface of the screw accommodating portion 17 or plating a high thermal conductivity material on the accommodation surface of the screw accommodating portion 17 can be employed. In addition, a screw thread can also be formed in at least a part of the screw accommodating portion 17.

放熱層１８は、セラミックス層１１内部において、セラミックス層１１と平行に配置されている。放熱層１８は、熱伝導性に優れる任意の材料で形成することができ、例えば、上述の制御回路用配線１２や主電力ストレートビア１３の基材と同様に、銀や銅、タングステン、モリブデンなどのセラミックス層との同時焼成が可能な任意の導電性材料を採用することができる。放熱層１８には、図示しない複数の貫通口が設けられており、制御回路用配線１２及び主電力ストレートビア１３は、かかる貫通口に配置されているため、半導体素子３０とは電気的に未接続であり、放熱層は電気配線に対し関与しない構成となっている。また放熱層１８の縁部の一部は、ネジ収容部１７の収容面およびネジ１９と接しており、配線基板１０の内部からの連続した放熱経路を形成する事ができる。   The heat dissipation layer 18 is disposed in parallel with the ceramic layer 11 inside the ceramic layer 11. The heat dissipation layer 18 can be formed of any material having excellent thermal conductivity. For example, as with the base material of the control circuit wiring 12 and the main power straight via 13 described above, silver, copper, tungsten, molybdenum, etc. Any conductive material that can be fired simultaneously with the ceramic layer can be employed. The heat dissipation layer 18 is provided with a plurality of through holes (not shown), and the control circuit wiring 12 and the main power straight via 13 are disposed in the through holes, so that they are not electrically connected to the semiconductor element 30. This is a connection, and the heat dissipation layer is not involved in the electrical wiring. A part of the edge of the heat dissipation layer 18 is in contact with the accommodation surface of the screw accommodation portion 17 and the screw 19, and a continuous heat dissipation path from the inside of the wiring board 10 can be formed.

半導体素子３０は、電力用半導体素子（パワーデバイス）であり、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)や、ダイオード（ショットキーバリアダイオード等）などを採用することができる。半導体素子３０は、下部表面配線１５および後述の電極配線と電気的に接続される。なお、実際には、半導体素子３０は、バンプ（突起状金属端子）を介して接合され、下部表面配線１５および後述の電極配線と電気的に接続されるが、図１では、バンプを省略している。   The semiconductor element 30 is a power semiconductor element (power device), and a power MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a diode (Schottky barrier diode or the like), and the like can be employed. The semiconductor element 30 is electrically connected to the lower surface wiring 15 and an electrode wiring described later. In practice, the semiconductor element 30 is bonded via bumps (protruding metal terminals) and is electrically connected to the lower surface wiring 15 and an electrode wiring described later, but the bump is omitted in FIG. ing.

接合部２０は、配線部２１と第２絶縁接合部２２とを備えている。配線部２１は、下部表面配線１５と半導体素子３０とを接続する。配線部２１の基材としては、上述したバンプと熱処理により相互拡散し一体化する導電性基材で形成することができる。かかる導電性基材としては、例えば、導電性を有する金属（例えば、銅、銀、錫、アルミニウムなど）を主成分する基材を採用してもよい。配線基板１０と第２絶縁接合部２２、および、半導体素子３０と第２絶縁接合層２２とは、拡散接合により接合され、配線基板１０と第２絶縁接合部２２、および、半導体素子３０と第２絶縁接合層２２との間に、拡散接合時に形成される拡散層を備えると好ましい。接合面で発生する原子の拡散により拡散層が形成されると、配線基板１０と第２絶縁接合部２２、および、半導体素子３０と第２絶縁接合層２２との接合強度を向上できる。第２絶縁接合部２２は、配線基板１０と半導体素子３０との間における配線部２１を除く他の部分と、半導体素子３０の周囲とに配置されている。第２絶縁接合部２２は、絶縁性材料で形成されており、半導体素子３０と配線基板１０との間の絶縁性を確保する。本実施例では、第２絶縁接合部２２は、絶縁性の無機系材料を主成分とし、半導体素子の実装時の加熱工程により軟化する粉末ガラスにより形成されている。粉末ガラスは、例えば、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化ビスマスなどから形成される。   The joint portion 20 includes a wiring portion 21 and a second insulating joint portion 22. The wiring part 21 connects the lower surface wiring 15 and the semiconductor element 30. As a base material of the wiring part 21, it can form with the electroconductive base material which mutually diffuses and integrates by the bump mentioned above and heat processing. As such a conductive base material, for example, a base material mainly composed of a conductive metal (for example, copper, silver, tin, aluminum, etc.) may be employed. The wiring substrate 10 and the second insulating bonding portion 22, and the semiconductor element 30 and the second insulating bonding layer 22 are bonded by diffusion bonding, and the wiring substrate 10 and the second insulating bonding portion 22, and the semiconductor element 30 and the second A diffusion layer formed at the time of diffusion bonding is preferably provided between the two insulating bonding layers 22. When the diffusion layer is formed by the diffusion of atoms generated on the bonding surface, the bonding strength between the wiring substrate 10 and the second insulating bonding portion 22 and between the semiconductor element 30 and the second insulating bonding layer 22 can be improved. The second insulating joint portion 22 is disposed on the other portion except the wiring portion 21 between the wiring substrate 10 and the semiconductor element 30 and around the semiconductor element 30. The second insulating joint portion 22 is formed of an insulating material, and ensures insulation between the semiconductor element 30 and the wiring board 10. In the present embodiment, the second insulating joint portion 22 is made of powdered glass that contains an insulating inorganic material as a main component and is softened by a heating process at the time of mounting a semiconductor element. The powder glass is formed from, for example, silicon oxide, zinc oxide, boron oxide, bismuth oxide, or the like.

電極配線層３５は、電極配線３６と、第３絶縁接合部３７とを備えている。電極配線３６は、半導体素子３０および主電力ストレートビア１３と接続されている。第３絶縁接合部３７は、電極配線３６の周囲に配置されている。第３絶縁接合部３７は、絶縁性材料で形成されており、電極配線３６と配線基板１０との間の絶縁性を確保する。なお、本実施例では、第３絶縁接合部３７は、第２絶縁接合部２２と同じ基材により形成されている。また、第３絶縁接合部３７が、第２絶縁接合部２２と異なる基材の場合、第３絶縁接合部３７と接合部２０との接合界面に、接合部分の段差に対応した接合部２０と同種の材料による段差補正層を設けてもよい。段差補正部は、第２絶縁接合部２２の一部として構成されてもよい。   The electrode wiring layer 35 includes an electrode wiring 36 and a third insulating bonding portion 37. The electrode wiring 36 is connected to the semiconductor element 30 and the main power straight via 13. The third insulating bonding portion 37 is disposed around the electrode wiring 36. The third insulating joint portion 37 is formed of an insulating material, and ensures insulation between the electrode wiring 36 and the wiring substrate 10. In the present embodiment, the third insulating joint portion 37 is formed of the same base material as the second insulating joint portion 22. Further, when the third insulating bonding portion 37 is a base material different from the second insulating bonding portion 22, the bonding portion 20 corresponding to the step of the bonding portion is formed at the bonding interface between the third insulating bonding portion 37 and the bonding portion 20. A step correction layer made of the same kind of material may be provided. The level difference correction unit may be configured as a part of the second insulating joint 22.

放熱器５０は、半導体素子３０と熱的に接続され、半導体素子３０の熱を吸収して放出する。放熱器５０は、筐体５２内部にフィン５１が形成された構成を有している。本実施例では、筐体５２およびフィン５１の基材として、熱伝導性に優れる金属（例えば、銅やアルミニウムやモリブデン等）を採用する。筐体５２は、ネジ山が形成されたネジ穴５３を備えており、かかるネジ穴５３においてネジ１９と係合する。筐体５２には、図示しない開口が設けられており、この開口を利用して、フィン５１からの放熱により温められた冷媒と、筐体５２外部の冷媒とが交換される。   The radiator 50 is thermally connected to the semiconductor element 30 and absorbs and releases the heat of the semiconductor element 30. The radiator 50 has a configuration in which fins 51 are formed inside the casing 52. In the present embodiment, a metal having excellent thermal conductivity (for example, copper, aluminum, molybdenum, etc.) is employed as the base material for the casing 52 and the fins 51. The housing 52 includes a screw hole 53 in which a screw thread is formed, and engages with the screw 19 in the screw hole 53. The casing 52 is provided with an opening (not shown), and the refrigerant heated by the heat radiation from the fins 51 and the refrigerant outside the casing 52 are exchanged using the opening.

絶縁層４０は、電極配線層３５と放熱器５０との間に配置されている。絶縁層４０は、絶縁性基材により形成されており、半導体素子３０と放熱器５０との間の絶縁性および電極配線３６と放熱器５０との間の絶縁性を確保する。本実施例では、絶縁層４０の基材として上述したセラミックス材料を採用する。絶縁層４０と放熱器５０とは、互いに接着されることなく密着されている。このように接着されることなく密着されているのは、以下の理由による。絶縁層４０の基材（セラミックス）と放熱器５０の基材（金属）とは互いに熱膨張率が異なるため、絶縁層４０と放熱器５０とが接着されていると、半導体素子３０の熱により半導体モジュール１００が高温となった際に絶縁層４０と放熱器５０との間もしくは、放熱器５０の変形に追従して生じる絶縁層４０および電極配線層３５（特に、半導体素子３０と接して配置される電極配線３６）の変形に起因した半導体素子３０と電極配線層３５（電極配線３６）との接合界面において大きな応力が発生し得る。これに対して、絶縁層４０と放熱器５０とが接着されずに接して配置されていると、絶縁層４０又は放熱器５０は、絶縁層４０と放熱器５０の界面で滑る（ずれる）ことができるので、絶縁層４０と放熱器５０との接合界面に発生し得る応力ならびに絶縁層４０および電極配線層３５（電極配線３６）の変形とそれに起因する絶縁層４０と電極配線層３５（電極配線３６）との接合界面に発生し得る応力の発生を抑制し、また、発生する応力を低減できるので、絶縁層４０および放熱器５０の破損、ならびに絶縁層４０の変形とそれに起因する絶縁層４０と半導体素子３０の破損を抑制できるからである。なお、本実施例において「接合」とはバンプなどの導電接合材を介して、半導体素子３０と表面配線１５が熱溶融等により、一体化して固着されることを意味するのに対し、「密着」とは、上述したように、絶縁層４０および放熱器５０の界面での滑り（ずれ）を許容しつつ、絶縁層４０および放熱器５０が互いに接して配置されていることを意味する。   The insulating layer 40 is disposed between the electrode wiring layer 35 and the radiator 50. The insulating layer 40 is formed of an insulating base material, and ensures insulation between the semiconductor element 30 and the radiator 50 and insulation between the electrode wiring 36 and the radiator 50. In this embodiment, the above-described ceramic material is employed as the base material of the insulating layer 40. The insulating layer 40 and the radiator 50 are in close contact with each other without being bonded to each other. The reason for the close contact without being bonded is as follows. Since the base material (ceramics) of the insulating layer 40 and the base material (metal) of the radiator 50 have different coefficients of thermal expansion, if the insulating layer 40 and the radiator 50 are bonded, the heat of the semiconductor element 30 When the semiconductor module 100 reaches a high temperature, the insulating layer 40 and the electrode wiring layer 35 (particularly disposed in contact with the semiconductor element 30) are formed between the insulating layer 40 and the radiator 50 or following the deformation of the radiator 50. A large stress may be generated at the bonding interface between the semiconductor element 30 and the electrode wiring layer 35 (electrode wiring 36) due to the deformation of the electrode wiring 36). On the other hand, when the insulating layer 40 and the radiator 50 are arranged in contact with each other without being bonded, the insulating layer 40 or the radiator 50 slides (shifts) at the interface between the insulating layer 40 and the radiator 50. Therefore, the stress that can be generated at the bonding interface between the insulating layer 40 and the radiator 50, the deformation of the insulating layer 40 and the electrode wiring layer 35 (electrode wiring 36), and the insulating layer 40 and the electrode wiring layer 35 (electrode) resulting therefrom. Since the generation of stress that can occur at the bonding interface with the wiring 36) can be suppressed and the generated stress can be reduced, the insulating layer 40 and the radiator 50 can be damaged, and the insulating layer 40 can be deformed and the insulating layer resulting therefrom. This is because breakage of 40 and the semiconductor element 30 can be suppressed. In the present embodiment, “bonding” means that the semiconductor element 30 and the surface wiring 15 are integrated and fixed by heat melting or the like via a conductive bonding material such as a bump. "Means that the insulating layer 40 and the radiator 50 are arranged in contact with each other while allowing slippage (displacement) at the interface between the insulating layer 40 and the radiator 50 as described above.

ネジ１９は、ネジ収容部１７およびネジ穴５３に収容され、配線基板１０と接合部２０と電極配線層３５と絶縁層４０とを、これらの各構成要素の積層方向（以下、単に「積層方向」とも呼ぶ）に沿って貫いて、配線基板１０と放熱器５０とを所定の締結力で締結する。なお、ネジ１９の頭部は、配線基板１０における低発熱部品２００が接合され得る面に当接している。このように、ネジ１９を用いて配線基板１０と放熱器５０とを所定の締結力で締結しているのは、各層（構成要素）同士を密着させて、導電性や熱伝導性を向上させると共に、絶縁層４０と放熱器５０との間において応力が発生した場合であっても、各層の変形や界面剥離を抑制できるからである。   The screw 19 is accommodated in the screw accommodating portion 17 and the screw hole 53, and the wiring substrate 10, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 are connected to each other in the stacking direction (hereinafter simply referred to as “stacking direction”). And the wiring board 10 and the radiator 50 are fastened with a predetermined fastening force. The head of the screw 19 is in contact with the surface of the wiring board 10 to which the low heat generating component 200 can be joined. In this way, the wiring board 10 and the radiator 50 are fastened with a predetermined fastening force using the screws 19, and the layers (components) are brought into close contact with each other to improve conductivity and thermal conductivity. In addition, even when stress is generated between the insulating layer 40 and the radiator 50, deformation of each layer and interface peeling can be suppressed.

また、ネジ１９は、熱伝導性の優れる基材により形成されている。このような基材としては、銅やアルミニウムやモリブデンなどを採用することができる。また、例えば、ステンレスを基材として銅やアルミニウム等で表面をめっきしたネジを、ネジ１９として採用することもできる。後述するように、ネジ１９は、前述のネジ収容部１７の収容面と同様に、半導体素子３０から発せされる熱の放熱経路の一部を形成している。そこで、半導体モジュール１００では、ネジ１９を熱伝導性の優れる基材により形成することにより、放熱性を向上させている。   The screw 19 is formed of a base material having excellent heat conductivity. As such a substrate, copper, aluminum, molybdenum or the like can be employed. Further, for example, a screw whose surface is plated with copper, aluminum or the like using stainless steel as a base material can be used as the screw 19. As will be described later, the screw 19 forms a part of a heat radiation path for heat generated from the semiconductor element 30, similarly to the housing surface of the screw housing portion 17 described above. Therefore, in the semiconductor module 100, the heat dissipation is improved by forming the screw 19 with a base material having excellent thermal conductivity.

Ａ２．放熱経路：
図１では、半導体素子３０から発せられた熱の放熱経路を、太い実線の矢印で例示している。図１に示すように、半導体モジュール１００における放熱経路には、図１に示す２つの経路（経路Ｒ１および経路Ｒ２）が含まれる。経路Ｒ１は、電極配線層３５（または電極配線３６）および絶縁層４０を介して放熱器５０に至る経路である。経路Ｒ２は、第２絶縁接合部２２およびセラミックス層１１を介して放熱層１８に至り、放熱層１８に沿ってネジ収容部１７の収容面およびネジ１９に至り、ネジ収容部１７，ネジ穴５３およびネジ１９を介して放熱器５０に至る経路である。図１では、最も左の半導体素子３０についてのみ放熱経路を例示したが、他の半導体素子３０についても同様な２つの放熱経路が存在する。 A2. Heat dissipation path:
In FIG. 1, a heat radiation path of heat generated from the semiconductor element 30 is illustrated by a thick solid line arrow. As shown in FIG. 1, the heat dissipation path in the semiconductor module 100 includes the two paths (path R1 and path R2) shown in FIG. The path R <b> 1 is a path that reaches the radiator 50 through the electrode wiring layer 35 (or electrode wiring 36) and the insulating layer 40. The path R2 reaches the heat dissipation layer 18 via the second insulating joint portion 22 and the ceramic layer 11, reaches the accommodation surface of the screw accommodation portion 17 and the screw 19 along the heat dissipation layer 18, and the screw accommodation portion 17 and the screw hole 53. And a path to the radiator 50 through the screw 19. In FIG. 1, the heat dissipation path is illustrated only for the leftmost semiconductor element 30, but there are two similar heat dissipation paths for the other semiconductor elements 30.

このように、第１実施例の半導体モジュール１００では、セラミックス層１１に放熱層１８を設けて、放熱層１８，ネジ収容部１７およびネジ１９を経由して放熱器５０に至る放熱経路を形成することにより、放熱性を向上させると共に、放熱層１８から上部側（低発熱部品２００が配置される側）への熱の伝わりを抑制するようにしている。それゆえ、低発熱部品２００への熱の伝導を抑制し、低発熱部品２００の昇温を抑制できる。   As described above, in the semiconductor module 100 of the first embodiment, the heat dissipation layer 18 is provided in the ceramic layer 11 to form a heat dissipation path that reaches the radiator 50 via the heat dissipation layer 18, the screw accommodating portion 17, and the screw 19. Thus, heat dissipation is improved, and transmission of heat from the heat dissipation layer 18 to the upper side (side on which the low heat generating component 200 is disposed) is suppressed. Therefore, conduction of heat to the low heat generating component 200 can be suppressed, and the temperature rise of the low heat generating component 200 can be suppressed.

なお、上述したネジ１９は、請求項における締結部に相当する。また、ネジ収容部１７は請求項における貫通孔に、第２絶縁接合部２２は請求項における絶縁接合部に、下部表面配線１５は請求項における第１の表面配線に、上部表面配線１４は請求項における第２の表面配線に、制御回路用配線１２および主電力ストレートビア１３は請求項における第１の表面配線と第２の表面配線とを接続する配線に、それぞれ相当する。   The above-described screw 19 corresponds to a fastening portion in claims. Further, the screw accommodating portion 17 is in the through hole in the claims, the second insulating joint portion 22 is in the insulating joint portion in the claims, the lower surface wiring 15 is in the first surface wiring in the claims, and the upper surface wiring 14 is in the claim. The control circuit wiring 12 and the main power straight via 13 correspond to the wiring for connecting the first surface wiring and the second surface wiring in the claims, respectively.

Ａ３．半導体モジュール１００の製造方法：
図２は、第１実施例における半導体モジュールの製造方法の手順を示すフローチャートである。まず、配線基板１０の作製処理（ステップＳ１００）が実行される。この処理では、セラミックス層１１や、セラミックス層１１内部の配線（制御回路用配線１２や主電力ストレートビア１３、放熱層１８）が形成される。 A3. Manufacturing method of semiconductor module 100:
FIG. 2 is a flowchart showing the procedure of the method for manufacturing the semiconductor module in the first embodiment. First, the manufacturing process (step S100) of the wiring board 10 is performed. In this process, the ceramic layer 11 and the wiring inside the ceramic layer 11 (control circuit wiring 12, main power straight via 13, and heat dissipation layer 18) are formed.

図３は、図２に示す配線基板の作製処理の詳細処理手順を示すフローチャートである。セラミックス材料と有機バインダとを含むスラリーを、ドクターブレード法などによるキャスティングによりシート状に成型し（ステップＳ１０５）、かかるシートを定型の金型により打ち抜くことで（ステップＳ１１０）、焼成前のセラミックス生シート（グリーンシート）を複数成型する。   FIG. 3 is a flowchart showing a detailed processing procedure of the manufacturing process of the wiring board shown in FIG. A slurry containing a ceramic material and an organic binder is formed into a sheet by casting using a doctor blade method or the like (step S105), and the sheet is punched out with a fixed mold (step S110), thereby producing a green ceramic sheet before firing. A plurality of (green sheets) are molded.

各グリーンシートの表面の所定位置に配線パターン（制御回路用配線１２又は放熱層１８を形成する配線パターン）を印刷する（ステップＳ１１５）。レーザ照射等による掘削加工により、各グリーンシートの所定位置にビアホールおよびネジ収容部１７用の孔（ネジ収容ホール）を形成する（ステップＳ１２０）。印刷加工により、ステップＳ１２０で形成されたビアホールに導電材料を充填する（ステップＳ１２５）。各グリーンシートを仮積層した上で（ステップＳ１３０）、所定の圧力を加えて本圧着させる（ステップＳ１３５）。グリーンシートの積層体を加熱して脱脂した後に焼成する（ステップＳ１４０）。このようにして、配線基板１０が作製される。   A wiring pattern (a wiring pattern for forming the control circuit wiring 12 or the heat radiation layer 18) is printed at a predetermined position on the surface of each green sheet (step S115). Via holes and holes for the screw accommodation portions 17 (screw accommodation holes) are formed at predetermined positions of each green sheet by excavation processing by laser irradiation or the like (step S120). The via hole formed in step S120 is filled with a conductive material by printing (step S125). After each green sheet is temporarily laminated (step S130), a predetermined pressure is applied to perform final pressure bonding (step S135). The green sheet laminate is heated and degreased and then fired (step S140). In this way, the wiring board 10 is manufactured.

図２に示すように、ステップＳ１００の後、外装配線パターン作製処理が実行される（ステップＳ２００）。この処理では、ステップＳ１００で作製された配線基板１０の表面に上部表面配線１４および下部表面配線１５が形成される。   As shown in FIG. 2, after step S100, an exterior wiring pattern production process is executed (step S200). In this process, the upper surface wiring 14 and the lower surface wiring 15 are formed on the surface of the wiring substrate 10 manufactured in step S100.

図４は、図２に示す外装配線パターン作製処理の詳細手順を示すフローチャートである。図４では、各工程の右に、各工程の処理結果を模式的に示している。まず、配線基板１０の積層方向の２つの表面に、めっき用触媒の核付が行われる（ステップＳ２０５）。具体的には、めっきの触媒となる部材（例えば、パラジウム等）から成る薄い層を、配線基板１０の表面に形成する。この薄い層の形成は、吹き付けやスパッタ等により実現できる。   FIG. 4 is a flowchart showing a detailed procedure of the exterior wiring pattern manufacturing process shown in FIG. In FIG. 4, the process result of each process is typically shown on the right of each process. First, nucleation of a plating catalyst is performed on two surfaces of the wiring board 10 in the stacking direction (step S205). Specifically, a thin layer made of a member (for example, palladium) serving as a catalyst for plating is formed on the surface of the wiring board 10. This thin layer can be formed by spraying or sputtering.

核付が行われた２つの層にレジスト層を形成する（ステップＳ２１０）。レジスト層の形成は、例えば、ドライフィルムレジストを貼り合わせる（ラミネートする）ことにより実現できる。次に、上部表面配線１４および下部表面配線１５が形成される位置を露光（ステップＳ２１５）し、現像することで（ステップＳ２２０）、上部表面配線１４および下部表面配線１５が形成される位置を除く他の部分をマスクする（パターニングする）ことができる。次に、パターニングしたレジスト層をめっきレジストとして用いて電解めっき（例えば、銅めっき）を行い、上部表面配線１４および下部表面配線１５の位置に導電層を形成し（ステップＳ２２５）、その後、レジストを剥離する（ステップＳ２３０）。次に、配線基板１０の表面をスパッタすることにより、ステップＳ２０５で表面配線１５が不要なめっき非形成部に形成された導電性のめっき触媒層を取り除き、上部表面配線１４および下部表面配線１５を形成する（ステップＳ２３５）。なお、上述したステップＳ２１０〜Ｓ２３５の処理は、配線パターンのスクリーン印刷，乾燥，焼付けの処理で代替することができる。   A resist layer is formed on the two layers subjected to nucleation (step S210). The formation of the resist layer can be realized, for example, by laminating (laminating) a dry film resist. Next, the positions where the upper surface wiring 14 and the lower surface wiring 15 are formed are exposed (step S215) and developed (step S220), thereby removing the positions where the upper surface wiring 14 and the lower surface wiring 15 are formed. Other portions can be masked (patterned). Next, electrolytic plating (for example, copper plating) is performed using the patterned resist layer as a plating resist to form conductive layers at the positions of the upper surface wiring 14 and the lower surface wiring 15 (step S225). It peels (step S230). Next, the surface of the wiring substrate 10 is sputtered to remove the conductive plating catalyst layer formed in the non-plated portion where the surface wiring 15 is unnecessary in step S205, and the upper surface wiring 14 and the lower surface wiring 15 are removed. Form (step S235). In addition, the process of step S210-S235 mentioned above can be replaced with the process of screen printing of a wiring pattern, drying, and baking.

図２に示すように、ステップＳ２００の後、接合部作製処理が実行される（ステップＳ３００）。この処理では、第１絶縁接合部１６および接合部２０が形成される。   As shown in FIG. 2, after step S200, a joint manufacturing process is performed (step S300). In this process, the first insulating joint 16 and the joint 20 are formed.

図５は、図２に示す接合部作製処理の手順を示すフローチャートである。図５では、図４と同様に、各工程の右に、各工程の処理結果を模式的に示している。まず、後述する拡散接合処理における加熱により軟化する粉末ガラスと、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて形成されたスラリーが、ドクターブレード法によるシートキャスティング、もしくは、押し出し成型等の方法によりシート状に成形され、乾燥されることにより、ガラス層が作製される（ステップＳ３０５）。粉末ガラスとして、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化鉛、酸化ビスマスなどから形成される粉末ガラスを利用できる。また、ガラスシート層には、フィラーとしてアルミナ等のセラミックス粉末材料が配合されても良い。なお、後述するように、本実施例では、厚さの異なる３種類のガラス層が形成される。次に、各ガラス層において、配線部２１または第１絶縁接合部１６を収容するためのビアと、半導体素子３０または低発熱部品２００を収容するためのパターン（ビア）を形成する（ステップＳ３１０）。これらのビアの形成は、前述のステップＳ１１０と同様の、定型の金型による打ち抜き、もしくはステップＳ１２０と同様の、レーザ照射等の掘削加工により実現できる。なお、このステップＳ３１０の処理では、ネジ収容部１７を形成するネジ収容ホールについても形成されるが、説明の便宜上、図示及び説明を省略する。   FIG. 5 is a flowchart showing the procedure of the joint manufacturing process shown in FIG. In FIG. 5, similarly to FIG. 4, the processing result of each step is schematically shown to the right of each step. First, a slurry formed by using a powder glass that is softened by heating in a diffusion bonding process, which will be described later, and a thermally decomposable organic binder, using a solvent such as an organic solvent or water, sheet casting by a doctor blade method, Or a glass layer is produced by shape | molding in the sheet form by methods, such as extrusion molding, and drying (step S305). As the powder glass, powder glass formed from silicon oxide, zinc oxide, boron oxide, lead oxide, bismuth oxide, or the like can be used. Moreover, ceramic powder materials, such as an alumina, may be mix | blended with a glass sheet layer as a filler. As will be described later, in this embodiment, three types of glass layers having different thicknesses are formed. Next, in each glass layer, a via for accommodating the wiring portion 21 or the first insulating bonding portion 16 and a pattern (via) for accommodating the semiconductor element 30 or the low heat-generating component 200 are formed (step S310). . The formation of these vias can be realized by punching with a fixed mold similar to Step S110 described above or excavation processing such as laser irradiation similar to Step S120. In the process of step S310, a screw accommodation hole that forms the screw accommodation portion 17 is also formed, but illustration and explanation are omitted for convenience of explanation.

前述のステップＳ３１０でビアの形成されたガラス層を、ガラス層に含まれる有機バインダの軟化点以上（例えば、８０℃程度の温度）の温度で加熱プレスすることで配線基板１０に貼り付ける（ステップＳ３１５）。この処理では、まず、配線基板１０の積層方向の一方の表面（上述の第２表面）に、配線部２１を収容するためのビアの形成されたガラス層（以下、「配線用ガラス層」と呼ぶ）を貼り付け、次に、配線基板１０の積層方向の他方の表面（上述の第１表面）に第１絶縁接合部１６を収容するためのビアの形成されたガラス層を貼り付け、次に、半導体素子３０を収容するためのビアが形成されたガラス層（以下、「チップ収容ガラス層」と呼ぶ）を貼り付ける。   The glass layer in which the via is formed in the above-described step S310 is attached to the wiring substrate 10 by heating and pressing at a temperature equal to or higher than the softening point of the organic binder included in the glass layer (for example, a temperature of about 80 ° C.) (step S315). In this process, first, a glass layer (hereinafter referred to as “wiring glass layer”) in which a via for accommodating the wiring portion 21 is formed on one surface (the above-described second surface) in the stacking direction of the wiring substrate 10. Next, a glass layer in which a via for accommodating the first insulating bonding portion 16 is formed is pasted on the other surface (the above-mentioned first surface) in the stacking direction of the wiring board 10, A glass layer (hereinafter referred to as “chip housing glass layer”) in which a via for housing the semiconductor element 30 is formed is attached.

ステップＳ３１５の後、配線部２１の基材のペーストをスクリーン印刷することにより配線部２１のパターンを作製して（ステップＳ３２０）、乾燥させることで（ステップＳ３２５）、第１絶縁接合部１６および接合部２０が形成される。ペーストは、金属を主成分としており、例えば、アルミニウム金属や酸化銀、銅、ナノ金属、ハンダ合金のような、後述する拡散接合により溶融する金属種と、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練することにより形成される。当該有機接着剤は熱処理時に分解、除去される。なお、配線部２１のパターンの作製方法は、スクリーン印刷に限られず、例えば、ディスペンサーによる吐出等の他の方法を採用してもよい。   After step S315, the paste of the base material of the wiring part 21 is screen-printed to produce a pattern of the wiring part 21 (step S320), and then dried (step S325). Part 20 is formed. The paste has a metal as a main component, for example, a metal species such as aluminum metal, silver oxide, copper, nanometal, and solder alloy that melts by diffusion bonding described later, and a thermally decomposable organic binder. It is formed by kneading using a solvent such as an organic solvent or water. The organic adhesive is decomposed and removed during the heat treatment. Note that the method for producing the pattern of the wiring portion 21 is not limited to screen printing, and other methods such as ejection by a dispenser may be employed.

図２に示すように、ステップＳ３００の後、組み立て処理が実行される。この処理により、配線基板１０と他の構成要素（電極配線層３５や絶縁層４０や放熱器５０）とが組み付けられる。   As shown in FIG. 2, an assembly process is performed after step S300. By this process, the wiring board 10 and other components (the electrode wiring layer 35, the insulating layer 40, and the heat radiator 50) are assembled.

図６は、図２に示す組み立て処理の詳細手順を示すフローチャートである。まず、表裏両面に電極を持つ半導体素子３０の該当する一面を配線基板１０に載置し（ステップＳ４０５）、リフローを行って半導体素子３０と配線部２１とを接合する（ステップＳ４１０）。   FIG. 6 is a flowchart showing a detailed procedure of the assembly process shown in FIG. First, the corresponding one surface of the semiconductor element 30 having electrodes on both front and back surfaces is placed on the wiring board 10 (step S405), and reflow is performed to join the semiconductor element 30 and the wiring portion 21 (step S410).

図７は、ステップＳ４０５における半導体素子の載置工程を模式的に示す説明図である。図７において、上段は、半導体素子３０が載置される際の配線基板１０と半導体素子３０とを表わし、下段は、半導体素子３０の載置箇所の拡大図を表わす。なお、図７では、ネジ１９を省略している。   FIG. 7 is an explanatory view schematically showing the semiconductor element placing step in step S405. In FIG. 7, the upper part represents the wiring substrate 10 and the semiconductor element 30 when the semiconductor element 30 is placed, and the lower part represents an enlarged view of the place where the semiconductor element 30 is placed. In FIG. 7, the screw 19 is omitted.

図７上段に示すように、半導体素子３０の電極表面には、バンプ３１が形成されている。なお、半導体素子３０において、バンプ３１が形成された面とは反対の面にも電極ならびに接続用のバンプが形成されているが、図示を省略している。接合部２０（第２絶縁接合部２２）は、半導体素子３０が載置される位置に、半導体素子３０を収容するための凹部２３を備えている。凹部２３の底には、配線部２１が露出している。図７上段に示すように、半導体素子３０が凹部２３に収容され、バンプ３１と配線部２１とが接触し、リフロー（ステップＳ４１５）により加熱されることで、バンプ３１を介して半導体素子３０と配線部２１とが電気的に接合され、かつ第２絶縁接合部２２と半導体素子３０も熱融着し、配線部２１と第２絶縁接合部２２からなる接合部２０を介して、半導体素子３０と配線基板１０が接合される。   As shown in the upper part of FIG. 7, bumps 31 are formed on the electrode surface of the semiconductor element 30. In the semiconductor element 30, electrodes and connection bumps are formed on the surface opposite to the surface on which the bumps 31 are formed, but the illustration is omitted. The joint 20 (second insulating joint 22) includes a recess 23 for housing the semiconductor element 30 at a position where the semiconductor element 30 is placed. The wiring part 21 is exposed at the bottom of the recess 23. As shown in the upper part of FIG. 7, the semiconductor element 30 is accommodated in the recess 23, the bump 31 and the wiring part 21 come into contact with each other, and is heated by reflow (step S <b> 415). The wiring part 21 is electrically bonded, and the second insulating bonding part 22 and the semiconductor element 30 are also heat-sealed, and the semiconductor element 30 is connected via the bonding part 20 including the wiring part 21 and the second insulating bonding part 22. And the wiring board 10 are joined.

図７下段に示すように、凹部２３の底には、バンプ３１を収容する窪み２２ｃが形成されている。配線部２１の一端は、窪み２２ｃに露出している。図７下段に示すように、第２絶縁接合部２２は、半導体素子収容部２２ａと、配線部収容部２２ｂとを備えている。半導体素子収容部２２ａは、前述の接合部作製処理のステップＳ３１５において貼り付けられたチップ収容ガラス層により形成される。配線部収容部２２ｂは、前述の接合部作製処理のステップＳ３１５において貼り付けられた配線用ガラス層により形成される。   As shown in the lower part of FIG. 7, a recess 22 c that accommodates the bump 31 is formed at the bottom of the recess 23. One end of the wiring portion 21 is exposed in the recess 22c. As shown in the lower part of FIG. 7, the second insulating bonding portion 22 includes a semiconductor element housing portion 22a and a wiring portion housing portion 22b. The semiconductor element housing portion 22a is formed by the chip housing glass layer attached in step S315 of the above-described bonding portion manufacturing process. The wiring portion accommodating portion 22b is formed of the wiring glass layer attached in step S315 of the above-described joint portion manufacturing process.

図６に示す半導体素子３０の載置（ステップＳ４０５）およびリフロー（ステップＳ４１０）が終了すると、半導体素子３０の接合状態を検査し（ステップＳ４１５）、接合が正常であるか否かの判定が行われる（ステップＳ４２０）。半導体素子３０の接合が異常であった場合には（ステップＳ４２０：ＮＯ）、半導体素子３０の取外しおよび再接合等のリペアが実行され（ステップＳ４３０）、ステップＳ４０５に戻る。   When the placement (step S405) and the reflow (step S410) of the semiconductor element 30 shown in FIG. 6 are completed, the bonding state of the semiconductor element 30 is inspected (step S415), and it is determined whether or not the bonding is normal. (Step S420). When the bonding of the semiconductor element 30 is abnormal (step S420: NO), repair such as removal and rebonding of the semiconductor element 30 is performed (step S430), and the process returns to step S405.

前述のステップＳ４２０において、半導体素子３０の接合が正常であったと判定されると（ステップＳ４２０：ＹＥＳ）、放熱基板を作成する（ステップＳ４２５）。放熱基板とは、電極配線層３５と絶縁層４０とからなり、放熱器５０と接する積層体を意味する。換言すると、放熱基板とは、放熱器５０と接する配線形成された絶縁基板を意味する。   If it is determined in step S420 described above that the bonding of the semiconductor element 30 is normal (step S420: YES), a heat dissipation substrate is created (step S425). The heat dissipating substrate means a laminated body composed of the electrode wiring layer 35 and the insulating layer 40 and in contact with the heat radiator 50. In other words, the heat radiating substrate means an insulating substrate formed with wiring in contact with the radiator 50.

放熱基板の作製は、具体的には以下の通りである。まず、絶縁層４０を形成するセラミックス材料からなる薄板状部材（以下、「セラミックス薄板状部材」と呼ぶ）を作製する。なお、セラミックス薄板状部材には、ネジ収容部１７ａを形成する孔が設けられている。次に、セラミックス薄板状部材上に電極配線３６用のパターンを前述のセラミックス多層基板への外装パターンの作製処理におけるステップＳ２０５〜Ｓ２３５の工程と同様に作製する。電極配線３６が配置される位置にビアが形成されたガラス層を作製し、セラミックス薄板状部材に貼り付ける。かかるガラス層の作製は、前述の接合部作製処理におけるステップＳ３０５およびＳ３１０と同様の工程により実現できる。なお、このガラス層には、ネジ収容部１７ａを形成する孔が設けられている。このようにして、絶縁層４０上に電極配線層３５が形成された放熱基板が作製される。   The production of the heat dissipation substrate is specifically as follows. First, a thin plate member made of a ceramic material for forming the insulating layer 40 (hereinafter referred to as “ceramic thin plate member”) is manufactured. The ceramic thin plate member is provided with a hole for forming the screw accommodating portion 17a. Next, a pattern for the electrode wiring 36 is produced on the ceramic thin plate-like member in the same manner as in steps S205 to S235 in the exterior pattern production process for the ceramic multilayer substrate. A glass layer in which vias are formed at positions where the electrode wirings 36 are arranged is produced and attached to a ceramic thin plate member. Production of such a glass layer can be realized by a process similar to steps S305 and S310 in the above-described joint production process. The glass layer is provided with a hole for forming the screw accommodating portion 17a. In this manner, a heat dissipation substrate in which the electrode wiring layer 35 is formed on the insulating layer 40 is manufactured.

放熱基板が作製されると、放熱基板および放熱器５０を、配線基板１０（および接合部２０，半導体素子３０）に取り付ける（ステップＳ４３５）。具体的には、まず、配線基板１０（および接合部２０，半導体素子３０）を放熱基板に載置し、さらに、配線基板１０が載置された放熱基板を、接着することなく放熱器５０に載置する。ネジ１９をネジ収容部１７およびネジ穴５３に収容し、加熱しながらネジ１９をネジ穴５３に係合させ、配線基板１０と放熱器５０とを所定の締結力で締結させる。   When the heat radiating board is manufactured, the heat radiating board and the heat radiator 50 are attached to the wiring board 10 (and the joint portion 20, the semiconductor element 30) (step S435). Specifically, first, the wiring board 10 (and the joint portion 20, the semiconductor element 30) is placed on the heat dissipation board, and the heat dissipation board on which the wiring board 10 is placed is attached to the radiator 50 without bonding. Place. The screw 19 is accommodated in the screw accommodating portion 17 and the screw hole 53, the screw 19 is engaged with the screw hole 53 while heating, and the wiring board 10 and the radiator 50 are fastened with a predetermined fastening force.

上述のように放熱基板を接着することなく放熱器５０に載置するのは、以下の理由による。放熱器５０と放熱基板（絶縁層４０）との間の熱膨張係数率の相違により、放熱器５０と放熱基板（絶縁層４０）との間の変形量（温度変化に伴う変形量）が相違するため、この変形量の差に起因して応力が発生し得る。しかしながら、放熱基板を接着することなく放熱器５０に載置することにより、放熱器５０と放熱基板（絶縁層４０）とを互いに接着されることなく接して配置させることができるので、放熱器５０と絶縁層４０との変形量の差に起因する応力の発生を抑制し、また、応力を低減させることができる。それゆえ、半導体素子３０と電極配線層３５（電極配線３６）との接合界面において大きな応力が生じることを抑制できるので、接続箇所の損傷を抑制できるからである。   The reason why the heat radiating board is mounted on the heat radiator 50 without bonding is as follows. Due to the difference in coefficient of thermal expansion between the radiator 50 and the heat dissipation substrate (insulating layer 40), the amount of deformation (the amount of deformation due to temperature change) between the radiator 50 and the heat dissipation substrate (insulating layer 40) is different. Therefore, stress may be generated due to the difference in the deformation amount. However, by placing the radiator board on the radiator 50 without bonding, the radiator 50 and the radiator board (insulating layer 40) can be disposed in contact with each other without being bonded to each other. The generation of stress due to the difference in deformation between the insulating layer 40 and the insulating layer 40 can be suppressed, and the stress can be reduced. Therefore, it is possible to suppress the occurrence of a large stress at the bonding interface between the semiconductor element 30 and the electrode wiring layer 35 (electrode wiring 36), and thus it is possible to suppress damage at the connection location.

なお、本実施例では、ネジ１９による締結の際の加熱温度は、半導体素子３０の許容可能温度以下であり、かつ、第２絶縁接合部２２の基材であるガラス組成物の軟化温度以上、ならびに半導体素子３０における配線基板１０と接合された面の反対面に形成されたバンプ（図示は省略）の融点以上に設定されている。なお、軟化温度としては、半導体素子３０の放熱により達成される温度（例えば、３００℃）よりも高い温度（例えば、６００℃）に設定される。換言すると、半導体素子３０の放熱により達成される温度よりも高い温度を軟化温度とする材料を、第２絶縁接合部２２の基材として用いることができる。半導体素子３０における導電性の接合部材（例えば接続用のバンプや電極）と電極配線層３５とが接触し、加熱されることで、導電性の接合部材を介して半導体素子３０と電極配線層３５とが電気的に接合される。このような工程を経ることで配線基板１０に接合された半導体素子３０と電極配線層３５（電極配線３６）との電気的な接続信頼性が向上する。   In this embodiment, the heating temperature at the time of fastening with the screw 19 is equal to or lower than the allowable temperature of the semiconductor element 30 and is equal to or higher than the softening temperature of the glass composition that is the base material of the second insulating joint 22. In addition, the temperature is set to be equal to or higher than the melting point of bumps (not shown) formed on the surface opposite to the surface bonded to the wiring substrate 10 in the semiconductor element 30. Note that the softening temperature is set to a temperature (for example, 600 ° C.) higher than the temperature (for example, 300 ° C.) achieved by the heat dissipation of the semiconductor element 30. In other words, a material whose softening temperature is higher than the temperature achieved by heat dissipation of the semiconductor element 30 can be used as the base material of the second insulating bonding portion 22. The conductive bonding member (for example, a connection bump or electrode) in the semiconductor element 30 and the electrode wiring layer 35 come into contact with each other and are heated, whereby the semiconductor element 30 and the electrode wiring layer 35 are interposed via the conductive bonding member. Are electrically joined. Through such a process, the electrical connection reliability between the semiconductor element 30 bonded to the wiring board 10 and the electrode wiring layer 35 (electrode wiring 36) is improved.

以上の工程が実行されると、半導体モジュール１００が完成する。その後、低発熱部品２００を半導体モジュール１００に接合することができる。具体的には、例えば、低発熱部品２００がバンプを有する半導体素子である場合には、かかるバンプと上部表面配線１４とが接するように、半導体素子３０を載置してリフローを行うことにより、バンプと上部表面配線１４とを接合させることができる。   When the above steps are executed, the semiconductor module 100 is completed. Thereafter, the low heat generating component 200 can be bonded to the semiconductor module 100. Specifically, for example, when the low heat-generating component 200 is a semiconductor element having bumps, the semiconductor element 30 is placed and reflowed so that the bumps and the upper surface wiring 14 are in contact with each other, The bump and the upper surface wiring 14 can be joined.

以上の構成を有する第１実施例の半導体モジュール１００では、絶縁層４０と放熱器５０とを接着せずに接して配置するので、絶縁層４０と放熱器５０との間の熱膨張係数率の相違に起因して絶縁層４０と放熱器５０とで変形量の差が生じても、この変形量の差に起因する応力の発生を抑制し、また、応力を低減させることができる。それゆえ、絶縁層４０と放熱器５０との接合界面および半導体素子３０と電極配線層３５（電極配線３６）との接合界面における応力の発生を抑制できるので、接続箇所の損傷を抑制できる。   In the semiconductor module 100 of the first embodiment having the above-described configuration, the insulating layer 40 and the radiator 50 are arranged in contact with each other without being bonded, so that the coefficient of thermal expansion between the insulating layer 40 and the radiator 50 is high. Even if a difference in deformation occurs between the insulating layer 40 and the radiator 50 due to the difference, generation of stress due to the difference in deformation can be suppressed and the stress can be reduced. Therefore, since it is possible to suppress the generation of stress at the bonding interface between the insulating layer 40 and the radiator 50 and the bonding interface between the semiconductor element 30 and the electrode wiring layer 35 (electrode wiring 36), it is possible to suppress damage at the connection portion.

加えて、ネジ１９により配線基板１０と放熱器５０とを締結するので、配線基板１０と放熱器５０とに挟まれた各構成要素を接着することなく密着させることができ、導電性や熱伝導性を維持させることができる。また、ネジ１９により配線基板１０と放熱器５０とを締結しており、ネジ１９のほかに他の締結用の専用部材を用いないので、半導体モジュール１００を小型化することができる。また、他の専用部材を用いないので、半導体モジュール１００の製造コストの上昇を抑制できる。   In addition, since the wiring board 10 and the radiator 50 are fastened by the screws 19, the components sandwiched between the wiring board 10 and the radiator 50 can be brought into close contact with each other without being bonded. Sex can be maintained. In addition, since the wiring board 10 and the radiator 50 are fastened with the screws 19 and no other fastening dedicated members are used in addition to the screws 19, the semiconductor module 100 can be reduced in size. In addition, since no other dedicated member is used, an increase in the manufacturing cost of the semiconductor module 100 can be suppressed.

また、配線基板１０の内部に放熱層１８を設け、この放熱層１８と、ネジ１９およびネジ収容部１７とを接触させるようにしているので、半導体素子３０から発せられる熱の放熱経路として、放熱層１８とネジ１９とネジ収容部１７とを介して放熱器５０に至る放熱経路を形成することができる。したがって、半導体モジュール１００の放熱性を向上させることができる。また、配線基板１０の内部に放熱層１８を設け、かつ、放熱層１８を、セラミックス層１１に比較して熱伝導性に優れる基材で形成しているので、半導体素子３０から発せられた熱が、放熱層１８を越えて低発熱部品２００が配置されている側に伝わることを抑制できる。それゆえ、半導体素子３０からの放熱により、低発熱部品２００が昇温されることを抑制できる。   Further, since the heat dissipation layer 18 is provided inside the wiring substrate 10 and the heat dissipation layer 18 is brought into contact with the screw 19 and the screw accommodating portion 17, the heat dissipation path is used as a heat dissipation path for the heat generated from the semiconductor element 30. A heat radiation path that reaches the heat radiator 50 through the layer 18, the screw 19, and the screw housing portion 17 can be formed. Therefore, the heat dissipation of the semiconductor module 100 can be improved. Further, since the heat dissipation layer 18 is provided inside the wiring substrate 10 and the heat dissipation layer 18 is formed of a base material that is superior in thermal conductivity as compared with the ceramic layer 11, the heat generated from the semiconductor element 30. However, it is possible to prevent the heat radiation layer 18 from being transmitted to the side where the low heat generation component 200 is disposed. Therefore, it is possible to suppress the temperature increase of the low heat generating component 200 due to the heat radiation from the semiconductor element 30.

また、ネジ１９をセラミックス層１１に比べて熱伝導性の優れる基材により形成し、ネジ収容部１７の収容面をセラミックス層１１に比べて熱伝導性に優れる材料により被覆するので、ネジ１９およびネジ収容部１７における熱伝導性を向上させ、半導体モジュール１００全体の放熱性を向上させることができる。   In addition, since the screw 19 is formed of a base material having a higher thermal conductivity than the ceramic layer 11 and the receiving surface of the screw receiving portion 17 is covered with a material having a higher thermal conductivity than the ceramic layer 11, the screw 19 and The heat conductivity in the screw accommodating part 17 can be improved, and the heat dissipation of the entire semiconductor module 100 can be improved.

Ｂ．第２実施例：
図８は、第２実施例における半導体モジュールの構成を示す断面図である。第２実施例の半導体モジュール１００ａは、接合部２０と電極配線層３５と絶縁層４０とが、放熱器５０ａの内部に配置され、配線基板１０と放熱器５０ａとが当接している点と、ネジ収容部１７ａが、配線基板１０のみを貫き、接合部２０と電極配線層３５と絶縁層４０とを貫いていない点とにおいて、第１実施例の半導体モジュール１００と異なり、他の構成は、半導体モジュール１００と同じである。 B. Second embodiment:
FIG. 8 is a cross-sectional view showing the configuration of the semiconductor module in the second embodiment. In the semiconductor module 100a of the second embodiment, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 are disposed inside the radiator 50a, and the wiring board 10 and the radiator 50a are in contact with each other. Unlike the semiconductor module 100 of the first embodiment, the screw accommodating portion 17a penetrates only the wiring substrate 10 and does not penetrate the joint portion 20, the electrode wiring layer 35, and the insulating layer 40. This is the same as the semiconductor module 100.

図８に示すように、第２実施例の筐体５２ａの周縁部の積層方向の長さは、第１実施例の筐体５２の周縁部の積層方向の長さに比べて長く構成され、筐体５２ａの周縁部は、配線基板１０に当接している。第２実施例における接合部２０と電極配線層３５と絶縁層４０とは、第１実施例における接合部２０と電極配線層３５と絶縁層４０とに比べて、面方向に小さく形成されている。   As shown in FIG. 8, the length in the stacking direction of the peripheral portion of the casing 52a of the second embodiment is configured to be longer than the length in the stacking direction of the peripheral portion of the casing 52 of the first embodiment. The peripheral portion of the housing 52 a is in contact with the wiring board 10. The joint portion 20, the electrode wiring layer 35, and the insulating layer 40 in the second embodiment are formed smaller in the plane direction than the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 in the first embodiment. .

以上の構成を有する第２実施例の半導体モジュール１００ａは、第１実施例の半導体モジュール１００と同じ効果を有する。加えて、接合部２０と電極配線層３５と絶縁層４０の各構成要素の作製過程において、ネジ収容部１７ａを形成する必要がないので、それら部材の成型プロセスを簡易化することができる。また、配線基板１０と筐体５２ａとを当接させるので、放熱層１８とネジ１９とネジ収容部１７ａとを通る放熱経路（図１における経路Ｒ２に相当する経路）を短くすることができ、放熱性を向上させることができる。また、配線基板１０と放熱器５０ａとを当接させるので、半導体モジュール１００ａの積層方向の長さを、第１実施例の半導体モジュール１００の積層方向の長さに比べて短くすることができる。   The semiconductor module 100a of the second embodiment having the above configuration has the same effects as the semiconductor module 100 of the first embodiment. In addition, since it is not necessary to form the screw accommodating portion 17a in the manufacturing process of each component of the joint portion 20, the electrode wiring layer 35, and the insulating layer 40, the molding process of these members can be simplified. Further, since the wiring board 10 and the housing 52a are brought into contact with each other, a heat radiation path (path corresponding to the path R2 in FIG. 1) passing through the heat radiation layer 18, the screw 19, and the screw accommodating portion 17a can be shortened. The heat dissipation can be improved. Further, since the wiring board 10 and the radiator 50a are brought into contact with each other, the length in the stacking direction of the semiconductor module 100a can be made shorter than the length in the stacking direction of the semiconductor module 100 of the first embodiment.

Ｃ．第３実施例：
図９は、第３実施例における半導体モジュールの構成を示す断面図である。第３実施例の半導体モジュール１００ｂは、ネジ１９，ネジ収容部１７，ネジ穴５３が省略されている点、およびかしめ部９０を備えている点において、第１実施例の半導体モジュール１００と異なり、他の構成は、半導体モジュール１００と同じである。 C. Third embodiment:
FIG. 9 is a cross-sectional view showing the configuration of the semiconductor module in the third embodiment. The semiconductor module 100b of the third embodiment is different from the semiconductor module 100 of the first embodiment in that the screw 19, the screw accommodating portion 17, the screw hole 53 are omitted, and the crimping portion 90 is provided. Other configurations are the same as those of the semiconductor module 100.

図９に示すように、かしめ部９０は、半導体モジュール１００ｂの周縁部において積層方向に沿って延び、半導体モジュール１００ｂの端面に接して配置されている。かしめ部９０の端部は、配線基板１０における低発熱部品２００が接合され得る面と、放熱器５０の底面とに接し、配線基板１０と放熱器５０とを所定の締結力で積層方向にかしめる。かしめ部９０は、熱伝導性に優れる基材により形成されており、例えば、第１，２実施例のネジ１９と同様な基材により形成することができる。なお、かしめ部９０の配置およびかしめ部９０を用いた加締めの処理は、図６に示す組み立て処理のステップＳ４３５の処理において、ネジ１９を用いた締結に代えて実行することができる。   As shown in FIG. 9, the caulking portion 90 extends along the stacking direction at the peripheral edge of the semiconductor module 100b, and is disposed in contact with the end surface of the semiconductor module 100b. The ends of the caulking portion 90 are in contact with the surface of the wiring board 10 to which the low heat-generating component 200 can be joined and the bottom surface of the radiator 50, and the wiring board 10 and the radiator 50 are connected in the stacking direction with a predetermined fastening force. Close. The caulking portion 90 is formed of a base material having excellent thermal conductivity, and can be formed of a base material similar to the screw 19 of the first and second embodiments, for example. The arrangement of the caulking portion 90 and the caulking process using the caulking portion 90 can be executed in place of the fastening using the screw 19 in the process of step S435 of the assembly process shown in FIG.

第３実施例において、放熱層１８は、配線基板１０の端面まで伸び、配線基板１０の端面においてかしめ部９０と接している。したがって、第３実施例では、半導体素子３０から発せられた熱の放熱経路として、放熱層１８とかしめ部９０とを介して放熱器５０に至る経路Ｒ２１が形成されている。   In the third embodiment, the heat dissipation layer 18 extends to the end face of the wiring board 10 and is in contact with the caulking portion 90 at the end face of the wiring board 10. Therefore, in the third embodiment, a path R21 that reaches the radiator 50 via the heat dissipation layer 18 and the caulking portion 90 is formed as a heat dissipation path for the heat generated from the semiconductor element 30.

以上の構成を有する第３実施例の半導体モジュール１００ｂは、第１実施例の半導体モジュール１００と同じ効果を有する。加えて、ネジ収容部１７およびネジ穴５３を形成する工程を省略できるので、半導体モジュール１００ｂの製造時間や製造コストを低減できる。なお、上述した各実施例からも理解できるように、積層方向に沿って配置され、配線基板と放熱器とを締結する任意の構成を有する部材を、本発明の締結部として採用することができる。   The semiconductor module 100b of the third embodiment having the above configuration has the same effect as the semiconductor module 100 of the first embodiment. In addition, since the process of forming the screw accommodating portion 17 and the screw hole 53 can be omitted, the manufacturing time and manufacturing cost of the semiconductor module 100b can be reduced. In addition, as can be understood from each of the above-described embodiments, a member that is arranged along the stacking direction and that has an arbitrary configuration for fastening the wiring board and the radiator can be employed as the fastening portion of the present invention. .

Ｄ．第４実施例：
Ｄ１．半導体モジュールの構成：
図１０は、第４実施例の半導体モジュールの構成を示す断面図である。この半導体モジュール１００ｃは、ネジ収容部１７及びネジ穴５３に熱伝導性部材８０が配置されている点において、図１に示す第１実施例の半導体モジュール１００と異なり、他の構成は、第１実施例の半導体モジュール１００と同じである。 D. Fourth embodiment:
D1. Semiconductor module configuration:
FIG. 10 is a cross-sectional view showing the configuration of the semiconductor module of the fourth embodiment. This semiconductor module 100c is different from the semiconductor module 100 of the first embodiment shown in FIG. 1 in that the heat conductive member 80 is disposed in the screw accommodating portion 17 and the screw hole 53. This is the same as the semiconductor module 100 of the embodiment.

熱伝導性部材８０は、ネジ１９の表面とネジ収容部１７の収容面（内壁面）との間、及びネジ１９の表面とネジ穴５３の収容面（内壁面）との間を埋めるように配置されている。換言すると、熱伝導性部材８０は、ネジ収容部１７の収容面及びネジ穴５３の収容面において、ネジ１９と接するように配置されている。熱伝導性部材８０は、高い熱伝導性を有し、例えば、金属を基材として形成することができる、本実施例では、熱伝導性部材８０は、銀を用いて形成されている。銀は、ネジ１９の基材（銅やアルミニウムやモリブデン）よりも熱伝導性に優れている。なお、熱伝導性部材８０の基材として、銀に代えて、銅やニッケルやアルミニウムなど、任意の金属を用いて形成することができる。   The heat conductive member 80 fills between the surface of the screw 19 and the accommodation surface (inner wall surface) of the screw accommodating portion 17 and between the surface of the screw 19 and the accommodation surface (inner wall surface) of the screw hole 53. Has been placed. In other words, the heat conductive member 80 is disposed so as to be in contact with the screw 19 on the housing surface of the screw housing portion 17 and the housing surface of the screw hole 53. The heat conductive member 80 has high heat conductivity, and can be formed using, for example, a metal as a base material. In this embodiment, the heat conductive member 80 is formed using silver. Silver is superior in thermal conductivity to the base material of the screw 19 (copper, aluminum, or molybdenum). In addition, it can replace with silver as a base material of the heat conductive member 80, and can form using arbitrary metals, such as copper, nickel, and aluminum.

このように、第４実施例では、ネジ収容部１７の収容面及びネジ穴５３の収容面において、ネジ１９と接するように熱伝導性部材８０を配置することにより、半導体素子３０から発生し、配線基板１０や接合部２０や電極配線層３５や絶縁層４０に伝わる熱をより効率的に放熱器５０に伝えることができる。つまり、配線基板１０や接合部２０や電極配線層３５や絶縁層４０を通ってネジ収容部１７の収容面に至った熱を、かかる収容面（熱伝導性に優れる材料により被覆されている）に加えて、熱伝導性部材８０を通って放熱器５０の筐体５２に伝えるようにしている。また、ネジ１９の表面全体を、熱伝導性部材８０と接するように構成することで、ネジ収容部１７の収容面に至った熱のうち、多くの熱を、熱伝導性に優れるネジ１９にも伝えるようにしている。   As described above, in the fourth embodiment, the heat conductive member 80 is disposed so as to be in contact with the screw 19 on the housing surface of the screw housing portion 17 and the housing surface of the screw hole 53, thereby generating from the semiconductor element 30. The heat transmitted to the wiring substrate 10, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 can be transmitted to the radiator 50 more efficiently. That is, heat that reaches the accommodation surface of the screw accommodation portion 17 through the wiring substrate 10, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 is covered with the accommodation surface (covered with a material having excellent thermal conductivity). In addition, the heat conduction member 80 is transmitted to the housing 52 of the radiator 50. Further, by configuring the entire surface of the screw 19 so as to be in contact with the heat conductive member 80, a lot of heat among the heat reaching the accommodation surface of the screw accommodation portion 17 is transferred to the screw 19 having excellent thermal conductivity. I also try to tell you.

Ｄ２．半導体モジュール１００ｃの製造方法：
図１１は、第４実施例における組み立て処理の手順を示すフローチャートである。第４実施例の組み立て処理は、ステップＳ４３２，Ｓ４３３，Ｓ４３４を追加して実施するにおいて、図６に示す第１実施例の組み立て処理と異なり、他の手順は、第１実施例と同じである。 D2. Manufacturing method of semiconductor module 100c:
FIG. 11 is a flowchart showing the procedure of assembly processing in the fourth embodiment. The assembly process of the fourth embodiment is performed by adding steps S432, S433, and S434. Unlike the assembly process of the first embodiment shown in FIG. 6, other procedures are the same as those of the first embodiment. .

上述したステップＳ４２５が実行された後、熱伝導性部材８０（熱伝導性部材８０の基材）をネジ収容部１７に充填する（ステップＳ４３２）。具体的には、例えば、ナノ銀ペースト（粒子径が数ナノから数十ナノメートルの銀粒子及び溶剤を含む比較的粘度の高いペースト）を、ディスペンサー等を用いてネジ収容部１７に充填する。   After the above-described step S425 is executed, the screw accommodating portion 17 is filled with the heat conductive member 80 (the base material of the heat conductive member 80) (step S432). Specifically, for example, a nano silver paste (a paste having a relatively high viscosity containing silver particles having a particle diameter of several nanometers to several tens of nanometers and a solvent) is filled into the screw accommodating portion 17 using a dispenser or the like.

次に、ネジ１９をネジ収容部１７に収容する（ステップＳ４３３）。前述のステップＳ４３２によってネジ収容部１７には熱伝導性部材８０が充填されているため、ネジ１９の挿入に伴って、ネジ収容部１７におけるネジ１９の挿入口から熱伝導性部材８０が溢れ出る。そこで、この溢れ出た熱伝導性部材８０を取り除く（ステップＳ４３４）。その後、前述のステップＳ４３５が実行される。なお、前述のステップＳ４３３においてネジ１９はネジ収容部１７に収容済みであるので、第４実施例におけるステップＳ４３５では、ネジ１９のネジ収容部１７への収容は省略して、ネジ１９の先端をネジ穴５３に係合させる。   Next, the screw 19 is accommodated in the screw accommodating portion 17 (step S433). Since the screw accommodating portion 17 is filled with the heat conductive member 80 by the above-described step S432, the heat conductive member 80 overflows from the insertion port of the screw 19 in the screw accommodating portion 17 as the screw 19 is inserted. . Therefore, the overflowing heat conductive member 80 is removed (step S434). Thereafter, step S435 described above is executed. Since the screw 19 has already been accommodated in the screw accommodating portion 17 in step S433 described above, accommodation of the screw 19 in the screw accommodating portion 17 is omitted in step S435 in the fourth embodiment, and the tip of the screw 19 is moved. Engage with the screw holes 53.

以上説明した第４実施例の半導体モジュール１００ｃは、第１実施例の半導体モジュール１００と同じ効果を有する。加えて、第４実施例の半導体モジュール１００ｃでは、ネジ収容部１７の収容面及びネジ穴５３の収容面において、ネジ１９と接するように熱伝導性部材８０が配置されているので、配線基板１０や接合部２０や電極配線層３５や絶縁層４０を通ってネジ収容部１７の収容面に至った熱を、熱伝導性部材８０を介して筐体５２に伝えることができる。したがって、半導体素子３０から発生し、配線基板１０や接合部２０や電極配線層３５や絶縁層４０に伝わる熱をより効率的に放熱器５０に伝えることができる。また、ネジ１９の表面全面に亘って熱伝導性部材８０と接触させるので、熱伝導性に優れるネジ１９に対してもネジ収容部１７から多くの熱を伝えることができる。このように、本実施例の構成を採用することにより、配線基板１０や接合部２０や電極配線層３５や絶縁層４０を通ってネジ収容部１７の収容面に至った熱の放熱性を、向上させることができる。また、熱伝導性部材８０をネジ１９よりも熱伝導性に優れる材料で構成するので、ネジ収容部１７の収容面の熱のうち、より多くの熱をネジ１９又は筐体５２に伝えることができる。   The semiconductor module 100c of the fourth embodiment described above has the same effect as the semiconductor module 100 of the first embodiment. In addition, in the semiconductor module 100c of the fourth embodiment, the heat conductive member 80 is disposed on the accommodation surface of the screw accommodation portion 17 and the accommodation surface of the screw hole 53 so as to be in contact with the screw 19, so that the wiring board 10 In addition, the heat that reaches the accommodation surface of the screw accommodation portion 17 through the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 can be transmitted to the housing 52 via the heat conductive member 80. Therefore, the heat generated from the semiconductor element 30 and transmitted to the wiring substrate 10, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40 can be transferred to the heat radiator 50 more efficiently. Further, since the entire surface of the screw 19 is brought into contact with the heat conductive member 80, a large amount of heat can be transmitted from the screw accommodating portion 17 to the screw 19 having excellent heat conductivity. Thus, by adopting the configuration of the present embodiment, the heat dissipation of the heat that reaches the accommodation surface of the screw accommodation portion 17 through the wiring substrate 10, the joint portion 20, the electrode wiring layer 35, and the insulating layer 40, Can be improved. Further, since the heat conductive member 80 is made of a material that is more excellent in heat conductivity than the screw 19, more heat can be transmitted to the screw 19 or the casing 52 out of the heat on the housing surface of the screw housing portion 17. it can.

なお、第１実施例の半導体モジュール１００においても、ネジ収容部１７の収容面は熱伝導性に優れる材料（以下、「被覆材料」と呼ぶ）で被覆されている。したがって、ネジ１９においてネジ収容部１７に位置することとなる部分にネジ山が設けられている構成では、ネジ１９の表面は、被覆材料と接する。かかる構成では、被覆材料は、第４実施例における熱伝導性部材８０と同様に、ネジ収容部１７の収容面において、ネジ１９と接するように配置されている。すなわち、第１実施例においても、ネジ収容部１７の収容面に至った熱は、被覆材料を通って筐体５２に至ると共に、被覆材料を介してネジ１９に伝わることとなる。但し、第４実施例では、熱伝導性部材８０においてネジ１９の表面と熱的に接触する部分の面積は、第１実施例の被覆材料においてネジ１９の表面と熱的に接触する部分の面積に比べて、大きい。したがって、ネジ収容部１７の収容面に至った熱のうち、より多くの熱を、ネジ１９に伝えることができる。   Also in the semiconductor module 100 of the first embodiment, the accommodation surface of the screw accommodation portion 17 is covered with a material having excellent thermal conductivity (hereinafter referred to as “coating material”). Therefore, in a configuration in which a screw thread is provided at a portion of the screw 19 that is to be positioned in the screw accommodating portion 17, the surface of the screw 19 is in contact with the coating material. In such a configuration, the coating material is disposed so as to be in contact with the screw 19 on the accommodation surface of the screw accommodation portion 17, similarly to the heat conductive member 80 in the fourth embodiment. That is, also in the first embodiment, the heat reaching the accommodation surface of the screw accommodation portion 17 reaches the housing 52 through the coating material and is transmitted to the screw 19 through the coating material. However, in the fourth embodiment, the area of the portion in thermal contact with the surface of the screw 19 in the thermal conductive member 80 is the area of the portion in thermal contact with the surface of the screw 19 in the coating material of the first embodiment. Bigger than Therefore, more heat can be transferred to the screw 19 among the heat reaching the accommodation surface of the screw accommodation portion 17.

Ｅ．第５実施例：
図１２は、第５実施例の配線基板作製処理の手順を示すフローチャートである。図１３は、第５実施例の外装配線パターン作製処理の手順を示すフローチャートである。図１４は、第５実施例の接合部作製処理の手順を示すフローチャートである。 E. Example 5:
FIG. 12 is a flowchart showing the procedure of the wiring board manufacturing process of the fifth embodiment. FIG. 13 is a flowchart showing the procedure of the exterior wiring pattern manufacturing process of the fifth embodiment. FIG. 14 is a flowchart showing the procedure of the joint manufacturing process of the fifth embodiment.

第５実施例の半導体モジュールは、ネジ収容部１７及びネジ穴５３への熱伝導性部材８０の配置方法において、第４実施例の半導体モジュール１００ｃと異なり、装置構成は、第４実施例の半導体モジュール１００ｃと同じである。上述した第４実施例では、熱伝導性部材８０は、配線基板１０と接合部２０と半導体素子３０とが積層された状態でネジ収容部１７に充填されていたが、第５実施例では、予め、各層においてネジ収容部１７を形成する貫通孔に熱伝導性材料を充填しておき、各層を積層しネジ孔（ネジの一部分を収容するための貫通孔）を形成することにより、熱伝導性部材８０をネジ収容部１７に配置する。   Unlike the semiconductor module 100c of the fourth embodiment, the semiconductor module of the fifth embodiment differs from the semiconductor module 100c of the fourth embodiment in the arrangement method of the heat conductive member 80 in the screw accommodating portion 17 and the screw hole 53. It is the same as the module 100c. In the fourth embodiment described above, the heat conductive member 80 is filled in the screw accommodating portion 17 in a state where the wiring substrate 10, the joint portion 20, and the semiconductor element 30 are laminated. In the fifth embodiment, Heat conduction is achieved by filling the through holes forming the screw accommodating portions 17 in each layer in advance with a heat conductive material and laminating each layer to form screw holes (through holes for accommodating a part of the screws). The elastic member 80 is disposed in the screw accommodating portion 17.

具体的には、図１２に示すように、ステップＳ１２０を実行した後に、ビアホール及びネジ収容ホール（グリーンシートを厚み方向に貫通する貫通孔）に導電材料（銀や銅、タングステンやモリブデンなど）を充填する（ステップＳ１２５ａ）。   Specifically, as shown in FIG. 12, after performing step S120, a conductive material (silver, copper, tungsten, molybdenum, or the like) is placed in the via hole and the screw accommodation hole (through hole that penetrates the green sheet in the thickness direction). Fill (step S125a).

図１３に示すように、第５実施例の外装配線パターン作製処理は、ステップＳ２３５に代えて、ステップＳ２３５ａが実行される点において、第１実施例の外装配線パターン作製処理と異なり、他の処理は第１実施例と同じである。なお、図１３では、第１実施例とは異なり、ネジ収容部１７に相当する部分が明らかになるように図示している。   As shown in FIG. 13, the exterior wiring pattern production process of the fifth embodiment is different from the exterior wiring pattern production process of the first embodiment in that step S235a is executed instead of step S235. Is the same as in the first embodiment. In FIG. 13, unlike the first embodiment, the portion corresponding to the screw accommodating portion 17 is shown to be clear.

具体的には、第５実施例の外装配線パターン作製処理では、ステップＳ２３０（レジスト剥離）が実行された後、配線基板１０の表面のうち、ネジ収容部１７に相当する位置を除く他の部分についてスパッタ（部分的なスパッタ）を行って、めっき触媒層を取り除く（ステップＳ２３５ａ）。この処理の結果、図１３に示すように、ネジ収容部１７に相当する部分には、比較的多くの導電性のめっき触媒層が残存することとなる。   Specifically, in the exterior wiring pattern manufacturing process of the fifth embodiment, after step S230 (resist stripping) is performed, the other part of the surface of the wiring board 10 excluding the position corresponding to the screw accommodating portion 17 Sputtering (partial sputtering) is performed to remove the plating catalyst layer (step S235a). As a result of this processing, as shown in FIG. 13, a relatively large amount of conductive plating catalyst layer remains in the portion corresponding to the screw accommodating portion 17.

図１４に示すように、第５実施例の接合部作製処理は、ステップＳ３１０に代えてステップＳ３１０ａが実行される点と、ステップＳ３１５に代えてステップＳ３１５ａが実行される点と、ステップＳ３３０が追加して実行される点とにおいて、第１実施例の接合部作製処理と異なり、他の処理は、第１実施例の接合部作製処理と同じである。なお、図１４では、ネジ収容部１７に相当する部分が明らかになるように図示している。   As shown in FIG. 14, the joint portion manufacturing process of the fifth embodiment includes a point where step S310a is executed instead of step S310, a point where step S315a is executed instead of step S315, and step S330 is added. The other processes are the same as the joint preparation process of the first embodiment, unlike the joint preparation process of the first embodiment. In FIG. 14, a portion corresponding to the screw accommodating portion 17 is shown so as to be clear.

具体的には、第５実施例の接合部作製処理では、ステップＳ３０５が実行された後、各ガラス層において、ビアパターン及びネジ収容ホールパターンと、半導体素子３０や低発熱部品２００を収容するためのパターン（チップパターン）及びネジ収容ホールパターンとが形成される（ステップＳ３１０ａ）。但し、第１実施例においても、説明は省略しているが、ステップＳ３１０においてネジ収容ホールパターンが形成されるので、このステップＳ３１０ａと第１実施例のステップＳ３１０とは、実質的に同一である。   Specifically, in the bonding portion manufacturing process of the fifth embodiment, after step S305 is executed, in each glass layer, the via pattern and the screw accommodating hole pattern, and the semiconductor element 30 and the low heat generating component 200 are accommodated. Pattern (chip pattern) and a screw accommodation hole pattern are formed (step S310a). However, although description is omitted in the first embodiment as well, since a screw accommodation hole pattern is formed in step S310, step S310a and step S310 of the first embodiment are substantially the same. .

次に、ステップＳ３１０ａにおいて各種パターンが形成されたガラス層が、配線基板１０に貼り付けられる（ステップＳ３１５ａ）。上述したように、外装配線パターン作製処理において、ネジ収容部１７に相当する位置に導電性のめっき触媒層が残存しているので、ステップＳ３１５ａにより、残存するめっき触媒層が各ガラス層に設けられたネジ収容ホールに収容されることとなる。   Next, the glass layer on which various patterns are formed in step S310a is attached to the wiring board 10 (step S315a). As described above, since the conductive plating catalyst layer remains in the position corresponding to the screw housing portion 17 in the exterior wiring pattern manufacturing process, the remaining plating catalyst layer is provided on each glass layer in step S315a. It will be accommodated in the screw accommodation hole.

ステップＳ３１５ａが実行された後、上述したステップＳ３２０，Ｓ３２５が実行される。ステップＳ３２５が実行された後、ネジ収容部１７に、ネジ１９と係合するネジ山が形成される（ステップＳ３３０）。以上の接合部作製処理が完了すると、上述した組み立て処理（ステップＳ４００）が実行される。図６に示すステップＳ４３５を実行する際には、ネジ収容部１７にネジ山が形成されているので、ネジ１９は、かかるネジ山に係合しながらネジ収容部１７に収容されていくこととなる。   After step S315a is executed, steps S320 and S325 described above are executed. After step S325 is executed, a screw thread that engages with the screw 19 is formed in the screw accommodating portion 17 (step S330). When the above joint manufacturing process is completed, the above-described assembly process (step S400) is executed. When executing step S435 shown in FIG. 6, since the screw thread is formed in the screw accommodating part 17, the screw 19 is accommodated in the screw accommodating part 17 while engaging with the thread. Become.

なお、図示は省略しているが、放熱基板を作製する際にも、ネジ収容ホールを形成し、かかるネジ収容ホールを、熱伝導性部材で埋める処理が行われる。この放熱基板におけるネジ収容ホールを埋める処理については、例えば、第４実施例と同様にして、ナノ銀ペーストを充填することにより実行することができる。   Although illustration is omitted, also when manufacturing a heat dissipation board, a screw accommodation hole is formed, and the screw accommodation hole is filled with a heat conductive member. The process of filling the screw accommodation hole in the heat dissipation substrate can be executed by, for example, filling the nano silver paste in the same manner as in the fourth embodiment.

以上の構成を有する第５実施例の半導体モジュールは、第１実施例の半導体モジュール１００及び第４実施例の半導体モジュール１００ｃと同様な効果を有する。加えて、ネジ収容部１７にネジ山を形成してからネジ１９を収容（挿入）するので、第１実施例とは異なり、ネジ収容部１７内において、ネジ１９は、熱伝導性部材８０によって固定（固着）されない。したがって、半導体モジュールの完成後においてネジ１９が緩んだ場合に、ネジ１９を締め直すことができる。また、配線基板１０のネジ収容ホール及びガラス層のネジ収容ホールに熱伝導性部材８０を配置する工程を、ビアホールを埋める工程と同じ工程で行うことができるので、ビアホールを埋める工程とは異なる工程により行う場合に比べて、処理時間を短縮することができる。   The semiconductor module of the fifth embodiment having the above configuration has the same effects as the semiconductor module 100 of the first embodiment and the semiconductor module 100c of the fourth embodiment. In addition, since the screw 19 is housed (inserted) after the screw thread is formed in the screw housing portion 17, unlike the first embodiment, the screw 19 is placed in the screw housing portion 17 by the heat conductive member 80. Not fixed (fixed). Therefore, when the screw 19 is loosened after the completion of the semiconductor module, the screw 19 can be retightened. In addition, the step of disposing the heat conductive member 80 in the screw accommodation hole of the wiring board 10 and the screw accommodation hole of the glass layer can be performed in the same process as the process of filling the via hole, and thus a process different from the process of filling the via hole. Compared with the case where it carries out by this, processing time can be shortened.

Ｆ．変形例：
この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 F. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be carried out in various modes without departing from the gist thereof. For example, the following modifications are possible.

Ｆ１．変形例１：
各実施例では、放熱器５０，５０ａは、当接する構成要素（絶縁層４０）と熱膨張率の異なる金属材料で形成されていたが、これに代えて、当接する構成要素と同じ熱膨張率の材料で形成することもできる。具体的には、例えば、放熱器５０，５０ａをセラミックスで形成する構成を採用することができる。この構成では、放熱器５０，５０ａが絶縁性を有するため、絶縁層４０を省略できる。したがって、放熱器５０，５０ａと当接する構成要素は、第３絶縁接合部３７および電極配線３６となる。この構成において、第３絶縁接合部３７をセラミックスで形成すると、放熱器５０，５０ａは、当接する構成要素である第３絶縁接合部３７と同じ熱膨張率の材料で形成されることとなる。 F1. Modification 1:
In each of the embodiments, the radiators 50 and 50a are made of a metal material having a different thermal expansion coefficient from that of the contacting component (insulating layer 40). Instead, the same thermal expansion coefficient as that of the contacting component is used. It can also be formed of the above materials. Specifically, for example, a configuration in which the radiators 50 and 50a are formed of ceramics can be employed. In this configuration, since the radiators 50 and 50a have insulating properties, the insulating layer 40 can be omitted. Accordingly, the components that come into contact with the radiators 50 and 50 a are the third insulating joint portion 37 and the electrode wiring 36. In this configuration, when the third insulating joint portion 37 is formed of ceramics, the radiators 50 and 50a are formed of a material having the same coefficient of thermal expansion as that of the third insulating joint portion 37, which is a component that comes into contact.

このように、放熱器５０，５０ａと、第３絶縁接合部３７とは、互いに同じ熱膨張率の材料で形成されているため、熱膨張率の相違に起因する応力の発生は抑制される。しかしながら、この例の構成においても、温度分布に起因する熱膨張差が発生し、それを起因とした応力が発生し得る。具体的には、第３絶縁接合部３７は、放熱器５０，５０ａに比べて半導体素子３０により近い位置に配置されているため、半導体素子３０からの放熱により、より昇温し易い。それゆえ、放熱器５０，５０ａおよび第３絶縁接合部３７に温度分布が生じ、この温度分布に起因して、温度のより高い第３絶縁接合部３７が、温度のより低い放熱器５０，５０ａに比べて、より膨張することとなる。その結果、放熱器５０，５０ａと第３絶縁接合部３７との間に温度分布に起因する応力が発生し得る。しかしながら、半導体モジュール１００，１００ａでは、ネジ１９によって配線基板１０と放熱器５０，５０ａとが締結されているため、各実施例と同様に、温度分布に起因する応力によって各構成要素が変形することが抑制される。また、この例においても、放熱器５０，５０ａと第３絶縁接合部３７とを接着することなく配置させることで、放熱器５０，５０ａおよび第３絶縁接合部３７を、互いの界面において滑らせる（ずらす）ことができるので、応力の発生を抑制し、また、発生する応力を低減させることができ、半導体モジュール１００の損傷を抑制できる。   As described above, since the radiators 50 and 50a and the third insulating joint portion 37 are formed of materials having the same coefficient of thermal expansion, generation of stress due to the difference in coefficient of thermal expansion is suppressed. However, even in the configuration of this example, a difference in thermal expansion due to the temperature distribution occurs, and stress due to the difference can occur. Specifically, since the third insulating joint portion 37 is disposed at a position closer to the semiconductor element 30 than the radiators 50 and 50 a, the temperature is more easily increased by heat radiation from the semiconductor element 30. Therefore, a temperature distribution is generated in the radiators 50 and 50a and the third insulating junction 37, and due to this temperature distribution, the third insulating junction 37 having a higher temperature has a lower temperature than the radiator 50 and 50a. Compared to the above, it will expand more. As a result, a stress due to the temperature distribution may be generated between the radiators 50 and 50 a and the third insulating joint portion 37. However, in the semiconductor modules 100 and 100a, since the wiring board 10 and the heatsinks 50 and 50a are fastened by the screws 19, each component is deformed by the stress caused by the temperature distribution as in each embodiment. Is suppressed. Also in this example, by disposing the radiators 50 and 50a and the third insulating joint portion 37 without adhering, the radiators 50 and 50a and the third insulating joint portion 37 are slid at each other's interface. Therefore, the generation of stress can be suppressed, the generated stress can be reduced, and damage to the semiconductor module 100 can be suppressed.

Ｆ２．変形例２：
各実施例では、図６に示す組み立て工程のステップＳ４２５において、絶縁層４０と電極配線層３５との積層体である放熱基板を作製していたが、本発明は、これに限定されるものではない。ステップＳ４２５において、絶縁層４０と電極配線層３５とを、それぞれ別体として作製して、積層（一体化）しない構成を採用することもできる。この構成では、ステップＳ４３５において、絶縁層４０と電極配線層３５と放熱器５０とを配線基板１０（および接合部２０，半導体素子３０）に取り付けることが好ましい。 F2. Modification 2:
In each example, in step S425 of the assembly process shown in FIG. 6, a heat dissipation board that is a laminate of the insulating layer 40 and the electrode wiring layer 35 is manufactured. However, the present invention is not limited to this. Absent. In step S425, the insulating layer 40 and the electrode wiring layer 35 may be formed as separate bodies, and a configuration in which they are not stacked (integrated) may be employed. In this configuration, it is preferable that the insulating layer 40, the electrode wiring layer 35, and the radiator 50 are attached to the wiring board 10 (and the joint portion 20, the semiconductor element 30) in step S435.

Ｆ３．変形例３：
各実施例では、各絶縁接合部１６，２２，３７の基材は、無機系材料のガラス組成物であったが、無機系材料に代えて、有機系材料を採用することができる。例えば、熱可塑性樹脂（ポリイミドや全芳香族ポリアミドなど）や、セラミックス材料を採用することができる。 F3. Modification 3:
In each example, the base material of each insulating joint 16, 22, and 37 is a glass composition of an inorganic material, but an organic material can be used instead of the inorganic material. For example, a thermoplastic resin (such as polyimide or wholly aromatic polyamide) or a ceramic material can be employed.

Ｆ４．変形例４：
各実施例における半導体モジュール１００，１００ａの構成は、あくまで一例であり、種々変形可能である。例えば、半導体素子３０の数は複数に限らず１つでもよい。また、半導体素子３０における電極の配置位置がバンプ３１と同じ面であれば、電極配線３６（および第３絶縁接合部３７）を省略することができる。また、放熱器５０，５０ａは、フィン５１と筐体５２，５２ａとで構成されていたが、これらに代えて、金属板のみで構成することもできる。また、ネジ１９の基材は金属であったが、金属に変えて樹脂を採用することもできる。また、放熱層１８を省略することもできる。 F4. Modification 4:
The configuration of the semiconductor modules 100 and 100a in each embodiment is merely an example, and various modifications can be made. For example, the number of semiconductor elements 30 is not limited to a plurality and may be one. Further, if the electrode arrangement position in the semiconductor element 30 is the same surface as the bump 31, the electrode wiring 36 (and the third insulating joint portion 37) can be omitted. Moreover, although the heat radiator 50 and 50a was comprised with the fin 51 and the housing | casing 52, 52a, it can replace with these and can also be comprised only with a metal plate. Moreover, although the base material of the screw 19 is a metal, a resin can be used instead of the metal. Further, the heat dissipation layer 18 can be omitted.

Ｆ５．変形例５：
第１実施例では、組み立て処理のステップＳ４３５において、ネジ１９を用いた配線基板１０と放熱器５０との締結と、加熱とを同時に行っていたが、本発明は、これに限定されるものではない。例えば、以下のような処理を行うこともできる。まず、ステップＳ４０５〜Ｓ４２０を実行して、半導体素子３０の接合が正常であったと判定された場合に（ステップＳ４２０：ＹＥＳ）、ステップＳ４２５を省略して、配線基板１０（および接合部２０，半導体素子３０）と、電極配線層３５とを積層して、かかる積層体を積層方向から加圧しながら加熱する（工程ａ）。工程ａにより、半導体素子３０における電性の接合部材（例えば接続用のバンプや電極）と電極配線層３５とが接触し、加熱されることで、導電性の接合部材を介して半導体素子３０と電極配線層３５とが電気的に接合される。 F5. Modification 5:
In the first embodiment, in step S435 of the assembly process, the wiring board 10 using the screw 19 and the radiator 50 are fastened and heated at the same time. However, the present invention is not limited to this. Absent. For example, the following processing can be performed. First, when steps S405 to S420 are executed and it is determined that the bonding of the semiconductor element 30 is normal (step S420: YES), step S425 is omitted, and the wiring board 10 (and the bonding portion 20, the semiconductor) The element 30) and the electrode wiring layer 35 are laminated, and the laminated body is heated while being pressed from the laminating direction (step a). By the step a, the electrically conductive bonding member (for example, a bump or electrode for connection) in the semiconductor element 30 and the electrode wiring layer 35 come into contact with each other and are heated, so that The electrode wiring layer 35 is electrically joined.

次に、工程ａの結果得られた積層体（配線基板１０（および接合部２０，半導体素子３０）と電極配線層３５）に絶縁層４０を載置し、さらに、絶縁層４０に放熱器５０を載置する（工程ｂ）。次に、工程ｂの結果得られた積層体（工程ａの結果得られた積層体，絶縁層４０および放熱器５０）において、ネジ１９をネジ収容部１７およびネジ穴５３に収容し、加熱することなくネジ１９をネジ穴５３に係合させ、配線基板１０と放熱器５０とを所定の締結力で締結させる（工程ｃ）。以上の処理を採用しても第１実施例と同様な効果を有する。なお、前述の（工程ｃ）において、第２実施例と同様に、ネジ１９に代えて、かしめ部９０を用いて配線基板１０と放熱器５０とを締結することもできる。   Next, the insulating layer 40 is placed on the laminate (wiring substrate 10 (and the joint portion 20, the semiconductor element 30) and the electrode wiring layer 35) obtained as a result of the step a, and the radiator 50 is mounted on the insulating layer 40. Is placed (step b). Next, in the laminate obtained as a result of step b (the laminate obtained as a result of step a, the insulating layer 40 and the radiator 50), the screw 19 is accommodated in the screw accommodating portion 17 and the screw hole 53 and heated. Without engaging the screw 19 with the screw hole 53, the wiring board 10 and the radiator 50 are fastened with a predetermined fastening force (step c). Even if the above processing is adopted, the same effect as in the first embodiment is obtained. In the above-described (step c), the wiring board 10 and the radiator 50 can be fastened using the caulking portion 90 instead of the screw 19 as in the second embodiment.

Ｆ６．変形例６：
第４実施例では、ナノ銀ペーストを焼成する前にネジ１９をネジ収容部１７に収容していたが、本発明はこれに限定されるものではない。例えば、ステップＳ４３２とＳ４３５との間のいずれかにおいて、ネジ収容部１７に収容されているナノ銀ペーストを焼成させると共にネジ収容部１７にネジ山を形成する工程を実行し、その後、ステップＳ４３５を実行することもできる。 F6. Modification 6:
In the fourth embodiment, the screw 19 is accommodated in the screw accommodating portion 17 before the nano silver paste is fired, but the present invention is not limited to this. For example, the process of baking the nano silver paste accommodated in the screw accommodating portion 17 and forming the screw thread in the screw accommodating portion 17 in any of the steps S432 and S435 is performed, and then the step S435 is performed. It can also be executed.

Ｆ７．変形例７：
第５実施例では、接合部２０のネジ収容ホールに熱伝導性部材８０を配置するために、ステップＳ２２５において電解めっきを行い、ステップＳ２３５ａにおいてネジ収容部１７に相当する部分を残存させるように部分的なスパッタを行っていたが、本発明は、これに限定されるものではない。例えば、外装配線パターン作製処理は、第１実施例と同様に行い、接合部作製処理のステップＳ３１５（ビアパターン及びチップパターンの貼り付け）の後にネジ収容ホールにナノ銀ペーストを充填することにより、熱伝導性部材８０を配置する構成を採用することもできる。この構成では、ステップＳ３２５（乾燥工程）において、加熱してネジ収容ホールに充填されたナノ銀ペーストを焼成させ、第５実施例のステップＳ３３０と同様にネジ山を形成することが好ましい。 F7. Modification 7:
In the fifth embodiment, in order to dispose the heat conductive member 80 in the screw accommodation hole of the joint portion 20, electrolytic plating is performed in step S225, and a portion corresponding to the screw accommodation portion 17 is left in step S235a. However, the present invention is not limited to this. For example, the exterior wiring pattern manufacturing process is performed in the same manner as in the first embodiment, and after filling the screw accommodating hole with the nano silver paste after step S315 (bonding of the via pattern and the chip pattern) of the bonding section manufacturing process, The structure which arrange | positions the heat conductive member 80 is also employable. In this configuration, in step S325 (drying process), it is preferable that the nano silver paste filled in the screw accommodation hole is baked to form a screw thread as in step S330 of the fifth embodiment.

Ｆ８．変形例８：
第４実施例では、熱伝導性部材８０の基材としてナノ銀ペーストを用いていたが、ナノ銀ペーストに限らず、他の任意の熱伝導性を有する基材を用いることができる。例えば、金や、銅や、パラジウム等の粒子を含む金属ナノ粒子ペーストを用いることができる。また、サーマルグリス（有機糊に金属製フィラー（銀や銅やアルミナ等の粒子）が混ざったもの）等を用いることができる。サーマルグリスは、金属に比べて熱伝導性が低いが、ネジ１９表面とネジ収容部１７の収容面との間、及び、ネジ１９表面とネジ穴５３の収容面との間に何も存在しない構成に比べて、放熱性を向上させることができる。なお、ペースト状の部材に代えて、金属粉を熱伝導性部材８０として用いることもできる。具体的には、ネジ１９収容前のネジ収容部１７及び５３に金属粉を充填し、余分な金属粉を排出させながらネジ１９を挿入することもできる。この構成では、金属粉の焼成は不要となるので半導体モジュールの製造処理を簡素化できる。また、この構成では、半導体モジュール完成後においてネジ１９が緩んだ場合に、ネジ１９を締め直すことができる。 F8. Modification 8:
In the fourth embodiment, the nano silver paste is used as the base material of the heat conductive member 80. However, the base material is not limited to the nano silver paste, and any other base material having thermal conductivity can be used. For example, a metal nanoparticle paste containing particles such as gold, copper, and palladium can be used. Also, thermal grease (organic paste mixed with metal filler (particles of silver, copper, alumina, etc.)) or the like can be used. Thermal grease has lower thermal conductivity than metal, but nothing exists between the surface of the screw 19 and the accommodation surface of the screw accommodating portion 17 and between the surface of the screw 19 and the accommodation surface of the screw hole 53. Heat dissipation can be improved compared to the configuration. Note that metal powder may be used as the heat conductive member 80 instead of the paste-like member. Specifically, the screw accommodating portions 17 and 53 before accommodating the screw 19 can be filled with metal powder, and the screw 19 can be inserted while discharging excess metal powder. With this configuration, the firing of the metal powder is not necessary, so that the semiconductor module manufacturing process can be simplified. Further, in this configuration, when the screw 19 is loosened after completion of the semiconductor module, the screw 19 can be retightened.

Ｆ９．変形例９：
第４，５実施例では、ネジ収容部１７またはネジ穴５３に熱伝導性部材８０を配置する前に、ネジ収容部１７の収容面は熱伝導性に優れる材料により被覆されていたが、かかる被覆を省略することができる。また、第４実施例では、ステップＳ４４０において、ネジ１９の頭部分の周りに溜まった熱伝導性部材８１を取り除いていたが、かかる処理を省略することもできる。また、第５実施例では、放熱基板に形成されたネジ収容ホールは、熱伝導性部材で埋められていたが、熱伝導性部材で埋められていなくともよい。この構成においては、熱伝導性部材８０から筐体５２に熱を直接伝えることができない。しかしながら、熱伝導性部材８０を介してネジ１９に熱を伝えることができるので、かかる構成においても、放熱性を向上させることができる。また、第５実施例では、いずれの層においてもネジ収容ホールは熱伝導性部材で埋められていたが、これに代えて、一部の層については、熱伝導性部材を省略することもできる。 F9. Modification 9:
In the fourth and fifth embodiments, before the thermal conductive member 80 is disposed in the screw accommodating portion 17 or the screw hole 53, the accommodating surface of the screw accommodating portion 17 is covered with a material having excellent thermal conductivity. The coating can be omitted. In the fourth embodiment, the heat conductive member 81 collected around the head portion of the screw 19 is removed in step S440. However, this process can be omitted. In the fifth embodiment, the screw accommodation hole formed in the heat dissipation board is filled with the heat conductive member, but may not be filled with the heat conductive member. In this configuration, heat cannot be directly transferred from the heat conductive member 80 to the housing 52. However, since heat can be transmitted to the screw 19 via the heat conductive member 80, heat dissipation can be improved even in such a configuration. In the fifth embodiment, the screw accommodation holes are filled with the heat conductive member in any layer, but the heat conductive member may be omitted for some layers instead. .

Ｆ１０．変形例１０：
第１ないし第４実施例では、図５に示すように、接合部作製処理におけるガラス層の作製（ステップＳ３０５）と乾燥（ステップＳ３２５）との間の処理の順序は、（ｉ）ビアパターン及びチップパターンの形成、（ｉｉ）ビアパターン及びチップパターンの貼り付け（仮接着）、（ｉｉｉ）配線部印刷、であったが、本発明はこれに限定されるものではない。例えば、（ｉ）ビアパターン及びチップパターンの形成、（ｉｉ）配線部印刷、（ｉｉｉ）ビアパターン及びチップパターンの貼り付け（仮接着）、の順序としてもよい。また、例えば、（ｉ）ビアパターン及びチップパターンの貼り付け（仮接着）、（ｉｉ）ビアパターン及びチップパターンの形成、（ｉｉｉ）配線部印刷、の順序としてもよい。同様にして、第５実施例の接合部作製処理（図１５）においても、ガラス層の作製（ステップＳ３０５）と乾燥（ステップＳ３２５）との間に実行される３つの処理（ステップＳ３１０ａ，Ｓ３１５ａ，Ｓ３２０）について、順序を入れ替えてもよい。 F10. Modification 10:
In the first to fourth embodiments, as shown in FIG. 5, the order of processing between glass layer production (step S305) and drying (step S325) in the joint production process is (i) via pattern and Although the formation of the chip pattern, (ii) application of the via pattern and the chip pattern (temporary adhesion), and (iii) wiring portion printing, the present invention is not limited to this. For example, (i) via pattern and chip pattern formation, (ii) wiring portion printing, (iii) via pattern and chip pattern pasting (temporary bonding) may be used. Further, for example, the order may be (i) application of a via pattern and a chip pattern (temporary adhesion), (ii) formation of a via pattern and a chip pattern, and (iii) wiring portion printing. Similarly, in the joint manufacturing process (FIG. 15) of the fifth embodiment, three processes (steps S310a, S315a, and S315a) executed between the manufacturing of the glass layer (step S305) and the drying (step S325) are performed. For S320), the order may be changed.

１００，１００ａ，１００ｂ，１００ｃ…半導体モジュール
１０…配線基板
１１…セラミックス層
１２…制御回路用配線
１３…主電力ストレートビア
１４…上部表面配線
１５…下部表面配線
１６…第１絶縁接合部
１７，１７ａ…ネジ収容部
１８…放熱層
１９…ネジ
２０…接合部
２１…配線部
２２…第２絶縁接合部
２２ａ…半導体素子収容部
２２ｂ…配線部収容部
２２ｃ…窪み
２２ｄ…余剰部
２３…凹部
３０…半導体素子
３１…バンプ
３５…電極配線層
３６…電極配線
３７…第３絶縁接合部
４０…絶縁層
５０，５０ａ…放熱器
５１…フィン
５２，５２ａ…筐体
５３…ネジ穴
８０…熱伝導性部材
８１…溢れ出た熱伝導性部材
９０…かしめ部
２００…低発熱部品
Ｒ１，Ｒ２，Ｒ２１…（放熱）経路 DESCRIPTION OF SYMBOLS 100,100a, 100b, 100c ... Semiconductor module 10 ... Wiring board 11 ... Ceramics layer 12 ... Control circuit wiring 13 ... Main power straight via 14 ... Upper surface wiring 15 ... Lower surface wiring 16 ... 1st insulation junction 17, 17a DESCRIPTION OF SYMBOLS ... Screw accommodating part 18 ... Radiation layer 19 ... Screw 20 ... Joint part 21 ... Wiring part 22 ... 2nd insulation joining part 22a ... Semiconductor element accommodating part 22b ... Wiring part accommodating part 22c ... Depression 22d ... Excess part 23 ... Recessed part 30 ... Semiconductor element 31 ... Bump 35 ... Electrode wiring layer 36 ... Electrode wiring 37 ... Third insulating joint 40 ... Insulating layer 50, 50a ... Heat radiator 51 ... Fin 52, 52a ... Case 53 ... Screw hole 80 ... Heat conductive member 81 ... Overflowing thermal conductive member 90 ... Caulking portion 200 ... Low heat generating component R1, R2, R21 ... (Heat dissipation) path

Claims (13)

半導体モジュールであって、
放熱器と、
配線パターンが形成された配線基板と、
前記配線基板の所定面側に配置され、表裏両面に電極を有する半導体素子と、
前記配線基板の前記所定面上に配置され、前記半導体素子と前記配線パターンとを接続するための配線部、および前記配線部の周囲に位置する絶縁接合部を有する接合部と、
前記半導体素子の所定面側に配置された電極配線と、
前記放熱器に接着されることなく載置された絶縁層と、
を備える、半導体モジュール。 A semiconductor module,
A radiator,
A wiring board on which a wiring pattern is formed;
A semiconductor element disposed on a predetermined surface side of the wiring board and having electrodes on both front and back surfaces;
A wiring portion disposed on the predetermined surface of the wiring board, for connecting the semiconductor element and the wiring pattern, and a bonding portion having an insulating bonding portion positioned around the wiring portion;
An electrode wiring disposed on a predetermined surface side of the semiconductor element;
An insulating layer placed without being bonded to the radiator;
A semiconductor module comprising: 請求項１に記載の半導体モジュールにおいて、さらに、
前記配線基板と前記接合部と前記半導体素子と前記電極配線と前記絶縁層と前記放熱器とを含む積層体の積層方向に沿って配置され、前記配線基板と前記放熱器とを締結する締結部材を備える、半導体モジュール。 The semiconductor module according to claim 1, further comprising:
A fastening member that is disposed along a stacking direction of a laminate including the wiring board, the joint, the semiconductor element, the electrode wiring, the insulating layer, and the radiator, and fastens the wiring board and the radiator. A semiconductor module comprising: 請求項２に記載の半導体モジュールにおいて、さらに、
前記配線基板と前記接合部と前記絶縁層とを、それぞれ前記積層方向に貫通するネジ収容部と、
前記放熱器に形成され、前記ネジ収容部と連通するネジ穴と、
を備え、
前記締結部材は、前記ネジ収容部に収容され、前記ネジ穴と係合するネジであり、
前記ネジ収容部の収容面には、前記ネジと接する熱伝導性部材が配置されている、半導体モジュール。 The semiconductor module according to claim 2, further comprising:
A screw accommodating portion penetrating the wiring board, the joint portion, and the insulating layer in the laminating direction;
A screw hole formed in the radiator and communicating with the screw housing;
With
The fastening member is a screw that is accommodated in the screw accommodating portion and engages with the screw hole,
A semiconductor module in which a heat conductive member in contact with the screw is disposed on a housing surface of the screw housing portion. 請求項３に記載の半導体モジュールにおいて、
前記熱伝導性部材は、前記収容面において前記配線基板から前記絶縁層に至るまで延び、前記放熱器と接する、半導体モジュール。 The semiconductor module according to claim 3,
The said heat conductive member is a semiconductor module extended from the said wiring board to the said insulating layer in the said accommodation surface, and contact | connects the said heat radiator. 請求項４に記載の半導体モジュールにおいて、
前記熱伝導性部材は、前記ネジに比べて高い熱伝導性を有する、半導体モジュール。 The semiconductor module according to claim 4,
The semiconductor module, wherein the thermal conductive member has higher thermal conductivity than the screw. 請求項２ないし請求項５のいずれかに記載の半導体モジュールにおいて、
前記配線基板は多層構造であり、前記積層方向とは異なる方向に伸び、前記締結部と接する放熱層を有する、半導体モジュール。 The semiconductor module according to any one of claims 2 to 5,
The wiring board has a multilayer structure, and has a heat dissipation layer extending in a direction different from the stacking direction and in contact with the fastening portion. 請求項１ないし請求項６のいずれかに記載の半導体モジュールにおいて、
前記絶縁接合部は、無機系材料で形成されている、半導体モジュール。 The semiconductor module according to any one of claims 1 to 6,
The insulating junction is a semiconductor module formed of an inorganic material. 請求項１ないし請求項７のいずれかに記載の半導体モジュールにおいて、
前記配線パターンは、
前記配線基板において前記接合部と接触する面に配置された第１の表面配線と、
前記配線基板において前記接合部と接触する面の反対面に配置された第２の表面配線と、
前記配線基板内において前記積層方向に伸び、前記第１の表面配線と前記第２の表面配線とを接続する配線と、
を有する、半導体モジュール。 The semiconductor module according to any one of claims 1 to 7,
The wiring pattern is
A first surface wiring disposed on a surface of the wiring board that contacts the joint;
A second surface wiring disposed on a surface opposite to the surface in contact with the joint in the wiring board;
A wiring that extends in the stacking direction in the wiring board and connects the first surface wiring and the second surface wiring;
A semiconductor module. 多層構造を有する半導体モジュールの製造方法であって、
（ａ）配線パターンが形成された配線基板を製造する工程と、
（ｂ）半導体素子と前記配線パターンとを接続するための配線部と、前記配線部の周囲に位置する絶縁接合部と、を有する接合部を、前記配線基板の所定面に配置する工程と、
（ｃ）前記半導体素子を前記接合部に接合する工程と、
（ｄ）前記半導体素子が接合された前記接合部および前記配線基板を、電極配線を含む電極配線層に載置する工程と、
（ｅ）前記電極配線層を、絶縁層に載置する工程と、
（ｆ）前記絶縁層を、接着することなく放熱器に載置する工程と、
を備える、半導体モジュールの製造方法。 A method of manufacturing a semiconductor module having a multilayer structure,
(A) a step of manufacturing a wiring board on which a wiring pattern is formed;
(B) a step of disposing a bonding portion having a wiring portion for connecting a semiconductor element and the wiring pattern and an insulating bonding portion positioned around the wiring portion on a predetermined surface of the wiring board;
(C) bonding the semiconductor element to the bonding portion;
(D) placing the joining portion and the wiring board to which the semiconductor element is joined on an electrode wiring layer including electrode wiring;
(E) placing the electrode wiring layer on an insulating layer;
(F) placing the insulating layer on a radiator without bonding;
A method for manufacturing a semiconductor module. 請求項９に記載の半導体モジュールの製造方法において、さらに、
（ｇ）前記配線基板と前記接合部と前記半導体素子と前記電極配線層と前記絶縁層と前記放熱器とを含む積層体の積層方向に沿って締結部材を配置して、前記締結部材を用いて前記配線基板と前記放熱器とを締結する工程を備える、半導体モジュールの製造方法。 The method of manufacturing a semiconductor module according to claim 9, further comprising:
(G) A fastening member is disposed along a stacking direction of a laminate including the wiring board, the joint, the semiconductor element, the electrode wiring layer, the insulating layer, and the radiator, and the fastening member is used. A method for manufacturing a semiconductor module, comprising the step of fastening the wiring board and the radiator. 請求項１０に記載の半導体モジュールの製造方法において、
前記工程（ｇ）は、加熱しながら、前記半導体素子と前記電極配線とを導電性の接合部材を介して接合する工程を含む、半導体モジュールの製造方法。 In the manufacturing method of the semiconductor module according to claim 10,
The said process (g) is a manufacturing method of a semiconductor module including the process of joining the said semiconductor element and the said electrode wiring through a conductive joining member, heating. 請求項１０または請求項１１に記載の半導体モジュールの製造方法であって、さらに、
（ｈ）前記配線基板と前記接合部と前記絶縁層とを、それぞれ厚み方向に貫通するネジ収容部の収容面に、熱伝導性部材を配置する工程を備え、
前記放熱器は、前記ネジ収容部と連通するネジ穴を有し、
前記工程（ｇ）は、前記締結部材としてのネジを、前記熱伝導性部材に接するように前記ネジ収容部に収容し、前記ネジ穴と係合させる工程を含む、半導体モジュールの製造方法。 A method for manufacturing a semiconductor module according to claim 10 or 11, further comprising:
(H) including a step of disposing a heat conductive member on a housing surface of a screw housing portion that penetrates the wiring board, the joint portion, and the insulating layer in the thickness direction, respectively.
The radiator has a screw hole communicating with the screw accommodating portion,
The step (g) includes a step of accommodating a screw as the fastening member in the screw accommodating portion so as to be in contact with the heat conductive member and engaging with the screw hole. 請求項１０または請求項１１に記載の半導体モジュールの製造方法において、
前記工程（ａ）は、前記配線基板において、前記配線基板を厚み方向に貫通する第１の貫通孔と前記第１の貫通孔に充填された熱伝導性基材とから構成される第１のネジ収容部形成部を形成する工程を含み、
前記工程（ｂ）は、前記接合部において、前記接合部を厚み方向に貫通する第２の貫通孔と前記第２の貫通孔に充填された熱伝導性基材とから構成される第２のネジ収容部形成部を形成する工程を含み、
前記工程（ｄ）は、前記電極配線層において、前記電極配線層を厚み方向に貫通する第３の貫通孔と前記第３の貫通孔に充填された熱伝導性基材とから構成される第３のネジ収容部形成部を形成する工程を含み、
前記工程（ｅ）は、前記絶縁層において、前記絶縁層を厚み方向に貫通する第４の貫通孔と前記第４の貫通孔に充填された熱伝導性基材とから構成される第４のネジ収容部形成部を形成する工程を含み、
さらに、前記配線基板と前記接合部と前記半導体素子と前記電極配線層と前記絶縁層とを積層する工程を含み、
前記工程（ｇ）は、前記第１ないし第４のネジ収容部形成部に充填されている各前記熱伝導性基材に、前記積層方向に沿って延び、前記ネジと係合するネジ山を形成する工程を含む、半導体モジュールの製造方法。 In the manufacturing method of the semiconductor module of Claim 10 or Claim 11,
In the wiring substrate, the step (a) includes a first through hole penetrating the wiring substrate in a thickness direction, and a first conductive hole filled in the first through hole. Including a step of forming a screw accommodating portion forming portion,
The step (b) includes a second through hole formed in the joint portion, the second through hole penetrating the joint portion in the thickness direction, and a thermally conductive base material filled in the second through hole. Including a step of forming a screw accommodating portion forming portion,
The step (d) includes a third through hole penetrating the electrode wiring layer in the thickness direction and a thermally conductive base material filled in the third through hole in the electrode wiring layer. Including a step of forming a screw housing portion forming portion of 3,
The step (e) includes a fourth through hole formed in the insulating layer, the fourth through hole penetrating the insulating layer in the thickness direction, and a thermally conductive base material filled in the fourth through hole. Including a step of forming a screw accommodating portion forming portion,
Furthermore, the step of laminating the wiring board, the joint, the semiconductor element, the electrode wiring layer and the insulating layer,
In the step (g), a thread that extends along the laminating direction and engages with the screw is formed on each of the thermally conductive base materials filled in the first to fourth screw housing portion forming portions. A method for manufacturing a semiconductor module, comprising a forming step.
JP2012061802A 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same Pending JP2013070017A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012061802A JP2013070017A (en) 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011197069 2011-09-09
JP2011197069 2011-09-09
JP2012061802A JP2013070017A (en) 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013070017A true JP2013070017A (en) 2013-04-18

Family

ID=48475309

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012061802A Pending JP2013070017A (en) 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same
JP2012061826A Withdrawn JP2013070018A (en) 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012061826A Withdrawn JP2013070018A (en) 2011-09-09 2012-03-19 Semiconductor module and manufacturing method of the same

Country Status (1)

Country Link
JP (2) JP2013070017A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7121027B2 (en) 2017-09-28 2022-08-17 京セラ株式会社 Substrate for mounting electronic element and electronic device

Also Published As

Publication number Publication date
JP2013070018A (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP6506719B2 (en) METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD HAVING ULTRA-SMALL RADIATOR
TWI634632B (en) Embedded semiconductor device package and method of manufacturing thereof
KR102151047B1 (en) Power overlay structure and method of making same
WO2013035337A1 (en) Semiconductor module, circuit board
JP2015170855A (en) Ultra-thin embedded semiconductor device package and method of manufacturing the same
TWI335779B (en) Process for producing multilayer board
JP2014503997A (en) Electronic device, method for manufacturing the same, and printed circuit board including the electronic device
JP2007214162A (en) Wired substrate, and method for manufacturing same
US20080029881A1 (en) Circuit board with cooling function
JP5163806B2 (en) Manufacturing method of component built-in module and component built-in module
KR101608745B1 (en) Method of Making Printed Circuit Board Assembly
JP5262983B2 (en) Mold package and manufacturing method thereof
US9345125B2 (en) Wiring substrate
JP6716045B1 (en) Component-embedded substrate and method for manufacturing component-embedded substrate
JP6984257B2 (en) Electronic device
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP2004055967A (en) Manufacturing method of board with built-in electronic component
JP2013197258A (en) Circuit board and manufacturing method for semiconductor module
JP2013070017A (en) Semiconductor module and manufacturing method of the same
JP2011187477A (en) Manufacturing method for metal base circuit board, and metal base circuit board
JP2016076509A (en) Circuit module
JP6633151B2 (en) Circuit module
JP3933822B2 (en) Printed wiring board and manufacturing method thereof
WO2011115037A1 (en) Printed circuit board and method for producing same