JP2013062381A

JP2013062381A - 半導体装置

Info

Publication number: JP2013062381A
Application number: JP2011199950A
Authority: JP
Inventors: Satoru Morooka; 哲諸岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-13
Filing date: 2011-09-13
Publication date: 2013-04-04

Abstract

【課題】ＲＣＡＴの電流駆動能力を向上させることが可能な半導体装置を提供する。
【解決手段】半導体基板１１は、ゲート溝１３を有している。拡散層１２は、ゲート溝１３の上部に対応する半導体基板１１の表面領域に形成されている。ゲート絶縁膜１４は、ゲート溝の壁面に形成されている。ゲート電極１５は、ゲート溝１３の内部及びゲート溝１３の外部に形成されている。圧縮応力を有する膜１６は、ゲート溝１３の外部のゲート電極１５の全面に形成されている。
【選択図】図２

Description

本発明の実施形態は、ＲＣＡＴ(Recessed Channel Array Transistor)構造を有する半導体装置に関する。

近年、ＤＲＡＭ(Dynamic Random Access Memory)のセルトランジスタにはＲＣＡＴと呼ばれるトランジスタが使われている。このトランジスタは、通常のプレーナ型トランジスタに比べてオフリーク電流を抑えることができるというメリットを有している。しかし、ＭＲＡＭ(Magnetic RAM)のセルトランジスタの場合、駆動電流も必要であるため、ＤＲＡＭに用いられているＲＣＡＴと同じＲＣＡＴを用いてＭＲＡＭを実現することは困難である。

特開２００７−８１３９６号公報特開２００８−３００８４３号公報

C.-H. Ge et al, "Process-Strained Si (PSS) CMOS Technology Featuring 3D Strain Engineering", Electron Devices Meeting, 2003, pp 3.7.1 - 3.7.4 T. Ghani et al, "A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistors", Electron Devices Meeting, 2003, pp 11.6.1 - 11.6.3

本実施形態は、ＲＣＡＴの電流駆動能力を向上させることが可能な半導体装置を提供しようとするものである。

実施形態の半導体装置によれば、ゲート溝を有する半導体基板と、前記ゲート溝の上部に対応する前記半導体基板の表面領域に形成された拡散層と、前記ゲート溝の壁面に形成されたゲート絶縁膜と、前記ゲート溝の内部及びゲート溝の外部に形成されたゲート電極と、前記ゲート溝の外部のゲート電極の全面に形成され、前記ゲート電極に対して圧縮応力を有する膜とを具備することを特徴とする。

本実施形態の半導体装置を示す平面図。第１の実施形態に係り、図１のＩＩ−ＩＩ線に沿った断面図。第２の実施形態を示す断面図。第３の実施形態を示す断面図。第４の実施形態を示す断面図。

以下、実施の形態について、図面を参照して説明する。

（第１の実施形態）
電子移動度は、シリコンの面方位によらず、電子の進行方向に対し引っ張り応力を加えることで向上することが知られている（非特許文献１参照）。また、プレーナトランジスタにおいて、引っ張り応力を有するシリコン窒化膜をトランジスタ上に形成することにより、チャネルに引っ張り応力を加え駆動電流が上昇することが知られている（非特許文献２参照）。

シリコン窒化膜は、堆積条件により引っ張り応力又は圧縮応力のいずれかを持つことができる。第１の実施形態では、シリコン窒化膜の圧縮応力を利用する。すなわち、第１の実施形態は、圧縮応力を有する絶縁膜としてのシリコン窒化膜によってＲＣＡＴのゲート電極を覆うことにより、ゲート電極に圧縮応力を加え、リセスドチャネル領域に引っ張り応力を加えることを特徴とする。

図１、図２は、第１の実施形態を示すものであり、ｎチャネルＲＣＡＴの例を示している。図１、図２において、半導体基板、例えばｐ型のシリコン基板１１の表面領域には、例えばｎ型のソース、ドレイン領域としての複数の拡散層１２が形成されている。隣接する拡散層１２の相互間には、図１に示すように、素子分離領域１８が形成されている。この素子分離領域１８は、例えばＳＴＩ（Shallow Trench Isolation）である。

半導体基板１１内には、複数のリセスとしてのゲート溝１３が形成されている。ゲート溝１３の底部は、拡散層１２の底部より下方に位置されている。ゲート溝１３の底部及び側壁には、ゲート絶縁膜、例えばシリコン酸化膜１４が形成されている。

ＲＣＡＴのゲート電極１５は、ゲート溝１３の内部、及び外部に形成されている。ゲート溝１３から突出し、半導体基板１１の上方に位置するゲート電極１５は、ワード線ＷＬの一部を構成する。ゲート電極１５は、例えばポリシリコンにより形成されている。チャネル領域ＣＨは、ゲート電極１５下方のソース／ドレイン拡散層１２の間に位置する半導体基板１内に形成される。

半導体基板１１の全面には、圧縮応力を発生する絶縁膜、例えばシリコン窒化膜１６が形成されている。このシリコン窒化膜１６は、ゲート電極１５（ワード線ＷＬ）の両側面及び上面を覆っている。このシリコン窒化膜１６は、圧縮応力を有するため、半導体基板１１の上方に位置するゲート電極１５の上面及び両側面がシリコン窒化膜１６により圧縮される。この圧縮応力により、ゲート溝１３内のゲート電極１５は、ゲート溝１３の底部及び側壁を内部から外側に押圧する押圧力が生じる。したがって、ゲート電極１５の下部が膨張するため、チャネル領域ＣＨに対して伸張応力が作用する。ｎチャネルＭＯＳトランジスタの場合、チャネル領域ＣＨに対して伸張応力が作用することにより、シリコンの面方位によらずに電子の移動度が向上する。このため、駆動電流を増加することが可能である。

上記第１の実施形態によれば、ＲＣＡＴのゲート電極１５の側壁及び上部に圧縮応力を有するシリコン窒化膜１６を形成し、このシリコン窒化膜１６によりゲート電極１５に圧縮応力を発生させ、ゲート電極１５をゲート溝１３内に押し込んでいる。このため、ゲート溝１３の底部及び側部にはゲート電極１５により外側方向の押圧力が加わるため、ＲＣＡＴのチャネル領域ＣＨには電流の流れる向きに対し引っ張り応力が加わる。したがって、電子の移動度が向上し、ＲＣＡＴの駆動電流を増加させることが可能である。

（第２の実施形態）
図３は、第２の実施形態を示すものであり、図１のＩＩ−ＩＩ線に沿ったＲＣＡＴの断面を示している。図３において、第１の実施形態と同一部分には、同一符号を付している。

第１の実施形態において、ゲート電極１５は、ポリシリコンにより構成され、このゲート電極１５を、圧縮応力を有する絶縁膜１６により覆うことにより、ＲＣＡＴのチャネル領域ＣＨに引っ張り応力を発生させた。

これに対して、第２の実施形態において、ゲート電極２１は、熱処理により膨張する金属材料により構成されている。すなわち、図３に示すように、ゲート絶縁膜１４が形成されたゲート溝１３の内部、及びゲート溝１３外部の半導体基板１１の上方には、例えばタングステン（Ｗ）により構成されたゲート電極２１が形成されている。ゲート電極２１のゲート溝１３から半導体基板１１の上方に突出した部分の側壁には、絶縁膜２２が形成されている。この絶縁膜２２は、例えばシリコン酸化膜又はシリコン窒化膜により形成されている。

ゲート電極２１の製造方法の一例は、次のようである。ゲート溝１３内にゲート絶縁膜１４を形成した後、半導体基板１１上に例えばＣＶＤ（Chemical Vapor Deposition）によりタングステン膜が堆積される。これにより、ゲート溝１３内がタングステン膜により埋め込まれる。この後、拡散層を活性化するための熱処理によりタングステン膜が膨張し、ゲート溝１３の内から外側方向に押圧力が発生し、ＲＣＡＴのチャネル領域ＣＨに引っ張り応力が発生する。この後、タングステン膜上にゲート電極２１を形成するためのマスクパターンが形成され、このマスクパターンを用いてタングステン膜がエッチングされることにより、ゲート電極２１が形成される。

上記第２の実施形態によれば、ＲＣＡＴのゲート電極２１をＳｉよりも熱膨張率が大きく、且つ拡散層を活性化するための熱処理に耐え得る金属材料、例えばタングステンにより形成し、熱処理により、ゲート溝１３内に形成されたタングステン膜が膨張することにより、ＲＣＡＴのチャネル領域ＣＨに引っ張り応力を発生させている。したがって、電子の移動度を向上でき、ＲＣＡＴの駆動電流を増加することが可能である。

（第３の実施形態）
図４は、第３の実施形態を示している。第２の実施形態は、ゲート溝１３内及びゲート溝１３外部に金属材料によるゲート電極２１を形成した。これに対して、第３の実施形態は、ゲート溝１３内のチャネル領域ＣＨに対応する部分にのみ、金属材料により構成したゲート電極３１を形成している。

すなわち、図４に示すように、第３の実施形態において、例えばタングステンにより形成されたゲート電極３１は、チャネル領域ＣＨに対応するゲート溝１３内に形成されている。すなわち、ゲート電極３１は、ゲート溝１３の底部から拡散層１２の底部より若干上方まで形成されている。ゲート電極３１は、上述したように、成膜時にゲート溝１３の内部でゲート溝１３の外側方向に膨張する。このため、ＲＣＡＴのチャネル領域ＣＨにのみ、引っ張り応力を加えることができる。

ゲート電極３１の上部には、絶縁膜３２が形成されている。この絶縁膜３２としては、例えばシリコン酸化膜やシリコン窒化膜を適用することが可能であるが、ゲート電極３１を酸化しないシリコン窒化膜が好ましい。この絶縁膜３２は、ゲート電極３１の上部に位置するゲート溝１３内から例えば半導体基板１１の上面まで形成されている。

上記第３の実施形態によれば、ゲート溝１３内で、ＲＣＡＴのチャネル領域ＣＨに対応する領域に熱処理により膨張する金属材料により、ゲート電極３１を形成している。このため、ＲＣＡＴのチャネル領域ＣＨにのみ引っ張り応力を加えることができ、電子の移動度を向上して、ＲＣＡＴの駆動電流を増加することが可能である。

また、ＲＣＡＴのチャネル領域ＣＨにのみ引っ張り応力を加えることができるため、半導体基板１１の反りを防止することが可能である。

（第４の実施形態）
図５は、第４の実施形態を示している。図５において、図２と同一部分には同一符号を付している。

上記第２、第３の実施形態において、ゲート電極２１、３１は、一般に用いられる材料、例えばポリシリコンではなく金属材料により形成されている。このため、トランジスタの閾値電圧の調整が困難になる可能性がある。

そこで、第４の実施形態は、ゲート電極４１をポリシリコンにより形成し、ゲート電極４１の内部に膨張性の材料を形成している。

すなわち、図５において、ゲート電極４１は、第１の実施形態と同様に、ポリシリコンにより構成され、ゲート溝１３の内部及びゲート溝１３上部で半導体基板１１の上方に形成されている。半導体基板１１の上方に形成されたゲート電極４１の側面には、絶縁膜４３が形成されている。この絶縁膜４３は、例えばシリコン酸化膜又はシリコン窒化膜により構成されている。

また、ゲート電極４１のゲート溝１３に対応する内部には、膨張材４２が形成されている。この膨張材４２は、例えば熱処理により体積が膨張するタングステンにより構成されている。

この膨張材４２は、例えばゲート溝１３内にポリシリコンによりゲート電極４１の下部を形成した後、ゲート電極４１下部の中央部に凹所が形成され、この凹所内にタングステンが例えばＣＶＤにより成膜されることにより形成される。また、その後の熱処理工程でタングステンをシリサイド化することにより、さらに、体積を膨張させることができる。このように、膨張材４２を膨張させることにより、ゲート溝１３内のポリシリコンによって形成されたゲート電極４１の下部がゲート溝１３の外側に押圧されるため、ＲＣＡＴのチャネル領域ＣＨに引っ張り応力を発生させることができる。

尚、膨張材４２は、金属材料に限定されるものではなく、絶縁物、例えばＳｉＧｅの酸化物を使用することも可能である。ＳｉＧｅはＳｉよりも酸化速度が速く、また熱膨張率も大きいため、選択的にＳｉＧｅを酸化することで応力を加えることも可能である。

また、膨張材４２の頂部の位置は、半導体基板１１の表面より僅かに高くすることが好ましい。この構成とすることにより、膨張材４２が膨張する際、ゲート溝１３の下方への押圧力を増大することができる。

上記第４の実施形態によれば、ゲート溝１３内に位置するゲート電極４１の内部に膨張材４２を形成し、この膨張材４２により、ゲート電極４１をゲート溝１３の外側に押圧することにより、ＲＣＡＴのチャネル領域ＣＨに引っ張り応力を発生させている。このため、電子の移動度を向上して、ＲＣＡＴの駆動電流を増加することが可能である。

また、ゲート電極４１は、ポリシリコンにより構成されているため、閾値電圧の調整が容易である。

尚、上記各実施形態は、ＲＣＡＴの構成について説明した。このＲＣＡＴを例えばＭＲＡＭに適用する場合、拡散層１２のドレイン側にＭＴＪ（Magnetic tunnel Junction）素子、及びビット線が形成され、ソース側にソース線が形成される。

また、本実施形態は、ＭＲＡＭに限定されるものではなく、ＲｅＲＡＭ（resistance RAM）、ＰＲＡＭ（phase-change RAM）等の抵抗変化型メモリや、ＤＲＡＭ等に適用可能なことは勿論である。

その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１１…半導体基板、１２…拡散層、１３…ゲート溝、１４…ゲート絶縁膜、１５、２１，３１，４１…ゲート電極、１６…絶縁膜、４２…膨張材。

Claims

ゲート溝を有する半導体基板と、
前記ゲート溝の上部に対応する前記半導体基板の表面領域に形成された拡散層と、
前記ゲート溝の壁面に形成されたゲート絶縁膜と、
前記ゲート溝の内部及びゲート溝の外部に形成されたゲート電極と、
前記ゲート溝の外部のゲート電極の全面に形成され、前記ゲート電極に対して圧縮応力を有する絶縁膜と
を具備することを特徴とする半導体装置。
ゲート溝を有する半導体基板と、
前記ゲート溝の上部に対応する前記半導体基板の表面領域に形成された拡散層と、
前記ゲート溝の壁面に形成されたゲート絶縁膜と、
少なくとも前記ゲート溝内に形成され、膨張性の導電体により形成されたゲート電極と、
を具備することを特徴とする半導体装置。
前記ゲート電極は、前記ゲート溝の底部から、前記拡散層と対応する位置に形成されていることを特徴とする請求項２記載の半導体装置。
ゲート溝を有する半導体基板と、
前記ゲート溝の上部に対応する前記半導体基板の表面領域に形成された拡散層と、
前記ゲート溝の壁面に形成されたゲート絶縁膜と、
少なくとも前記ゲート溝内に形成されたゲート電極と、
前記ゲート電極の内部に設けられた膨張性の材料と、
を具備することを特徴とする半導体装置。
前記膨張性の材料は、金属又は絶縁物であることを特徴とする請求項４記載の半導体装置。