JP2013046028A

JP2013046028A - Electronic device

Info

Publication number: JP2013046028A
Application number: JP2011184977A
Authority: JP
Inventors: Naoki Harada; 直樹原田; Shintaro Sato; 信太郎佐藤
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2011-08-26
Filing date: 2011-08-26
Publication date: 2013-03-04
Anticipated expiration: 2031-08-26
Also published as: JP5953675B2

Abstract

PROBLEM TO BE SOLVED: To materialize a highly reliable electronic device by enabling bandgap engineering of carbon, thereby achieving a variety of electronics.SOLUTION: The electronic device has a single layer of graphene film 1, and a pair of electrodes 2, 3 provided at both ends of the graphene film 1. In the region between the electrodes 2, 3 of the graphene film 1, the central region between B and C is a first region 1a where a plurality of anti-dots 10 are formed, and the regions between A and B, and between C and D on both sides of the first region 1a are second regions 1b where the anti-dot is not formed.

Description

本発明は、電子装置に関するものである。 The present invention relates to an electronic device.

近時では、シリコンに替わる電子材料としてカーボン、特にグラフェンが提案されている。グラフェンは、そのバンド構造からキャリア（電子、正孔）の移動度が大きく、シリコンに替わる将来の高速情報処理システムの構成要素として期待されている。 Recently, carbon, particularly graphene, has been proposed as an electronic material that replaces silicon. Graphene has high carrier (electron, hole) mobility due to its band structure, and is expected as a component of future high-speed information processing systems that replace silicon.

特開平７−２５０８号公報Japanese Patent Laid-Open No. 7-2508 特開平８−２６０１５０号公報JP-A-8-260150

J. A. Furst, et al., Physical Review, B80, 115117 (2009).J. A. Furst, et al., Physical Review, B80, 115117 (2009). X. Liang, et al., Nano Letters, 10, 2454 (2010).X. Liang, et al., Nano Letters, 10, 2454 (2010).

半導体材料、特にＧａＡｓを代表とするＩＩＩ−Ｖ族化合物半導体は、異種の材料を組み合わせるヘテロ構造により内部のポテンシャル分布を設計・制御し、いわゆる「バンドギャップ・エンジニアリング」を展開してきた。各種デバイスを構成するために要求される半導体材料の性質は、上記デバイスの各パートで必ずしも同一ではない。例えばバイポーラトランジスタにおいては、キャリアの注入効率を高めるためにエミッタにバンドギャップの大きな材料を用い、ベースにバンドギャップの小さな材料を用いることが望ましく、異種材料が用いられる。また、高電子移動度トランジスタ、量子井戸レーザにおいては電子の閉じ込めのためのポテンシャル形状を異種材料の組み合わせによって実現している。この方法はＳｉ、ＧｅのようなＩＶ族半導体にも波及し、今や多くのデバイスがこの技術を取り入れている。 Semiconductor materials, particularly III-V group compound semiconductors represented by GaAs, have developed and controlled so-called “band gap engineering” by designing and controlling the internal potential distribution by a heterostructure combining different materials. The nature of the semiconductor material required to construct various devices is not necessarily the same for each part of the device. For example, in a bipolar transistor, it is desirable to use a material with a large band gap for the emitter and a material with a small band gap for the base in order to increase carrier injection efficiency, and a different material is used. Further, in a high electron mobility transistor and a quantum well laser, a potential shape for confining electrons is realized by a combination of different materials. This method has also spread to group IV semiconductors such as Si and Ge, and many devices now incorporate this technology.

上記のヘテロ構造デバイスは、更にいくつかの要素部品に分解することができる。ここでは、バンドギャップの大きい材料としてＡｌＧａＡｓ、バンドギャップの小さい材料としてＧａＡｓを用いて例示する。
（１）ＧａＡｓでＡｌＧａＡｓを挟んだＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は電子（正孔）に対する（トンネル）障壁として作用する。
（２）更に、障壁を２つ並べたＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は、共鳴トンネル障壁として知られており、負性微分抵抗を示す共鳴トンネルダイオードとしての開発が進められている。
（３）逆に、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ構造は、電子（正孔）を空間的に閉じ込める量子井戸として作用し、量子井戸レーザとして実用化されている。
（４）ＡｌＧａＡｓ／ＧａＡｓの周期構造は超格子として知られており、負性微分抵抗素子や発振器として利用できることが知られている。 The above heterostructure device can be further broken down into several component parts. Here, AlGaAs is exemplified as a material having a large band gap, and GaAs is exemplified as a material having a small band gap.
(1) A GaAs / AlGaAs / GaAs structure in which AlGaAs is sandwiched between GaAs acts as a (tunnel) barrier against electrons (holes).
(2) Furthermore, a GaAs / AlGaAs / GaAs / AlGaAs / GaAs structure in which two barriers are arranged is known as a resonant tunneling barrier, and is being developed as a resonant tunneling diode exhibiting a negative differential resistance.
(3) On the contrary, the AlGaAs / GaAs / AlGaAs structure acts as a quantum well for spatially confining electrons (holes), and is practically used as a quantum well laser.
(4) The periodic structure of AlGaAs / GaAs is known as a superlattice and is known to be usable as a negative differential resistance element or an oscillator.

上記したグラフェンは、キャリア速度が大きいという特長を持つが、それ自体はバンドギャップがゼロの半導体であり、そのままトランジスタの材料とすると耐圧の低下、オフ電流の増大を招くという問題がある。そのため、グラフェン膜にバンドギャップを持たせる方法が各種提案されている。 Although the graphene described above has a feature that the carrier velocity is high, it itself is a semiconductor having a zero band gap, and if it is used as a material for a transistor as it is, there is a problem that a breakdown voltage is lowered and an off current is increased. Therefore, various methods for providing a band gap to the graphene film have been proposed.

第一の提案として、グラフェン膜の電流に垂直な方向の幅を微細化し、横方向に量子化する、いわゆるグラフェン・ナノリボンがある。第二の提案として、グラフェン膜に原子の欠落した、いわゆるアンチドットを周期的に配置したグラフェン・ナノメッシュ或いはグラフェン・アンチドットと呼ばれる構造がある（例えば、非特許文献１を参照）。 As a first proposal, there is a so-called graphene nanoribbon in which the width in the direction perpendicular to the current of the graphene film is reduced and quantized in the lateral direction. As a second proposal, there is a structure called a graphene nanomesh or a graphene antidot in which so-called antidots lacking atoms are periodically arranged in a graphene film (for example, see Non-Patent Document 1).

近年、上記のようなグラフェン・ナノメッシュを用いて電界効果型トランジスタを構成することが提案されている（例えば、非特許文献２を参照）。
従来のグラフェン・ナノメッシュでは、多数のアンチドットがデバイス全体に亘って均一に分布するように形成されており、バンドギャップ及びポテンシャルもデバイス全体に亘って一様とされている。 In recent years, it has been proposed to form a field effect transistor using the graphene nanomesh as described above (see, for example, Non-Patent Document 2).
In the conventional graphene nanomesh, a large number of antidots are formed so as to be uniformly distributed over the entire device, and the band gap and potential are also uniform over the entire device.

本発明は、上記の課題に鑑みてなされたものであり、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することを目的とする。 The present invention has been made in view of the above problems, and has an object of enabling a band gap engineering by carbon, achieving various electronics based on carbon atoms, and realizing a highly reliable electronic device. And

本発明の電子装置は、一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有する。 The electronic device of the present invention is an electronic device having a graphene film of one atomic layer or more as an active region, and the graphene film is distributed with a plurality of antidots composed of defects of one or more carbon atoms, A first region having a large area density occupied by the antidots; and a second region having a smaller area density than the first region.

本発明によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。 According to the present invention, it is possible to perform band gap engineering using carbon, achieve various electronics based on carbon atoms, and realize a highly reliable electronic device.

グラフェン膜におけるエネルギーギャップのアンチドットの径依存性を示す特性図である。It is a characteristic view which shows the diameter dependency of the antidot of the energy gap in a graphene film. グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。It is a schematic diagram which expands and shows the atomic arrangement | positioning about the antidot formed in the graphene film. 第１の実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。It is a schematic plan view shown as a simple structure about an example of the electronic device by 1st Embodiment. 電流方向に伸びた形状のアンチドットの一例について、簡易な構成として示す概略平面図である。It is a schematic plan view shown as a simple structure about an example of the antidot of the shape extended in the electric current direction. 図３の電子装置で形成されるエネルギーバンドを示す模式図である。It is a schematic diagram which shows the energy band formed with the electronic device of FIG. グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。In a graphene film, it is a schematic top view which shows the macro arrangement | sequence of the antidot for comprising a quantum well. 図６のグラフェン膜におけるエネルギーバンドを示す模式図である。It is a schematic diagram which shows the energy band in the graphene film of FIG. 第１の実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。It is a schematic plan view shown as a simple apparatus structure as an example of the electronic apparatus by 1st Embodiment. 図８の電子装置で形成されるエネルギーバンドを示す模式図である。It is a schematic diagram which shows the energy band formed with the electronic device of FIG. 図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。FIG. 9 is a schematic diagram illustrating an example in which a graphene channel is cut perpendicularly to a current direction in the resonant tunnel structure of FIG. 8. 図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した他の例を示す模式図である。FIG. 9 is a schematic diagram illustrating another example in which the graphene channel is cut perpendicular to the current direction in the resonant tunnel structure of FIG. 8. グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。FIG. 4 is a schematic plan view showing a superlattice structure in which potential barriers and quantum wells are alternately arranged in a graphene film. 超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。It is a schematic diagram which shows an example which cut | disconnected the graphene channel perpendicular | vertical to the electric current direction in preparation of a superlattice structure. 第２の実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。It is a schematic plan view which shows a horizontal hot electron transistor as an example of the electronic device by 2nd Embodiment. 第２の実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。FIG. 5 is a schematic plan view showing a lateral heterojunction bipolar transistor as an example of an electronic device according to a second embodiment. 第２の実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。It is a schematic plan view which shows graphene FET as an example of the electronic device by 2nd Embodiment. 図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。It is a schematic sectional drawing in alignment with the dashed-dotted line II in FIG. 第２の実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。FIG. 5 is a schematic plan view showing a resonant tunnel transistor as an example of an electronic device according to a second embodiment. 共鳴トンネルトランジスタの他の例を示す概略平面図である。It is a schematic plan view which shows the other example of a resonant tunnel transistor.

以下、本発明を適用した諸実施形態について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments to which the present invention is applied will be described in detail with reference to the drawings.

（第１の実施形態）
本実施形態では、本発明の基本骨子について説明する。 (First embodiment)
In this embodiment, the basic outline of the present invention will be described.

図１は、グラフェン膜におけるエネルギーギャップのアンチドット（開孔）の径依存性を示す特性図である。
図１では、グラフェン膜において隣り合うアンチドットの間隔は、２．２１ｎｍで一定とした。図１から明らかなように、アンチドットの径が大きい、即ち隣り合うアンチドット間の距離（ブリッジ幅）が小さくなるほどバンドギャップは増加する。 FIG. 1 is a characteristic diagram showing the diameter dependence of the anti-dot (opening) of the energy gap in the graphene film.
In FIG. 1, the interval between adjacent antidots in the graphene film is constant at 2.21 nm. As apparent from FIG. 1, the band gap increases as the diameter of the antidots increases, that is, as the distance (bridge width) between adjacent antidots decreases.

グラフェン膜においてバンドギャップを変調するには、アンチドットの占有する面積密度を調節すれば良い。アンチドットの占有する面積密度が大きい（小さい）ほど、バンドギャップは増加（減少）することになる。具体的には、隣り合うアンチドット間の距離、アンチドットの径、及びアンチドットの形状のうち少なくとも１種を調節すれば良い。本実施形態では、上記のグラフェン膜を能動領域とする電子装置を提示する。 In order to modulate the band gap in the graphene film, the area density occupied by the antidots may be adjusted. The band gap increases (decreases) as the area density occupied by the antidots is larger (smaller). Specifically, at least one of the distance between adjacent antidots, the diameter of the antidots, and the shape of the antidots may be adjusted. In this embodiment, an electronic device using the above graphene film as an active region is presented.

図２は、グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。
アンチドットの直径は０．９８ｎｍ、ブリッジ幅は０．９８ｎｍであり、このときのバンドギャップは０．６７ｅＶと計算される。ここでは、結合相手のいない炭素原子は水素原子により終端されている。 FIG. 2 is a schematic diagram showing an enlarged atomic arrangement of the antidots formed on the graphene film.
The antidot diameter is 0.98 nm and the bridge width is 0.98 nm, and the band gap at this time is calculated to be 0.67 eV. Here, carbon atoms with no binding partner are terminated by hydrogen atoms.

グラフェン膜の成膜方法としては、基板上に直接的に化学気相成長法等を用いて成長する方法（特許文献１或いは特許文献２を参照）や、絶縁基板上に成長させたＳｉＣ膜を熱処理によりグラフェン化する方法等を用いる。アンチドットの形成としては、例えば収束されたＨｅイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等がある。 As a method for forming a graphene film, a method of growing directly on a substrate using a chemical vapor deposition method or the like (see Patent Document 1 or Patent Document 2), or a SiC film grown on an insulating substrate is used. A method of graphene conversion by heat treatment is used. Antidot formation includes, for example, focused He ion beam irradiation, plasma etching of a portion of the graphene film exposed after pattern formation by electron beam lithography in an oxygen atmosphere, and the like.

図３は、本実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。
この電子装置は、単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図３のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。 FIG. 3 is a schematic plan view showing a simple configuration of an example of the electronic apparatus according to the present embodiment.
This electronic device has a single-layer (one atomic layer) graphene film 1 and a pair of electrodes 2 and 3 provided at both ends of the graphene film 1. In the graphene film 1, in the region between the electrodes 2 and 3, a region between BCs in the central portion is a first region 1 a in which a plurality of antidots 10 are formed, and between AB on both sides of the first region 1 a. In addition, a space between the CDs is a second region 1b where no anti-dots are formed. The vertical dimension of the graphene film 1 is assumed to be sufficiently large. The number, diameter, shape, and distribution mode of the antidots 10 are not limited to those shown in FIG. 3, and the distance between AB and CD also has a degree of freedom.

なお、アンチドットの形状は円に近いとは限らず、また対称的であるとは限らない。図４に電流方向に伸びた形状のアンチドット１０ａの一例を示す。本構造ではブリッジ長が長いためバンドギャップを決めるのはブリッジ幅であり、アンチドット１０ａの端部の形状にはほとんど影響されなくなる。このため、アンチドット１０ａの形状の設計及び製作が容易になるという利点がある。 Note that the shape of the antidots is not necessarily close to a circle, and is not necessarily symmetric. FIG. 4 shows an example of the antidot 10a having a shape extending in the current direction. In this structure, since the bridge length is long, it is the bridge width that determines the band gap and is hardly affected by the shape of the end of the antidot 10a. For this reason, there exists an advantage that the design and manufacture of the shape of the antidot 10a become easy.

図５は、図３の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間及びＣＤ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。 FIG. 5 is a schematic diagram showing energy bands formed by the electronic device of FIG.
In the graphene film 1, a potential barrier is formed in the first region 1a. The anti-dot 10 portion acts as an energy barrier of about 0.3 eV. The second region 1b between AB and between CDs shows the properties of normal single-layer graphene without a band gap, and the first region 1a between BCs shows the properties of a semiconductor with a band gap of 0.67 eV. . In the graphene film 1, the band gap can be modulated as described above.

図６は、グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。
グラフェン膜１では、ＡＢ間及びＣＤ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、ＢＣ間がアンチドットの形成されていない第２の領域１ｂとされている。第１の領域１ａ間の第２の領域１ｂにおいて量子井戸が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図６のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。 FIG. 6 is a schematic plan view showing a macro array of anti-dots for constituting a quantum well in a graphene film.
In the graphene film 1, a first region 1 a in which a plurality of antidots 10 are formed is formed between AB and CD, and a second region 1 b in which antidots are not formed is formed between BCs. . A quantum well is formed in the second region 1b between the first regions 1a. The vertical dimension of the graphene film 1 is assumed to be sufficiently large. The number, diameter, shape, and distribution mode of the antidots 10 are not limited to those shown in FIG. 6, and the distance between AB and CD also has a degree of freedom.

図７は、図６のグラフェン膜におけるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＢＣ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＡＢ間及びＣＤ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。 FIG. 7 is a schematic diagram showing energy bands in the graphene film of FIG.
In the graphene film 1, a potential barrier is formed in the first region 1a. The anti-dot 10 portion acts as an energy barrier of about 0.3 eV. The second region 1b between BCs shows the properties of normal single-layer graphene without a band gap, and the first regions 1a between AB and between CDs show the properties of a semiconductor with a band gap of 0.67 eV. . In the graphene film 1, the band gap can be modulated as described above.

図８は、本実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。
この電子装置は、共鳴トンネル障壁を構成する単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、ＢＣ間及びＤＦ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、各第１の領域１ａの両側におけるＡＢ間、ＣＤ間、及びＥＦ間がアンチドットの形成されていない第２の領域１ｂとされている。
図のＣＤ間が十分短ければ、ＣＤ間のグラフェン部分にキャリアの閉じ込めに起因した共鳴準位が生じ、擬似的なバンドギャップが形成される。このとき、このＣＤ間の距離は２０ｎｍ以下、典型的には１０ｎｍ以下になる。この距離は共鳴準位を制御するうえで重要となる。 FIG. 8 is a schematic plan view showing a simple device configuration as an example of the electronic device according to the present embodiment.
This electronic device has a single-layer (one atomic layer) graphene film 1 constituting a resonant tunnel barrier, and a pair of electrodes 2 and 3 provided at both ends of the graphene film 1. In the graphene film 1, in the region between the electrodes 2 and 3, a region between BC and DF is a first region 1 a in which a plurality of antidots 10 are formed, and AB on both sides of each first region 1 a is formed. The second region 1b in which no anti-dots are formed is between the CD, the CD, and the EF.
If the distance between CDs in the figure is sufficiently short, a resonance level due to carrier confinement occurs in the graphene portion between CDs, and a pseudo band gap is formed. At this time, the distance between the CDs is 20 nm or less, typically 10 nm or less. This distance is important in controlling the resonance level.

図９は、図８の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、複数（ここでは２つ）の第１の領域１ａにおいて共鳴トンネル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間、ＣＤ間、及びＦＧ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間及びＤＦ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。 FIG. 9 is a schematic diagram showing energy bands formed by the electronic device of FIG.
In the graphene film 1, resonant tunnel barriers are formed in a plurality (here, two) of first regions 1a. The anti-dot 10 portion acts as an energy barrier of about 0.3 eV. In the second region 1b between AB, between CD, and between FG, the properties of normal single-layer graphene without a band gap are shown, and in the first region 1a between BC and DF, a band gap of 0.67 eV The properties of a semiconductor with In the graphene film 1, the band gap can be modulated as described above.

図１０は、図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。スリット１０ｂは、炭素原子の欠損が連続して連なる形状、換言すれば、アンチドットの形状を縦に伸ばした極限と見なすことができる。このときのスリット１０ｂの（電流方向の）幅は十分に小さく、原子数にして１０個以下が望ましい。このようにスリット１０ｂが十分に細ければキャリアは対向したグラフェン間をトンネル効果で移動することが可能であり、このときの障壁高さはグラフェンのフェルミ準位と真空準位の差によって決まる。 FIG. 10 is a schematic diagram showing an example in which the graphene channel is cut perpendicular to the current direction in the resonant tunnel structure of FIG. The slit 10b can be regarded as a shape in which defects of carbon atoms are continuously connected, in other words, the limit obtained by vertically extending the shape of the antidot. At this time, the width (in the current direction) of the slit 10b is sufficiently small, and is preferably 10 or less in terms of the number of atoms. Thus, if the slit 10b is sufficiently thin, carriers can move between opposing graphenes by a tunnel effect, and the barrier height at this time is determined by the difference between the Fermi level and the vacuum level of graphene.

本構造のスリット部の製作手順は、例えば単層のグラフェンシートに対し収束されたイオンビーム（Ｈｅ、Ａｒ，Ｘｅイオンビームなど）を２回スキャンしてスリット部分の炭素原子を除去すれば良く、図８のように形状が制御されたアンチドットを複数個配置する構造と比して格段に短時間かつ低コストで作製することが可能である。 The manufacturing process of the slit portion of this structure may be performed by, for example, scanning the ion beam (He, Ar, Xe ion beam, etc.) focused on the single-layer graphene sheet twice to remove carbon atoms in the slit portion, Compared with a structure in which a plurality of antidots whose shapes are controlled as shown in FIG. 8 are arranged, it can be manufactured in a much shorter time and at a lower cost.

更に、上記のスリット１０ｂは、一列のアンチドット、或いは図１１に示すように、ある長さのスリット１０ｃが長さ方向に連なったものでも良い。これは、図１０のスリット１０ｂによる障壁が高過ぎるとき、障壁高さ調節に有効な方法である。このような構造も、収束されたイオンビームのスキャンにより容易に作製することが可能である。 Further, the slit 10b may be a row of antidots or a slit 10c having a certain length in the length direction as shown in FIG. This is an effective method for adjusting the barrier height when the barrier by the slit 10b in FIG. 10 is too high. Such a structure can also be easily manufactured by scanning a focused ion beam.

図１２は、グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。
グラフェン膜１では、第１の領域１ａがアンチドットの形成されてなる帯状領域とされており、第２の領域１ｂがアンチドットの形成されていない帯状領域とされている。第１の領域１ａのポテンシャル障壁と、第２の領域１ｂの量子井戸とが交互に配されて超格子構造が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。なお、図１２では、第１の領域１ａのアンチドットの図示を省略する。 FIG. 12 is a schematic plan view showing a superlattice structure in which potential barriers and quantum wells are alternately arranged in a graphene film.
In the graphene film 1, the first region 1 a is a band-shaped region where antidots are formed, and the second region 1 b is a band-shaped region where antidots are not formed. The potential barrier of the first region 1a and the quantum well of the second region 1b are alternately arranged to form a superlattice structure. The vertical dimension of the graphene film 1 is assumed to be sufficiently large. In FIG. 12, illustration of antidots in the first region 1a is omitted.

図１３は、超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図であり、アンチドットの形状を縦に伸ばした極限に相当する。このときのスリット１０ｄの幅は十分に小さく、原子数にして１０個以下が望ましい。本構造の製作手順は図１０の説明と同様であり、超格子構造を短時間且つ低コストで作製することが可能である。 FIG. 13 is a schematic diagram showing an example in which a graphene channel is cut perpendicularly to a current direction in the production of a superlattice structure, and corresponds to the limit in which the shape of an antidot is elongated vertically. At this time, the width of the slit 10d is sufficiently small, and is preferably 10 or less in terms of the number of atoms. The manufacturing procedure of this structure is the same as the description of FIG. 10, and the superlattice structure can be manufactured in a short time and at a low cost.

ここで、図１２の超格子構造の比較例として、いわゆるグラフェン・ナノリボン構造について説明する。
グラフェン・ナノリボン構造において、バンドギャップの変調を得るには、グラフェン膜に、幅広の部分と、これに対して幅狭の部分とを交互に形成することになる。このように、グラフェン膜に幅の大きく異なる部分を形成するため、一方の電極から入射する電子はその殆どが幅狭の部分（リボン部分）との境界で反射され、他方の電極に到達することが困難であり、十分な電流量を供給することができない。このように、グラフェン・ナノリボン構造でバンドギャップの変調構造を構成することは非現実的である。 Here, a so-called graphene nanoribbon structure will be described as a comparative example of the superlattice structure of FIG.
In the graphene nanoribbon structure, in order to obtain band gap modulation, wide portions and narrow portions are alternately formed in the graphene film. In this way, since a portion having a significantly different width is formed in the graphene film, most of the electrons incident from one electrode are reflected at the boundary with the narrow portion (ribbon portion) and reach the other electrode. However, it is difficult to supply a sufficient amount of current. Thus, it is impractical to construct a band gap modulation structure with a graphene nanoribbon structure.

以上説明したように、本実施形態によれば、グラフェン膜１において、所期のバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成することができる。 As described above, according to this embodiment, the graphene film 1 enables intended band gap engineering, and can achieve various electronics based on carbon atoms.

（第２の実施形態）
本実施形態では、第１の実施形態で説明した基本骨子を踏まえ、本発明を適用した具体的な電子装置の構成について説明する。 (Second Embodiment)
In the present embodiment, a specific configuration of an electronic device to which the present invention is applied will be described based on the basic outline described in the first embodiment.

図１４は、本実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。
この横型ホットエレクトロントランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。同様に、コレクタ領域１３ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。ベース領域１２ａは、アンチドットの形成されていない第２の領域とされている。エミッタ領域１１ａの第１の領域１ａと、コレクタ領域１３ａの第１の領域１ａとが、ベース領域１２ａの両側に形成されている。各第１の領域１ａは、その長手方向がキャリアの走行方向に対して非平行な方向、ここでは垂直な方向とされている。エミッタ領域１１ａの第１の領域１ａがエミッタ障壁として、コレクタ領域１３ａの第１の領域１ａがコレクタ障壁として機能する。なお、図１４では、第１の領域１ａのアンチドットの図示を省略する。 FIG. 14 is a schematic plan view showing a lateral hot electron transistor as an example of the electronic apparatus according to the present embodiment.
This horizontal hot electron transistor includes a pair of electrodes provided on the graphene film 1, both ends on the graphene film 1, and one end drawn from the central portion of the graphene film 1, an emitter electrode 11, a collector electrode 13, And a base electrode 12. In the graphene film 1, a region where the emitter electrode 11 is connected is an emitter region 11a, a region where the base electrode 12 is connected is a base region 12a, and a region where the collector electrode 13 is connected is a collector region 13a. The emitter region 11a includes a first region 1a in which a plurality of antidots are formed, and a second region 1b in which no antidots are formed adjacent to one side of the first region 1a. Similarly, the collector region 13a is composed of a first region 1a in which a plurality of antidots are formed and a second region 1b in which no antidots are formed adjacent to one side of the first region 1a. The base region 12a is a second region where no antidots are formed. A first region 1a of the emitter region 11a and a first region 1a of the collector region 13a are formed on both sides of the base region 12a. Each first region 1a has a longitudinal direction that is non-parallel to the traveling direction of the carrier, in this case, a perpendicular direction. The first region 1a of the emitter region 11a functions as an emitter barrier, and the first region 1a of the collector region 13a functions as a collector barrier. In FIG. 14, the antidots in the first region 1a are not shown.

グラフェン膜１は、Ｃｕ，Ｃｏ，Ｎｉ，Ｆｅ等の触媒金属を下地に形成し、例えば熱ＣＶＤ法により、以下のように成膜する。
原料ガスとしては、エチレン（Ｃ₂Ｈ₄）、Ｈ₂、Ａｒの混合ガスを用いる。Ｃ₂Ｈ₄ガスの流量を０．６５ｓｃｃｍ程度、Ｈ₂ガスの流量を１００ｓｃｃｍ程度、Ａｒガスの流量を１０００ｓｃｃｍ程度とする。全圧を１ｋＰａ程度とした場合に、Ｃ₂Ｈ₄ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度、より好ましくは０．０８Ｐａ〜２Ｐａ程度、ここでは０．６Ｐａ程度とする。ここで、Ｃ₂Ｈ₄ガスの分圧を０．０５Ｐａよりも小さくすると、グラフェンの成長が不足する懸念がある。Ｃ₂Ｈ₄ガスの分圧を１０Ｐａよりも大きくすると、グラフェンが成長過多となってグラフェンのグレインサイズが小さくなる懸念がある。Ｃ₂Ｈ₄ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度の範囲内に設定することにより、所望の大きなグレインサイズ（２μｍ〜３μｍ程度、或いはそれ以上）のグラフェンが形成可能となる。成長温度（合成室内の環境温度）は、８００℃〜１０５０℃の温度範囲内の値、ここでは８６０℃程度に設定する。 The graphene film 1 is formed as follows by forming a catalytic metal such as Cu, Co, Ni, Fe or the like on the base, for example, by a thermal CVD method.
As the source gas, a mixed gas of ethylene (C ₂ H ₄ ), H ₂ and Ar is used. The flow rate of C ₂ H ₄ gas is about 0.65 sccm, the flow rate of H ₂ gas is about 100 sccm, and the flow rate of Ar gas is about 1000 sccm. When the total pressure is about 1 kPa, the partial pressure of the C ₂ H ₄ gas is about 0.05 Pa to 10 Pa, more preferably about 0.08 Pa to 2 Pa, and here about 0.6 Pa. Here, if the partial pressure of the C ₂ H ₄ gas is less than 0.05 Pa, there is a concern that the growth of graphene is insufficient. When the partial pressure of the C ₂ H ₄ gas is higher than 10 Pa, there is a concern that graphene grows excessively and the grain size of graphene is reduced. By setting the partial pressure of the C ₂ H ₄ gas within a range of about 0.05 Pa to 10 Pa, graphene having a desired large grain size (about 2 μm to 3 μm or more) can be formed. The growth temperature (environment temperature in the synthesis chamber) is set to a value within the temperature range of 800 ° C. to 1050 ° C., here, about 860 ° C.

上記の成長条件で、４分間程度、グラフェンを堆積する。なお、好適な合成時間は、Ｃ₂Ｈ₄ガスの分圧によって変化し、一般的に分圧が低いほど長い合成時間が必要になる。通常、１分間〜１２０分間の範囲となる。例えば、Ｃ₂Ｈ₄ガスの分圧が０．０８Ｐａのときには、６０分間程度の合成時間で良質なグラフェンが得られることが判っている。以上により、単層のグラフェン膜１が形成される。グラフェン膜１は、そのグレインサイズが十分大きく、ほぼ単結晶且つ単層（単原子層）として形成される。ここで、成長条件を適宜制御する（例えば成長時間を長く設定する等）ことにより、２層乃至３層、或いはそれ以上の層数にグラフェン膜１を形成することもできる。
グラフェン膜１は、リソグラフィー及びドライエッチングにより、所期の形状に加工される。 Graphene is deposited for about 4 minutes under the above growth conditions. The preferred synthesis time varies depending on the partial pressure of the C ₂ H ₄ gas. Generally, the lower the partial pressure, the longer the synthesis time is required. Usually, it is in the range of 1 minute to 120 minutes. For example, when the partial pressure of C ₂ H ₄ gas is 0.08 Pa, it has been found that good quality graphene can be obtained in a synthesis time of about 60 minutes. Thus, the single-layer graphene film 1 is formed. The graphene film 1 has a sufficiently large grain size, and is formed as a single crystal and a single layer (monoatomic layer). Here, the graphene film 1 can be formed in two to three layers or more by appropriately controlling the growth conditions (for example, setting the growth time longer).
The graphene film 1 is processed into a desired shape by lithography and dry etching.

グラフェン膜１にアンチドットを形成するには、例えば収束されたＨｅ、Ａｒ、Ｘｅといったイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等を用いる。 In order to form antidots on the graphene film 1, for example, a method of plasma etching a portion of the graphene film exposed after pattern formation by focused ion beam irradiation, electron beam lithography, etc. in an oxygen atmosphere, etc. Is used.

エミッタ電極１１、ベース電極１２、及びコレクタ電極１３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リフトオフにより所定の電極形状に形成する。
エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａの各第２の領域１ｂの部分において、若干のバンドギャップを持つアンチドット構造を適用しても良い。上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ホットエレクトロントランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ₂Ｏ₃を堆積した後、Ａｌ₂Ｏ₃上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。 The emitter electrode 11, the base electrode 12, and the collector electrode 13 are formed, for example, by depositing Ti (5 nm) / Au (100 nm) by a vacuum evaporation method or the like and forming a predetermined electrode shape by lift-off.
An antidot structure having a slight band gap may be applied to each of the second regions 1b of the emitter region 11a, the base region 12a, and the collector region 13a. In the above example, the base electrode 12 uses an ohmic contact, but an insulated gate hot electron transistor structure in which a metal electrode is provided on the base region 12a via a predetermined insulating film is also conceivable. In that case, for example, Al ₂ O ₃ is deposited as an insulating film on the base region 12a of the graphene film 1 by an atomic layer deposition method (ALD method), for example, and then Ti (5 nm) / Au is deposited on the Al ₂ O _3. What is necessary is just to form the metal electrode which consists of (100 nm) by normal lithography, vacuum evaporation, and lift-off.

図１５は、本実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。
この横型ヘテロ接合バイポーラトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａは全て、複数のアンチドットが形成されてなる第１の領域とされる。なお、図１５では、エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａのアンチドットの図示を省略する。エミッタ領域１１ａ及びベース領域１２ａでは、前者が後者よりもバンドギャップが大きくなるように、前者が後者よりもアンチドットの占有する面積密度が大きく調節されている。これにより、ワイドギャップエミッタとなり、注入効率が向上する。例えば、ベース領域１２ａでは、アンチドットが例えば図２のように直径及びブリッジ幅が共に０．９８ｎｍとされており、バンドギャップは０．６７ｅＶと計算される。一方、エミッタ領域１１ａでは、アンチドットが直径１．２３ｎｍ、ブリッジ幅０．７４ｎｍとされており、バンドギャップは１．１１ｅＶと計算される。 FIG. 15 is a schematic plan view showing a lateral heterojunction bipolar transistor as an example of the electronic device according to the present embodiment.
This lateral heterojunction bipolar transistor includes a pair of electrodes, an emitter electrode 11 and a collector electrode 13, provided on the graphene film 1, both ends on the graphene film 1, and one end drawn from the central portion of the graphene film 1. , And a base electrode 12. In the graphene film 1, a region where the emitter electrode 11 is connected is an emitter region 11a, a region where the base electrode 12 is connected is a base region 12a, and a region where the collector electrode 13 is connected is a collector region 13a. The emitter region 11a, the base region 12a, and the collector region 13a are all a first region in which a plurality of antidots are formed. In FIG. 15, illustration of antidots in the emitter region 11a, the base region 12a, and the collector region 13a is omitted. In the emitter region 11a and the base region 12a, the area density occupied by the antidots in the former is larger than that in the latter so that the former has a larger band gap than the latter. Thereby, it becomes a wide gap emitter and the injection efficiency is improved. For example, in the base region 12a, the antidot has a diameter and a bridge width of 0.98 nm as shown in FIG. 2, for example, and the band gap is calculated to be 0.67 eV. On the other hand, in the emitter region 11a, the antidot has a diameter of 1.23 nm and a bridge width of 0.74 nm, and the band gap is calculated to be 1.11 eV.

グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。 The film formation and patterning of the graphene film 1, the formation of antidots, the formation of the emitter electrode 11, the collector electrode 13, and the base electrode 12 are the same as in the case of FIG.

各領域の導電型は、エミッタ領域１１ａ及びコレクタ領域１３ａがｎ型、ベース領域１２ａがｐ型とされる。グラフェン膜１でこのような導電型を得るには、エミッタ領域１１ａ及びコレクタ領域１３ａにはｎ型の不純物、例えばＫ（カリウム）原子を吸着させ、ベース領域１２ａにはｐ型の不純物、例えばＯ（酸素）原子をドープすれば良い。 As for the conductivity type of each region, the emitter region 11a and the collector region 13a are n-type, and the base region 12a is p-type. In order to obtain such a conductivity type with the graphene film 1, an n-type impurity, for example, K (potassium) atom is adsorbed in the emitter region 11a and the collector region 13a, and a p-type impurity, for example, O in the base region 12a. What is necessary is just to dope (oxygen) atoms.

上記の例では、ベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ヘテロ接合バイポーラトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ₂Ｏ₃を堆積した後、Ａｌ₂Ｏ₃上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。 In the above example, the base electrode 12 uses an ohmic contact, but it is also conceivable to adopt an insulated gate heterojunction bipolar transistor structure in which a metal electrode is provided on the base region 12a via a predetermined insulating film. In that case, for example, Al ₂ O ₃ is deposited as an insulating film on the base region 12a of the graphene film 1 by an atomic layer deposition method (ALD method), for example, and then Ti (5 nm) / Au is deposited on the Al ₂ O _3. What is necessary is just to form the metal electrode which consists of (100 nm) by normal lithography, vacuum evaporation, and lift-off.

図１６は、本実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。図１７は、図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。
このグラフェンＦＥＴでは、シリコン基板２０上にＡｌ₂Ｏ₃等の絶縁膜２４を介してグラフェン膜１が形成される。グラフェン膜１上には、シリコン酸化膜等のゲート絶縁膜２５を介したゲート電極２１と、グラフェン膜１上でゲート電極２１の両側に形成されたソース電極２２及びドレイン電極２３とが形成される。グラフェン膜１において、ゲート電極２１下の部位がチャネル領域２１ａとなり、ゲート電極２１とソース電極２２との間の部位をソース領域２２ａ、ゲート電極２１とドレイン電極２３との間の部位をドレイン領域２３ａとする。ソース領域２２ａ及びドレイン領域２３ａは、複数のアンチドット１０が形成されてなる第１の領域とされている。チャネル領域２１ａは、アンチドットの形成されていない第２の領域とされている。図１６では、ソース領域２２ａ及びドレイン領域２３ａのアンチドットの図示を省略する。なお、チャネル領域にもアンチドットを形成することもできるが、この場合には、ソース領域２２ａ及びドレイン領域２３ａに比して電子の有効質量が小さくなるように設計することが望ましい。 FIG. 16 is a schematic plan view showing a graphene FET as an example of the electronic device according to the present embodiment. FIG. 17 is a schematic cross-sectional view along the alternate long and short dash line II in FIG.
In this graphene FET, the graphene film 1 is formed on the silicon substrate 20 via an insulating film 24 such as Al ₂ O ₃ . On the graphene film 1, a gate electrode 21 through a gate insulating film 25 such as a silicon oxide film, and a source electrode 22 and a drain electrode 23 formed on both sides of the gate electrode 21 on the graphene film 1 are formed. . In the graphene film 1, a portion under the gate electrode 21 becomes a channel region 21 a, a portion between the gate electrode 21 and the source electrode 22 is a source region 22 a, and a portion between the gate electrode 21 and the drain electrode 23 is a drain region 23 a. And The source region 22a and the drain region 23a are a first region in which a plurality of antidots 10 are formed. The channel region 21a is a second region in which antidots are not formed. In FIG. 16, the antidots of the source region 22a and the drain region 23a are not shown. Antidots can also be formed in the channel region, but in this case, it is desirable to design so that the effective mass of electrons is smaller than that of the source region 22a and the drain region 23a.

グラフェン膜１の成膜及びパターニング、アンチドットの形成については、図１４の場合と同様である。
ソース電極２２、及びドレイン電極２３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リソグラフィー、リフトオフにより所定の電極形状に形成する。
同様に、ゲート電極２１は、ＡＬＤ法等によりＡｌ₂Ｏ₃を堆積してゲート絶縁膜２５を形成した後、Ａｌ₂Ｏ₃上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。 The film formation and patterning of the graphene film 1 and the formation of antidots are the same as in the case of FIG.
For example, Ti (5 nm) / Au (100 nm) is deposited by a vacuum evaporation method or the like, and the source electrode 22 and the drain electrode 23 are formed in a predetermined electrode shape by lithography and lift-off.
Similarly, the gate electrode 21 is formed by depositing Al ₂ O ₃ by the ALD method or the like to form the gate insulating film 25, and then forming a metal electrode made of, for example, Ti (5 nm) / Au (100 nm) on the Al ₂ O _3. What is necessary is just to form by normal lithography, vacuum evaporation, and lift-off.

従来のグラフェンＦＥＴでは、バンドギャップを持たないため、ソース電極からドレイン電極ヘのトンネル効果によりリーク電流が流れ、オフ電流の増大、ドレインコンダクタンスの増大といった問題があった。一方、従来のナノリボンＦＥＴ、ナノメッシュＦＥＴではこれらの改善は認められるものの、電子の有効質量の増大、移動度の低下により性能低下するというトレードオフがあった。 Since the conventional graphene FET does not have a band gap, there is a problem that a leak current flows due to a tunnel effect from the source electrode to the drain electrode, an off current increases, and a drain conductance increases. On the other hand, although these improvements are recognized in the conventional nanoribbon FET and nanomesh FET, there is a trade-off that the performance decreases due to an increase in effective mass of electrons and a decrease in mobility.

本実施形態によるグラフェンＦＥＴでは、ソース領域２２ａ及びドレイン領域２３ａの双方或いはいずれか一方（図１６、図１７では双方を例示する）にアンチドットを形成してバンドギャップを調節する。これにより、所期の高耐圧を保持することができる。それと共に、ゲート電極２１下のチャネル領域２１ａには、アンチドットのないグラフェンを用いることにより、所期の高移動度を保持することができる。
なお、ソース・ゲート間あるいはゲート・ドレイン間のアンチドット配列は一様に限定されるものでは無く、例えば寄生抵抗の低減のため、ソース電極近傍ではアンチドット数を少なくするあるいは無くすなど、必要に応じて決めることができる。 In the graphene FET according to the present embodiment, the band gap is adjusted by forming antidots in both or one of the source region 22a and the drain region 23a (both are illustrated in FIGS. 16 and 17). As a result, the desired high breakdown voltage can be maintained. At the same time, the intended high mobility can be maintained in the channel region 21a under the gate electrode 21 by using graphene without antidots.
Note that the arrangement of antidots between the source and gate or between the gate and drain is not uniformly limited. For example, in order to reduce parasitic resistance, it is necessary to reduce or eliminate the number of antidots near the source electrode. Can be decided accordingly.

図１８は、本実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。
この共鳴トンネルトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａとベース領域１２ａ、及びベース領域１２ａとコレクタ領域１３ａの間には複数のアンチドット或いはスリットが形成されてなる第２の領域が配置されている。ベース領域の長さは共鳴準位を決定するパラメータであり、例えば１０ｎｍと設定される。 FIG. 18 is a schematic plan view showing a resonant tunnel transistor as an example of the electronic device according to the present embodiment.
This resonant tunnel transistor includes a graphene film 1, a pair of electrodes provided on both ends of the graphene film 1, and one end drawn from the central portion of the graphene film 1, an collector electrode 13, a collector electrode 13, and A base electrode 12 is provided. In the graphene film 1, a region where the emitter electrode 11 is connected is an emitter region 11a, a region where the base electrode 12 is connected is a base region 12a, and a region where the collector electrode 13 is connected is a collector region 13a. A second region in which a plurality of antidots or slits are formed is disposed between the emitter region 11a and the base region 12a, and between the base region 12a and the collector region 13a. The length of the base region is a parameter that determines the resonance level, and is set to 10 nm, for example.

この共鳴トンネルトランジスタにおいては、ＣＤ間のグラフェンのポテンシャルをベース電極１２によって制御することができ、共鳴トンネルトランジスタとして動作させることができる。また、共鳴トンネルトランジスタは、上記の横型ホットエレクトロントランジスタにおいてベース領域の長さを、離散的な共鳴準位が形成される程度に縮小したものとみなすこともできる。 In this resonant tunneling transistor, the potential of graphene between CDs can be controlled by the base electrode 12 and can be operated as a resonant tunneling transistor. In the resonant tunneling transistor, the length of the base region in the horizontal hot electron transistor can be regarded as reduced to such an extent that discrete resonant levels are formed.

上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型共鳴トンネルトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ₂Ｏ₃を堆積した後、Ａｌ₂Ｏ₃上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。 In the above example, the base electrode 12 uses an ohmic contact, but an insulated gate resonant tunnel transistor structure in which a metal electrode is provided on the base region 12a via a predetermined insulating film is also conceivable. In that case, for example, Al ₂ O ₃ is deposited as an insulating film on the base region 12a of the graphene film 1 by an atomic layer deposition method (ALD method), for example, and then Ti (5 nm) / Au is deposited on the Al ₂ O _3. What is necessary is just to form the metal electrode which consists of (100 nm) by normal lithography, vacuum evaporation, and lift-off.

また、図１９のように、ＡＢ間のＢに近い部分にゲート電極１４ａ、ＤＥ間のＤに近い部分にゲート電極１４ｂを設け、ＣＤ部前後のポテンシャルを制御する構造でも良い。これは、ＣＤ間が短くその上にゲートの作製が実質的に困難なときに、特に有効な方法である。 Further, as shown in FIG. 19, the gate electrode 14a may be provided in a portion close to B between AB, and the gate electrode 14b may be provided in a portion close to D between DE to control the potential before and after the CD portion. This is a particularly effective method when the interval between CDs is short and it is substantially difficult to produce a gate thereon.

グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。
各領域の導電型は、エミッタ領域１１ａ、コレクタ領域１３ａ及びベース領域１２ａで同一の導電型にするユニポーラ型と、ベース領域１２ａの導電型を反転させたバイポーラ型があり、トランジスタに要求されるしきい値電圧、増幅率等により適宜選択することができる。 The film formation and patterning of the graphene film 1, the formation of antidots, the formation of the emitter electrode 11, the collector electrode 13, and the base electrode 12 are the same as in the case of FIG.
The conductivity type of each region includes a unipolar type in which the emitter region 11a, the collector region 13a and the base region 12a have the same conductivity type, and a bipolar type in which the conductivity type of the base region 12a is inverted. It can be appropriately selected depending on the threshold voltage, the amplification factor, and the like.

以上説明したように、本実施形態によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。 As described above, according to the present embodiment, it is possible to perform band gap engineering using carbon, achieve various electronics based on carbon atoms, and realize a highly reliable electronic device.

なお、本発明は、第１及び第２の実施形態で例示した各種の電子装置のみならず、グラフェンを用いた電気装置、例えば高周波トランジスタ、集積回路、ダイオード、発光・受光素子等にも適用することができる。 The present invention is applicable not only to the various electronic devices exemplified in the first and second embodiments, but also to electric devices using graphene, such as high-frequency transistors, integrated circuits, diodes, light emitting / receiving elements, etc. be able to.

以下、電子装置の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the electronic device will be collectively described as supplementary notes.

（付記１）一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。 (Appendix 1) An electronic device having a graphene film of one atomic layer or more as an active region,
In the graphene film, a plurality of antidots composed of defects of one or more carbon atoms are distributed, and a first area having a larger area density occupied by the antidots and the area than the first area An electronic device comprising: a second region having a low density.

（付記２）前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする付記１に記載の電子装置。 (Supplementary note 2) The electronic device according to supplementary note 1, wherein the anti-dot has a shape in which defects of carbon atoms are continuously connected.

（付記３）前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする付記１に記載の電子装置。 (Supplementary note 3) The electronic device according to supplementary note 1, wherein the graphene film is one in which the antidot does not exist in the second region.

（付記４）前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする付記１に記載の電子装置。 (Supplementary Note 4) The graphene film has at least one of a distance between adjacent antidots, a diameter of the antidots, and a shape of the antidots in the first region and the second region. The electronic device according to appendix 1, wherein the electronic devices are different from each other.

（付記５）前記第１の領域は、キャリアの走行方向に対して垂直な方向に帯状に形成されていることを特徴とする付記３に記載の電子装置。 (Additional remark 5) The said 1st area | region is formed in strip | belt shape in the direction perpendicular | vertical with respect to the running direction of a carrier, The electronic device of Additional remark 3 characterized by the above-mentioned.

（付記６）前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする付記５に記載の電子装置。 (Supplementary note 6) The electronic device according to supplementary note 5, wherein a plurality of the first regions and the second regions are alternately formed.

（付記７）一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。 (Appendix 7) It has a set of electrodes,
7. The electronic device according to claim 1, wherein the graphene film includes the first region and the second region formed in a portion between the electrodes.

（付記８）一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。 (Appendix 8) It has a set of electrodes,
The graphene film according to any one of appendices 1 to 6, wherein the first region is formed in a portion between the electrodes, and the second region is formed in a portion under one of the electrodes. The electronic device according to item 1.

（付記９）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする付記１に記載の電子装置。 (Supplementary note 9) An emitter electrode, a base electrode, and a collector electrode are provided,
The graphene film has an emitter region to which the emitter electrode is connected, a base region to which the base electrode is connected, and a collector region to which the collector electrode is connected,
The electronic device according to claim 1, wherein the emitter region and the collector region include the first region and the second region, respectively.

（付記１０）前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする付記９に記載の電子装置。 (Supplementary note 10) The electronic device according to supplementary note 9, wherein a length of the base region in a current direction is such that a discrete resonance level is formed in the base region.

（付記１１）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする付記１に記載の電子装置。 (Supplementary Note 11) An emitter electrode, a base electrode, and a collector electrode are provided.
The graphene film has an emitter region to which the emitter electrode is connected, a base region to which the base electrode is connected, and a collector region to which the collector electrode is connected,
The emitter region is the first region, the base region is the second region, and the base region has a conductivity type opposite to that of the emitter region and the collector region. The electronic device according to appendix 1.

（付記１２）ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする付記１に記載の電子装置。 (Supplementary Note 12) A gate electrode, a source electrode, and a drain electrode are provided.
The graphene film has a source region between the source electrode and the gate electrode, a drain region between the drain electrode and the gate electrode, and a channel region under the gate electrode,
2. The electronic device according to claim 1, wherein at least one of the source region and the drain region is the first region, and the channel region is the second region.

（付記１３）前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする付記１２に記載の電子装置。 (Supplementary note 13) The electronic device according to supplementary note 12, wherein the second region of the channel region is one in which the antidot does not exist.

１グラフェン膜
２，３電極
１ａ第１の領域
１ｂ第２の領域
１０，１０ａアンチドット
１０ｂ，１０ｃ，１０ｄスリット
１１エミッタ電極
１１ａエミッタ領域
１２ベース電極
１２ａベース領域
１３コレクタ電極
１３ａコレクタ領域
１４ａ，１４ｂゲート電極
２０シリコン基板
２１ゲート電極
２１ａチャネル領域
２２ソース電極
２２ａソース領域
２３ドレイン電極
２３ａドレイン領域
２４絶縁膜
２５ゲート絶縁膜 DESCRIPTION OF SYMBOLS 1 Graphene film 2, 3 Electrode 1a 1st area | region 1b 2nd area | region 10, 10a Antidot 10b, 10c, 10d Slit 11 Emitter electrode 11a Emitter area | region 12 Base electrode 12a Base area | region 13 Collector electrode 13a Collector area | region 14a, 14b Gate Electrode 20 Silicon substrate 21 Gate electrode 21a Channel region 22 Source electrode 22a Source region 23 Drain electrode 23a Drain region 24 Insulating film 25 Gate insulating film

Claims

一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。 An electronic device having a graphene film of one atomic layer or more as an active region,
In the graphene film, a plurality of antidots composed of defects of one or more carbon atoms are distributed, and a first area having a larger area density occupied by the antidots and the area than the first area An electronic device comprising: a second region having a low density.

前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする請求項１に記載の電子装置。 The electronic device according to claim 1, wherein the anti-dot has a shape in which defects of carbon atoms are continuously connected.

前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする請求項１に記載の電子装置。 2. The electronic device according to claim 1, wherein the graphene film has no anti-dots in the second region. 3.

前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする請求項１に記載の電子装置。 In the graphene film, at least one of a distance between adjacent antidots, a diameter of the antidots, and a shape of the antidots is different between the first region and the second region. The electronic device according to claim 1, characterized in that:

前記第１の領域は、キャリアの走行方向に対して非平行な方向に帯状に形成されていることを特徴とする請求項３に記載の電子装置。 The electronic device according to claim 3, wherein the first region is formed in a band shape in a direction non-parallel to the traveling direction of the carrier.

前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする請求項５に記載の電子装置。 The electronic device according to claim 5, wherein a plurality of the first regions and the second regions are alternately formed.

一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。 With a set of electrodes,
The electronic device according to claim 1, wherein the graphene film has the first region and the second region formed in a portion between the electrodes.

一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。 Has a set of electrodes,
7. The graphene film according to claim 1, wherein the first region is formed in a portion between the electrodes, and the second region is formed in a portion under one of the electrodes. The electronic device according to claim 1.

エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする請求項１に記載の電子装置。 An emitter electrode, a base electrode, and a collector electrode;
The graphene film has an emitter region to which the emitter electrode is connected, a base region to which the base electrode is connected, and a collector region to which the collector electrode is connected,
The electronic device according to claim 1, wherein the emitter region and the collector region include the first region and the second region, respectively.

前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする請求項９に記載の電子装置。 10. The electronic device according to claim 9, wherein a length of the base region in a current direction is such that a discrete resonance level is formed in the base region.

エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする請求項１に記載の電子装置。 An emitter electrode, a base electrode, and a collector electrode;
The graphene film has an emitter region to which the emitter electrode is connected, a base region to which the base electrode is connected, and a collector region to which the collector electrode is connected,
The emitter region is the first region, the base region is the second region, and the base region has a conductivity type opposite to that of the emitter region and the collector region. The electronic device according to claim 1.

ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする請求項１に記載の電子装置。 A gate electrode, a source electrode, and a drain electrode;
The graphene film has a source region between the source electrode and the gate electrode, a drain region between the drain electrode and the gate electrode, and a channel region under the gate electrode,
The electronic device according to claim 1, wherein at least one of the source region and the drain region is the first region, and the channel region is the second region.

前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする請求項１２に記載の電子装置。 The electronic device according to claim 12, wherein the second region of the channel region is one in which the antidot is not present.