JP2013038908A - Power supply reverse connection protective device - Google Patents

Power supply reverse connection protective device Download PDF

Info

Publication number
JP2013038908A
JP2013038908A JP2011172744A JP2011172744A JP2013038908A JP 2013038908 A JP2013038908 A JP 2013038908A JP 2011172744 A JP2011172744 A JP 2011172744A JP 2011172744 A JP2011172744 A JP 2011172744A JP 2013038908 A JP2013038908 A JP 2013038908A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor element
reverse connection
gate
energization control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011172744A
Other languages
Japanese (ja)
Other versions
JP5747727B2 (en
Inventor
Takeshi Fukazawa
剛 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011172744A priority Critical patent/JP5747727B2/en
Publication of JP2013038908A publication Critical patent/JP2013038908A/en
Application granted granted Critical
Publication of JP5747727B2 publication Critical patent/JP5747727B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable power supply reverse connection protective device which, in a simple circuit configuration though, does not incur a gate breakdown in a semiconductor element for protecting against reverse connection of a power supply, even when the energization of a load containing an inductive component is to be controlled.SOLUTION: The power supply reverse connection protective device includes a DC power supply 10, an energization control semiconductor element 14 for controlling the energization of a glow plug 18, and an overcurrent protection circuit 161. The glow plug 18 contains a parasitic inductance L of a wiring 17 connecting a glow plug 18, a power supply 10, and/or the energization control semiconductor element 14, as an inductive component. A p-channel power MOSFET 11 is disposed on the upstream side of the energization control semiconductor element 14, as a semiconductor element 11 for protecting against reverse connection of power supply, and a gate Gof the p-channel power MOSFET 11 is grounded via a gate resistor 13 having a prescribed resistance value R.

Description

本発明は、直流電源から通電制御用半導体素子を用いて負荷への通電を制御する通電制御装置において直流電源の極性を誤って逆接続された場合に、通電制御用半導体素子の破損を回避する電源逆接保護装置に関するものであり、特に、ディーゼル燃焼機関に設けたグロープラグの通電制御装置における電源逆接保護装置として好適なものである。   The present invention avoids damage to a semiconductor element for energization control when the polarity of the DC power supply is erroneously reversely connected in an energization control apparatus that controls energization to a load from the DC power supply using the semiconductor element for energization control. The present invention relates to a power supply reverse connection protection device, and is particularly suitable as a power supply reverse connection protection device in an energization control device for a glow plug provided in a diesel combustion engine.

従来、グロープラグや、ラジエータファン等の負荷に流れる大電流を制御するパワーコントロールユニットにおいて、大容量の電流制御には、パワーＭＯＳＦＥＴ等の半導体パワーデバイスが用いられている。
このような半導体パワーデバイスを使用するに際して、電源の逆接続があると、パワーＭＯＳＦＥＴのソース・ドレイン間に形成された寄生ダイオードが順方向にバイアスされるため、負荷への意図しない連続通電が起こり、負荷の熱破壊及び／又はパワーＭＯＳＦＥＴの熱破壊が起こる虞がある。
このため、従来、半導体パワーデバイスの上流側にダイオード等を直列に介挿して電源の逆接があった場合に連続通電を阻止し、半導体パワーデバイス及び／又は負荷の熱破壊を防止することが行われている。 Conventionally, in a power control unit that controls a large current flowing through a load such as a glow plug or a radiator fan, a semiconductor power device such as a power MOSFET is used for large-capacity current control.
When using such a semiconductor power device, if the power supply is reversely connected, the parasitic diode formed between the source and drain of the power MOSFET is forward biased, causing unintentional continuous energization to the load. There is a risk of thermal destruction of the load and / or thermal destruction of the power MOSFET.
For this reason, conventionally, when a diode or the like is inserted in series upstream of the semiconductor power device and the power supply is reversely connected, continuous energization is prevented and thermal destruction of the semiconductor power device and / or the load is prevented. It has been broken.

例えば、特許文献１には、逆接続されたバッテリに対する保護デバイスとして、バッテリと負荷とに直列に接続されたＭＯＳＦＥＴがバッテリと順接続されたときには、ＭＯＳＦＥＴを導通状態にバイアスする第１手段と、バッテリと逆接続されたときには、ＭＯＳＦＥＴを非導通状態にバイアスする第２手段とを有し、第１手段及び第２手段が逆接続されたバッテリから保護されていることを特徴とするバッテリの逆接続に対して負荷を保護する保護回路が開示されている。
また、特許文献２には、制御対象機器から離隔配置され、制御対象機器に検出信号を出力するセンサの内蔵電源回路と、その直流電源入力端子の間に挿入接続される電源逆接続破壊防止回路であって、抵抗ＲとコンデンサＣから構成され、直流電源入力端子に接続されたサージ吸収回路と、このサージ吸収回路の次段に設けられ、内蔵電源回路側にソース電極を接続し、ゲート電極を抵抗を介して接地し、直流電源入力端子の能動端子側にドレイン電極接続したＰ（外部電源が負電源の場合にはＮ）チャンネルのＦＥＴと、このＦＥＴのソース〜ゲート電極間に逆バイアス接続されたツェナーダイオードとから構成されたセンサの電源逆接破壊防止回路が開示されている。 For example, in Patent Document 1, as a protection device for a reversely connected battery, when a MOSFET connected in series with a battery and a load is sequentially connected to the battery, a first means for biasing the MOSFET to a conductive state; And a second means for biasing the MOSFET to a non-conductive state when reversely connected to the battery, wherein the first means and the second means are protected from the reversely connected battery. A protection circuit for protecting the load against the connection is disclosed.
Patent Document 2 discloses a built-in power supply circuit of a sensor that is arranged separately from a control target device and outputs a detection signal to the control target device, and a power supply reverse connection breakdown prevention circuit that is inserted and connected between the DC power input terminals. A surge absorbing circuit composed of a resistor R and a capacitor C and connected to the DC power supply input terminal; provided in the next stage of the surge absorbing circuit; a source electrode connected to the built-in power supply circuit side; Is grounded through a resistor, and a reverse bias is applied between the FET of the P channel (N when the external power source is a negative power source) and the source electrode to the gate electrode of the FET, with the drain electrode connected to the active terminal side of the DC power source input terminal. A power supply reverse connection breakdown prevention circuit for a sensor composed of a connected Zener diode is disclosed.

ところが、特許文献１の図３にあるように、負荷の上流側に設けたＭＯＳＦＥＴを逆接保護する第１手段を、フローティング状態でＭＯＳＦＥＴのゲートに接続したゲートドライバで構成して、さらに、電源逆接時にＭＯＳＦＥＴのゲートとソースとを短絡する第２手段としてデプリーション型デバイスを用いた場合、負荷を制御するＭＯＳＦＥＴのゲート電圧をバッテリ電圧よりも高くするためのチャージポンプが必要となるのに加え、保護回路を構成するデプリーション型デバイスのゲート駆動をするためのチャージポンプも必要となり、回路規模が大きくなって、必然的に装置全体の体格が大きくなるので、車両等への搭載が困難となる虞がある。   However, as shown in FIG. 3 of Patent Document 1, the first means for protecting the reverse connection of the MOSFET provided on the upstream side of the load is constituted by a gate driver connected to the gate of the MOSFET in a floating state, and further connected to the reverse power supply. Sometimes, when a depletion type device is used as a second means for short-circuiting the gate and source of the MOSFET, a charge pump is required to make the gate voltage of the MOSFET controlling the load higher than the battery voltage. A charge pump for driving the gate of the depletion type device that constitutes the circuit is also necessary, and the circuit scale becomes large, which inevitably increases the size of the entire device, which may make it difficult to mount on a vehicle or the like. is there.

このような問題に対して、特許文献２にあるような装置では、電源の逆接続に対して整合素子等を保護する電源逆接保護回路として比較的電力損失の少ないＰ-チャンネルＭＯＳＦＥＴを用いることで複雑なゲートドライバを用いることなく、比較的小さな回路規模で、電源逆接保護を可能としている。
ところが、このような電源逆接保護回路を、自動車エンジン等の内燃機関の着火補助や排気温度加熱等に用いられるグロープラグへの通電を制御するグロープラグ通電制御装置の電源逆接保護に用いた場合、負荷であるグロープラグは、エンジンヘッドに載置され、負荷への通電を制御する通電制御装置は、負荷から長い距離を離隔されたコンソールパネルの内側等に載置され、その間がワイヤハーネスを介して接続されることになる。
このため、比較的長い距離を接続するワイヤハーネスは寄生インダクタンスを含むことになる。
一方、グロープラグ通電制御装置には、グロープラグの地絡や端子間ショート等により、１００Ａを超える過電流が流れる虞があり、このような過電流による制御素子やグロープラグ等の破損を防ぐために過電流保護回路が設けられている。
このため、何らかの原因で１００Ａを超えるような大電流が流れ、過電流保護回路が作動し、グロープラグへの通電を開閉制御しているＮ-チャンネルＭＯＳＦＥＴの導通が瞬時に遮断されると、負荷と通電制御装置との間の寄生インダクタンスにより逆起電力が発生する。
このとき、Ｎ−チャンネルＭＯＳＦＥＴの寄生ダイオードを介して、大きな電力が逆接保護のために設けたＰ-チャンネルＭＯＳＦＥＴのゲート・ソース間に加わる。
このため、特許文献２にあるように、ＰチャンネルＭＯＳＦＥＴのゲート・ソース間に逆バイアス接続したツェナーダイオードを設けて電源逆接保護回路を形成した場合に、過電流保護回路が作動して負荷の誘導成分に起因して発生した、大きな電力の逆起電力に対抗するためには、ゲート・ソース間に大電力容量のツェナーダイオードを介装する必要があり、製造コストの増加を招いていた。
また、ラジエータファン、ブロワー等、誘導成分としてコイルを含む負荷への通電を制御する通電制御装置の電源逆接保護においても、同様の問題が避けられないものと考えられる。 With respect to such a problem, the apparatus as in Patent Document 2 uses a P-channel MOSFET with relatively little power loss as a power supply reverse connection protection circuit that protects a matching element and the like against reverse connection of the power supply. Power supply reverse connection protection is possible with a relatively small circuit scale without using a complicated gate driver.
However, when such a power supply reverse connection protection circuit is used for power supply reverse connection protection of a glow plug energization control device that controls energization to a glow plug used for ignition assistance or exhaust temperature heating of an internal combustion engine such as an automobile engine, The glow plug, which is the load, is placed on the engine head, and the energization control device that controls the energization of the load is placed on the inside of the console panel that is separated from the load by a long distance. Will be connected.
For this reason, the wire harness connecting a relatively long distance includes a parasitic inductance.
On the other hand, in the glow plug energization control device, there is a possibility that an overcurrent exceeding 100 A may flow due to a ground fault of the glow plug, a short circuit between terminals, and the like. An overcurrent protection circuit is provided.
For this reason, when a large current exceeding 100 A flows for some reason, the overcurrent protection circuit is activated, and the conduction of the N-channel MOSFET that controls opening / closing of the glow plug is instantaneously interrupted, the load Back electromotive force is generated by the parasitic inductance between the power supply controller and the energization control device.
At this time, a large electric power is applied between the gate and source of the P-channel MOSFET provided for the reverse connection protection through the parasitic diode of the N-channel MOSFET.
Therefore, as disclosed in Patent Document 2, when a power supply reverse connection protection circuit is formed by providing a reverse bias connection Zener diode between the gate and source of a P-channel MOSFET, the overcurrent protection circuit is activated to induce a load. In order to counter the large back electromotive force generated due to the components, it is necessary to insert a Zener diode having a large power capacity between the gate and the source, resulting in an increase in manufacturing cost.
Further, it is considered that the same problem is unavoidable also in the power supply reverse connection protection of an energization control device that controls energization to a load including a coil as an inductive component such as a radiator fan or a blower.

そこで、本発明は、かかる実情に鑑み、エネルギ損失が少なく、簡素な回路構成により、誘導性の負荷への通電を制御する場合においても、電源逆接保護用半導体素子のゲート破壊を招く虞のない信頼性の高い電源逆接保護装置を提供することを目的とする。   Therefore, in view of such circumstances, the present invention has little energy loss, and there is no possibility of causing the gate breakdown of the power supply reverse connection protection semiconductor element even when energization to the inductive load is controlled with a simple circuit configuration. An object is to provide a power supply reverse connection protection device with high reliability.

請求項１の発明では、少なくとも、直流電源と、該直流電源から負荷への通電を開閉制御する通電制御用半導体素子と、上記電源から負荷への過電流を遮断する過電流保護回路と、上記直流電源の逆接続に対して該通電制御用半導体素子、及び／又は、上記負荷の破壊を回避する電源逆接保護用半導体素子とを有する電源逆接保護装置において、上記負荷が誘導成分を含み、上記電源逆接保護用半導体素子として、Ｐ-チャンネルパワーＭＯＳＦＥＴを上記通電制御用半導体素子の上流側に配設すると共に、所定の抵抗値を有するゲート抵抗を介して、上記Ｐ-チャンネルパワーＭＯＳＦＥＴのゲートを接地せしめる。   According to the first aspect of the present invention, at least a DC power supply, an energization control semiconductor element for controlling opening and closing of the energization from the DC power supply to the load, an overcurrent protection circuit for interrupting an overcurrent from the power supply to the load, and In a power supply reverse connection protection device having a semiconductor element for energization control and / or a power supply reverse connection protection semiconductor element for avoiding destruction of the load with respect to reverse connection of a DC power supply, the load includes an inductive component, As a power supply reverse connection protection semiconductor element, a P-channel power MOSFET is disposed on the upstream side of the energization control semiconductor element, and the gate of the P-channel power MOSFET is connected via a gate resistor having a predetermined resistance value. Ground it.

請求項２の発明では、上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量との積によって決まる時定数が、上記過電流保護回路が作動し、上記通電制御用半導体素子が遮断された瞬間に上記誘導成分に充電されたエネルギから発生したフライバック電圧が上記通電制御半導体素子のゲート・ソース間に印加され、上記通電制御用半導体素子がアバランシェブレークダウンを引き起こしているアバランシェ時間より長くなる範囲に設定する。   According to a second aspect of the present invention, the overcurrent protection circuit is activated and the energization control semiconductor has a time constant determined by a product of the resistance value of the gate resistance and the input capacitance of the P-channel power MOSFET. The flyback voltage generated from the energy charged in the inductive component at the moment when the element is cut off is applied between the gate and source of the conduction control semiconductor element, and the conduction control semiconductor element causes avalanche breakdown. Set to a range longer than the avalanche time.

具体的には、請求項３の発明のように、上記ゲート抵抗の抵抗値をＲＧとし、上記誘電成分のインダクタンスをＬとし、上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量をＣｉｓｓとし、上記通電制御用半導体素子がアバランシェブレークダウンしたときにドレイン・ソース間に流れるアバランシェ電流をＩＡＶとし、上記通電制御用半導体素子のドレイン・ソース間耐圧をＢＶＤＳＳとし、上記直流電源の電圧をＶＢとしたとき、ＲＧを下記式で示される範囲の値に設定する。

Figure 2013038908
Specifically, as in the invention of claim 3, the resistance value of the gate resistance is RG , the inductance of the dielectric component is L, the input capacitance of the P-channel power MOSFET is Ciss , and the energization is performed. The avalanche current flowing between the drain and source when the control semiconductor element breaks down is I AV , the drain-source breakdown voltage of the energization control semiconductor element is BV DSS, and the voltage of the DC power supply is V B In this case, RG is set to a value within the range represented by the following formula.
Figure 2013038908

請求項４の発明では、上記誘導成分が上記負荷と上記通電制御用半導体素子、及び／又は、上記電源との間を繋ぐ配線の寄生インダクタンスである。   According to a fourth aspect of the present invention, the inductive component is a parasitic inductance of a wiring connecting the load and the semiconductor element for controlling energization and / or the power source.

請求項５の発明では、上記負荷が通電により発熱する発熱体である。   In the invention of claim 5, the load is a heating element that generates heat by energization.

請求項６の発明では、上記発熱体が内燃機関に設けたグロープラグである。   In the invention of claim 6, the heating element is a glow plug provided in an internal combustion engine.

請求項７の発明では、上記通電制御用半導体素子が、大容量の電流を制御可能なＮ-チャンネルパワーＭＯＳＦＥＴである。   In the invention of claim 7, the energization control semiconductor element is an N-channel power MOSFET capable of controlling a large-capacity current.

請求項８の発明では、上記通電制御用半導体素子が、大容量の電流を制御可能なＰ-チャンネルパワーＭＯＳＦＥＴである。   According to an eighth aspect of the present invention, the energization control semiconductor element is a P-channel power MOSFET capable of controlling a large-capacity current.

本発明によれば、極性を誤って上記直流電源が逆向きに接続された場合には、上記逆接保護用半導体素子のゲート電圧がソース電圧より高くなるので、Ｐ-チャンネルパワーＭＯＳＦＥＴが導通状態となることがなく、上記通電制御用半導体素子に不可避的に形成され、ドレイン・ソース間を逆バイアスする寄生ダイオードを介して、逆向きの電流が流れることがなく、電源の逆接続により、上記通電制御用半導体素子及び／または負荷が破壊される虞がない。
さらに、本発明によれば、上記直流電源が正常に接続された状態で、上記負荷及び／またはその配線に誘導成分が含まれているときに、上記負荷に過電流が通電され過電流保護回路が作動し、上記通電制御用半導体素子がオフされた瞬間に、上記誘導成分に蓄えられたエネルギが電磁誘導によってフライバック電圧となって上記逆接保護用半導体素子として設けたＰ−チャンネルパワーＭＯＳＦＥＴに印加されるが、上記ゲート抵抗と上記ＰチャンネルパワーＭＯＳＦＥＴの入力容量によって定まる時定数によって、Ｐ−チャンネルパワーＭＯＳＦＥＴのゲートへの充電が制限されることでゲート・ソース間電圧の上昇が抑えられ、ＰチャンネルパワーＭＯＳＦＥＴのゲート・ソース間耐圧を超えることがなく、Ｐ−チャンネルパワーＭＯＳＦＥＴのゲート酸化膜が破壊される虞がない。
この場合において、上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量との積によって決まる時定数を、上記過電流保護回路の作動により上記通電制御用半導体素子をオフした瞬間に上記誘導成分によって発生した逆起電力が上記通電制御用半導体素子のゲートドレイン・ソース間に印加されクランプされている時間より長くなる範囲に設定することにより、具体的には、ゲート抵抗を上記式で限定される値とすることにより、確実に、上記Ｐ-チャンネルＭＯＳＦＥＴのゲート・ソース間に印加される電圧をゲート酸化膜耐圧以下とし、ゲート破壊を確実に防止することができる。
したがって、簡易な構成により、極めて信頼性の高い電源逆接防止装置の実現が可能となる。
本発明は、負荷として、内燃機関に設けられる発熱体の通電制御装置の電源逆接保護装置として好適であり、グロープラグのように、制御部との配線距離が離れており誘導成分を形成し易く、しかも、配線を大電流が流れ、パワーＭＯＳＦＥＴを通電制御用半導体素子として用いる場合に、特に効果的である。
また、上記通電制御用半導体素子として用いるパワーＭＯＳＦＥＴは、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとのいずれでも良い。 According to the present invention, when the DC power supply is connected in the reverse direction with the polarity wrong, the gate voltage of the reverse connection protection semiconductor element becomes higher than the source voltage, so that the P-channel power MOSFET is in the conductive state. Inevitably formed in the energization control semiconductor element, the reverse current does not flow through a parasitic diode that reversely biases between the drain and the source, and the energization is performed by reverse connection of the power source. There is no possibility that the control semiconductor element and / or the load is destroyed.
Furthermore, according to the present invention, when the DC power supply is normally connected and the load and / or the wiring thereof includes an inductive component, an overcurrent is supplied to the load and an overcurrent protection circuit is provided. The P-channel power MOSFET provided as the reverse connection protection semiconductor element becomes a flyback voltage by electromagnetic induction at the moment when the energization control semiconductor element is turned off. Although applied, the gate constant of the P-channel power MOSFET is limited by the time constant determined by the gate resistance and the input capacitance of the P-channel power MOSFET, thereby suppressing an increase in the gate-source voltage. P-channel power MOSFET without exceeding the gate-source breakdown voltage of P-channel power MOSFET There is no possibility that the gate oxide film of ET is destroyed.
In this case, the resistance value of the gate resistance is set to a time constant determined by the product of the value and the input capacitance of the P-channel power MOSFET, and the energization control semiconductor element is turned off by the operation of the overcurrent protection circuit. Specifically, by setting the back electromotive force generated by the inductive component instantaneously to be longer than the time during which it is applied and clamped between the gate drain and source of the energization control semiconductor element, the gate resistance is specifically set. By setting the value limited by the above formula, the voltage applied between the gate and the source of the P-channel MOSFET can be surely set to be equal to or lower than the gate oxide film breakdown voltage, and the gate breakdown can be surely prevented.
Therefore, it is possible to realize a highly reliable power supply reverse connection prevention device with a simple configuration.
INDUSTRIAL APPLICABILITY The present invention is suitable as a power source reverse connection protection device for an energization control device for a heating element provided in an internal combustion engine as a load. In addition, a large current flows through the wiring, and this is particularly effective when the power MOSFET is used as a semiconductor element for energization control.
The power MOSFET used as the energization control semiconductor element may be either an N-channel MOSFET or a P-channel MOSFET.

（ａ）は、本発明の実施形態における電源逆接保護用半導体素子として設けたＰ−チャンネルＭＯＳＦＥＴを含むグロープラグ通電制御装置の概要を示すブロック図、（ｂ）は、駆動ドライバの一例を示す回路図、（ｃ）は、過電流保護回路の一例を示す回路図、（ｄ）は、アバランシェ電流ＩＶＡとＰ−チャンネルＭＯＳＦＥＴとの関係を示す等価回路図。(A) is a block diagram which shows the outline | summary of the glow plug electricity supply control apparatus containing P-channel MOSFET provided as a semiconductor element for power supply reverse connection protection in embodiment of this invention, (b) is a circuit which shows an example of a drive driver FIG. 4C is a circuit diagram illustrating an example of an overcurrent protection circuit, and FIG. 4D is an equivalent circuit diagram illustrating a relationship between an avalanche current IVA and a P-channel MOSFET. 実施例としてゲート抵抗ＲＧを１０ｋΩに設定した、本発明の効果を発揮する場合における特性図であって、（ａ）は、ドレイン電流ＩＤの変化を示し、（ｂ）は、ＮｃｈＭＯＳのＤ・Ｓ間電圧ＶＤＳの変化を示し、（ｃ）は、ＰｃｈＭＯＳのＧ・Ｓ間電圧ＶＧＳの変化を示す。FIG. 5 is a characteristic diagram in the case where the effect of the present invention is exhibited with the gate resistance RG set to 10 kΩ as an example, where (a) shows the change in the drain current ID , and (b) is the Dch of the NchMOS. · S between shows changes in the voltage V DS, (c) shows the change in G · S voltage V GS of the PchMOS. 比較例としてゲート抵抗ＲＧを１０Ωに設定した、本発明の効果を発揮しない場合における特性図であって、（ａ）は、ドレイン電流ＩＤの変化を示し、（ｂ）は、ＮｃｈｎＭＯＳのＤ・Ｓ間電圧ＶＤＳの変化を示し、（ｃ）は、ＰｃｈＭＯＳのＧ・Ｓ間電圧ＶＧＳの変化を示す。FIG. 6 is a characteristic diagram when the gate resistance RG is set to 10Ω as a comparative example and the effect of the present invention is not exhibited, where (a) shows the change in the drain current ID , and (b) shows the Dch of the NchnMOS. · S between shows changes in the voltage V DS, (c) shows the change in G · S voltage V GS of the PchMOS.

図１を参照して、本発明の第１の実施形態における電源逆接保護装置として、電源逆接保護用半導体素子１１を設けたグロープラグ通電制御装置１について説明する。
図１（ａ）は、グロープラグ通電制御装置１の全体概要を示す回路図、本図（ｂ）は、本図（ａ）に示すドライバ１６に用いられる昇圧回路１６０の一例を示す回路図、（ｃ）は、過電流保護回路１６１の一例を示す回路図であり、（ｄ）は、アバランシェ電流ＩＶＡとＰ−チャンネルＭＯＳＦＥＴとの関係を示す等価回路図である。
グロープラグ通電制御装置１は、図略の内燃機関の燃焼室に設けられ、通電により発熱するグロープラグ１８を負荷とし、配線１７を介して直流電源１０から供給される電源電圧ＶＢを開閉制御する通電制御用半導体素子１４の開閉により、グロープラグ１８の温度を所望の温度に調整する。
なお、本実施形態においては、内燃機関に設けられた発熱体としてグロープラグ１８への通電を制御するグロープラグ通電制御装置１において直流電源を誤って逆接続した場合に、通電制御用半導体素子１４の破壊を回避する電源逆接保護装置１１について説明するが、内燃機関に設けられる発熱体として、グロープラグに限らず、インテークマニホールドに設けられ、吸気を加熱するインテークヒータへの通電を保護するインテークヒータ通電制御装置にも、本発明の電源逆接保護装置は効果を発揮し得るものである。 With reference to FIG. 1, a glow plug energization control device 1 provided with a power supply reverse connection protection semiconductor element 11 will be described as a power supply reverse connection protection device according to a first embodiment of the present invention.
1A is a circuit diagram showing an overall outline of the glow plug energization control device 1, and FIG. 1B is a circuit diagram showing an example of a booster circuit 160 used in the driver 16 shown in FIG. (C) is a circuit diagram showing an example of the overcurrent protection circuit 161, and (d) is an equivalent circuit diagram showing the relationship between the avalanche current IVA and the P-channel MOSFET.
The glow plug electrification control apparatus 1 is provided in the combustion chamber of an unillustrated internal combustion engine, the glow plug 18 generates heat by energization to a load, controls the opening and closing of the supply voltage V B supplied from the DC power supply 10 via a wiring 17 The temperature of the glow plug 18 is adjusted to a desired temperature by opening and closing the energization control semiconductor element 14 to be performed.
In the present embodiment, when a direct current power supply is erroneously reversely connected in the glow plug energization control device 1 that controls energization to the glow plug 18 as a heating element provided in the internal combustion engine, the energization control semiconductor element 14 Although the power supply reverse connection protection device 11 for avoiding the destruction of the internal combustion engine will be described, the heating element provided in the internal combustion engine is not limited to the glow plug, but is provided in the intake manifold and protects the energization to the intake heater that heats the intake air. The power supply reverse connection protection device of the present invention can also exert an effect on the energization control device.

本実施形態において、通電制御用半導体素子１４（以下、適宜、ＮｃｈＭＯＳ１４と称す。）には、グロープラグ１８に流れる大容量の電流を通電制御可能なＮ-チャンネルパワーＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）が用いられ、そのドレインＤ１４が、本発明の要部であり、ＮｃｈＭＯＳ１４の上流側に配設された電源逆接保護用半導体素子１１を介して電源１０側に接続され、ソースＳ１４が、誘導成分として有限の寄生インダクタンスＬ（２〜１０μＨ、典型的には４μＨ）を有する配線１７を介して、グロープラグ１８に接続され、ゲートＤ１４は、ドライバ１６に接続されている。
配線１７の寄生インダクタンスＬとグロープラグ１８とは、直列に接続された誘電成分を有する負荷とみなすことができる。
また、ＮｃｈＭＯＳ１４のドレインＤ１４とソースＳ１４との間には、逆方向にバイアスする寄生ダイオード１５が形成されている。
本発明の要部である電源逆接保護用半導体素子１１（以下、適宜、ＰｃｈＭＯＳ１１と称す。）には、Ｐ-チャンネルパワーＭＯＳＦＥＴが用いられ、そのソースＳ１１が電源１０に接続され、ドレインＤ１１がＮｃｈＭＯＳ１４のドレインＤ１４に接続され、ゲートＧ１１が、所定の抵抗値（例えば、２００Ω以上、５０ｋΩ以下程度）を有するゲート抵抗ＲＧを介して接地されており、ＮｃｈＭＯＳ１４のドレインＤ１４とソースＳ１４との間には、順方向にバイアスする寄生ダイオード１５が形成されている。 In the present embodiment, an N-channel power MOSFET (metal oxide field effect transistor) capable of controlling energization of a large-capacity current flowing through the glow plug 18 is used as the energization control semiconductor element 14 (hereinafter referred to as NchMOS 14 as appropriate). The drain D 14 is a main part of the present invention, and is connected to the power source 10 side via the power source reverse connection protection semiconductor element 11 disposed on the upstream side of the Nch MOS 14 , and the source S 14 is It is connected to the glow plug 18 via a wiring 17 having a finite parasitic inductance L (2 to 10 μH, typically 4 μH) as an inductive component, and the gate D 14 is connected to the driver 16.
The parasitic inductance L of the wiring 17 and the glow plug 18 can be regarded as a load having a dielectric component connected in series.
Further, a parasitic diode 15 that is biased in the reverse direction is formed between the drain D 14 and the source S 14 of the Nch MOS 14 .
A P-channel power MOSFET is used for the power supply reverse connection protection semiconductor element 11 (hereinafter referred to as PchMOS 11 as appropriate), which is the main part of the present invention, and its source S 11 is connected to the power supply 10 and drain D 11. There is connected to the drain D 14 of NchMOS14, gate G 11 is, predetermined resistance value (e.g., 200 [Omega more, less degree 50kohm) is grounded via a gate resistor R G having a drain D 14 and the source of NchMOS14 between the S 14, parasitic diode 15 biased in the forward direction is formed.

なお、本発明は、通電制御用半導体素子１４を、Ｎ−チャンネルパワーＭＯＳＦＥＴに限定するものではなく、Ｐ−チャンネルパワーＭＯＳＦＥＴやＭＥＳＦＥＴ等寄生ダイオードを含む電界効果トランジスタ（ＦＥＴ）である場合に適宜採用できる。
通電制御用半導体素子１４としてＮ−チャンネルパワーＭＯＳＦＥＴを用いた場合には、負荷であるグロープラグ１８のハイサイドで通電制御を行うことができ、グロープラグ１８の接地が容易となる。
また、通電制御用半導体素子１４としてＰ−チャンネルパワーＭＯＳＦＥＴを用いた場合には、Ｐ−チャンネルパワーＭＯＳＦＥＴを駆動するためにチャージポンプを設ける必要がないので、さらに、装置の小型化を図ることができる。
一方、本発明の要部である電源逆接保護用半導体素子１１（以下、適宜ＰｃｈＭＯＳ１１と称す。）は、Ｐ−チャンネルパワーＭＯＳＦＥＴを用いることにより駆動電圧を昇圧するための昇圧回路が不要となり回路規模を小さくできる上に、ゲート抵抗ＲＧとＰｃｈＭＯＳ１１の入力容量ＣｉＳＳとの積によって求められる時定数τが、寄生インダクタンスＬとアバランシェ電流ＩＡＶとドレイン・ソース耐圧ＢＶＤＳＳ、電源電圧ＶＢによって決まるアバランシェ時間ｔＡＶよりも長くなるようにゲート抵抗ＲＧを設定することにより、負荷が誘導成分を含み、過電流保護回路が作動し、通電制御半導体素子が瞬間的に遮断されフライバック電圧が発生した場合でも、ゲート酸化膜の破壊を起こすことがなく、簡易な構成で、しかも、信頼性の高い電源逆接続保護装置が実現できる。 The present invention is not limited to the N-channel power MOSFET as the energization control semiconductor element 14 but is appropriately adopted when it is a field effect transistor (FET) including a parasitic diode such as a P-channel power MOSFET or MESFET. it can.
When an N-channel power MOSFET is used as the energization control semiconductor element 14, energization control can be performed on the high side of the glow plug 18 as a load, and the glow plug 18 can be easily grounded.
In addition, when a P-channel power MOSFET is used as the energization control semiconductor element 14, it is not necessary to provide a charge pump for driving the P-channel power MOSFET. it can.
On the other hand, the power supply reverse connection protection semiconductor element 11 (hereinafter, referred to as PchMOS 11 as appropriate), which is a main part of the present invention, uses a P-channel power MOSFET, so that a booster circuit for boosting the drive voltage is not required, and the circuit scale. And a time constant τ determined by the product of the gate resistance RG and the input capacitance C iSS of the PchMOS 11 has an avalanche determined by the parasitic inductance L, the avalanche current I AV , the drain-source breakdown voltage BV DSS , and the power supply voltage VB. by setting the gate resistance R G so as to be longer than the time t AV, load comprises an inductive component, the overcurrent protection circuit is activated, power control semiconductor element flyback voltage is interrupted momentarily occurs Even in this case, the gate oxide film will not be destroyed, with a simple structure, Dependable high power reverse connection protection device can be realized.

ドライバ１６は、本図（ｂ）に示すようなチャージポンプ等の昇圧回路を含み、図略のエンジン制御装置（ＥＣＵ）から、エンジンの運転状況に応じて出力される駆動信号ＳＩに従って、チャージコンデンサＣ１への電源電圧ＶＢ充電と放電とを繰り返し、出力コンデンサＣ２に蓄えたエネルギを重畳して放電することにより、駆動電圧として電源電圧ＶＢの２倍の電圧に昇圧したゲート電圧ＶＧＧを通電制御用半導体素子１１のゲート・ソース間に印加する。
また、本図（ｃ）に示すように、駆動ドライバ１６には、過電流保護回路１６１が設けられ、グロープラグ１８に印加されるプラグ電流（ドレイン電流ＩＤに等しい。）と、プラグ電圧（ソース電圧ＶＳＳに等しい。）とから、グロープラグ１８の異常の有無を閾値判定し、過電流と判断された場合には、ＮｃｈＭＯＳ１４をターンオフさせて、グロープラグ１８の過電流による破損を防止している。
このとき、ＮｃｈＭＯＳ１４と負荷として設けられたグロープラグ１８との間をつなぐハーネス１７の寄生インダクタンスＬによってフライバック電流圧が発生し、大電流がＮｃｈＭＯＳ１４の寄生ダイオード１５を介して、電源逆接保護用半導体素子として設けられたＰｃｈＭＯＳ１１のゲート・ソース間に印加されることになるが、ＰｃｈＭＯＳ１１のゲートＧ１１には後述するように、所定の抵抗値を有するゲート抵抗ＲＧが設けられており、ゲート酸化膜の破壊が回避されている。 The driver 16 includes a booster circuit such as a charge pump as shown in FIG. 4B, and a charge capacitor according to a drive signal SI output from an unillustrated engine control unit (ECU) according to the operating state of the engine. By repeating the charging and discharging of the power source voltage V B to C 1 and superimposing the energy stored in the output capacitor C 2 , the gate voltage V boosted to twice the power source voltage V B as the driving voltage. GG is applied between the gate and source of the semiconductor element 11 for energization control.
Further, as shown in FIG. 4C, the driver 16 is provided with an overcurrent protection circuit 161, and a plug current (equal to the drain current ID ) applied to the glow plug 18 and a plug voltage ( From the source voltage V SS ), it is determined whether or not the glow plug 18 is abnormal, and if it is determined as an overcurrent, the Nch MOS 14 is turned off to prevent the glow plug 18 from being damaged by the overcurrent. ing.
At this time, a flyback current pressure is generated by the parasitic inductance L of the harness 17 connecting the NchMOS 14 and the glow plug 18 provided as a load, and a large current flows through the parasitic diode 15 of the NchMOS 14 and the semiconductor for power supply reverse connection protection The voltage is applied between the gate and the source of the PchMOS 11 provided as an element. The gate G11 of the PchMOS 11 is provided with a gate resistance RG having a predetermined resistance value, as will be described later. The destruction of the membrane is avoided.

電源逆接保護回路として、通電制御用半導体素子（ＮｃｈＭＯＳ）１４の上流側にＰｃｈＭＯＳ１１を有するグロープラグ通電制御装置１では、電源１０が逆接続された場合には、ＰｃｈＭＯＳ１１のゲートＧ１１がバイアスされ、ドレインＤ１１とソースＳ１１との間がオフとなり、ＰｃｈＭＯＳ１１の寄生ダイオード１２は逆接続された電源１０に対しては逆方向となるので、グロープラグ１８には全く電流が流れることがない。
電源１０が正しく接続されている場合、ＰｃｈＭＯＳ１１のゲートＧ１１は、ソースに対して深くバイアスされ（典型的には、−１２Ｖ）、低い抵抗でオンとなる。このため、ＰｃｈＭＯＳ１１の駆動には、従来用いているようなチャージポンプを要せず、体格を小さくできる。
機関の運転状況に応じて図略のＥＣＵから駆動信号ＳＩが発振されると駆動回路１６において、電源電圧ＶＢが、チャージポンプ１６０によってゲート電圧ＶＧＧに昇圧されて、ＮｃｈＭＯＳ１４のゲートＧ１４に印加されＮｃｈＭＯＳ１４が駆動信号ＳＩに従って開閉駆動され、グロープラグ１８への通電が制御される。
ここで、グロープラグが短絡した際等に過電流保護回路１６１が作動し、ＮｃｈＭＯＳ１４がターンオフされたとき、グロープラグ１８とＮｃｈＭＯＳ１４との間の配線１７の寄生インダクタンスＬにより蓄えられたフライバックエネルギによって、アバランシェブレークダウンを起こして、ドレイン・ソース間の電圧ＶＤＳは、ドレイン・ソース耐圧ＢＶＤＳＳ付近まで上昇する。
これが、ＰｃｈＭＯＳ１１のゲート・ソース間に印加されるが、このとき、本図（ｄ）に等価回路で示すように、本発明の要部であるＰｃｈＭＯＳ１１のゲートＧ１１には、所定の抵抗値を有するゲート抵抗ＲＧ（例えば、１０ｋΩ）が設けられており、ＰｃｈＭＯＳ１１の入力容量Ｃｉｓｓ（例えば１００００ｐＦ）との積によって決まる時定数τ（例えば、６３０μｓ）が、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こしている間の時間ｔＡＶ（例えば、約４０μｓ）よりも十分長い時間であれば、ＰｃｈＭＯＳ１１のソース電位（ソース・グランド間電位）は上がらず、結果としてＰｃｈＭＯＳ１１のゲートＧ１１とソースＳ１１との間の電圧ＶＧＳは、一定値（例えば、−１５Ｖ）以上とならず、ＰｃｈＭＯＳ１１のゲート酸化膜破壊を起こす虞がない。 In the glow plug energization control device 1 having the PchMOS 11 on the upstream side of the energization control semiconductor element (NchMOS) 14 as a power supply reverse connection protection circuit, when the power supply 10 is reversely connected, the gate G11 of the PchMOS 11 is biased, Since the drain D 11 and the source S 11 are turned off, and the parasitic diode 12 of the PchMOS 11 is in the reverse direction with respect to the reversely connected power supply 10, no current flows through the glow plug 18.
When the power supply 10 is correctly connected, the gate G11 of the PchMOS 11 is deeply biased with respect to the source (typically −12V) and is turned on with a low resistance. For this reason, the drive of the PchMOS 11 does not require a charge pump as conventionally used, and the size can be reduced.
When a drive signal SI is oscillated from an unillustrated ECU in accordance with the operating state of the engine, the power supply voltage V B is boosted to the gate voltage V GG by the charge pump 160 in the drive circuit 16 and applied to the gate G 14 of the Nch MOS 14 . The applied NchMOS 14 is driven to open and close according to the drive signal SI, and the energization to the glow plug 18 is controlled.
Here, when the overcurrent protection circuit 161 is activated when the glow plug is short-circuited and the NchMOS 14 is turned off, the flyback energy stored by the parasitic inductance L of the wiring 17 between the glow plug 18 and the NchMOS 14 is used. As a result of the avalanche breakdown, the drain-source voltage V DS rises to the vicinity of the drain-source withstand voltage BV DSS .
This is applied between the gate and the source of the PchMOS 11. At this time, the gate G11 of the PchMOS 11 which is the main part of the present invention has a predetermined resistance value as shown by an equivalent circuit in FIG. A gate resistance R G (for example, 10 kΩ) is provided, and a time constant τ (for example, 630 μs) determined by a product of the input capacitance C iss (for example, 10000 pF) of the PchMOS 11 is applied while the NchMOS 14 is undergoing avalanche breakdown. time t AV (e.g., about 40 [mu] s) if sufficient time longer than the source potential of PchMOS11 (between the source and the ground potential) does not rise, the voltage between the gate G 11 and the source S 11 as a result PchMOS11 V GS is not a constant value (e.g., -15V) than, the PchMOS11 There is no possibility to cause over gate oxide film breakdown.

ここで、図２、図３を参照して、本発明の実施例と比較例とにおけるアバランシェ動作波形の違いについて説明する。
図２は、本発明の実施例として、図１に示した回路において、ゲート抵抗ＲＧを１０ｋΩに設定した場合のアバランシェ動作波形を示し、（ａ）は、ドレイン電流ＩＤの変化を示す特性図、（ｂ）は、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧ＶＤＳの変化を示す特性図、（ｃ）は、ＰｃｈＭＯＳ１１のゲート・ソース間電圧ＶＧＳの変化を示す特性図である。
図３は、比較例として、図１に示した回路において、ゲート抵抗ＲＧを１０Ωに設定した場合のアバランシェ動作波形を示し、（ａ）は、ドレイン電流ＩＤの変化を示す特性図、（ｂ）は、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧ＶＤＳの変化を示す特性図、（ｃ）は、ＰｃｈＭＯＳ１１のゲート・ソース間電圧ＶＧＳの変化を示す特性図である。 Here, with reference to FIG. 2 and FIG. 3, the difference in the avalanche operation waveform between the embodiment of the present invention and the comparative example will be described.
2 shows an avalanche operation waveform when the gate resistance RG is set to 10 kΩ in the circuit shown in FIG. 1 as an embodiment of the present invention, and FIG. 2A shows a characteristic indicating a change in the drain current ID. FIG, (b) is a characteristic diagram showing a change in the drain-source voltage V DS of NchMOS14, (c) is a characteristic diagram showing a change in the gate-source voltage V GS of PchMOS11.
FIG. 3 shows an avalanche operation waveform when the gate resistance RG is set to 10Ω in the circuit shown in FIG. 1 as a comparative example, and FIG. 3A is a characteristic diagram showing a change in the drain current ID . b) is a characteristic diagram showing a change in the drain-source voltage V DS of NchMOS14, (c) is a characteristic diagram showing a change in the gate-source voltage V GS of PchMOS11.

本発明の実施例においては、ＰｃｈＭＯＳ１１の入力容量ＣｉＳＳとゲート抵抗ＲＧとの積によって決まる時定数τが、上述のアバランシェ時間ＴＡＶよりも大きくなるようにゲート抵抗ＲＧが設定されている。
本実施例においては、例えば、図２（ａ）に示すように、グロープラグ１８に１００Ａを超す過電流が流れドライバ１６内に設けた保護回路により、ＮｃｈＭＯＳ１４がターンオフされた場合、配線１７の寄生インダクタンスＬ開より蓄えられたフライバックエネルギによって発生する逆起電力ＶＦＬＢによって、アバランシェブレークダウンを起こして、ドレイン・ソース間の電圧ＶＤＳは、略耐圧（例えば、４５Ｖ）まで上昇する。
しかし、本実施例においては、ＰｃｈＭＯＳ１１のゲートＧ１１には、１０ｋΩの抵抗値を有するゲート抵抗ＲＧが設けられているので、ＰｃｈＭＯＳ１１の入力容量Ｃｉｓｓ（例えば１００００ｐＦ）との積によって決まる時定数ｔ０（例えば、６３０μｓ）は、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こしている間の時間ｔＡＶ（例えば、約４０μｓ）よりも十分長い時間となり、ＰｃｈＭＯＳ１１のソース電位（ソース・グランド間電位）は上がらず、結果としてＰｃｈＭＯＳ１１のゲートＧ１１とソースＳ１１との間の電圧ＶＧＳは、本図（ｃ）に示すように、一定値（例えば、−１５Ｖ）以上とならず、ＰｃｎＭＯＳ１１のゲート酸化膜破壊を回避できる。 In an embodiment of the present invention, tau the time constant determined by the product of the input capacitance C iSS the gate resistor R G of PchMOS11 is set gate resistor R G is to be greater than the above avalanche time T AV .
In the present embodiment, for example, as shown in FIG. 2A, when the NchMOS 14 is turned off by a protection circuit provided in the driver 16 because an overcurrent exceeding 100 A flows through the glow plug 18, the parasitic wiring 17 Avalanche breakdown is caused by the back electromotive force V FLB generated by the flyback energy stored from the inductance L open, and the drain-source voltage V DS rises to a substantially withstand voltage (for example, 45 V).
However, in the present embodiment, the gate G11 of PchMOS11, the gate resistor R G having a resistance of 10kΩ is provided, the time constant determined by the product of the input capacitance C iss (e.g. 10000 pF) of PchMOS11 t0 (For example, 630 μs) is sufficiently longer than the time t AV (for example, about 40 μs) during which the NchMOS 14 is undergoing avalanche breakdown, and the source potential (source-ground potential) of the PchMOS 11 does not increase. As shown in the figure (c), the voltage V GS between the gate G 11 and the source S 11 of the PchMOS 11 does not exceed a certain value (for example, −15 V), and the gate oxide film destruction of the PcnMOS 11 is avoided. it can.

一方、比較例においては、ＰｃｈＭＯＳ１１のゲートＧ１１と接地との間に設けたゲート抵抗ＲＧは本発明の範囲を外れ、入力容量Ｃｉｓｓとの積によって決まる時定数τは、アバランシェ時間ｔＡＶ以下に設定されている。
通常は定常発熱状態において３ないし４Ａ程度通電されるグロープラグであるが、グロープラグ配線の短絡等のいわゆる地絡時には、図３（ａ）に示すように、例えば、約１００Ａのドレイン電流ＩＤが流れることで過電流保護回路が動作し、ＮｃｈＭＯＳ１４がターンオフされた瞬間に、配線１７の寄生インダクタンスＬのフライバック電圧ＶＦＬＢにより、本図（ｂ）に示すように、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧ＶＤＳがその耐圧である４５Ｖに瞬間的に上昇する。
ＮｃｈＭＯＳ１４のドレイン・ソース間電圧ＶＤＳが上昇すると、電源逆接保護用半導体素子を構成するＰｃｈＭＯＳ１１のソース電位も瞬時に上昇する。
このとき、ゲート抵抗ＲＧが小さく設定されていると、本図（ｃ）に示すように、ＰｃｈＭＯＳ１１のゲート・ソース間電圧ＶＧＳは、ゲート酸化膜耐圧ＢＶＧＳＳである４０Ｖを瞬時に超え、ゲート酸化膜の絶縁破壊を起こし、ＰｃｈＭＯＳ１１が正常動作をしなくなり、ドレイン電流ＩＤを正常に遮断できなくなる。
このようなゲート酸化膜破壊をさけるため、従来技術においては、ゲート・ソース間にツェナーダイオード（典型的には２０Ｖ程度の耐圧を有する。）を介装しているが、ＮｃｈＭＯＳ１４がターンオフしたときのフライバックエネルギＥＦＬＢを吸収する必要があり、許容損失のおおきな大型のパワーツェナーダイオードを用いることとなり、装置の大型化とコスト増を招くことになる。 On the other hand, in the comparative example, the gate resistance R G provided between the ground and the gate G 11 of PchMOS11 outside the scope of the present invention, the constant τ when determined by the product of the input capacitance C iss, avalanche time t AV It is set as follows.
Is usually a glow plug to be energized about 4A to 3 to the steady heat generating state, the so-called ground fault such as a short circuit of the glow plug wire, as shown in FIG. 3 (a), for example, the drain current I D of about 100A As a result, the overcurrent protection circuit operates and the NchMOS 14 is turned off. At the moment when the NchMOS 14 is turned off, the flyback voltage V FLB of the parasitic inductance L of the wiring 17 causes a drain-source connection between the NchMOS 14 as shown in FIG. The voltage V DS rises instantaneously to its breakdown voltage of 45V.
When the drain-source voltage V DS of NchMOS14 rises, also rises instantaneously source potential of PchMOS11 constituting the semiconductor device for power supply reverse connection protection.
At this time, when the gate resistance RG is set small, the gate-source voltage V GS of the PchMOS 11 instantaneously exceeds 40 V which is the gate oxide breakdown voltage BV GSS as shown in FIG. As a result, dielectric breakdown of the gate oxide film occurs, the PchMOS 11 does not operate normally, and the drain current ID cannot be cut off normally.
In order to avoid such gate oxide film destruction, in the prior art, a Zener diode (typically having a breakdown voltage of about 20 V) is interposed between the gate and the source, but when the NchMOS 14 is turned off. It is necessary to absorb the flyback energy E FLB , and a large power Zener diode with a large allowable loss is used, resulting in an increase in size and cost of the device.

ここで、ゲート抵抗ＲＧの望ましい範囲について説明する。寄生インダクタンスＬの配線１７にアバランシェ電流ＩＡＶが流れたときに蓄えられるエネルギが、ＮｃｈＭＯＳ１４で熱として消費された場合、そのエネルギＥＡＶ（アバランシェエネルギ）は、下記数式（１）で表すことができる。なお、この数式は、非特許文献１等において導出が説明されている。 Here, a desirable range of the gate resistance RG will be described. When the energy stored when the avalanche current I AV flows through the wiring 17 having the parasitic inductance L is consumed as heat in the Nch MOS 14, the energy E AV (avalanche energy) can be expressed by the following equation (1). . In addition, derivation | leading-out of this numerical formula is demonstrated in the nonpatent literature 1 grade | etc.,.

Figure 2013038908
過電流保後装置１６１が作動し、フライバックエネルギＥＦＬＢが発生した場合には、アバランシェエネルギＥＡＶは、フライバックエネルギＥＦＬＢに等しく、また、アバランシェエネルギＥＡＶは、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧ＶＤＳが上昇している時間、即ち、ドレイン電圧ＶＤがクランプされている時間ｔＡＶ（アバランシェ時間）を用いて表すことができ、これらの関係を下記数式（２）で表すことができる。
Figure 2013038908
 When the overcurrent maintaining device 161 is activated and flyback energy E FLB is generated, the avalanche energy E AV is equal to the flyback energy E FLB , and the avalanche energy E AV is between the drain and the source of the NchMOS 14. The time when the voltage V DS rises, that is, the time t AV (avalanche time) during which the drain voltage V D is clamped can be expressed, and these relationships can be expressed by the following formula (2). .

Figure 2013038908
さらに、上記数式（１）と上記数式（２）との関係から、下記数式（３）を導き出すことができる。
Figure 2013038908
 Furthermore, the following mathematical formula (3) can be derived from the relationship between the mathematical formula (1) and the mathematical formula (2).

Figure 2013038908
アバランシェ時間ｔＡＶがＰｃｈＭＯＳ１１の入力容量Ｃｉｓｓとゲート抵抗ＲＧの積で決まる時定数τよりも短ければ、上述のようなゲートＧ１１とソースＳ１１との間のゲート・ソース間電圧ＶＧＳの上昇が起こらず、ゲート酸化膜の破壊を回避できる。
そこで、下記数式（４）が成立する条件において、ＰｃｈＭＯＳ１１のゲート酸化膜破壊が回避できることがわかる。
Figure 2013038908
 It is shorter than the constant τ when the avalanche time t AV is determined by the product of the input capacitance C iss and the gate resistor R G of PchMOS11, increase in the gate-source voltage V GS between the gate G11 and the source S11 described above Does not occur, and destruction of the gate oxide film can be avoided.
Therefore, it can be seen that the gate oxide film destruction of the PchMOS 11 can be avoided under the condition that the following mathematical formula (4) is satisfied.

Figure 2013038908
上記数式（４）から、ゲート抵抗ＲＧを下記数式（５）を満たす範囲に設定するのが望ましいことがわかる。
Figure 2013038908
 From the above formula (4), it can be seen that it is desirable to set the gate resistance RG within a range satisfying the following formula (5).

Figure 2013038908
ここで、ＢＶＤＳＳは、ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧、ＶＢは電源電圧、Ｌは配線１７の寄生インダクタンス、ＩＡＶは、ＮｃｈＭＯＳ１４、ＰｃｈＭＯＳ１１に共通のドレイン電流、即ち、グロープラグ１８に流れる電流であって、過電流保護回路１６１が作動してＮｃｈＭＯＳ１４がターンオフされた直後に配線１７の寄生インダクタンスに蓄えられたエネルギーがフライバック電圧を発生させ、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こした瞬間のアバランシェ電流を示し、Ｃｉｓｓは、ＰｃｈＭＯＳ１１の入力容量を示す。
例えば、グロープラグ通電制御装置１において、過電流保護回路が作動するドレイン電流ＩＤは、一般に、５０〜１５０Ａが設定され、ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧ＢＶＤＳＳは、４０〜６０ｖ、Ｌは２〜１０μＨに設定される。 また、Ｃｉｓｓは通常１０００〜１００００ｐＦの値を有する。
したがって、（数５）から、ゲート抵抗ＲＧの抵抗値を、通常２００Ω〜５０ｋΩ程度とするのが望ましいことがわかる。
Figure 2013038908
 Here, BV DSS is the drain-source breakdown voltage of NchMOS14, V B is the supply voltage, L is the parasitic inductance of the wiring 17, I AV are, NchMOS14, PchMOS11 the common drain current, i.e., current flowing through the glow plug 18 Then, immediately after the overcurrent protection circuit 161 is activated and the NchMOS 14 is turned off, the energy stored in the parasitic inductance of the wiring 17 generates a flyback voltage, and the avalanche current at the moment when the NchMOS 14 causes an avalanche breakdown. are shown, C iss indicates the input capacitance of PchMOS11.
For example, in the glow plug energization control device 1, the drain current ID at which the overcurrent protection circuit operates is generally set to 50 to 150 A, the drain-source breakdown voltage BV DSS of the NchMOS 14 is 40 to 60 v, and L is 2 -10 μH. Ciss usually has a value of 1000 to 10000 pF .
Therefore, from equation (5), the resistance value of the gate resistor R G, usually it can be seen that it is desirable to be about 200Omu～50keiomega.

また、本発明は、負荷として、発熱体等の抵抗負荷と制御部とが比較的離れた位置に載置され、その間を繋ぐハーネスが誘導成分を構成する場合のみならず、ラジエータファン、ブロア等のコイルを含む誘導性負荷への通電制御を行う制御装置の電源逆接保護用半導体素子としても利用可能である。   In addition, the present invention is not limited to the case where a resistance load such as a heating element and a control unit are placed relatively far apart as a load, and a harness connecting between them constitutes an inductive component, as well as a radiator fan, a blower, etc. It can also be used as a power supply reverse connection protection semiconductor element of a control device that controls energization to an inductive load including the coil.

１ グロープラグ通電制御装置
１０ 電源
１１ 電源逆接保護用半導体素子（ＮｃｈＭＯＳ）
１２ 寄生ダイオード
１３ ゲート抵抗
１４ 通電制御用半導体素子（ＰｃｈＭＯＳ）
１５ 寄生ダイオード
１６ 駆動ドライバ
１７ ワイヤの寄生インダクタンス（Ｌ）
１８ 負荷（グロープラグ）
ＶＢ 電源電圧
ＢＶＤＳＳ ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧
ＩＤ ＮｃｈＭＯＳ１４、ＰｃｈＭＯＳ１１共通のドレイン電流（プラグ電流）
ＩＡＶ アバランシェ電流
Ｃｉｓｓ ＰｃｈＭＯＳ１１の入力容量
ＲＧ ＰｃｈＭＯＳ１１のゲートに接続されるゲート抵抗の抵抗値 DESCRIPTION OF SYMBOLS 1 Glow plug energization control apparatus 10 Power supply 11 Power supply reverse connection protection semiconductor element (NchMOS)
12 Parasitic diode 13 Gate resistance 14 Semiconductor element for current control (PchMOS)
15 Parasitic diode 16 Drive driver 17 Parasitic inductance of wire (L)
18 Load (glow plug)
V B power supply voltage BV DSS drain-source breakdown voltage I D NchMOS 14 and Pch MOS 11 common drain current (plug current)
I AV avalanche current C iss PchMOS 11 input capacitance R G resistance value of gate resistance connected to the gate of PchMOS 11

特開平７−１８４３１８号公報JP 7-184318 A 特開平２−１３１０２号公報JP-A-2-13102

ルネサスエレクトロニクス アプリケーションノート 「ＰｏｗｅｒＭＯＳＦＥＴのアバランシェ耐量について」Ｄ１８４６４ＪＪ２Ｖ０ＡＮ００（ｈｔｔｐ：／／ｗｗｗ２．ｒｅｎｅｓａｓ．ｃｏｍ／ｍａｐｓ．ｄｏｗｎｌｏａｄ／ｐｄｆ／Ｄ１８４６４ＪＪ２ＶＯＡＮ００．ｐｄｆ）Renesas Electronics Application Note “About avalanche capability of PowerMOSFET” D18464JJ2V0AN00 (http://www2.renases.com/maps.download/pdf/D18464JJ2VOAN00.pdf)

Claims (8)

少なくとも、直流電源と、該直流電源から負荷への通電を開閉制御する通電制御用半導体素子と、上記電源から負荷への過電流を遮断する過電流保護回路と、上記直流電源の逆接続に対して該通電制御用半導体素子及び／又は上記負荷の破壊を回避する電源逆接保護用半導体素子とを有する電源逆接保護装置において、
上記負荷が誘導成分を含み、
上記電源逆接保護用半導体素子として、Ｐ-チャンネルパワーＭＯＳＦＥＴを上記通電制御用半導体素子の上流側に配設すると共に、所定の抵抗値を有するゲート抵抗を介して、上記Ｐ-チャンネルパワーＭＯＳＦＥＴのゲートを接地せしめたことを特徴とする電源逆接保護装置。 At least for a DC power supply, an energization control semiconductor element that controls opening / closing of the power supply from the DC power supply to a load, an overcurrent protection circuit that cuts off an overcurrent from the power supply to the load, and a reverse connection of the DC power supply In the power supply reverse connection protection device having the power supply control semiconductor element and / or the power supply reverse connection protection semiconductor element for avoiding the destruction of the load,
The load includes an inductive component;
As the power supply reverse connection protection semiconductor element, a P-channel power MOSFET is disposed on the upstream side of the energization control semiconductor element, and the gate of the P-channel power MOSFET is passed through a gate resistor having a predetermined resistance value. Power supply reverse connection protection device characterized by grounding. 上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量との積によって決まる時定数が、上記過電流保護回路が作動し、上記通電制御用半導体素子が遮断された瞬間に上記誘導成分に充電されたエネルギから発生したフライバック電流が上記通電制御用半導体素子のゲート・ソース間に印加され、上記通電制御用半導体素子がアバランシェブレークダウンを引き起こしているアバランシェ時間より長くなる範囲に設定した請求項１に記載の電源逆接保護装置。   The time constant determined by the product of the resistance value of the gate resistor and the input capacitance of the P-channel power MOSFET is the moment when the overcurrent protection circuit is activated and the energization control semiconductor element is shut off. A range in which a flyback current generated from energy charged in the inductive component is applied between the gate and source of the energization control semiconductor element, and the energization control semiconductor element is longer than the avalanche time causing the avalanche breakdown The power supply reverse connection protection device according to claim 1, wherein 上記ゲート抵抗の抵抗値をＲＧとし、上記誘電成分のインダクタンスをＬとし、上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量をＣｉｓｓとし、上記通電制御用半導体素子がアバランシェブレークダウンしたときにドレイン・ソース間に流れるアバランシェ電流をＩＡＶとし、上記通電制御用半導体素子のドレイン・ソース間耐圧をＢＶＤＳＳとし、上記直流電源の電圧をＶＢとしたとき、ＲＧを下記式で示される範囲の値に設定した請求項１又は２に記載の電源逆接保護装置。
Figure 2013038908
When the resistance value of the gate resistance is RG , the inductance of the dielectric component is L, the input capacitance of the P-channel power MOSFET is Ciss, and the drain-source when the energization control semiconductor element breaks down an avalanche breakdown the avalanche current flowing between the I AV, the drain-source breakdown voltage of the current-controlled semiconductor device and BV DSS, when the voltage of the DC power source and a V B, the values of the range indicated the R G by the following formula The power supply reverse connection protection device according to claim 1 or 2, wherein the power supply reverse connection protection device is set.
Figure 2013038908
 上記誘導成分が上記負荷と上記通電制御用半導体素子、及び／又は、上記電源との間を繋ぐ配線の寄生インダクタンスである請求項１ないし３のいずれかに記載の電源逆接保護装置。   The power supply reverse connection protection device according to any one of claims 1 to 3, wherein the inductive component is a parasitic inductance of a wiring connecting the load and the energization control semiconductor element and / or the power supply. 上記負荷が通電により発熱する発熱体である請求項１ないし４のいずれか記載の電源逆接保護装置。   The power supply reverse connection protection device according to claim 1, wherein the load is a heating element that generates heat when energized. 上記負荷が内燃機関に設けたグロープラグである請求項１ないし５のいずれか記載の電源逆接保護装置。   6. The power supply reverse connection protection device according to claim 1, wherein the load is a glow plug provided in an internal combustion engine. 上記通電制御用半導体素子が、大容量の電流を制御可能なＮ-チャンネルパワーＭＯＳＦＥＴである請求項１ないし６のいずれか記載の電源逆接保護装置。   7. The power supply reverse connection protection device according to claim 1, wherein the energization control semiconductor element is an N-channel power MOSFET capable of controlling a large-capacity current. 上記通電制御用半導体素子が、大容量の電流を制御可能なＰ-チャンネルパワーＭＯＳＦＥＴである請求項１ないし６のいずれか記載の電源逆接保護装置。   7. The power reverse connection protection device according to claim 1, wherein the energization control semiconductor element is a P-channel power MOSFET capable of controlling a large-capacity current.
JP2011172744A 2011-08-08 2011-08-08 Power supply reverse connection protection device Active JP5747727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011172744A JP5747727B2 (en) 2011-08-08 2011-08-08 Power supply reverse connection protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011172744A JP5747727B2 (en) 2011-08-08 2011-08-08 Power supply reverse connection protection device

Publications (2)

Publication Number Publication Date
JP2013038908A true JP2013038908A (en) 2013-02-21
JP5747727B2 JP5747727B2 (en) 2015-07-15

Family

ID=47887980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011172744A Active JP5747727B2 (en) 2011-08-08 2011-08-08 Power supply reverse connection protection device

Country Status (1)

Country Link
JP (1) JP5747727B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072596A (en) * 2012-09-28 2014-04-21 Auto Network Gijutsu Kenkyusho:Kk Power supply control device
JP2015175373A (en) * 2014-03-17 2015-10-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ Method of limiting current consumption in glow time controller, and glow time controller
JP2015208183A (en) * 2014-04-23 2015-11-19 日本特殊陶業株式会社 control device
JP2018121399A (en) * 2017-01-23 2018-08-02 三菱電機株式会社 Battery interruption circuit
CN109630338A (en) * 2018-10-30 2019-04-16 中国北方发动机研究所(天津) A kind of glow plug control system that supply voltage is adaptive
US10332993B2 (en) 2017-05-09 2019-06-25 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
WO2020217780A1 (en) * 2019-04-25 2020-10-29 日立オートモティブシステムズ株式会社 Load driving device
KR20220032180A (en) * 2020-09-07 2022-03-15 주식회사 현대케피코 Apparatus controlling power for vehicle and method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055714B2 (en) 2018-07-11 2022-04-18 株式会社東芝 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06129337A (en) * 1992-10-12 1994-05-10 Nippondenso Co Ltd Glow plug control unit
JP2003037933A (en) * 2001-07-24 2003-02-07 Koito Mfg Co Ltd Protection apparatus of electronic equipment
US20060023381A1 (en) * 2004-07-30 2006-02-02 Taylor John P System and method for protecting a load from a voltage source
JP2007082374A (en) * 2005-09-16 2007-03-29 Denso Corp Protection circuit on reverse connection of power supply
JP2007312572A (en) * 2006-05-22 2007-11-29 Fujitsu Ten Ltd Power supply control circuit, and electronic control device, feeder circuit, and power supply control integrated circuit equipped with power supply control circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06129337A (en) * 1992-10-12 1994-05-10 Nippondenso Co Ltd Glow plug control unit
JP2003037933A (en) * 2001-07-24 2003-02-07 Koito Mfg Co Ltd Protection apparatus of electronic equipment
US20060023381A1 (en) * 2004-07-30 2006-02-02 Taylor John P System and method for protecting a load from a voltage source
JP2007082374A (en) * 2005-09-16 2007-03-29 Denso Corp Protection circuit on reverse connection of power supply
JP2007312572A (en) * 2006-05-22 2007-11-29 Fujitsu Ten Ltd Power supply control circuit, and electronic control device, feeder circuit, and power supply control integrated circuit equipped with power supply control circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072596A (en) * 2012-09-28 2014-04-21 Auto Network Gijutsu Kenkyusho:Kk Power supply control device
JP2015175373A (en) * 2014-03-17 2015-10-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ Method of limiting current consumption in glow time controller, and glow time controller
JP2015208183A (en) * 2014-04-23 2015-11-19 日本特殊陶業株式会社 control device
JP2018121399A (en) * 2017-01-23 2018-08-02 三菱電機株式会社 Battery interruption circuit
US10332993B2 (en) 2017-05-09 2019-06-25 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN109630338A (en) * 2018-10-30 2019-04-16 中国北方发动机研究所(天津) A kind of glow plug control system that supply voltage is adaptive
WO2020217780A1 (en) * 2019-04-25 2020-10-29 日立オートモティブシステムズ株式会社 Load driving device
JP2020182332A (en) * 2019-04-25 2020-11-05 日立オートモティブシステムズ株式会社 Load drive device
KR20220032180A (en) * 2020-09-07 2022-03-15 주식회사 현대케피코 Apparatus controlling power for vehicle and method thereof
KR102418695B1 (en) * 2020-09-07 2022-07-08 주식회사 현대케피코 Apparatus controlling power for vehicle and method thereof

Also Published As

Publication number Publication date
JP5747727B2 (en) 2015-07-15

Similar Documents

Publication Publication Date Title
JP5747727B2 (en) Power supply reverse connection protection device
TWI759418B (en) Semiconductor device and electronic control system having the same
US9126495B2 (en) Electronic control unit for automobile
US8861175B2 (en) Power semiconductor device for igniter
JP6466025B2 (en) Control circuit
US8972158B2 (en) Semiconductor device providing a current control function and a self shut down function
CN111201152B (en) Semiconductor relay control device
CN103795227B (en) There is control signal and drive the power switch system of supply voltage
US7418956B2 (en) Ignition apparatus for an internet combustion engine
CN111664044B (en) Semiconductor integrated circuit having a plurality of transistors
JP2014060266A (en) Solenoid valve drive device
JP2019011700A (en) Semiconductor device for igniting internal combustion engine
JP7165044B2 (en) fuel injector drive
JP5686197B2 (en) Ignition device for internal combustion engine
JP4329083B2 (en) In-vehicle electrical load drive device
JP2008061454A (en) Overcurrent protective device
JP2007306789A (en) Protective circuit, electronic circuit and control device
US6639444B2 (en) Protection circuit
CN111664043B (en) Semiconductor integrated circuit having a plurality of transistors
WO2023026655A1 (en) Load driving device
US20060056122A1 (en) Discrete circuit for driving field effect transistors
JP2010216420A (en) Power distribution control device
US20230370062A1 (en) Circuit arrangement for current limiting and electrical system
JP6303925B2 (en) Fuel injection control device
JP2020127315A (en) Energization control circuit with power supply reverse connection protection function

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R151 Written notification of patent or utility model registration

Ref document number: 5747727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250