JP2013038606A - 通信システム、送信回路、受信回路及び画像形成装置 - Google Patents
通信システム、送信回路、受信回路及び画像形成装置 Download PDFInfo
- Publication number
- JP2013038606A JP2013038606A JP2011173277A JP2011173277A JP2013038606A JP 2013038606 A JP2013038606 A JP 2013038606A JP 2011173277 A JP2011173277 A JP 2011173277A JP 2011173277 A JP2011173277 A JP 2011173277A JP 2013038606 A JP2013038606 A JP 2013038606A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- signal
- error amount
- pulse
- value indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 27
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000005070 sampling Methods 0.000 claims abstract description 44
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 8
- 238000003708 edge detection Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/40—Special adaptations for controlling two or more stepping motors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Multiple Motors (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】複数のパルス信号を多重し、かつ、パルス幅の変動を抑える通信システムを提供する。
【解決手段】複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路10と、多重信号を受信して複数のパルス信号を出力する受信回路20と、を備えている通信システムであって、送信回路10は、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出するカウンタ103と、検出した誤差量を示す値を多重信号に含めるPS変換部104と、を備えており、受信回路20は、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力するSP変換部201と、各パルス信号について、SP変換部201が出力するパルス信号の振幅を示す値から得られるエッジ位置を、当該パルス信号の誤差量で補正する補正部と、を備えている。
【選択図】図1
【解決手段】複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路10と、多重信号を受信して複数のパルス信号を出力する受信回路20と、を備えている通信システムであって、送信回路10は、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出するカウンタ103と、検出した誤差量を示す値を多重信号に含めるPS変換部104と、を備えており、受信回路20は、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力するSP変換部201と、各パルス信号について、SP変換部201が出力するパルス信号の振幅を示す値から得られるエッジ位置を、当該パルス信号の誤差量で補正する補正部と、を備えている。
【選択図】図1
Description
本発明は、複数の制御用信号をシリアル伝送する通信システムと、当該通信システムに含まれる送信回路及び受信回路と、当該通信システムを含む画像形成装置に関する。
例えば、画像形成装置における用紙搬送のためには、位置制御特性の優れたパルス・モータが複数用いられる。パルス・モータの速度はパルス幅で指定されるが、近年ではその制御が複雑になり、パルス信号発生部の回路規模も大きくなってきている。
そのため、特許文献1は、図9に示す様に、パルス信号発生部を、各パルス・モータの駆動部に対応させてそれぞれ設けるのではなく、装置を集中管理する制御部に設けることで回路規模を抑える構成を開示している。さらに、特許文献1は、パルス信号を各駆動部に伝送するための通信線を削減するために、複数のパルス信号を送信側においてパラレル−シリアル(PS)変換して時分割多重化することを開示している。この場合、図9に示す様に、受信側においてはシリアル−パラレル(SP)変換により各駆動部へのパルス信号を取り出すことになる。
しかしながら、各パルス信号を、サンプリングして時分割多重する場合、受信側において復元するパルス信号のパルス幅が送信側におけるパルス幅と異なることになり得る。この様子を、図10を用いて説明する。図10において、送信パルス信号はハイ・レベル及びロー・レベルがそれぞれ5単位時間だけ継続するパルス信号であり、この送信パルス信号を、3単位時間のサンプリング間隔でサンプリングしてPS変換するものとする。なお、図10の実線の矢印がサンプリング・タイミングを示している。受信側においては、サンプリングされた値により受信パルス信号を復元するため、図10に示す様に、受信パルス信号のパルス幅は、送信パルス信号のパルス幅とは異なることになる。
パルス幅が制御パラメータを示す信号においてパルス幅が変化することは、制御誤差が生じることを意味する。例えば、上述したパルス・モータ制御の場合、パルス幅の変動は、用紙搬送速度の誤差となり、モータ特性によっては脱調が生じ得る。パルス幅の変動を抑えるため、サンプリング周期を速くすることも考えられるが、多重信号が高速となるため通信線をシールドしたり、差動伝送したりする等のノイズ対策が必要となり、大幅なコストアップ要因になる。
本発明は、多重信号の速度を高くすることなく、複数のパルス信号を多重し、かつ、パルス幅の変動を抑える通信システムと、当該通信システムに含まれる送信回路及び受信回路と、当該通信システムを有する画像形成装置を提供するものである。
本発明の通信システムは、複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信手段と、多重信号を受信して複数のパルス信号を出力する受信手段と、を備えている通信システムであって、送信手段は、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、検出した誤差量を示す値を多重信号に含める多重化手段と、を備えており、受信手段は、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の誤差量を示す値を出力する分離手段と、各パルス信号について、分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、パルス信号の誤差量で補正する補正手段と、を備えている。
本発明の送信回路は、複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路であって、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、検出した誤差量を示す値を多重信号に含める多重化手段と、を備えていることを特徴とする。
本発明の受信回路は、各サンプリング・タイミングにおける各パルス信号の振幅を示す値と、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を示す値を含む多重信号を受信して各パルス信号を復元する受信回路であって、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の誤差量を出力する分離手段と、各パルス信号について、分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の誤差量で補正する補正手段と、を備えていることを特徴とする。
本発明の画像形成装置は、上記通信システムを含み、受信手段が出力する複数のパルス信号それぞれにより、記録材を搬送するための複数のパルス・モータを制御することを特徴とする。
サンプリングにより生じるエッジ位置の誤差量を検出して受信手段に通知することで、多重信号の速度を高くすることなく、受信手段において、送信手段が生成したパルス幅からの変動を抑えたパルス信号を復元することができる。
図8は、本実施形態によるシリアル通信システムの構成図である。なお、画像形成装置における画像形成のための各処理は、本発明の説明には必要ではないため、その説明は省略する。図8において、各パルス・モータ40は、対応するローラ50を回転させて搬送路60上において記録材の搬送を行う。制御部10の送信回路10は、各パルス・モータ40の速度制御を行うパルス信号を生成し、生成したパルス信号のサンプリング値を多重化した多重信号と、多重信号の速度に対応するクロック信号を駆動制御部200に送信する。駆動制御部200の受信回路20は、送信回路10から受信する多重信号及びクロック信号に基づき各モータ40を制御するためのパルス信号を復元して対応する駆動部30に出力する。各駆動部30は、受信回路20から受信するパルス信号に基づき対応するパルス・モータ40を駆動する。
図1は、送信回路10の構成図である。なお、図1は、複数(K個)の独立したパルス信号を生成して伝送する場合の構成である。また、図1のクロック信号は総て同期している。つまり、同じ速度のクロック信号である。パルス信号生成(PG)部101は、それぞれ、対応するパルス・モータ40を制御するためのパルス信号を生成する。エッジ検出部102は、クロック信号のタイミングにおいてパルス信号の振幅の変化、つまり、パルス信号のエッジを検出してカウンタ103に通知する。なお、クロック信号のタイミングとは、クロック信号の立ち上がりや立下り等、クロック信号から特定できる任意のタイミングである。カウンタ103は、エッジ検出部102がエッジを検出すると、パラレル−シリアル(PS)変換部104からサンプリング・タイミングの通知を受けるまで、クロック信号のカウントを行う。つまり、パルス信号のエッジ位置を検出してから、その次に来るサンプリング・タイミングを検出するまでの遅延をクロック信号によりカウントする。カウンタ103は、カウント値を誤差量としてPS変換部104に出力する。この様に、エッジ検出部102及びカウンタ103は、サンプリングにより生じるエッジ位置の誤差量を検出するエッジ誤差量検出部として機能する。
PS変換部104は、サンプリング・タイミングにおいて、各パルス信号の振幅を示す値と、各パルス信号についての誤差量とを収集し、これら値を多重化して多重信号を生成する多重化部である。PS変換部104は、生成した多重信号を、クロック信号と共に受信回路20に送信する。図3に多重信号の構成を示す。1フレームは、スタート・ビットで始まり、ストップ・ビットで終了する。なお、各フレームは、サンプリング間隔毎に送信される。ここで、コマンド・フィールドには、多重化されている信号の数を示す値が設定される。図3(a)は、コマンド・フィールドがK個のパルス信号の多重化を示している場合のフレーム構成であり、図3(b)は、2個のパルス信号の多重化を示している場合のフレーム構成である。コマンド・フィールドに多重化されている信号の数を含めることで、送信する誤差量の値を実際に使用しているパルス信号の数に削減し、不要なデータの送信を回避している。また、パターン・フィールドは、各パルス信号の値が、ハイでるかローであるかを示しており、誤差量フィールドは、各パルス信号に対してカウンタ103がカウントした誤差量が設定される。さらに、誤り検出フィールドには、誤り検出のための例えばパリティ・ビットが設定される。なお、本実施形態においては、カウンタ103は、新たなエッジ検出によりカウントを開始し、その後、サンプリング・タイミングによりカウントを終了するまで、前回のカウントの値を誤差量としてPS変換部に出力するものとする。
図2は、受信回路20の構成図である。シリアル−パラレル(SP)変換部201は、図3に示す各フレームを受信すると、パターン・フィールドの値を対応するNビットのシフトレジスタ202の最下位ビット(LSB)に出力する。また、SP変換部201は、受信したフレームに含まれる各誤差量を対応するセレクタ203に出力する。つまり、SP変換部201は、多重信号に含まれる各パルス信号の振幅を示す値及び各パルス信号の誤差量を分離して出力する分離部として機能する。なお、SP変換部201は、受信するクロック信号を、各シフトレジスタ202に出力する。
シフトレジスタ202は、各レジスタの値をSP変換部201からのクロック信号により最上位ビット(MSB)方向に、クロック信号に従いシフトする。なお、以下の説明においては、図2に示す様に、シフトレジスタ202のLSBを0番目とし、MSBをN−1番目とする。シフトレジスタ202の各ビットは、後段のN入力1出力のセレクタ203に入力される。セレクタ203は、SP変換部201からの誤差量に基づき、シフトレジスタ202から入力されるNビットのうち1ビットを選択して出力することでパルス信号を復元する。具体的には、誤差量をDとすると、シフトレジスタ202は、N−1−D番目のビットを選択して出力することで、送信側と同じパルス幅の信号を出力する。
以下、図4及び図5を用いて具体的に説明する。なお、図4においては、クロック信号のパルス間隔を1単位時間として、パルス信号生成部101が41単位時間のハイ・レベルの後に26単位時間のロー・レベルが継続するパルス信号を生成して送信するものとする。なお、サンプリング間隔は15単位時間であり、そのタイミングは、図4の実線の矢印で示す通りとする。なお、パルス信号がロー・レベルからハイ・レベルに変化した時間を基準時刻(t=0)とする。
この場合、カウンタ103は、時刻t=7において誤差量として7単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がハイ・レベルであることを示す信号を多重信号として受信回路20に送信する。t=22及び37のサンプリング・タイミングにおいては値に変化がなく、PS変換部104は、誤差量として7単位時間と、パルス信号がハイ・レベルであることを示す信号を多重信号として受信回路20に送信する。t=52のサンプリング・タイミングにおいて、カウンタ103は、誤差量として11単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がロー・レベルであることを示す信号を多重信号として受信回路20に送信する。t=67のサンプリング・タイミングにおいて、カウンタ103は、誤差量として0単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がハイ・レベルであることを示す信号を多重信号として受信回路20に送信する。
図5は、図4に示す多重信号を受信した受信回路20のシフトレジスタ202のビット内容を示している。なお、図5において、シフトレジスタ202のビット数N=16としている。時刻t=7においてパルス信号がハイ・レベルであることを示す信号を受信したため、ビット番号0の値がハイ・レベルを示す“1”であり、その他の値は総てロー・レベルを示す“0”である。SP変換部201は多重信号にて通知される値に変更がない限り同じ値を出力するため、t=14ではビット番号0から7の値が総て“1”となり、t=15ではビット番号0から8の値が総て“1”となる。さらに、t=52においては、ロー・レベルであることを示す信号を受信するため、ビット番号0の値が“0”であり、その他の値は総て“1”となる。その後、t=55ではビット番号0から3の値が総て“0”となり、t=56ではビット番号0から4値が総て“0”となる。その後、t=67において、ハイ・レベルであることを示す信号を受信するため、ビット番号0の値が“1”であり、その他の値は総て“0”となり、t=82において総ての値が“1”となる。
受信回路20のセレクタ203は、t=7において誤差量D=7となったため、(N−1−D)=8番目のビットの値を選択して読み出すことになる。この状態は、t=51まで継続し、t=52において、誤差量D=11に変更されたことに伴い、(N−1−D)=4番目のビットの値を選択して読み出すことになる。さらに、この状態は、t=66まで継続し、t=67において、誤差量D=0に変更されたことに伴い、(N−1−D)=15番目のビットの値を選択して読み出すことになる。
図5の太線は読みだされるビットを示しており、セレクタ203は、t=15においてロー・レベルからハイ・レベルに変化し、t=56にロー・レベルに変化し、t=82にハイ・レベルに変化するパルス信号を出力することが分かる。この信号波形を図4に示す。図4から明らかな様に、セレクタ203が出力するパルス信号のパルス幅はパルス信号生成部101が生成するものと同じであり、サンプリングにより生じる変動が補償されているのが分かる。つまり、シフトレジスタ202とセレクタ203とにより、サンプリングによりパルス信号に生じるエッジ位置の変動を誤差量に基づき補正する補正部を形成している。なお、図1の構成において、エッジ検出部102は、パルス信号のエッジの変化をクロック信号のタイミングで検出するため、エッジの変化からクロック信号のタイミングまでの期間に相当する誤差量の検出誤差が生じる。同様に、カウンタ103においては、サンプリング・タイミングとクロックのタイミングの検出誤差が生じる。しかしながら、その値は小さく制御に影響を与えることはない。
図6は送信回路10における処理を示すフローチャートである。エッジ検出部102が、S1においてエッジを検出すると、カウンタ103は、S2においてカウント値をクリアして、S3において、クロック信号のカウントを開始する。カウンタ103は、S4においてサンプリング・タイミングである否かを判定し、サンプリング・タイミングでなければ、サンプリング・タイミングまでカウントを継続する。サンプリング・タイミングであれば、カウンタ103は、S5においてカウントを停止し、S6において、カウント値をPS変換部104に出力する。
続いて、S7においてPS変換部104は、パルス信号生成部101が生成するパルス信号がハイ・レベルであるかロー・レベルであるかを判定し、判定したレベルを示す値と、S6において通知された誤差量とを含む多重信号を生成して送信する。一方、S1においてエッジを検出しない場合、S8において、PS変換部104は、サンプリング・タイミングである否かを判定し、サンプリング・タイミングであれば、S7において多重信号の送信を行う。なお、この時の誤差量は、前に送信した誤差量と同じとする。一方、サンプリング・タイミングでない場合、処理はS1に戻る。
図7は受信回路20における処理を示すフローチャートである。SP変換部201は、S11において、多重信号を受信した場合、S12において多重信号に含まれるハイ又はローを示す値を対応するシフトレジスタ202に出力し、誤差量を対応するセレクタ203に出力する。セレクタ203は、S13において誤差量が変化したか否かを判定し、変化した場合には、S14において、シフトレジスタ202からの信号のうち、選択して出力するビットの番号を誤差量に対応するものに変更する。なお、誤差量が変化しない場合には、現在選択しているビットの番号を維持する。
以上、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出し、検出した誤差量を受信回路に通知することで、受信回路において、サンプリングによる生じるパルス幅の変動を補償することができる。なお、誤差量は、各パルス信号のエッジ位置から、その後にくるサンプリング・タイミングまでの遅延量を測定することで簡易に求めることができる。また、受信回路における補正も、シフトジスタとセレクタで簡易に構成することができる。
Claims (8)
- 複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信手段と、
前記多重信号を受信して前記複数のパルス信号を出力する受信手段と、
を備えている通信システムであって、
前記送信手段は、
各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、
該検出した誤差量を示す値を前記多重信号に含める多重化手段と、
を備えており、
前記受信手段は、
前記多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力する分離手段と、
各パルス信号について、前記分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の前記誤差量で補正する補正手段と、
を備えていることを特徴とする通信システム。 - パルス信号の前記誤差量は、該パルス信号のエッジ位置の検出から、該エッジ位置の後にくるサンプリング・タイミングの検出までの遅延量であることを特徴とする請求項1に記載の通信システム。
- 前記検出手段は、前記誤差量をクロック信号でカウントし、
前記送信手段は、前記クロック信号を前記受信手段に送信し、
前記補正手段は、前記多重信号に含まれるパルス信号の振幅を示す値が入力され、前記クロック信号でシフトさせるシフトレジスタと、前記シフトレジスタの複数のレジスタから前記誤差量により特定される1つのレジスタの値を出力するセレクタとを備えていることを特徴とする請求項1又は2に記載の通信システム。 - 複数のパルス信号について、各サンプリング・タイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路であって、
各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、
該検出した誤差量を示す値を前記多重信号に含める多重化手段と、
を備えていることを特徴とする送信回路。 - パルス信号の前記誤差量は、該パルス信号のエッジ位置の検出から、該エッジ位置の後にくるサンプリング・タイミングの検出までの遅延量であることを特徴とする請求項4に記載の送信回路。
- 各サンプリング・タイミングにおける各パルス信号の振幅を示す値と、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を示す値を含む多重信号を受信して各パルス信号を復元する受信回路であって、
前記多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力する分離手段と、
各パルス信号について、前記分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の前記誤差量で補正する補正手段と、
を備えていることを特徴とする受信回路。 - 前記誤差量はクロック信号でカウントされており、
前記補正手段は、前記多重信号に含まれるパルス信号の振幅を示す値が入力され、前記クロック信号でシフトさせるシフトレジスタと、前記シフトレジスタの複数のレジスタから前記誤差量により特定される1つのレジスタの値を出力するセレクタとを備えていることを特徴とする請求項6に記載の受信回路。 - 請求項1から3のいずれか1項に記載の通信システムを含む画像形成装置であって、
前記受信手段が出力する複数のパルス信号それぞれにより、記録材を搬送するための複数のパルス・モータを制御することを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173277A JP2013038606A (ja) | 2011-08-08 | 2011-08-08 | 通信システム、送信回路、受信回路及び画像形成装置 |
US13/552,299 US8885188B2 (en) | 2011-08-08 | 2012-07-18 | Communication system for transmitting multiple pulse signals, transmission circuit, reception circuit, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173277A JP2013038606A (ja) | 2011-08-08 | 2011-08-08 | 通信システム、送信回路、受信回路及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013038606A true JP2013038606A (ja) | 2013-02-21 |
Family
ID=47677364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011173277A Withdrawn JP2013038606A (ja) | 2011-08-08 | 2011-08-08 | 通信システム、送信回路、受信回路及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8885188B2 (ja) |
JP (1) | JP2013038606A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458364B1 (ja) * | 2013-03-22 | 2014-04-02 | 株式会社アクセル | モータ制御装置、モータ制御方法、及び遊技機 |
WO2018003462A1 (ja) * | 2016-07-01 | 2018-01-04 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置及び制御方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502813B2 (en) * | 2020-04-09 | 2022-11-15 | SK Hynix Inc. | Clock generator circuit and integrated circuit including the same |
CN115580275B (zh) * | 2022-12-08 | 2023-08-01 | 国仪量子(合肥)技术有限公司 | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000324896A (ja) | 1999-05-06 | 2000-11-24 | Canon Inc | データ伝送システムおよび画像形成装置 |
JP5836585B2 (ja) | 2010-02-09 | 2015-12-24 | キヤノン株式会社 | データ処理装置及びその制御方法、プログラム |
-
2011
- 2011-08-08 JP JP2011173277A patent/JP2013038606A/ja not_active Withdrawn
-
2012
- 2012-07-18 US US13/552,299 patent/US8885188B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458364B1 (ja) * | 2013-03-22 | 2014-04-02 | 株式会社アクセル | モータ制御装置、モータ制御方法、及び遊技機 |
WO2018003462A1 (ja) * | 2016-07-01 | 2018-01-04 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置及び制御方法 |
CN109314480A (zh) * | 2016-07-01 | 2019-02-05 | 日立汽车***株式会社 | 电动机的驱动控制装置和控制方法 |
JPWO2018003462A1 (ja) * | 2016-07-01 | 2019-03-14 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置及び制御方法 |
US10787193B2 (en) | 2016-07-01 | 2020-09-29 | Hitachi Automotive Systems, Ltd. | Drive control device and control method for electric motor |
Also Published As
Publication number | Publication date |
---|---|
US20130038891A1 (en) | 2013-02-14 |
US8885188B2 (en) | 2014-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013038606A (ja) | 通信システム、送信回路、受信回路及び画像形成装置 | |
JP2010130574A (ja) | パラレル伝送方法及びパラレル伝送装置 | |
US8189692B2 (en) | Signal transmitter apparatus provided with signal correction circuit for suppressing radiation of electromagnetic waves between transmission lines | |
US20110284727A1 (en) | Ccd charge transfer drive device | |
US20100194454A1 (en) | Phase adjusting apparatus and camera | |
US9654114B2 (en) | Transmission circuit, integrated circuit, and parallel-to-serial conversion method | |
JP5560989B2 (ja) | 受信回路 | |
US20110299643A1 (en) | Timing Recovery Controller and Operation Method Thereof | |
US20180139404A1 (en) | Image capturing apparatus | |
JP4791559B2 (ja) | 時分割多重化回路、信号伝送装置 | |
JP6503880B2 (ja) | 差動伝送回路、撮像装置、画像読取装置及び画像形成装置 | |
JP2018082282A5 (ja) | ||
JP4841927B2 (ja) | 非同期伝送装置、非同期伝送方法 | |
US8824614B2 (en) | Image processing apparatus, signal transfer circuit, and semiconductor integrated circuit | |
JP2010021665A (ja) | データ受信装置 | |
JP2017177767A5 (ja) | ||
WO2013030914A1 (ja) | 3d映像信号処理装置 | |
KR20090101053A (ko) | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 | |
JP2010028579A (ja) | データ受信装置 | |
JP2012023474A (ja) | 位相補正回路 | |
JP2019029977A (ja) | 信号伝送回路 | |
US8352836B2 (en) | Error addition apparatus | |
JP6360578B1 (ja) | デスキュー回路及びデスキュー方法 | |
JP2007228020A (ja) | 周波数逓倍回路および送信装置 | |
JP5523201B2 (ja) | デスキュー装置およびデスキュー処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |