JP2013038280A - Manufacturing method of wiring board - Google Patents

Manufacturing method of wiring board Download PDF

Info

Publication number
JP2013038280A
JP2013038280A JP2011174369A JP2011174369A JP2013038280A JP 2013038280 A JP2013038280 A JP 2013038280A JP 2011174369 A JP2011174369 A JP 2011174369A JP 2011174369 A JP2011174369 A JP 2011174369A JP 2013038280 A JP2013038280 A JP 2013038280A
Authority
JP
Japan
Prior art keywords
opening
insulating layer
wiring board
conductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011174369A
Other languages
Japanese (ja)
Inventor
Akihide Kawaguchi
章秀 川口
Yusuke Hasegawa
祐介 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011174369A priority Critical patent/JP2013038280A/en
Publication of JP2013038280A publication Critical patent/JP2013038280A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To enhance location accuracy of a via conductor in a wiring board by a simpler method.SOLUTION: The manufacturing method of a wiring board includes the steps of: preparing a first insulation layer; forming a conductor layer on the first insulation layer; forming a second insulation layer on the conductor layer; forming a conductor film on the second insulation layer; forming a first aperture in the conductor film by irradiating the conductor film with laser light; detecting the position of a positioning mark included in the conductor layer optically through the first aperture; and forming a second aperture for exposing a conductor pad included in the conductor layer in the second insulation layer with reference to the positioning mark.

Description

本発明は、配線板の製造方法に関する。   The present invention relates to a method for manufacturing a wiring board.

特許文献1には、X線画像処理方式のポザ穴加工機を用いた配線板の製造方法が開示されている。この方法では、内層に形成された基準マークの上方の銅箔及び絶縁層を除去することで、CCDカメラで基準マークを確認できるようにして、その基準マークを位置合わせの基準として、炭酸ガスレーザによりバイアホールを形成している。   Patent Document 1 discloses a method for manufacturing a wiring board using an X-ray image processing type posa hole processing machine. In this method, by removing the copper foil and the insulating layer above the reference mark formed in the inner layer, the reference mark can be confirmed with a CCD camera, and the reference mark is used as a reference for alignment by a carbon dioxide laser. A via hole is formed.

特開2003−318535号公報JP 2003-318535 A

特許文献1に開示される配線板の製造方法においては、内層に形成された基準マークの上方の銅箔及び絶縁層を、エッチングによって除去しているため、例えばレジスト膜の形成、露光、現像、エッチング、及びレジスト膜の剥離など、工程数が多くなり易い。   In the method for manufacturing a wiring board disclosed in Patent Document 1, since the copper foil and the insulating layer above the reference mark formed in the inner layer are removed by etching, for example, formation of resist film, exposure, development, The number of processes is likely to increase, such as etching and stripping of the resist film.

本発明は、こうした実情に鑑みてなされたものであり、より簡易な方法で、配線板におけるビア導体の位置精度を高めることを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to increase the positional accuracy of via conductors on a wiring board by a simpler method.

本発明に係る配線板の製造方法は、第1絶縁層を準備することと、前記第1絶縁層上に、導体層を形成することと、前記導体層上に、第2絶縁層を形成することと、前記第2絶縁層上に、導体膜を形成することと、レーザ光を照射することによって、前記導体膜に第1開口部を形成することと、前記第1開口部を通じて、前記導体層に含まれる位置決めマークの位置を光学的に検出することと、前記位置決めマークを基準にして、前記導体層に含まれる導体パッドを露出させる第2開口部を前記第2絶縁層に形成することと、を含む。   In the method for manufacturing a wiring board according to the present invention, a first insulating layer is prepared, a conductor layer is formed on the first insulating layer, and a second insulating layer is formed on the conductor layer. And forming a conductor film on the second insulating layer, irradiating a laser beam to form a first opening in the conductor film, and passing through the first opening the conductor. Optically detecting a position of a positioning mark included in the layer, and forming a second opening in the second insulating layer for exposing a conductor pad included in the conductor layer with reference to the positioning mark. And including.

前記第1開口部の形成では、前記第1開口部において前記第2絶縁層を露出させる、ことが好ましい。   In the formation of the first opening, it is preferable that the second insulating layer is exposed in the first opening.

前記レーザ光の波長は、約450nm〜約1200nmの範囲内にある、ことが好ましい。   The wavelength of the laser beam is preferably in the range of about 450 nm to about 1200 nm.

前記第2絶縁層は、心材を樹脂に含浸させてなる、ことが好ましい。   The second insulating layer is preferably formed by impregnating a core material with resin.

前記位置決めマークの位置検出は、撮像によって行う、ことが好ましい。   It is preferable that the position of the positioning mark is detected by imaging.

前記第2開口部の形成は、前記撮像により前記位置決めマークの位置を認識しながら、前記第2絶縁層にレーザ光を照射することによって行う、ことが好ましい。   The second opening is preferably formed by irradiating the second insulating layer with laser light while recognizing the position of the positioning mark by the imaging.

前記撮像では、絶縁層越しに前記位置決めマークを認識する、ことが好ましい。   In the imaging, it is preferable that the positioning mark is recognized through the insulating layer.

前記第1開口部を形成するための前記レーザ光の照射によって、前記位置決めマークを露出させる、ことが好ましい。   It is preferable that the positioning mark is exposed by irradiating the laser beam for forming the first opening.

前記導体膜は、金属箔からなる、ことが好ましい。   The conductor film is preferably made of a metal foil.

前記導体膜の形成は、金属箔を形成することと、前記形成した金属箔を薄くすることと、を含む、ことが好ましい。   The formation of the conductor film preferably includes forming a metal foil and thinning the formed metal foil.

前記金属箔を薄くすることでは、前記金属箔を半分以下の厚さまで薄くする、ことが好ましい。   In thinning the metal foil, it is preferable to thin the metal foil to a thickness of half or less.

前記金属箔は、銅箔からなり、前記金属箔を薄くすることでは、前記金属箔の厚さを5μm以下にする、ことが好ましい。   The metal foil is made of a copper foil, and it is preferable that the thickness of the metal foil is 5 μm or less by thinning the metal foil.

前記導体膜は、銅箔からなり、前記第1開口部内、前記第2開口部内、及び前記導体膜上に、めっきシード層を形成することと、レーザ光を照射することによって、前記めっきシード層に第3開口部を形成することと、前記第3開口部を通じて、前記位置決めマークの位置を光学的に検出することと、前記位置決めマークを基準にして、前記めっきシード層上にめっきレジストを形成することと、をさらに含む、ことが好ましい。   The conductor film is made of copper foil, and the plating seed layer is formed by forming a plating seed layer in the first opening, in the second opening, and on the conductor film and irradiating a laser beam. Forming a third opening, optically detecting the position of the positioning mark through the third opening, and forming a plating resist on the plating seed layer based on the positioning mark It is preferable to further include.

前記第1開口部は、前記位置決めマークの外形よりも大きい、ことが好ましい。   The first opening is preferably larger than the outer shape of the positioning mark.

前記第1開口部を形成するための前記レーザ光と前記第3開口部を形成するための前記レーザ光とは、同じ光源から発せられる、ことが好ましい。   It is preferable that the laser light for forming the first opening and the laser light for forming the third opening are emitted from the same light source.

前記第2開口部の形成では、レーザ光の照射により、前記第2絶縁層及びその上の前記導体膜を除去することで、前記第2開口部を形成する、ことが好ましい。   In the formation of the second opening, it is preferable that the second opening is formed by removing the second insulating layer and the conductor film thereon by laser light irradiation.

前記第2開口部は、レーザ光を前記第2絶縁層に照射することによって形成され、前記第1開口部を形成するための前記レーザ光の波長は、前記第2開口部を形成するための前記レーザ光の波長と異なる、ことが好ましい。   The second opening is formed by irradiating the second insulating layer with laser light, and the wavelength of the laser light for forming the first opening is for forming the second opening. It is preferable that the wavelength is different from the wavelength of the laser beam.

前記第1開口部の形成に先立って、前記第1絶縁層に別の位置決めマークを形成することを含み、前記第1開口部の形成は、前記別の位置決めマークを基準にして行う、ことが好ましい。   Forming another positioning mark in the first insulating layer prior to forming the first opening, and forming the first opening with reference to the other positioning mark; preferable.

前記レーザ光の照射に先立って、前記第1絶縁層よりも下層に金属膜を形成し、前記第1開口部を形成するための前記レーザ光の照射では、前記金属膜を前記レーザ光による加工のストッパとして、前記第1絶縁層を貫通する開口部を形成する、ことが好ましい。   Prior to the laser light irradiation, a metal film is formed below the first insulating layer, and in the laser light irradiation for forming the first opening, the metal film is processed by the laser light. It is preferable to form an opening penetrating the first insulating layer as a stopper.

前記第1絶縁層は、配線板のコア基板であり、前記第2絶縁層は、層間絶縁層であり、前記第2絶縁層上に、上層導体層を形成することと、前記第2開口部内に、前記導体層と前記上層導体層とを互いに電気的に接続するための導体を形成することと、をさらに含む、ことが好ましい。   The first insulating layer is a core substrate of a wiring board, the second insulating layer is an interlayer insulating layer, an upper conductor layer is formed on the second insulating layer, and the second opening is formed in the second opening. It is preferable that the method further includes forming a conductor for electrically connecting the conductor layer and the upper conductor layer to each other.

本発明によれば、より簡易な方法で、配線板におけるビア導体の位置精度を高めることができる。   According to the present invention, the position accuracy of via conductors on a wiring board can be increased by a simpler method.

本発明の実施形態に係る配線板の製造方法により製造される配線板の第1の例を示す断面図である。It is sectional drawing which shows the 1st example of the wiring board manufactured by the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る配線板の製造方法により製造される配線板の第2の例を示す断面図である。It is sectional drawing which shows the 2nd example of the wiring board manufactured by the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る配線板の製造方法において、第1絶縁層を準備する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of preparing a 1st insulating layer in the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る配線板の製造方法において、第1絶縁層上に導体層を形成する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of forming a conductor layer on the 1st insulating layer in the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る位置決めマークの平面形状の第1の例を示す図である。It is a figure which shows the 1st example of the planar shape of the positioning mark which concerns on embodiment of this invention. 本発明の実施形態に係る位置決めマークの平面形状の第2の例を示す図である。It is a figure which shows the 2nd example of the planar shape of the positioning mark which concerns on embodiment of this invention. 本発明の実施形態に係る配線板の製造方法において、導体層上に第2絶縁層を形成するとともに、第2絶縁層上に導体膜を形成する第1の工程を説明するための断面図である。In the manufacturing method of the wiring board concerning the embodiment of the present invention, while forming the 2nd insulating layer on a conductor layer, it is a sectional view for explaining the 1st process of forming a conductor film on the 2nd insulating layer. is there. 図5Aの工程の後の第2の工程を説明するための断面図である。It is sectional drawing for demonstrating the 2nd process after the process of FIG. 5A. 図5Bの工程の後の第3の工程を説明するための断面図である。It is sectional drawing for demonstrating the 3rd process after the process of FIG. 5B. 本発明の実施形態に係る配線板の製造方法において、レーザ光を照射することによって、導体膜に第1開口部を形成する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of forming a 1st opening part in a conductor film by irradiating a laser beam in the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る第1開口部の平面形状を示す図である。It is a figure which shows the planar shape of the 1st opening part which concerns on embodiment of this invention. 各材料について、レーザ光の波長と吸収率との関係を示すグラフである。It is a graph which shows the relationship between the wavelength of a laser beam, and an absorptivity about each material. 本発明の実施形態に係る配線板の製造方法において、レーザ光が第2絶縁層の表面で反射される様子を示す断面図である。It is sectional drawing which shows a mode that a laser beam is reflected in the surface of a 2nd insulating layer in the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施形態に係る配線板の製造方法において、第1開口部を通じて位置決めマークの位置を光学的に検出し、位置決めマークを基準にして、第2絶縁層に第2開口部を形成する工程を説明するための断面図である。In the method for manufacturing a wiring board according to the embodiment of the present invention, the step of optically detecting the position of the positioning mark through the first opening and forming the second opening in the second insulating layer based on the positioning mark. It is sectional drawing for demonstrating. 本発明の実施形態に係る配線板の製造方法において、第1開口部内、第2開口部内、及び導体膜上に、めっきシード層を形成する工程を説明するための断面図である。FIG. 5 is a cross-sectional view for explaining a step of forming a plating seed layer in the first opening, in the second opening, and on the conductor film in the method for manufacturing a wiring board according to the embodiment of the present invention. 本発明の実施形態に係る配線板の製造方法において、レーザ光を照射することによって、めっきシード層に第3開口部を形成する工程を説明するための断面図である。In the manufacturing method of the wiring board concerning the embodiment of the present invention, it is a sectional view for explaining the process of forming the 3rd opening in a plating seed layer by irradiating with a laser beam. 本発明の実施形態に係る配線板の製造方法において、第3開口部を通じて位置決めマークの位置を光学的に検出し、位置決めマークを基準にして、めっきシード層上にめっきレジストを形成する第1の工程を説明するための断面図である。In the method for manufacturing a wiring board according to the embodiment of the present invention, a first method of optically detecting the position of the positioning mark through the third opening and forming a plating resist on the plating seed layer with reference to the positioning mark. It is sectional drawing for demonstrating a process. 図14Aの工程の後の第2の工程を説明するための断面図である。It is sectional drawing for demonstrating the 2nd process after the process of FIG. 14A. 図14Bの工程の後の第3の工程を説明するための断面図である。FIG. 14C is a cross-sectional view for explaining a third step after the step of FIG. 14B. 本発明の実施形態に係る配線板の製造方法において、めっきレジストを用いて、第2絶縁層上に上層導体層を形成する第1の工程を説明するための断面図である。In the manufacturing method of the wiring board concerning the embodiment of the present invention, it is a sectional view for explaining the 1st process of forming an upper conductor layer on the 2nd insulating layer using a plating resist. 図16Aの工程の後の第2の工程を説明するための断面図である。It is sectional drawing for demonstrating the 2nd process after the process of FIG. 16A. 図16Bの工程の後の第3の工程を説明するための断面図である。FIG. 16D is a cross-sectional view for explaining a third step after the step of FIG. 16B. 本発明の他の実施形態において、位置決めマークを基準にして、スタック構造を形成する例の第1の工程を説明するための断面図である。In other embodiment of this invention, it is sectional drawing for demonstrating the 1st process of the example which forms a stack structure on the basis of the positioning mark. 図17Aの工程の後の第2の工程を説明するための断面図である。It is sectional drawing for demonstrating the 2nd process after the process of FIG. 17A. 図17Bの工程の後の第3の工程を説明するための断面図である。It is sectional drawing for demonstrating the 3rd process after the process of FIG. 17B. 本発明の他の実施形態において、第1開口部の形成に先立って、第1絶縁層に別の位置決めマークを形成する例を説明するための断面図である。In other embodiment of this invention, it is sectional drawing for demonstrating the example which forms another positioning mark in a 1st insulating layer prior to formation of a 1st opening part. 本発明の他の実施形態において、第1開口部を形成するためのレーザ光の照射によって、第2絶縁層に凹部を形成する例を説明するための断面図である。In other embodiment of this invention, it is sectional drawing for demonstrating the example which forms a recessed part in a 2nd insulating layer by irradiation of the laser beam for forming a 1st opening part. 本発明の他の実施形態において、第1開口部を形成するためのレーザ光の照射によって、位置決めマークを露出させる開口部を形成する例の第1の工程を説明するための断面図である。In other embodiment of this invention, it is sectional drawing for demonstrating the 1st process of the example which forms the opening part which exposes a positioning mark by irradiation of the laser beam for forming a 1st opening part. 図20Aの工程の後の第2の工程を説明するための断面図である。It is sectional drawing for demonstrating the 2nd process after the process of FIG. 20A. 図20Bの工程の後の第3の工程を説明するための断面図である。FIG. 20D is a cross-sectional view for explaining a third step after the step of FIG. 20B. 本発明の実施形態において、位置決めマークの形状の第1の変形例を示す図である。In embodiment of this invention, it is a figure which shows the 1st modification of the shape of the positioning mark. 本発明の実施形態において、位置決めマークの形状の第2の変形例を示す図である。In the embodiment of the present invention, it is a figure showing the 2nd modification of the shape of a positioning mark. 本発明の実施形態において、位置決めマークの形状の第3の変形例を示す図である。In the embodiment of the present invention, it is a figure showing the 3rd modification of the shape of a positioning mark. 本発明の実施形態において、位置決めマークの形状の第4の変形例を示す図である。In the embodiment of the present invention, it is a figure showing the 4th modification of the shape of a positioning mark. 本発明の他の実施形態について、絶縁層の表層部のみに心材が分散される例を説明するための図である。It is a figure for demonstrating the example by which a core material is disperse | distributed only to the surface layer part of an insulating layer about other embodiment of this invention. 本発明の他の実施形態について、絶縁層が破砕状のフィラー(心材)を有する例を説明するための図である。It is a figure for demonstrating the example which an insulating layer has a crushed filler (heart material) about other embodiment of this invention.

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。平面形状は、特に指定がなければ、X−Y平面の形状を意味する。積層方向において、配線板のコアに近い側を下層(又は内層側)、コアから遠い側を上層(又は外層側)という。「上方」は、特に指定がない限り、Z方向(Z1側又はZ2側)を意味する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the figure, arrows Z1 and Z2 indicate the stacking direction of the wiring boards (or the thickness direction of the wiring boards) corresponding to the normal direction of the main surface (front and back surfaces) of the wiring boards. On the other hand, arrows X1 and X2 and Y1 and Y2 respectively indicate directions orthogonal to the stacking direction (or sides of each layer). The main surface of the wiring board is an XY plane. The side surface of the wiring board is an XZ plane or a YZ plane. The planar shape means the shape of the XY plane unless otherwise specified. In the stacking direction, the side closer to the core of the wiring board is referred to as a lower layer (or inner layer side), and the side far from the core is referred to as an upper layer (or outer layer side). “Upward” means the Z direction (Z1 side or Z2 side) unless otherwise specified.

導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。   The conductor layer is a layer composed of one or more conductor patterns. The conductor layer may include a conductor pattern that constitutes an electric circuit, for example, a wiring (including a ground), a pad, a land, or the like, or a planar conductor pattern that does not constitute an electric circuit.

開口部には、孔又は溝のほか、切欠又は切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。開口部内に形成される導体のうち、開口部の内面(壁面又は底面)に形成された導体膜をコンフォーマル導体といい、開口部に充填された導体をフィルド導体という。また、ビアホール内(壁面又は底面)に形成される導体をビア導体という。   In addition to holes or grooves, the openings include notches or cuts. The hole is not limited to a through hole, and includes a non-through hole. Of the conductors formed in the opening, a conductor film formed on the inner surface (wall surface or bottom surface) of the opening is called a conformal conductor, and a conductor filled in the opening is called a filled conductor. A conductor formed in the via hole (wall surface or bottom surface) is called a via conductor.

めっきには、電解めっきや無電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)やCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。   In addition to wet plating such as electrolytic plating and electroless plating, plating includes dry plating such as PVD (Physical Vapor Deposition) and CVD (Chemical Vapor Deposition).

光は、可視光に限定することを意味せず、光には、可視光のほか、紫外線又はX線等の短い波長の電磁波や、赤外線等の長い波長の電磁波も含まれる。各材料への光の吸収率は分光光度計により測定される値である。   Light does not mean limiting to visible light, and light includes short-wave electromagnetic waves such as ultraviolet rays or X-rays and long-wave electromagnetic waves such as infrared rays, in addition to visible light. The light absorption rate of each material is a value measured by a spectrophotometer.

(実施形態1)
本実施形態において製造される配線板100は、例えば図1Aに示すような多層プリント配線板(両面リジッド配線板)である。以下、配線板100の表裏面(2つの主面)の一方(Z1側)を第1面F1、他方(Z2側)を第2面F2という。
(Embodiment 1)
The wiring board 100 manufactured in the present embodiment is, for example, a multilayer printed wiring board (double-sided rigid wiring board) as shown in FIG. 1A. Hereinafter, one (Z1 side) of the front and back surfaces (two main surfaces) of the wiring board 100 is referred to as a first surface F1, and the other (Z2 side) is referred to as a second surface F2.

配線板100は、基板101(コア基板)と、絶縁層102、103、104、105(層間絶縁層)と、導体層111a、112a、113a、114a、115aと、ビア導体111、112、113、114、115と、ソルダーレジスト106と、を有する。   The wiring board 100 includes a substrate 101 (core substrate), insulating layers 102, 103, 104, and 105 (interlayer insulating layers), conductor layers 111a, 112a, 113a, 114a, and 115a, and via conductors 111, 112, 113, 114 and 115 and the solder resist 106.

導体層111aは、基板101の両面に形成される。コア基板の両面の導体層(導体層111a同士)は、コア基板に形成された孔内の導体(ビア導体111)によって相互に電気的に接続される。   The conductor layer 111a is formed on both surfaces of the substrate 101. The conductor layers (conductor layers 111a) on both surfaces of the core substrate are electrically connected to each other by a conductor (via conductor 111) in a hole formed in the core substrate.

導体層112aは絶縁層102上に形成され、導体層113aは絶縁層103上に形成され、導体層114aは絶縁層104上に形成され、導体層115aは絶縁層105上に形成される。各導体層は、層間絶縁層に形成された孔内の導体(例えばビア導体112、113、114、115)によって相互に電気的に接続される。図1Aに示す配線板100では、全層のビア導体111、112、113、114、115がスタックされることにより、スタック導体Sが形成されている。   The conductor layer 112a is formed on the insulating layer 102, the conductor layer 113a is formed on the insulating layer 103, the conductor layer 114a is formed on the insulating layer 104, and the conductor layer 115a is formed on the insulating layer 105. Each conductor layer is electrically connected to each other by conductors (for example, via conductors 112, 113, 114, 115) in holes formed in the interlayer insulating layer. In the wiring board 100 shown in FIG. 1A, the stacked conductor S is formed by stacking the via conductors 111, 112, 113, 114, and 115 of all layers.

最外の導体層113a上には、ソルダーレジスト106が設けられている。ソルダーレジスト106には開口部106aが形成され、開口部106aで露出する導体層113aがパッドP1、P2(外部接続端子)となる。パッドP1は第1面F1に形成され、パッドP2は第2面F2に形成される。配線板100の片面又は両面に他の配線板や電子部品等が実装されることで、配線板100は、例えば携帯機器(携帯電話等)の回路基板として使用することができる。   A solder resist 106 is provided on the outermost conductor layer 113a. An opening 106a is formed in the solder resist 106, and the conductor layer 113a exposed through the opening 106a serves as pads P1 and P2 (external connection terminals). The pad P1 is formed on the first surface F1, and the pad P2 is formed on the second surface F2. By mounting other wiring boards, electronic components, or the like on one side or both sides of the wiring board 100, the wiring board 100 can be used as, for example, a circuit board of a mobile device (such as a mobile phone).

配線板100は、例えば基板101に、絶縁層102、103、104、105(層間絶縁層)と導体層112a、113a、114a、115aとを交互にビルドアップした後、最外層にソルダーレジスト106を設けることで、製造することができる。   For example, the wiring board 100 is formed by alternately building up insulating layers 102, 103, 104, and 105 (interlayer insulating layers) and conductor layers 112a, 113a, 114a, and 115a on a substrate 101, and then applying a solder resist 106 on the outermost layer. By providing, it can manufacture.

本実施形態に係る配線板の製造方法は、基板101(コア基板)上の導体層111aとその上層の導体層112aとを接続するビア導体112に適用してもよいし、絶縁層102(層間絶縁層)上の導体層112aとその上層の導体層113aとを接続するビア導体113に適用してもよい。また、本実施形態に係る配線板の製造方法は、全層に適用してもよいし、外層もしくは内層のみに適用してもよい。   The method for manufacturing a wiring board according to the present embodiment may be applied to the via conductor 112 that connects the conductor layer 111a on the substrate 101 (core substrate) and the conductor layer 112a on the upper layer, or the insulating layer 102 (interlayer). The present invention may be applied to the via conductor 113 that connects the conductor layer 112a on the insulating layer) and the conductor layer 113a on the conductor layer 112a. Further, the method for manufacturing a wiring board according to the present embodiment may be applied to all layers, or may be applied only to the outer layer or the inner layer.

また、本実施形態の製造方法により、図1Bに示すような、コア基板を有さないコアレス配線板を製造することもできる。図1Bに示す配線板100は、電子部品200の再配線に用いられる多層プリント配線板である。   Moreover, the coreless wiring board which does not have a core board | substrate as shown to FIG. 1B can also be manufactured with the manufacturing method of this embodiment. A wiring board 100 shown in FIG. 1B is a multilayer printed wiring board used for rewiring of the electronic component 200.

図1Bの例では、配線板100の第1面F1に電子部品200が実装される。最外の導体層114a上には、ソルダーレジスト107が設けられている。ソルダーレジスト107には開口部107aが形成され、開口部107aで露出する導体層114aがパッドP1(外部接続端子)となる。   In the example of FIG. 1B, the electronic component 200 is mounted on the first surface F1 of the wiring board 100. A solder resist 107 is provided on the outermost conductor layer 114a. An opening 107a is formed in the solder resist 107, and the conductor layer 114a exposed through the opening 107a serves as a pad P1 (external connection terminal).

導体層114aは、絶縁層102(層間絶縁層)上(詳しくは、第1面F1側の面)に形成され、絶縁層102には、ビア導体112が形成されている。また、絶縁層102の反対側(第2面F2側の面)には、絶縁層103(層間絶縁層)が形成され、絶縁層103には、ビア導体113が形成されている。そして、絶縁層103上には導体層113aが形成され、導体層113a上には、ソルダーレジスト106が設けられている。ソルダーレジスト106には開口部106aが形成され、開口部106aで露出する導体層113aがパッドP2(外部接続端子)となっている。各導体層は、層間絶縁層に形成された孔内の導体(ビア導体112、113)によって相互に電気的に接続される。   The conductor layer 114a is formed on the insulating layer 102 (interlayer insulating layer) (specifically, the surface on the first surface F1 side), and the via conductor 112 is formed in the insulating layer 102. An insulating layer 103 (interlayer insulating layer) is formed on the opposite side (surface on the second surface F2 side) of the insulating layer 102, and a via conductor 113 is formed in the insulating layer 103. A conductor layer 113a is formed on the insulating layer 103, and a solder resist 106 is provided on the conductor layer 113a. An opening 106a is formed in the solder resist 106, and the conductor layer 113a exposed through the opening 106a serves as a pad P2 (external connection terminal). The conductor layers are electrically connected to each other by conductors (via conductors 112 and 113) in holes formed in the interlayer insulating layer.

パッドP1は第1面F1に形成され、パッドP2は第2面F2に形成される。そして、パッドP1に電子部品200が実装され、封止樹脂200aで封止されることによって、電子デバイスとなっている。パッドP1と電子部品200の電極とは、例えば半田を介して、相互に電気的に接続される。配線板100と電子部品200との間には、熱膨張率のミスマッチ緩和のため、絶縁性のアンダーフィル材200bが充填されている。   The pad P1 is formed on the first surface F1, and the pad P2 is formed on the second surface F2. Then, the electronic component 200 is mounted on the pad P1 and sealed with a sealing resin 200a, thereby forming an electronic device. The pad P1 and the electrode of the electronic component 200 are electrically connected to each other through, for example, solder. Between the wiring board 100 and the electronic component 200, an insulating underfill material 200b is filled in order to reduce mismatch in thermal expansion coefficient.

図1Bに示す配線板100の端子ピッチは、電子部品200側のパッドP1から反対側のパッドP2へファンアウトする。これにより、端子ピッチの密な電子部品200を、端子ピッチの疎なプリント配線板(例えばマザーボード)等と電気的に接続することが可能になる。   The terminal pitch of the wiring board 100 shown in FIG. 1B is fanned out from the pad P1 on the electronic component 200 side to the pad P2 on the opposite side. As a result, the electronic component 200 having a dense terminal pitch can be electrically connected to a printed wiring board (for example, a mother board) having a small terminal pitch.

なお、製造対象とする配線板は、図1A又は図1Bに示したものに限られず任意であり、本実施形態の方法により、他の配線板を製造してもよい。例えば図1Aの配線板において、基板101(コア基板)に開口部を形成し、その開口部に電子部品を配置することで、電子部品内蔵配線板にしてもよい。また、リジッド配線板であっても、フレキシブル配線板であってもよい。また、両面配線板であっても、片面配線板であってもよい。導体層及び絶縁層の寸法、層数等も任意である。   Note that the wiring board to be manufactured is not limited to that shown in FIG. 1A or 1B, and any wiring board may be manufactured by the method of the present embodiment. For example, in the wiring board of FIG. 1A, an opening may be formed in the substrate 101 (core substrate), and an electronic component may be arranged in the opening to form an electronic component built-in wiring board. Further, it may be a rigid wiring board or a flexible wiring board. Further, it may be a double-sided wiring board or a single-sided wiring board. The dimensions and the number of layers of the conductor layer and the insulating layer are also arbitrary.

以下、図1Aに示す配線板100のコア部を形成する場合を例にとって、本実施形態に係る配線板の製造方法について説明する。   Hereinafter, the method for manufacturing the wiring board according to the present embodiment will be described by taking as an example the case where the core portion of the wiring board 100 shown in FIG.

まず、図2に示すように、絶縁層11を準備する。絶縁層11は、第1絶縁層に相当し、例えば図1Aに示す配線板100のコア基板(基板101)に相当する。   First, as shown in FIG. 2, the insulating layer 11 is prepared. The insulating layer 11 corresponds to a first insulating layer, for example, a core substrate (substrate 101) of the wiring board 100 shown in FIG. 1A.

絶縁層11は、例えば心材を樹脂に含浸させてなる。心材は、樹脂よりも小さい熱膨張率を有する。好ましい一例では、心材を絶縁層11の略全体に概ね均一に分散させる。また、絶縁層11を構成する樹脂は、熱硬化性のエポキシ樹脂からなり、心材は、ガラス繊維からなる。ただしこれに限られず、絶縁層11の材質は任意である。   The insulating layer 11 is formed by impregnating a core material with a resin, for example. The core material has a smaller coefficient of thermal expansion than the resin. In a preferred example, the core material is dispersed substantially uniformly over substantially the entire insulating layer 11. The resin constituting the insulating layer 11 is made of a thermosetting epoxy resin, and the core material is made of glass fiber. However, it is not restricted to this, The material of the insulating layer 11 is arbitrary.

続けて、図3に示すように、絶縁層11上に導体層12を形成する。導体層12は、位置決めマークM1と、回路等を構成する配線W1と、導体パッドP11と、を含む。導体層12は、例えば図1Aに示す配線板100の導体層111aに相当する。   Subsequently, as shown in FIG. 3, a conductor layer 12 is formed on the insulating layer 11. The conductor layer 12 includes a positioning mark M1, a wiring W1 constituting a circuit and the like, and a conductor pad P11. The conductor layer 12 corresponds to, for example, the conductor layer 111a of the wiring board 100 shown in FIG. 1A.

位置決めマークM1は、例えば図4Aに示すように、リング状の導体(導体層12の導体部)からなる。ただしこれに限られず、例えば図4Bに示すように、リング状の空隙(導体層12の非導体部)からなってもよい。また、位置決めマークM1の形状はリング状に限られず任意である(後述の図21A〜図21D参照)。   For example, as shown in FIG. 4A, the positioning mark M1 is made of a ring-shaped conductor (conductor portion of the conductor layer 12). However, the present invention is not limited to this. For example, as shown in FIG. 4B, it may be formed of a ring-shaped gap (a non-conductor portion of the conductor layer 12). Further, the shape of the positioning mark M1 is not limited to the ring shape and is arbitrary (see FIGS. 21A to 21D described later).

なお、導体層12の形成方法は任意である。例えば銅張積層板によって絶縁層11を準備し、絶縁層11上の銅箔を用いて、サブトラクティブ法により導体層12を形成してもよい。またこれに限られず、パネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ(SAP)法、サブトラクティブ法、転写法、及びテンティング法のいずれか1つ、又はこれらの2以上を任意に組み合わせた方法で、導体層12を形成してもよい。   In addition, the formation method of the conductor layer 12 is arbitrary. For example, the insulating layer 11 may be prepared from a copper-clad laminate, and the conductor layer 12 may be formed by a subtractive method using a copper foil on the insulating layer 11. In addition, the present invention is not limited to this, and any one of panel plating method, pattern plating method, full additive method, semi-additive method (SAP) method, subtractive method, transfer method, and tenting method, or any two or more thereof can be arbitrarily selected. The conductor layer 12 may be formed by a combined method.

続けて、絶縁層11上及び導体層12上に、絶縁層13及び導体膜14を形成する。絶縁層13は、第2絶縁層に相当し、例えば図1Aに示す配線板100の絶縁層102に相当する。   Subsequently, the insulating layer 13 and the conductor film 14 are formed on the insulating layer 11 and the conductor layer 12. The insulating layer 13 corresponds to the second insulating layer, for example, corresponds to the insulating layer 102 of the wiring board 100 shown in FIG. 1A.

具体的には、図5Aに示すように、プレスにより、絶縁層11上及び導体層12上に絶縁層13を接着し、さらに絶縁層13上に導体膜14を接着する。その後、加熱により絶縁層13を硬化させる。これにより、図5Bに示すように、絶縁層11上及び導体層12上に、絶縁層13及び導体膜14が形成される。なお、プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行っても、同時に行ってもよい。   Specifically, as shown in FIG. 5A, the insulating layer 13 is bonded onto the insulating layer 11 and the conductor layer 12 by pressing, and the conductor film 14 is bonded onto the insulating layer 13. Thereafter, the insulating layer 13 is cured by heating. Thereby, as shown in FIG. 5B, the insulating layer 13 and the conductor film 14 are formed on the insulating layer 11 and the conductor layer 12. Note that the pressing and heat treatment may be performed in a plurality of times. Further, the heat treatment and pressing may be performed separately or simultaneously.

絶縁層13は、例えば熱硬化性のプリプレグ(半硬化状態の接着シート)からなる。ただし、プリプレグに代えて、RCF(Resin Coated copper Foil)などを用いることもできる。導体膜14は、例えば厚さ約12μmの銅箔からなる。ただしこれに限定されず、導体膜14は、例えば銅箔以外の金属箔からなってもよいし、非金属の導体からなってもよい。   The insulating layer 13 is made of, for example, a thermosetting prepreg (a semi-cured adhesive sheet). However, RCF (Resin Coated copper Foil) or the like can be used instead of the prepreg. The conductor film 14 is made of, for example, a copper foil having a thickness of about 12 μm. However, it is not limited to this, The conductor film 14 may consist of metal foils other than copper foil, for example, and may consist of a nonmetallic conductor.

絶縁層13は、例えば心材を樹脂に含浸させてなる。心材は、樹脂よりも小さい熱膨張率を有する。心材は、例えば絶縁層13の略全体に概ね均一に分散させる。心材としては、例えばガラス繊維又はアラミド繊維等を用いる。   The insulating layer 13 is formed by impregnating a core material with resin, for example. The core material has a smaller coefficient of thermal expansion than the resin. For example, the core material is dispersed substantially uniformly over substantially the entire insulating layer 13. As the core material, for example, glass fiber or aramid fiber is used.

樹脂の材料は任意であり、例えばエポキシ樹脂、フェノール樹脂、ポリフェニレンエーテル(PPE)、ポリフェニレンオキシド(PPO)、フッ素系樹脂、LCP(液晶ポリマー)、ポリエステル樹脂、イミド樹脂(ポリイミド)、BT樹脂、アリル化フェニレンエーテル樹脂(A−PPE樹脂)、又はアラミド樹脂などの熱硬化性樹脂であってもよい。熱硬化性樹脂であれば、加熱により容易に樹脂を硬化させることができる。   The material of the resin is arbitrary. For example, epoxy resin, phenol resin, polyphenylene ether (PPE), polyphenylene oxide (PPO), fluorine resin, LCP (liquid crystal polymer), polyester resin, imide resin (polyimide), BT resin, allyl It may be a thermosetting resin such as a fluorinated phenylene ether resin (A-PPE resin) or an aramid resin. If it is a thermosetting resin, the resin can be easily cured by heating.

また、絶縁層13は、心材とは別に、無機フィラーを含有する。無機フィラーは、例えば絶縁層13の略全体に概ね均一に分散させる。ただしこれに限定されず、絶縁層13の表層部だけに、無機フィラーが分散していてもよい(後述の図22参照)。無機フィラーの中でも、シリカ系フィラー又はガラスフィラーが好ましい。シリカ系フィラーとしては、ケイ酸塩鉱物を用いることが好ましく、中でも、シリカ、タルク、雲母、カオリン、及びケイ酸カルシウムの少なくとも1つを用いることが好ましい。本実施形態では、無機フィラーが、球形シリカからなる。ただし、無機フィラーの形状は任意である(後述の図23参照)。   Moreover, the insulating layer 13 contains an inorganic filler separately from the core material. For example, the inorganic filler is dispersed substantially uniformly over substantially the entire insulating layer 13. However, it is not limited to this, The inorganic filler may be disperse | distributed only to the surface layer part of the insulating layer 13 (refer below-mentioned FIG. 22). Among inorganic fillers, silica-based fillers or glass fillers are preferable. As the silica-based filler, it is preferable to use a silicate mineral. Among them, it is preferable to use at least one of silica, talc, mica, kaolin, and calcium silicate. In the present embodiment, the inorganic filler is made of spherical silica. However, the shape of the inorganic filler is arbitrary (see FIG. 23 described later).

絶縁層13は、約30wt%以上の含有率で無機フィラーを含むことが好ましく、中でも、約50wt%以上の含有率で無機フィラーを含むことがより好ましい。   The insulating layer 13 preferably contains an inorganic filler with a content of about 30 wt% or more, and more preferably contains an inorganic filler with a content of about 50 wt% or more.

続けて、図6に示すように、例えばエッチング液を用いた湿式エッチングにより、導体膜14(例えば銅箔)を薄くする。本実施形態では、導体膜14全面をエッチングして、導体膜14を半分以下、具体的には、最初の厚さ約12μmの1/4に相当する厚さ約3μmまで薄くする。なお、導体膜14は、エッチング液を用いない乾式エッチングによって薄くしてもよい。また、レーザで導体膜14の表面を削ってもよい。また、最初から5μm以下の銅箔を貼り付けてエッチングを省略してもよい。   Subsequently, as shown in FIG. 6, the conductive film 14 (for example, copper foil) is thinned by, for example, wet etching using an etching solution. In the present embodiment, the entire surface of the conductor film 14 is etched to reduce the conductor film 14 to less than half, specifically, to a thickness of about 3 μm, which corresponds to ¼ of the initial thickness of about 12 μm. The conductor film 14 may be thinned by dry etching without using an etching solution. Further, the surface of the conductor film 14 may be shaved with a laser. Alternatively, etching may be omitted by attaching a copper foil of 5 μm or less from the beginning.

後述の開口部14a(第1開口部)の形成に先立ち、導体膜14の厚さを5μm以下にしておくことが好ましい。そうすることで、開口部14aを形成し易くなる。   Prior to the formation of an opening 14a (first opening) described later, the thickness of the conductor film 14 is preferably set to 5 μm or less. By doing so, it becomes easy to form the opening 14a.

続けて、例えば黒色酸化処理法により、導体膜14の表面(例えば全面)を黒化処理する。これにより、レーザの吸収性が高まり、レーザ工程の処理効率を向上させることができると考えられる。   Subsequently, the surface (for example, the entire surface) of the conductor film 14 is blackened by, for example, a black oxidation method. Thereby, it is considered that the absorbability of the laser is increased and the processing efficiency of the laser process can be improved.

続けて、図7に示すように、レーザを用いたスカイビング加工により、導体膜14の所定の部位に開口部14aを形成する。開口部14aは、第1開口部に相当する。導体膜14にレーザ光が照射されることによってその部位の導体膜14が除去されて開口部14aが形成される。その結果、開口部14aにおいて絶縁層13が露出する。図8に示すように、開口部14aは、位置決めマークM1及びその周辺の上方(Z方向)に形成される。開口部14aの開口形状は、例えば位置決めマークM1よりも大きな円である。すなわち、開口部14aの開口は、位置決めマークM1の外形よりも大きい。また、開口部14aの開口面積は、位置決めマークM1の主面(X−Y平面)の面積よりも大きい。   Subsequently, as shown in FIG. 7, an opening 14a is formed at a predetermined portion of the conductor film 14 by skiving using a laser. The opening 14a corresponds to a first opening. By irradiating the conductive film 14 with laser light, the conductive film 14 at that portion is removed, and an opening 14a is formed. As a result, the insulating layer 13 is exposed in the opening 14a. As shown in FIG. 8, the opening 14a is formed above the positioning mark M1 and its periphery (Z direction). The opening shape of the opening 14a is, for example, a circle larger than the positioning mark M1. That is, the opening of the opening 14a is larger than the outer shape of the positioning mark M1. Moreover, the opening area of the opening part 14a is larger than the area of the main surface (XY plane) of the positioning mark M1.

本実施形態では、非照射部分においてはレーザ照射を止めて、照射すべき部分のみにレーザ光を選択的に照射する。ただしこれに限定されず、例えば所定の部位に開口部を有する遮光マスクを用いて、全面にレーザ照射を行ってもよい。   In the present embodiment, the laser irradiation is stopped in the non-irradiated portion, and only the portion to be irradiated is selectively irradiated with the laser beam. However, the present invention is not limited to this. For example, laser irradiation may be performed on the entire surface using a light shielding mask having an opening at a predetermined portion.

レーザ強度(光量)の調整は、パルス制御で行うことが好ましい。具体的には、例えばレーザ強度を変更する場合には、1ショット(1回の照射)あたりのレーザ強度は変えずに、ショット数(照射回数)を変更するようにする。すなわち、1ショットでは所望のレーザ強度が得られない場合には、同じ照射位置に、再度レーザ光を照射する。こうした制御方法によれば、照射条件を変える時間を省略できるため、スループットが向上すると考えられる。ただしこれに限られず、レーザ強度の調整方法は任意である。例えば照射位置ごとに照射条件を決め、照射回数を一定(例えば1つの照射位置につき1ショット)にしてもよい。また、同じ照射位置に複数回のレーザ照射を行う場合において、ショットごとにレーザ強度を変えてもよい。さらに、レーザの焦点を照射部位と完全には一致させず、Z方向にずらした光(デフォーカスされた光)で被照射体を加工してもよい。デフォーカスされた光を用いると、スポット径が大きくなる一方、レーザ強度が低下するため、ソフト加工が可能になる。   The laser intensity (light quantity) is preferably adjusted by pulse control. Specifically, for example, when changing the laser intensity, the number of shots (number of irradiations) is changed without changing the laser intensity per shot (one irradiation). That is, when a desired laser intensity cannot be obtained with one shot, the same irradiation position is irradiated with laser light again. According to such a control method, the time for changing the irradiation condition can be omitted, so that it is considered that the throughput is improved. However, the method is not limited to this, and the laser intensity adjustment method is arbitrary. For example, the irradiation conditions may be determined for each irradiation position, and the number of irradiations may be fixed (for example, one shot for one irradiation position). Further, in the case of performing laser irradiation a plurality of times at the same irradiation position, the laser intensity may be changed for each shot. Furthermore, the irradiated object may be processed with light shifted in the Z direction (defocused light) without completely matching the focal point of the laser with the irradiation site. When defocused light is used, the spot diameter is increased while the laser intensity is decreased, so that soft processing is possible.

本実施形態では、波長約1064nmの基本波の第2高調波、すなわち波長約532nmのレーザ光(以下、グリーンレーザという)を用いる。   In the present embodiment, a second harmonic of a fundamental wave having a wavelength of about 1064 nm, that is, a laser beam having a wavelength of about 532 nm (hereinafter referred to as a green laser) is used.

図9は、エポキシ樹脂(線L11)、銅(線L12)、及びシリカ(線L13)の各々にレーザ光を照射した場合における、レーザ光の波長と吸収率との関係を示すグラフである。なお、エポキシ樹脂を他の樹脂に代えても、また、シリカを他の無機フィラーに代えても、概ね同様の結果が得られると考えられる。   FIG. 9 is a graph showing the relationship between the wavelength of laser light and the absorptance when each of epoxy resin (line L11), copper (line L12), and silica (line L13) is irradiated with laser light. In addition, even if it replaces an epoxy resin with another resin and it replaces a silica with another inorganic filler, it is thought that the substantially same result is obtained.

まず、波長約532nmのレーザ光LZ3(グリーンレーザ)と、波長約10640nmのレーザ光LZ4とを比較する。レーザ光LZ4の光源としては、例えばCOレーザを用いることができる。 First, a laser beam LZ3 (green laser) having a wavelength of about 532 nm and a laser beam LZ4 having a wavelength of about 10640 nm are compared. As a light source of the laser light LZ4, for example, a CO 2 laser can be used.

図9に示されるように、レーザ光LZ4の吸収率は、エポキシ樹脂(線L11)及びシリカ(線L13)の両方で高いが、レーザ光LZ3の吸収率は、エポキシ樹脂(線L11)では高く、シリカ(線L13)では低い。特に、レーザ光LZ3では、シリカ(線L13)での吸収率を約20%以下、具体的には約10%程度に抑えることができる。本実施形態においては、絶縁層13に、樹脂(例えばエポキシ樹脂)だけでなく、シリカ系フィラーも含まれているため、レーザ光LZ3を絶縁層13に照射した場合には、シリカ系フィラーがストッパとなることによって、絶縁層13の分解反応(光化学反応)の進行が抑制されると考えられる。すなわち、例えば図10に示されるように、絶縁層13中の無機フィラーF10(シリカ系フィラー)はレーザ光を反射し、照射部位の絶縁層13が過剰に除去されてしまうことを抑制すると考えられる。無機フィラーF10をストッパとして機能させるためには、レーザ光の波長が、約450nm〜約1200nmの範囲内にあることが好ましいと考えられる。このような波長を有するレーザ光は、エポキシ樹脂(線L11)での吸収率が高く、シリカ(線L13)での吸収率が低い。   As shown in FIG. 9, the absorption rate of the laser beam LZ4 is high in both the epoxy resin (line L11) and silica (line L13), but the absorption rate of the laser beam LZ3 is high in the epoxy resin (line L11). Silica (line L13) is low. In particular, with the laser beam LZ3, the absorptance of silica (line L13) can be suppressed to about 20% or less, specifically about 10%. In this embodiment, since the insulating layer 13 includes not only a resin (for example, epoxy resin) but also a silica filler, when the laser light LZ3 is irradiated to the insulating layer 13, the silica filler is a stopper. As a result, it is considered that the progress of the decomposition reaction (photochemical reaction) of the insulating layer 13 is suppressed. That is, as shown in FIG. 10, for example, the inorganic filler F10 (silica-based filler) in the insulating layer 13 reflects the laser light and suppresses the excessive removal of the insulating layer 13 at the irradiated site. . In order for the inorganic filler F10 to function as a stopper, it is considered that the wavelength of the laser beam is preferably in the range of about 450 nm to about 1200 nm. Laser light having such a wavelength has a high absorption rate in the epoxy resin (line L11) and a low absorption rate in the silica (line L13).

次に、波長約200nmのレーザ光LZ1と、波長約355nmのレーザ光LZ2(UVレーザ)と、波長約532nmのレーザ光LZ3とを比較する。なお、レーザ光LZ1の光源としては、例えばエキシマレーザを用いることができる。また、レーザ光LZ2としては、例えばYAGレーザの第3高調波を用いることができる。   Next, the laser beam LZ1 having a wavelength of about 200 nm, the laser beam LZ2 (UV laser) having a wavelength of about 355 nm, and the laser beam LZ3 having a wavelength of about 532 nm are compared. For example, an excimer laser can be used as the light source of the laser light LZ1. As the laser light LZ2, for example, the third harmonic of a YAG laser can be used.

これらレーザ光LZ1〜LZ3は、主に光化学反応で被照射体を分解する点で共通すると考えられる。しかし、図9に示されるように、エポキシ樹脂(線L11)、銅(線L12)、及びシリカ(線L13)での吸収率については、レーザ光LZ1が最も高く、次にレーザ光LZ2が高く、レーザ光LZ3が最も低い。より詳しくみると、レーザ光LZ2、LZ3の吸収率は、高い方から、エポキシ樹脂(線L11)、銅(線L12)、シリカ(線L13)の順になっているが、レーザ光LZ1の吸収率は、高い方から、エポキシ樹脂(線L11)、シリカ(線L13)、銅(線L12)の順になっている。しかも、レーザ光LZ1では、エポキシ樹脂(線L11)での吸収率とシリカ(線L13)での吸収率との間にほとんど差がない。したがって、先のレーザ照射工程において、レーザ光LZ1を用いた場合には、無機フィラーF10(図10)がストッパとして機能しないと考えられる。他方、先のレーザ照射工程において、レーザ光LZ2又はLZ3を用いた場合には、無機フィラーF10(図10)がストッパとして機能するため、絶縁層13が深く掘られる現象が生じにくいと考えられる。   These laser beams LZ1 to LZ3 are considered to be common in that the object to be irradiated is decomposed mainly by a photochemical reaction. However, as shown in FIG. 9, the laser light LZ1 is the highest in the epoxy resin (line L11), copper (line L12), and silica (line L13), and then the laser light LZ2 is the highest. The laser beam LZ3 is the lowest. More specifically, the absorptances of the laser beams LZ2 and LZ3 are in the order of epoxy resin (line L11), copper (line L12), and silica (line L13) from the highest, but the absorptance of the laser beam LZ1. Are in the order of epoxy resin (line L11), silica (line L13), and copper (line L12) from the highest. Moreover, in the laser beam LZ1, there is almost no difference between the absorption rate of the epoxy resin (line L11) and the absorption rate of silica (line L13). Therefore, when the laser beam LZ1 is used in the previous laser irradiation process, it is considered that the inorganic filler F10 (FIG. 10) does not function as a stopper. On the other hand, when the laser beam LZ2 or LZ3 is used in the previous laser irradiation process, the inorganic filler F10 (FIG. 10) functions as a stopper, so that the phenomenon that the insulating layer 13 is deeply dug is unlikely to occur.

光源は、固体レーザであっても、液体レーザであっても、気体レーザであってもよい。具体的には、YAGレーザ、YVOレーザ、アルゴンイオンレーザ、半導体レーザ、ファイバーレーザ、ディスクレーザ、又は銅蒸気レーザが、光源として好ましいと考えられる。例えばYAGレーザ又はYVOレーザの第2高調波を用いることで、波長約532nmのレーザ光が得られ、YAGレーザ又はYVOレーザの第3高調波を用いることで、波長約355nmのレーザ光が得られる。また、アルゴンイオンレーザによれば、約488nm〜約515nmの範囲にある波長を有するレーザ光が得られる。また、半導体レーザは、小型でありながら、高い効率が得られる。また、銅蒸気レーザによれば、約511nm〜約578nmの範囲にある波長を有するレーザ光が得られる。ただし、光源はこれらに限られず任意であり、必要なレーザ光の波長に応じて適切なものを選定することが好ましい。 The light source may be a solid laser, a liquid laser, or a gas laser. Specifically, YAG laser, YVO 4 laser, argon ion laser, semiconductor laser, fiber laser, disk laser, or copper vapor laser is considered preferable as the light source. For example, by using the second harmonic of a YAG laser or a YVO 4 laser, obtained laser beam having a wavelength of about 532 nm, by using the third harmonic of a YAG laser or a YVO 4 laser, the laser beam having a wavelength of about 355nm can get. Further, according to the argon ion laser, laser light having a wavelength in the range of about 488 nm to about 515 nm can be obtained. Further, the semiconductor laser can obtain high efficiency while being small. Further, according to the copper vapor laser, laser light having a wavelength in the range of about 511 nm to about 578 nm can be obtained. However, the light source is not limited to these and is arbitrary, and it is preferable to select an appropriate light source according to the wavelength of the necessary laser light.

本実施形態では、グリーンレーザを用いてレーザ加工することにより、無機フィラーF10(図10)がストッパとなって、絶縁層13の過剰な加工を抑制することが可能になる。ただしこれに限られず、レーザ光の波長が、約450nm〜約1200nmの範囲内にあれば、絶縁層13の過剰な加工が生じにくくなる。また、レーザ光の波長が約450nm〜約600nmの範囲内にあれば、加工効率を向上させることが可能になる。   In this embodiment, by performing laser processing using a green laser, the inorganic filler F10 (FIG. 10) serves as a stopper, and excessive processing of the insulating layer 13 can be suppressed. However, the present invention is not limited to this, and if the wavelength of the laser beam is in the range of about 450 nm to about 1200 nm, excessive processing of the insulating layer 13 is unlikely to occur. Further, if the wavelength of the laser beam is in the range of about 450 nm to about 600 nm, the processing efficiency can be improved.

本実施形態では、レーザ光を照射することによって、導体膜14に開口部14a(第1開口部)を形成する。レーザ加工では、異方性の加工(詳しくは、主にZ方向の加工)が可能になるため、略等方性の湿式エッチングに比べて、サイドエッチング等で導体が過剰に除去され易い。また、湿式エッチングでは廃液が生じるため、環境面を考慮しても、レーザ加工の方が好ましいと考えられる。   In the present embodiment, the opening 14 a (first opening) is formed in the conductor film 14 by irradiating laser light. In laser processing, anisotropic processing (specifically, processing mainly in the Z direction) is possible, so that the conductor is easily removed excessively by side etching or the like as compared with substantially isotropic wet etching. Moreover, since waste liquid is generated in wet etching, laser processing is considered preferable even in consideration of environmental aspects.

続けて、図11に示すように、導体層12に含まれる位置決めマークM1を基準にして、絶縁層13及び導体膜14に開口部13a(第2開口部)を形成する。   Subsequently, as shown in FIG. 11, an opening 13 a (second opening) is formed in the insulating layer 13 and the conductor film 14 with reference to the positioning mark M <b> 1 included in the conductor layer 12.

位置決めマークM1の位置は、開口部14aを通じて、カメラ1001で光学的に検出する。具体的には、カメラ1001により位置決めマークM1の周辺を撮像して、その撮像データから、位置決めマークM1の位置を検出する。開口部14aを通じて、例えば可視光が位置決めマークM1に当てられ、その反射光が、開口部14aを通じてカメラ1001で検出される。カメラ1001は、絶縁層13(第2絶縁層)越しに位置決めマークM1の位置を認識する。カメラ1001は、例えばCCD(Charge Coupled Device)又はCMOS(Complementary Metal Oxide Semiconductor)等の撮像素子から構成される。   The position of the positioning mark M1 is optically detected by the camera 1001 through the opening 14a. Specifically, the periphery of the positioning mark M1 is imaged by the camera 1001, and the position of the positioning mark M1 is detected from the imaging data. For example, visible light is applied to the positioning mark M1 through the opening 14a, and the reflected light is detected by the camera 1001 through the opening 14a. The camera 1001 recognizes the position of the positioning mark M1 through the insulating layer 13 (second insulating layer). The camera 1001 is composed of an image sensor such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor).

カメラ1001により位置決めマークM1の位置を認識しながら、位置決めマークM1を位置合わせの基準にして、絶縁層13及び導体膜14に開口部13aを形成する。詳しくは、例えばCOレーザにより、波長約10640nmのレーザ光を照射することによって、絶縁層13及びその上の導体膜14の所定の部位を除去する。これにより、絶縁層13及び導体膜14に開口部13aが形成される。開口部13aは、第2開口部に相当し、導体層12に含まれる導体パッドP11を露出させる。また、開口部13aは、例えば図1Aに示す配線板100におけるビア導体112のビアホールに相当する。 While recognizing the position of the positioning mark M1 by the camera 1001, the opening 13a is formed in the insulating layer 13 and the conductor film 14 using the positioning mark M1 as a reference for alignment. Specifically, for example, by irradiating laser light having a wavelength of about 10640 nm with a CO 2 laser, predetermined portions of the insulating layer 13 and the conductor film 14 thereon are removed. Thereby, an opening 13 a is formed in the insulating layer 13 and the conductor film 14. The opening 13a corresponds to the second opening and exposes the conductor pad P11 included in the conductor layer 12. The opening 13a corresponds to a via hole of the via conductor 112 in the wiring board 100 shown in FIG. 1A, for example.

こうした方法によれば、所望の位置に正確に開口部13a(第2開口部)を形成することが可能になる。またその結果、配線板におけるビア導体の位置精度を高めることが可能になる。   According to such a method, it is possible to accurately form the opening 13a (second opening) at a desired position. As a result, the position accuracy of the via conductor on the wiring board can be increased.

本実施形態では、開口部14a(第1開口部)を形成するためのレーザ光の波長(波長約532nm)が、開口部13a(第2開口部)を形成するためのレーザ光の波長(約10640nm)と異なる。開口部14a(第1開口部)の形成では、導体膜を除去するのに適した比較的短い波長を用いるとともに、開口部13a(第2開口部)の形成では、絶縁層を除去するのに適した比較的長い波長を用いることで、開口部14a(第1開口部)及び開口部13a(第2開口部)の各々の形成における加工性を向上させることが可能になる。   In the present embodiment, the wavelength of the laser light (wavelength about 532 nm) for forming the opening 14a (first opening) is the wavelength of the laser light (about about 532 nm) for forming the opening 13a (second opening). 10640 nm). In forming the opening 14a (first opening), a relatively short wavelength suitable for removing the conductor film is used, and in forming the opening 13a (second opening), the insulating layer is removed. By using a suitable relatively long wavelength, it becomes possible to improve the workability in forming each of the opening 14a (first opening) and the opening 13a (second opening).

開口部13aの形成後、必要に応じて、開口部13aのデスミアを行う。   After forming the opening 13a, desmearing of the opening 13a is performed as necessary.

続けて、図12に示すように、例えばパネルめっき法により、開口部14a内、開口部13a内(壁面及び底面)、及び導体膜14上に、例えば銅の無電解めっき膜15(めっきシード層)を形成する。めっき液としては、例えば還元剤等が添加された硫酸銅溶液などを用いることができる。還元剤としては、例えばホルマリン、次亜リン酸塩、又はグルオキシル酸などを用いることができる。   Subsequently, as shown in FIG. 12, for example, a copper electroless plating film 15 (plating seed layer) is formed on the opening 14a, the opening 13a (wall surface and bottom surface), and the conductor film 14 by, for example, panel plating. ). As the plating solution, for example, a copper sulfate solution to which a reducing agent or the like is added can be used. As the reducing agent, for example, formalin, hypophosphite, glyoxylic acid, or the like can be used.

続けて、図13に示すように、レーザ光を照射することによって、無電解めっき膜15(めっきシード層)に開口部15aを形成する。開口部15aは、第3開口部に相当する。本実施形態では、開口部14a(第1開口部)を形成するためのレーザ光と開口部15a(第3開口部)を形成するためのレーザ光とが、同じ光源から発せられる。すなわち、開口部15a(第3開口部)を形成するためのレーザ光も、開口部14a(第1開口部)を形成するためのレーザ光と同様、グリーンレーザである。このため、高い加工効率を確保しつつ過剰な加工を抑制することが可能になる。ただしこれに限られず、開口部14a(第1開口部)の形成と開口部15a(第3開口部)の形成とで、異なる光源を用いてもよい。   Subsequently, as shown in FIG. 13, an opening 15a is formed in the electroless plating film 15 (plating seed layer) by irradiating laser light. The opening 15a corresponds to a third opening. In the present embodiment, the laser light for forming the opening 14a (first opening) and the laser light for forming the opening 15a (third opening) are emitted from the same light source. That is, the laser beam for forming the opening 15a (third opening) is also a green laser, as is the case with the laser beam for forming the opening 14a (first opening). For this reason, it becomes possible to suppress excessive machining while ensuring high machining efficiency. However, the present invention is not limited to this, and different light sources may be used for forming the opening 14a (first opening) and forming the opening 15a (third opening).

続けて、導体層12に含まれる位置決めマークM1を基準にして、無電解めっき膜15(めっきシード層)上にめっきレジストを形成する。   Subsequently, a plating resist is formed on the electroless plating film 15 (plating seed layer) using the positioning mark M1 included in the conductor layer 12 as a reference.

具体的には、まず、図14Aに示すように、開口部15aが形成された積層板の全面(開口部15a内及び無電解めっき膜15上)に、感光性のめっきレジスト16aを形成する。めっきレジスト16aは、例えばネガレジストである。   Specifically, first, as shown in FIG. 14A, a photosensitive plating resist 16a is formed on the entire surface of the laminated plate in which the opening 15a is formed (in the opening 15a and on the electroless plating film 15). The plating resist 16a is, for example, a negative resist.

その後、めっきレジスト16aの上方に、めっきレジスト16aをパターニングするためのマスク1002(例えばメタルマスク)を設置する。この際、カメラ1001を用いて、撮像により位置決めマークM1の位置を認識しながら、位置決めマークM1を位置合わせの基準にして、マスク1002の位置合わせをする。位置決めマークM1の位置は、前述した開口部13a(第2開口部)を形成する工程に準ずる態様で、開口部15aを通じて、カメラ1001で光学的に検出される。なお、開口部13a(第2開口部)を形成する際(図11参照)に使用するカメラと、マスク1002の位置合わせをする際(図14A参照)に使用するカメラとは、同じものであっても、異なるものであってもよい。   Thereafter, a mask 1002 (for example, a metal mask) for patterning the plating resist 16a is provided above the plating resist 16a. At this time, the position of the positioning mark M1 is recognized by imaging using the camera 1001, and the positioning of the mask 1002 is performed using the positioning mark M1 as a reference for positioning. The position of the positioning mark M1 is optically detected by the camera 1001 through the opening 15a in a manner similar to the process of forming the opening 13a (second opening) described above. The camera used when forming the opening 13a (second opening) (see FIG. 11) and the camera used when aligning the mask 1002 (see FIG. 14A) are the same. Or it may be different.

続けて、図14Bに示すように、マスク1002が設けられためっきレジスト16aを露光する。めっきレジスト16aにおいて、露光により光が当たった部分(マスク1002の開口部1002aに相当する部位)は、現像液に対して不溶化する。このため、露光後、現像により未露光部分を除去することで、図15に示すように、マスク1002に対応したパターンを有するめっきレジスト16が形成される。めっきレジスト16は、導体層20(図16C参照)の導体パターンに対応した位置に開口部16bを有する。   Subsequently, as shown in FIG. 14B, the plating resist 16a provided with the mask 1002 is exposed. In the plating resist 16a, a portion exposed to light by exposure (a portion corresponding to the opening 1002a of the mask 1002) becomes insoluble in the developer. Therefore, after exposure, the unexposed portion is removed by development to form a plating resist 16 having a pattern corresponding to the mask 1002 as shown in FIG. The plating resist 16 has an opening 16b at a position corresponding to the conductor pattern of the conductor layer 20 (see FIG. 16C).

続けて、図16Aに示すように、例えばパターンめっき法により、めっきレジスト16の開口部16bに、例えば銅の電解めっき膜17を形成する。具体的には、陽極にめっきする材料である銅(例えば含リン銅)を接続し、陰極に給電層となる無電解めっき膜15を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、陰極の露出している無電解めっき膜15上に、銅を析出させる。これにより、無電解めっき膜15上に電解めっき膜17が形成される。めっき液としては、例えば硫酸銅溶液、ピロリン酸銅溶液、青(シアン)化銅溶液、又はホウフッ化銅溶液などを用いることができる。   Subsequently, as shown in FIG. 16A, for example, a copper electrolytic plating film 17 is formed in the opening 16b of the plating resist 16 by, for example, a pattern plating method. Specifically, copper (for example, phosphorous copper) which is a material to be plated is connected to the anode, and an electroless plating film 15 serving as a power feeding layer is connected to the cathode, and immersed in a plating solution. Then, a direct current voltage is applied between the two electrodes to pass a current, and copper is deposited on the electroless plating film 15 where the cathode is exposed. Thereby, the electrolytic plating film 17 is formed on the electroless plating film 15. As the plating solution, for example, a copper sulfate solution, a copper pyrophosphate solution, a blue (cyanide) copper solution, or a copper borofluoride solution can be used.

これにより、開口部13a内に、ビア導体13bが形成される。ビア導体13bは、例えば銅めっきからなる。ビア導体13bは、例えば図1Aに示す配線板100のビア導体112に相当する。   Thereby, the via conductor 13b is formed in the opening 13a. The via conductor 13b is made of, for example, copper plating. The via conductor 13b corresponds to the via conductor 112 of the wiring board 100 shown in FIG. 1A, for example.

続けて、図16Bに示すように、例えば所定の剥離液により、めっきレジスト16を除去する。続けて、図16Cに示すように、例えばエッチングにより、不要な無電解めっき膜15及び導体膜14を除去する。これにより、所定の導体パターンを有する導体層20が形成される。導体層20は、上層導体層に相当する。導体層20は、例えば図1Aに示す配線板100の導体層112aに相当する。開口部13a内の導体(ビア導体13b)は、導体層12と導体層20とを互いに電気的に接続する。本実施形態では、導体層20が、導体膜14(銅箔)と、無電解めっき膜15(無電解銅めっき)と、電解めっき膜17(電解銅めっき)と、から構成される。ただしこれに限られず、配線板における各導体層の構成は任意である。   Subsequently, as shown in FIG. 16B, the plating resist 16 is removed by, for example, a predetermined stripping solution. Subsequently, as shown in FIG. 16C, unnecessary electroless plating film 15 and conductor film 14 are removed, for example, by etching. Thereby, the conductor layer 20 having a predetermined conductor pattern is formed. The conductor layer 20 corresponds to an upper conductor layer. The conductor layer 20 corresponds to the conductor layer 112a of the wiring board 100 shown in FIG. 1A, for example. The conductor (via conductor 13b) in the opening 13a electrically connects the conductor layer 12 and the conductor layer 20 to each other. In the present embodiment, the conductor layer 20 includes a conductor film 14 (copper foil), an electroless plating film 15 (electroless copper plating), and an electrolytic plating film 17 (electrolytic copper plating). However, it is not limited to this, and the configuration of each conductor layer in the wiring board is arbitrary.

なお、絶縁層13(第2絶縁層)上の導体膜及び無電解めっき(めっきシード層)の材料は銅に限られず任意であり、例えばニッケル、チタン、又はクロムであってもよい。また、電解めっきのためのめっきシード層は無電解めっきに限られず、無電解めっきに代えて、スパッタ膜又はCVD膜等をめっきシード層として用いてもよい。   In addition, the material of the conductor film on the insulating layer 13 (second insulating layer) and the electroless plating (plating seed layer) is not limited to copper, and may be arbitrary, for example, nickel, titanium, or chromium. Moreover, the plating seed layer for electroplating is not limited to electroless plating, but a sputtered film or a CVD film may be used as the plating seed layer instead of electroless plating.

以上説明した工程により、図1Aに示す配線板100の基板101(コア基板)、絶縁層102(層間絶縁層)、ビア導体112、及び導体層111a、112aを形成することができる。基板101の第1面F1側も、基板101の第2面F2側も、同じ様に(例えば同時に)形成することができる。また、絶縁層103、104、105(層間絶縁層)、ビア導体113、114、115、及び導体層113a、114a、115aも、上記工程(図2〜図16C参照)により形成することができる。そして、コア基板、各層間絶縁層、各ビア導体、及び各導体層の形成後、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等によりソルダーレジスト106を形成することで、図1Aに示す配線板100は完成する。   Through the steps described above, the substrate 101 (core substrate), insulating layer 102 (interlayer insulating layer), via conductor 112, and conductor layers 111a and 112a of the wiring board 100 shown in FIG. 1A can be formed. The first surface F1 side of the substrate 101 and the second surface F2 side of the substrate 101 can be formed in the same manner (for example, simultaneously). The insulating layers 103, 104, and 105 (interlayer insulating layer), the via conductors 113, 114, and 115, and the conductor layers 113a, 114a, and 115a can also be formed by the above-described steps (see FIGS. 2 to 16C). Then, after forming the core substrate, each interlayer insulating layer, each via conductor, and each conductor layer, the solder resist 106 is formed by, for example, screen printing, spray coating, roll coating, or laminating, so that the wiring shown in FIG. 1A The plate 100 is completed.

また、図1Bに示す配線板100の絶縁層102、103(層間絶縁層)、ビア導体112、113、及び導体層112a、113a、114aを、上記工程(図2〜図16C参照)によって形成してもよい。   Also, the insulating layers 102 and 103 (interlayer insulating layer), the via conductors 112 and 113, and the conductor layers 112a, 113a, and 114a of the wiring board 100 shown in FIG. 1B are formed by the above process (see FIGS. 2 to 16C). May be.

本実施形態に係る配線板の製造方法によれば、ビア導体の位置精度を高めることが可能になる。その結果、配線板における電気的接続の信頼性を高めることが可能になる。   According to the method for manufacturing a wiring board according to the present embodiment, the positional accuracy of the via conductor can be increased. As a result, the reliability of electrical connection in the wiring board can be improved.

本実施形態に係る配線板の製造方法によれば、レーザで開口部14a(第1開口部)を形成するため、エッチングよりも簡易な方法で、配線板におけるビア導体の位置精度を高めることが可能になる。また、エッチングで開口部14a(第1開口部)を形成する場合と比べて、水の使用量も少なくなるため、環境に与える負荷が小さくなる。また、レーザ加工であれば、高度なクリーンルームを用いなくても、適切な加工が可能になる。   According to the method for manufacturing a wiring board according to the present embodiment, since the opening 14a (first opening) is formed with a laser, the positional accuracy of the via conductor in the wiring board can be improved by a simpler method than etching. It becomes possible. In addition, since the amount of water used is reduced compared to the case where the opening 14a (first opening) is formed by etching, the load on the environment is reduced. Further, with laser processing, appropriate processing can be performed without using an advanced clean room.

本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。   The present invention is not limited to the above embodiment. For example, the present invention can be modified as follows.

例えば図16Cの工程の後、図17Aに示すように、絶縁層13上及び導体層20上に、絶縁層21及び導体膜22を形成する。この例では、絶縁層13が第1絶縁層に相当し、絶縁層21が第2絶縁層に相当する。また、絶縁層21は、例えば図1Aに示す配線板100の絶縁層103に相当する。   For example, after the step of FIG. 16C, as shown in FIG. 17A, the insulating layer 21 and the conductor film 22 are formed on the insulating layer 13 and the conductor layer 20. In this example, the insulating layer 13 corresponds to a first insulating layer, and the insulating layer 21 corresponds to a second insulating layer. The insulating layer 21 corresponds to, for example, the insulating layer 103 of the wiring board 100 shown in FIG. 1A.

絶縁層21及び導体膜22は、例えば図5A〜図6に示す方法と同様の方法により、形成することができる。絶縁層21、導体膜22の材質等はそれぞれ、例えば図5A〜図6に示される絶縁層13、導体膜14と同じにする。   The insulating layer 21 and the conductor film 22 can be formed by a method similar to the method shown in FIGS. 5A to 6, for example. The materials of the insulating layer 21 and the conductor film 22 are the same as those of the insulating layer 13 and the conductor film 14 shown in FIGS. 5A to 6, for example.

続けて、図17Bに示すように、導体膜22に開口部22aを形成する。開口部22aは、第1開口部に相当する。開口部22aは、例えば前述した開口部14aの形成方法(図7参照)と同様の方法により、形成することができる。開口部22aは、導体層20に含まれる位置決めマークM2及びその周辺の上方(Z方向)に形成される。開口部22aの開口形状は、例えば位置決めマークM2よりも大きな円である(図8参照)。   Subsequently, as shown in FIG. 17B, an opening 22a is formed in the conductor film 22. The opening 22a corresponds to the first opening. The opening 22a can be formed, for example, by a method similar to the method for forming the opening 14a (see FIG. 7) described above. The opening 22a is formed above the positioning mark M2 included in the conductor layer 20 and its periphery (Z direction). The opening shape of the opening 22a is, for example, a circle larger than the positioning mark M2 (see FIG. 8).

続けて、図17Cに示すように、導体層20に含まれる位置決めマークM2を基準にして、絶縁層21に開口部21a(第2開口部)を形成する。   Subsequently, as shown in FIG. 17C, an opening 21a (second opening) is formed in the insulating layer 21 with reference to the positioning mark M2 included in the conductor layer 20.

位置決めマークM2の位置は、開口部22aを通じて、カメラ1001で光学的に検出する。具体的には、カメラ1001により位置決めマークM2の周辺を撮像して、その撮像データから、位置決めマークM2の位置を検出する。   The position of the positioning mark M2 is optically detected by the camera 1001 through the opening 22a. Specifically, the periphery of the positioning mark M2 is imaged by the camera 1001, and the position of the positioning mark M2 is detected from the imaging data.

カメラ1001により位置決めマークM2の位置を認識しながら、位置決めマークM2を位置合わせの基準にして、絶縁層21に開口部21aを形成する。詳しくは、例えばCOレーザにより、波長約10640nmのレーザ光を照射することによって、絶縁層21の所定の部位を除去する。これにより、絶縁層21に開口部21aが形成される。開口部21aは、第2開口部に相当し、導体層20に含まれる導体パッド(例えばビア導体13bのランド)を露出させる。また、開口部21aは、例えば図1Aに示す配線板100におけるビア導体113のビアホールに相当する。 While the position of the positioning mark M2 is recognized by the camera 1001, the opening 21a is formed in the insulating layer 21 using the positioning mark M2 as a reference for alignment. Specifically, for example, a predetermined portion of the insulating layer 21 is removed by irradiating a laser beam having a wavelength of about 10640 nm with a CO 2 laser. As a result, an opening 21 a is formed in the insulating layer 21. The opening 21a corresponds to a second opening and exposes a conductor pad (for example, a land of the via conductor 13b) included in the conductor layer 20. The opening 21a corresponds to a via hole of the via conductor 113 in the wiring board 100 shown in FIG. 1A, for example.

こうした方法によれば、所望の位置に正確に開口部21a(第2開口部)を形成することが可能になる。またその結果、配線板におけるビア導体の位置精度を高めることが可能になる。ビア導体13b上に開口部21aを位置精度よく形成することができるので、小径ビアのスタック構造が実現できる。   According to such a method, it is possible to accurately form the opening 21a (second opening) at a desired position. As a result, the position accuracy of the via conductor on the wiring board can be increased. Since the opening 21a can be formed with high positional accuracy on the via conductor 13b, a stack structure of small diameter vias can be realized.

開口部14a(第1開口部)の形成に先立って、絶縁層11(第1絶縁層)に別の位置決めマークを形成し、開口部14aの形成を、その別の位置決めマークを基準にして行ってもよい。例えば図18に示すように、開口部14a(第1開口部)の形成に先立ち、基板の端部に近い余白部分に固定ピンを挿し込むための貫通穴11a(別の位置決めマーク)を設けて、それを基準にして開口部14aを形成してもよい。   Prior to forming the opening 14a (first opening), another positioning mark is formed on the insulating layer 11 (first insulating layer), and the opening 14a is formed with reference to the other positioning mark. May be. For example, as shown in FIG. 18, prior to the formation of the opening 14a (first opening), a through hole 11a (another positioning mark) for inserting a fixing pin is provided in a blank portion near the end of the substrate. The opening 14a may be formed on the basis thereof.

第1開口部を形成するためのレーザ光の照射によって、第2絶縁層に凹部を形成してもよい。例えば図7の工程において、レーザ光の照射により、図19に示すように、絶縁層13(第2絶縁層)に凹部R1を形成してもよい。   A recess may be formed in the second insulating layer by irradiation with laser light for forming the first opening. For example, in the step of FIG. 7, the recess R1 may be formed in the insulating layer 13 (second insulating layer) by irradiation with laser light as shown in FIG.

第1開口部を形成するためのレーザ光の照射によって、位置決めマークを露出させる開口部を形成してもよい。   You may form the opening part which exposes a positioning mark by irradiation of the laser beam for forming a 1st opening part.

例えば図20Aに示すように、絶縁層11上に、導体層12の導体パターンとして金属膜P12を形成し、絶縁層13上に、導体層20の導体パターンとして位置決めマークM2を形成する。そして、例えば図5A〜図6に示す方法と同様の方法により、絶縁層13上及び導体層20上に、絶縁層21及び導体膜22を形成する。この例では、絶縁層13が第1絶縁層に相当し、絶縁層21が第2絶縁層に相当する。   For example, as shown in FIG. 20A, a metal film P12 is formed as a conductor pattern of the conductor layer 12 on the insulating layer 11, and a positioning mark M2 is formed as a conductor pattern of the conductor layer 20 on the insulating layer 13. Then, for example, the insulating layer 21 and the conductor film 22 are formed on the insulating layer 13 and the conductor layer 20 by a method similar to the method shown in FIGS. In this example, the insulating layer 13 corresponds to a first insulating layer, and the insulating layer 21 corresponds to a second insulating layer.

位置決めマークM2は、例えばリング状の導体(導体層20の導体部)からなる(図4A参照)。   The positioning mark M2 is made of, for example, a ring-shaped conductor (conductor portion of the conductor layer 20) (see FIG. 4A).

続けて、図20Bに示すように、例えばCOレーザにより、波長約10640nmのレーザ光を照射することによって、位置決めマークM2を露出させる開口部22bを形成する。このレーザ光の照射では、金属膜P12をレーザ光による加工のストッパとして開口部22bを形成する。開口部22bは、導体膜22、絶縁層21(第2絶縁層)、及び絶縁層13(第1絶縁層)を貫通し、金属膜P12に至る。開口部22bの少なくとも一部は、第1開口部に相当する。 Subsequently, as shown in FIG. 20B, an opening 22b that exposes the positioning mark M2 is formed by irradiating laser light having a wavelength of about 10640 nm, for example, with a CO 2 laser. In this laser light irradiation, the opening 22b is formed using the metal film P12 as a stopper for processing with the laser light. The opening 22b penetrates the conductor film 22, the insulating layer 21 (second insulating layer), and the insulating layer 13 (first insulating layer) and reaches the metal film P12. At least a part of the opening 22b corresponds to the first opening.

続けて、図20Cに示すように、導体層20に含まれる位置決めマークM2を基準にして、絶縁層21に開口部21a(第2開口部)を形成する。   Subsequently, as illustrated in FIG. 20C, an opening 21 a (second opening) is formed in the insulating layer 21 with reference to the positioning mark M <b> 2 included in the conductor layer 20.

位置決めマークM2の位置は、開口部22bを通じて、カメラ1001で光学的に検出する。具体的には、カメラ1001により位置決めマークM2の周辺を撮像して、その撮像データから、位置決めマークM2の位置を検出する。カメラ1001は、絶縁層を介さず直接、位置決めマークM2の位置を認識する。   The position of the positioning mark M2 is optically detected by the camera 1001 through the opening 22b. Specifically, the periphery of the positioning mark M2 is imaged by the camera 1001, and the position of the positioning mark M2 is detected from the imaging data. The camera 1001 directly recognizes the position of the positioning mark M2 without going through the insulating layer.

カメラ1001により位置決めマークM2の位置を認識しながら、位置決めマークM2を位置合わせの基準にして、絶縁層21に開口部21aを形成する。詳しくは、例えばCOレーザにより、波長約10640nmのレーザ光を照射することによって、絶縁層21及びその上の導体膜22の所定の部位を除去する。これにより、絶縁層21及び導体膜22に開口部21aが形成される。開口部21aは、第2開口部に相当し、導体層20に含まれる導体パッド(例えばビア導体13bのランド)を露出させる。また、開口部21aは、例えば図1Aに示す配線板100におけるビア導体113のビアホールに相当する。 While the position of the positioning mark M2 is recognized by the camera 1001, the opening 21a is formed in the insulating layer 21 using the positioning mark M2 as a reference for alignment. Specifically, for example, by irradiating laser light having a wavelength of about 10640 nm with a CO 2 laser, predetermined portions of the insulating layer 21 and the conductor film 22 thereon are removed. As a result, an opening 21 a is formed in the insulating layer 21 and the conductor film 22. The opening 21a corresponds to a second opening and exposes a conductor pad (for example, a land of the via conductor 13b) included in the conductor layer 20. The opening 21a corresponds to a via hole of the via conductor 113 in the wiring board 100 shown in FIG. 1A, for example.

こうした方法によれば、所望の位置に正確に開口部21a(第2開口部)を形成することが可能になる。またその結果、配線板におけるビア導体の位置精度を高めることが可能になる。   According to such a method, it is possible to accurately form the opening 21a (second opening) at a desired position. As a result, the position accuracy of the via conductor on the wiring board can be increased.

また、カメラ1001は、絶縁層を介さず直接、位置決めマークM2の位置を認識するため、絶縁層越しに位置決めマークを検出する場合よりも、高い精度で位置決めマークの位置を検出することが可能になる。   In addition, since the camera 1001 directly recognizes the position of the positioning mark M2 without going through the insulating layer, the position of the positioning mark can be detected with higher accuracy than when the positioning mark is detected through the insulating layer. Become.

ただし、図20A〜図20Cに示す方法よりも、上記実施形態に係る方法(図7、図11参照)の方が、加工時間は短くて済む。また、上記実施形態に係る方法(図7、図11参照)であれば、位置決めマークに直接レーザ光が照射されないため、位置決めマークが熱等によるダメージを受けにくい。また、絶縁層13に窪みが形成されにくいため、上層の絶縁層の平坦性が高くなる。   However, the processing time of the method according to the above-described embodiment (see FIGS. 7 and 11) is shorter than the method shown in FIGS. 20A to 20C. In the method according to the above-described embodiment (see FIGS. 7 and 11), the positioning mark is not directly irradiated with laser light, and therefore the positioning mark is not easily damaged by heat or the like. Further, since the depression is difficult to be formed in the insulating layer 13, the flatness of the upper insulating layer is increased.

位置決めマークの平面形状は、図4A又は図4Bに示したリング状に限られず任意である。位置決めマークの平面形状は、例えば図21Aに示されるように、略円(略真円)であってもよいし、例えば図21Bに示されるように、略正方形であってもよい。また、略正六角形、略正八角形など、略正方形以外の略正多角形であってもよい。なお、多角形の角の形状は任意であり、例えば略直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。ただし、熱応力の集中を防止する上では、角が丸みを帯びていた方が好ましい。   The planar shape of the positioning mark is not limited to the ring shape shown in FIG. 4A or 4B, and is arbitrary. The planar shape of the positioning mark may be a substantially circle (substantially perfect circle), for example, as shown in FIG. 21A, or may be a substantially square, for example, as shown in FIG. 21B. Further, it may be a substantially regular polygon other than a substantially square, such as a substantially regular hexagon or a substantially regular octagon. In addition, the shape of the polygonal corner is arbitrary, and may be rounded, for example, substantially right angle, acute angle, obtuse angle. However, in order to prevent concentration of thermal stress, it is preferable that the corners are rounded.

さらに、位置決めマークの平面形状は、略楕円であっても、略長方形又は略三角形等であってもよいし、図21Cに示す略十字形又は図21Dに示す略正多角星形など、中心から放射状に直線を引いた形(複数の羽根を放射状に配置した形)であってもよい。   Further, the planar shape of the positioning mark may be a substantially elliptical shape, a substantially rectangular shape, a substantially triangular shape, or the like, or from the center such as a substantially cross shape shown in FIG. 21C or a substantially regular polygonal star shape shown in FIG. 21D. A shape in which a straight line is drawn radially (a shape in which a plurality of blades are arranged radially) may be used.

無機フィラーF10を絶縁層13(第2絶縁層)の略全体に分散させることは必須ではない。例えば図22に示すように、絶縁層13は、表層部のみに無機フィラーF10を有していてもよい。   It is not essential to disperse the inorganic filler F10 over substantially the entire insulating layer 13 (second insulating layer). For example, as shown in FIG. 22, the insulating layer 13 may have an inorganic filler F10 only in the surface layer portion.

無機フィラーF10として、球形以外の形状を有するフィラーを用いてもよい。例えば図23に示すように、球形フィラーに代えて、破砕状のフィラー(例えば破砕シリカ)を、無機フィラーF10として用いてもよい。   A filler having a shape other than a spherical shape may be used as the inorganic filler F10. For example, as shown in FIG. 23, a crushed filler (for example, crushed silica) may be used as the inorganic filler F10 instead of the spherical filler.

無機フィラーF10の材質は任意である。例えば炭酸カルシウムからなるフィラー(以下、炭酸カルシウムフィラーという)、硫酸バリウムからなるフィラー(以下、硫酸バリウムフィラーという)、又は水酸化アルミニウムからなるフィラー(以下、水酸化アルミニウムフィラーという)など、シリカ系フィラー以外の無機フィラーを用いてもよい。また、シリカ系フィラー、炭酸カルシウムフィラー、硫酸バリウムフィラー、及び水酸化アルミニウムフィラーの中から選択した2種類以上の無機フィラーを、第2絶縁層に含ませてもよい。   The material of the inorganic filler F10 is arbitrary. For example, a silica filler such as a filler made of calcium carbonate (hereinafter referred to as calcium carbonate filler), a filler made of barium sulfate (hereinafter referred to as barium sulfate filler), or a filler made of aluminum hydroxide (hereinafter referred to as aluminum hydroxide filler). Other inorganic fillers may be used. Further, two or more kinds of inorganic fillers selected from silica-based fillers, calcium carbonate fillers, barium sulfate fillers, and aluminum hydroxide fillers may be included in the second insulating layer.

配線板の製造方法は、実施形態で示した順序及び内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。   The method for manufacturing a wiring board is not limited to the order and contents shown in the embodiment, and the order and contents can be arbitrarily changed without departing from the gist of the present invention. Moreover, you may omit the process which is not required according to a use etc.

上記実施形態及び変形例は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましい。   The said embodiment and modification can be combined arbitrarily. It is preferable to select an appropriate combination according to the application.

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。   The embodiment of the present invention has been described above. However, various modifications and combinations required for design reasons and other factors are not limited to the invention described in the “claims” or the “mode for carrying out the invention”. It should be understood that it is included in the scope of the invention corresponding to the specific examples described in the above.

本発明に係る配線板の製造方法は、携帯電話などの回路基板として用いられる配線板の製造に適している。   The method for manufacturing a wiring board according to the present invention is suitable for manufacturing a wiring board used as a circuit board for a mobile phone or the like.

11 絶縁層
11a 貫通穴
12 導体層
13 絶縁層
13a 開口部
13b ビア導体
14 導体膜
14a 開口部
15 無電解めっき膜
15a 開口部
16 めっきレジスト
16a めっきレジスト
16b 開口部
17 電解めっき膜
20 導体層
21 絶縁層
21a 開口部
22 導体膜
22a 開口部
22b 開口部
100 配線板
101 基板
102 絶縁層
103 絶縁層
106 ソルダーレジスト
106a 開口部
107 ソルダーレジスト
107a 開口部
111 ビア導体
111a 導体層
112 ビア導体
112a 導体層
113 ビア導体
113a 導体層
114a 導体層
200 電子部品
200a 封止樹脂
200b アンダーフィル材
1001 カメラ
1002 マスク
1002a 開口部
F1 第1面
F2 第2面
F10 無機フィラー
M1、M2 位置決めマーク
P1、P2 パッド
P11 導体パッド
P12 金属膜
R1 凹部
W1 配線
DESCRIPTION OF SYMBOLS 11 Insulating layer 11a Through-hole 12 Conductive layer 13 Insulating layer 13a Opening part 13b Via conductor 14 Conductive film 14a Opening part 15 Electroless plating film 15a Opening part 16 Plating resist 16a Plating resist 16b Opening part 17 Electrolytic plating film 20 Conductive layer 21 Insulation Layer 21a Opening 22 Conductor film 22a Opening 22b Opening 100 Wiring board 101 Substrate 102 Insulating layer 103 Insulating layer 106 Solder resist 106a Opening 107 Solder resist 107a Opening 111 Via conductor 111a Conductor layer 112 Via conductor 112a Conductor layer 113 Via Conductor 113a Conductor layer 114a Conductor layer 200 Electronic component 200a Sealing resin 200b Underfill material 1001 Camera 1002 Mask 1002a Opening F1 First surface F2 Second surface F10 Inorganic filler M1 , M2 Positioning mark P1, P2 Pad P11 Conductor pad P12 Metal film R1 Concave W1 Wiring

Claims (20)

第1絶縁層を準備することと、
前記第1絶縁層上に、導体層を形成することと、
前記導体層上に、第2絶縁層を形成することと、
前記第2絶縁層上に、導体膜を形成することと、
レーザ光を照射することによって、前記導体膜に第1開口部を形成することと、
前記第1開口部を通じて、前記導体層に含まれる位置決めマークの位置を光学的に検出することと、
前記位置決めマークを基準にして、前記導体層に含まれる導体パッドを露出させる第2開口部を前記第2絶縁層に形成することと、
を含む、
ことを特徴とする配線板の製造方法。
Providing a first insulating layer;
Forming a conductor layer on the first insulating layer;
Forming a second insulating layer on the conductor layer;
Forming a conductor film on the second insulating layer;
Irradiating a laser beam to form a first opening in the conductor film;
Optically detecting a position of a positioning mark included in the conductor layer through the first opening;
Forming a second opening in the second insulating layer that exposes a conductor pad included in the conductor layer with reference to the positioning mark;
including,
A method for manufacturing a wiring board.
前記第1開口部の形成では、前記第1開口部において前記第2絶縁層を露出させる、
ことを特徴とする請求項1に記載の配線板の製造方法。
In the formation of the first opening, the second insulating layer is exposed in the first opening.
The manufacturing method of the wiring board of Claim 1 characterized by the above-mentioned.
前記レーザ光の波長は、約450nm〜約1200nmの範囲内にある、
ことを特徴とする請求項1又は2に記載の配線板の製造方法。
The wavelength of the laser light is in the range of about 450 nm to about 1200 nm.
The method for manufacturing a wiring board according to claim 1 or 2, wherein
前記第2絶縁層は、心材を樹脂に含浸させてなる、
ことを特徴とする請求項1乃至3のいずれか一項に記載の配線板の製造方法。
The second insulating layer is formed by impregnating a core material with resin.
The method for manufacturing a wiring board according to any one of claims 1 to 3, wherein
前記位置決めマークの位置検出は、撮像によって行う、
ことを特徴とする請求項1乃至4のいずれか一項に記載の配線板の製造方法。
The position detection of the positioning mark is performed by imaging.
The manufacturing method of the wiring board as described in any one of Claims 1 thru | or 4 characterized by the above-mentioned.
前記第2開口部の形成は、前記撮像により前記位置決めマークの位置を認識しながら、前記第2絶縁層にレーザ光を照射することによって行う、
ことを特徴とする請求項5に記載の配線板の製造方法。
The second opening is formed by irradiating the second insulating layer with laser light while recognizing the position of the positioning mark by the imaging.
The method for manufacturing a wiring board according to claim 5.
前記撮像では、絶縁層越しに前記位置決めマークを認識する、
ことを特徴とする請求項6に記載の配線板の製造方法。
In the imaging, the positioning mark is recognized through an insulating layer.
The method for manufacturing a wiring board according to claim 6.
前記第1開口部を形成するための前記レーザ光の照射によって、前記位置決めマークを露出させる、
ことを特徴とする請求項1乃至7のいずれか一項に記載の配線板の製造方法。
Exposing the positioning mark by irradiating the laser beam to form the first opening;
The method for manufacturing a wiring board according to any one of claims 1 to 7, wherein
前記導体膜は、金属箔からなる、
ことを特徴とする請求項1乃至8のいずれか一項に記載の配線板の製造方法。
The conductor film is made of a metal foil,
The method for manufacturing a wiring board according to any one of claims 1 to 8, wherein
前記導体膜の形成は、
金属箔を形成することと、
前記形成した金属箔を薄くすることと、
を含む、
ことを特徴とする請求項9に記載の配線板の製造方法。
The formation of the conductor film is as follows:
Forming a metal foil;
Thinning the formed metal foil;
including,
The method for manufacturing a wiring board according to claim 9.
前記金属箔を薄くすることでは、前記金属箔を半分以下の厚さまで薄くする、
ことを特徴とする請求項10に記載の配線板の製造方法。
By thinning the metal foil, the metal foil is thinned to a thickness of less than half,
The method for manufacturing a wiring board according to claim 10.
前記金属箔は、銅箔からなり、
前記金属箔を薄くすることでは、前記金属箔の厚さを5μm以下にする、
ことを特徴とする請求項10又は11に記載の配線板の製造方法。
The metal foil is made of copper foil,
By thinning the metal foil, the thickness of the metal foil is 5 μm or less.
The method for manufacturing a wiring board according to claim 10 or 11, wherein:
前記導体膜は、銅箔からなり、
前記第1開口部内、前記第2開口部内、及び前記導体膜上に、めっきシード層を形成することと、
レーザ光を照射することによって、前記めっきシード層に第3開口部を形成することと、
前記第3開口部を通じて、前記位置決めマークの位置を光学的に検出することと、
前記位置決めマークを基準にして、前記めっきシード層上にめっきレジストを形成することと、
をさらに含む、
ことを特徴とする請求項1乃至12のいずれか一項に記載の配線板の製造方法。
The conductor film is made of copper foil,
Forming a plating seed layer in the first opening, in the second opening, and on the conductor film;
Irradiating a laser beam to form a third opening in the plating seed layer;
Optically detecting the position of the positioning mark through the third opening;
Forming a plating resist on the plating seed layer with reference to the positioning mark;
Further including
The method for manufacturing a wiring board according to any one of claims 1 to 12, wherein
前記第1開口部は、前記位置決めマークの外形よりも大きい、
ことを特徴とする請求項1乃至13のいずれか一項に記載の配線板の製造方法。
The first opening is larger than the outer shape of the positioning mark,
The method for manufacturing a wiring board according to any one of claims 1 to 13, wherein
前記第1開口部を形成するための前記レーザ光と前記第3開口部を形成するための前記レーザ光とは、同じ光源から発せられる、
ことを特徴とする請求項1乃至14のいずれか一項に記載の配線板の製造方法。
The laser beam for forming the first opening and the laser beam for forming the third opening are emitted from the same light source.
The method for manufacturing a wiring board according to any one of claims 1 to 14, wherein:
前記第2開口部の形成では、レーザ光の照射により、前記第2絶縁層及びその上の前記導体膜を除去することで、前記第2開口部を形成する、
ことを特徴とする請求項1乃至15のいずれか一項に記載の配線板の製造方法。
In the formation of the second opening, the second opening is formed by removing the second insulating layer and the conductor film thereon by laser light irradiation.
The method for manufacturing a wiring board according to any one of claims 1 to 15, wherein
前記第2開口部は、レーザ光を前記第2絶縁層に照射することによって形成され、
前記第1開口部を形成するための前記レーザ光の波長は、前記第2開口部を形成するための前記レーザ光の波長と異なる、
ことを特徴とする請求項1乃至16のいずれか一項に記載の配線板の製造方法。
The second opening is formed by irradiating the second insulating layer with laser light,
The wavelength of the laser beam for forming the first opening is different from the wavelength of the laser beam for forming the second opening,
The method of manufacturing a wiring board according to any one of claims 1 to 16, wherein
前記第1開口部の形成に先立って、前記第1絶縁層に別の位置決めマークを形成することを含み、
前記第1開口部の形成は、前記別の位置決めマークを基準にして行う、
ことを特徴とする請求項1乃至17のいずれか一項に記載の配線板の製造方法。
Forming another positioning mark in the first insulating layer prior to forming the first opening,
The first opening is formed on the basis of the another positioning mark.
The method for manufacturing a wiring board according to any one of claims 1 to 17, wherein:
前記レーザ光の照射に先立って、前記第1絶縁層よりも下層に金属膜を形成し、
前記第1開口部を形成するための前記レーザ光の照射では、前記金属膜を前記レーザ光による加工のストッパとして、前記第1絶縁層を貫通する開口部を形成する、
ことを特徴とする請求項1乃至18のいずれか一項に記載の配線板の製造方法。
Prior to the laser light irradiation, a metal film is formed below the first insulating layer,
In the irradiation with the laser beam for forming the first opening, the opening penetrating the first insulating layer is formed using the metal film as a stopper for processing with the laser beam.
The method for manufacturing a wiring board according to claim 1, wherein
前記第1絶縁層は、配線板のコア基板であり、
前記第2絶縁層は、層間絶縁層であり、
前記第2絶縁層上に、上層導体層を形成することと、
前記第2開口部内に、前記導体層と前記上層導体層とを互いに電気的に接続するための導体を形成することと、
をさらに含む、
ことを特徴とする請求項1乃至19のいずれか一項に記載の配線板の製造方法。
The first insulating layer is a core substrate of a wiring board;
The second insulating layer is an interlayer insulating layer;
Forming an upper conductor layer on the second insulating layer;
Forming a conductor in the second opening for electrically connecting the conductor layer and the upper conductor layer to each other;
Further including
The method for manufacturing a wiring board according to any one of claims 1 to 19, wherein:
JP2011174369A 2011-08-09 2011-08-09 Manufacturing method of wiring board Pending JP2013038280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011174369A JP2013038280A (en) 2011-08-09 2011-08-09 Manufacturing method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011174369A JP2013038280A (en) 2011-08-09 2011-08-09 Manufacturing method of wiring board

Publications (1)

Publication Number Publication Date
JP2013038280A true JP2013038280A (en) 2013-02-21

Family

ID=47887592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011174369A Pending JP2013038280A (en) 2011-08-09 2011-08-09 Manufacturing method of wiring board

Country Status (1)

Country Link
JP (1) JP2013038280A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130886A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 The method for manufacturing the printed circuit board
US11648735B2 (en) 2017-06-26 2023-05-16 Raylase Gmbh Automated calibration of an apparatus for the fully parallelized additive manufacturing of a component with combined working areas

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094231A (en) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd Method of fabricating printed interconnection board
JP2002033584A (en) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd Manufacturing method for multilayer printed-wiring board
JP2002185149A (en) * 2000-12-15 2002-06-28 Nippon Avionics Co Ltd Method of manufacturing printed wiring board
JP2003060356A (en) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd Manufacturing method of multilayer printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094231A (en) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd Method of fabricating printed interconnection board
JP2002033584A (en) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd Manufacturing method for multilayer printed-wiring board
JP2002185149A (en) * 2000-12-15 2002-06-28 Nippon Avionics Co Ltd Method of manufacturing printed wiring board
JP2003060356A (en) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd Manufacturing method of multilayer printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130886A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 The method for manufacturing the printed circuit board
KR102191573B1 (en) * 2014-05-14 2020-12-15 엘지이노텍 주식회사 The method for manufacturing the printed circuit board
US11648735B2 (en) 2017-06-26 2023-05-16 Raylase Gmbh Automated calibration of an apparatus for the fully parallelized additive manufacturing of a component with combined working areas

Similar Documents

Publication Publication Date Title
US7488428B2 (en) Method for forming stacked via-holes in printed circuit boards
WO2011152312A1 (en) Wiring board production method
US9491866B2 (en) Method for manufacturing a printed circuit board
TW201640965A (en) Manufacturing method of flexible printed wiring board
US9226409B2 (en) Method for manufacturing a wiring board
US8756803B2 (en) Method for manufacturing printed wiring board
JP5313202B2 (en) Build-up type multilayer printed wiring board and manufacturing method thereof
KR20120067968A (en) Multilayer wiring substrate and method of manufacturing the same
JP2013211431A (en) Electronic component to be built in printed wiring board and manufacturing method of component built-in printed wiring board
JP2009260204A (en) Printed circuit board and method of manufacturing the same
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
JP2013038280A (en) Manufacturing method of wiring board
CN102308679A (en) Method of manufacturing multi-layered printed circuit board
JP6016004B2 (en) Wiring board and manufacturing method thereof
JP2016004810A (en) Electronic circuit device and manufacturing method of the same
JP3596374B2 (en) Manufacturing method of multilayer printed wiring board
CN214381571U (en) Circuit board circuit structure with through hole
JP6321979B2 (en) Printed wiring board and manufacturing method thereof
KR101223400B1 (en) Side plating method of substrate outskirts
JP2000165047A (en) Manufacture of printed wiring board
JP6215731B2 (en) Printed wiring board and manufacturing method thereof
KR101811941B1 (en) Embedded printed circuit board manufacturing method
JP4736251B2 (en) Film carrier and manufacturing method thereof
JP2012054382A (en) Circuit board, method of manufacturing the circuit board, and semiconductor device
JP2012109509A (en) Printed wiring board manufacturing method, the printed wiring board, and semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319