JP2000165047A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JP2000165047A JP2000165047A JP33585798A JP33585798A JP2000165047A JP 2000165047 A JP2000165047 A JP 2000165047A JP 33585798 A JP33585798 A JP 33585798A JP 33585798 A JP33585798 A JP 33585798A JP 2000165047 A JP2000165047 A JP 2000165047A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- circuit pattern
- recognition
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プリント配線板の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board.
【０００２】[0002]
【従来の技術】近年、電子機器の小型化に伴い、プリン
ト配線板の小型化、薄層化、軽量化、高密度化などが求
められている。これらの要求を満たすために層間の電気
接続を設けながら積み上げ多層化するビルドアップ方法
が採られるようになってきた。2. Description of the Related Art In recent years, as electronic devices have become smaller, there has been a demand for smaller, thinner, lighter, and higher-density printed wiring boards. In order to satisfy these demands, a build-up method of stacking and multi-layering while providing electrical connection between layers has been adopted.
【０００３】ビルドアップ方法において導体層の形成方
法としてアディティブ方法、セミアディティブ方法また
はサブトラクティブ方法が多く用いられているが、前二
方法は全面に無電解・電解のメッキ方法で導体層を形成
するために前記導体層と絶縁層の密着力が低いために信
頼性が劣っている。一方サブトラクティブ方法において
は、密着力が高いものの内層回路と外層回路の位置合わ
せが困難であった。即ち、内層回路を形成したコアとな
る基板に絶縁層及び導体層を積層するために表面から内
層回路を見ることができない。従来方法においては、内
層回路と同時に形成されたターゲットマークをエンドミ
ルドリルにより表面から導体層・絶縁層をドリル加工し
て露出させていた。しかしこのドリルの方法で内層の導
体層であるターゲットマークを残してミクロン単位の深
さ制御をすることは非常に難しい技術であった。また、
露出したターゲットマークを基準としてコアとなる基板
に位置決め孔を設けてこの位置決め孔を基準として積
層、ビアホールの形成、回路パターンの形成が行われて
いた。In the build-up method, an additive method, a semi-additive method or a subtractive method is often used as a method of forming a conductor layer. In the former two methods, a conductor layer is formed on the entire surface by an electroless / electrolytic plating method. Therefore, the reliability is inferior because the adhesion between the conductor layer and the insulating layer is low. On the other hand, in the subtractive method, it is difficult to align the inner layer circuit and the outer layer circuit although the adhesion is high. That is, since the insulating layer and the conductor layer are laminated on the substrate serving as the core on which the inner circuit is formed, the inner circuit cannot be seen from the surface. In the conventional method, a target mark formed simultaneously with the inner layer circuit is exposed by drilling a conductor layer and an insulating layer from the surface by an end mill drill. However, it is very difficult to control the depth in micron units by using this drill method while leaving the target mark, which is the inner conductor layer. Also,
A positioning hole is provided in a substrate serving as a core with reference to the exposed target mark, and lamination, formation of a via hole, and formation of a circuit pattern have been performed with reference to the positioning hole.
【０００４】また、ビルドアップ方法でコアとなる基板
に絶縁層の樹脂を積層し、該樹脂の一部分を除去してタ
ーゲットマークを露出する方法も提案されている。この
方法では、樹脂のみを除去する方法であるために安易な
方法であるものの前述のようにアディティブ方法、セミ
アディティブ方法のために樹脂層と導体層の密着強度が
弱いという問題点がある。Further, a method has been proposed in which an insulating layer resin is laminated on a substrate serving as a core by a build-up method, and a portion of the resin is removed to expose a target mark. This method is a simple method because only the resin is removed, but has a problem that the adhesive strength between the resin layer and the conductor layer is weak because of the additive method and the semi-additive method as described above.
【０００５】[0005]
【発明が解決しようとする課題】このような従来方法に
おいては、アディティブ系の方法であるために絶縁層と
導体層の密着強度が弱い。サブトラクティブ方法は絶縁
層と導体層の密着強度が高いものの外層の導体層により
内層のターゲットマークである認識マークが外部から読
みとれないために位置決め孔を基準にして積層、ビアホ
ールの形成、回路パターンの形成を行う、またはドリル
加工の非常に困難な方法などが採られていたために内層
パターン及び外層パターンの位置ズレが起こる、形成し
たビアホールが内層導体層と一致しない等による位置ズ
レ、電気的接続の不具合などが多い、品質・信頼性が悪
い、歩留まりが低い等の問題が発生することがあった。
特に、位置ズレに関して図４を用いて説明すれば、絶縁
層３０・内層の導体層であるビアランド３１・導体層３
２である多層基板の導体層３２に窓を形成してレーザ３
３で孔開けした場合にビアランド３１と窓の位置がズレ
て更に下位の導体層まで孔３４が形成されて電気接続工
程で余分な電気接続が行われるトラブルが発生すること
があった。In such a conventional method, the adhesion between the insulating layer and the conductor layer is low because of the additive method. In the subtractive method, although the adhesion strength between the insulating layer and the conductor layer is high, the recognition mark, which is the target mark of the inner layer, cannot be read from the outside by the conductor layer of the outer layer. The inner layer pattern and outer layer pattern are misaligned due to the extremely difficult method of forming or drilling, etc., the misalignment of the formed via hole with the inner conductor layer, etc. Problems such as many defects, poor quality / reliability, and low yield may occur.
In particular, the positional deviation will be described with reference to FIG. 4. In other words, the insulating layer 30, the via land 31, which is the inner conductive layer, and the conductive layer 3
2. A window is formed in the conductor layer 32 of the multilayer substrate,
When the hole is formed in step 3, the position of the via land 31 and the window is displaced, and a hole 34 is formed even to a lower conductive layer, which may cause a trouble that extra electric connection is made in the electric connection step.
【０００６】[0006]
【課題を解決するための手段】本発明は、回路パターン
及び認識マークを形成したコア基材に外層絶縁層及び外
層導体層を積層する工程、該外層導体層を均一に薄層化
する工程、認識装置で該認識マークを読み取る工程、該
外部導体層及び該外部絶縁層をレーザ光線により除去し
てビア孔を形成する工程、該ビア孔を介して内部導体層
及び外部導体層を電気接続する工程並びにサブトラクテ
ィブ方法にて回路パターンを形成する工程よりなるプリ
ント配線板の製造方法であり、サブトラクティブ方法で
あるために絶縁層と導体層の密着強度が高く、内層のコ
ア基材に形成された認識マークを読み取り、読み取った
該認識マークの位置データによりズレ、基板の伸縮の量
を認識して補正基準位置とし使用してビアホール・外層
回路パターンを形成するために内層パターン及び外層パ
ターンの位置ズレが非常に少なく、ビアホールと内層導
体層が一致して位置ズレ、電気的接続の不具合などがな
く、品質・信頼性が高く、歩留まりが高いなどより一層
優れたプリント配線板の製造方法を提供するものであ
る。The present invention comprises a step of laminating an outer insulating layer and an outer conductor layer on a core substrate on which a circuit pattern and a recognition mark are formed, a step of uniformly thinning the outer conductor layer, Reading the recognition mark with a recognition device, removing the outer conductor layer and the outer insulating layer with a laser beam to form a via hole, and electrically connecting the inner conductor layer and the outer conductor layer via the via hole. It is a method for manufacturing a printed wiring board comprising a step and a step of forming a circuit pattern by a subtractive method.Because of the subtractive method, the adhesive strength between the insulating layer and the conductor layer is high, and the substrate is formed on the inner layer core base material. The recognition mark is read, and the displacement and the amount of expansion and contraction of the board are recognized based on the read position data of the recognition mark and used as a correction reference position to form a via hole / outer layer circuit pattern. The inner layer pattern and the outer layer pattern have very little misalignment, the via hole and the inner conductor layer match, and there is no misalignment or electrical connection failure, and the quality and reliability are high, and the yield is high. An object of the present invention is to provide an excellent method for manufacturing a printed wiring board.
【０００７】以下、本発明に係るプリント配線板の製造
方法について詳述する。図１、図２、図３にて説明す
る。本発明に係るプリント配線板の製造方法は、内層絶
縁層１１及び内層導体層１２を複数層積層した金属張基
板の金属箔層をエッチングして回路パターンを設けると
共に認識マーク４を複数個形成してコア基材５とし、
（尚、必要に応じて該コア基材にスルホール、ビアホー
ルなどが形成されていてもよい。）該コア基材に外層絶
縁層１３及び外層導体層１４を積層し、該外部導体層を
均一に薄層化し、該認識マーク４を認識装置２０で読み
取り、読み取った該認識マークの位置より内層導体層の
回路パターン位置、積層された基板の自己伸縮によるズ
レの量を認識し、後工程での補正基準位置とする。該補
正基準位置により外部導体層１４及び外部絶縁層１３を
レーザ光線２３により除去してビア孔２４を形成し、該
ビア孔を介して内部導体層１２と外部導体層１４を電気
接続し、サブトラクティブ方法にて外部導体層１４をエ
ッチングして回路パターンを形成することである。Hereinafter, a method for manufacturing a printed wiring board according to the present invention will be described in detail. This will be described with reference to FIGS. 1, 2, and 3. In the method for manufacturing a printed wiring board according to the present invention, a metal foil layer of a metal-clad board in which a plurality of inner-layer insulating layers 11 and inner-layer conductor layers 12 are stacked is etched to form a circuit pattern and form a plurality of recognition marks 4. To make the core substrate 5,
(If necessary, through holes, via holes, etc. may be formed in the core substrate.) An outer insulating layer 13 and an outer conductor layer 14 are laminated on the core substrate, and the outer conductor layer is uniformly formed. The recognition mark 4 is read by the recognition device 20, and the position of the circuit pattern of the inner conductor layer and the amount of displacement due to the self-expansion and contraction of the laminated substrate are recognized from the position of the read recognition mark. This is the correction reference position. The outer conductor layer 14 and the outer insulating layer 13 are removed by the laser beam 23 at the corrected reference position to form a via hole 24, and the inner conductor layer 12 and the outer conductor layer 14 are electrically connected via the via hole, and That is, the circuit pattern is formed by etching the outer conductor layer 14 by an active method.
【０００８】更に詳述すると複数層積層した金属張基板
は、内層絶縁層１１がエポキシ、ポリイミド、フェノー
ル、ビスマレイミド・トリアジン、ポリフェニレンエー
テル等を主成分とした一般に使用されている樹脂でもよ
く、繊維織布、繊維不織布に前記樹脂類を含浸したも
の、前記樹脂類に無機物の充填材を添加したものでもよ
く、内層導体層１２が銅、アルミニウム、ステンレス、
タングステン、等の一般に使用されている金属箔がよ
く、金属張基板への回路パターン、認識マーク４の形成
方法が通常行われている方法で形成することができ、コ
ア基材となる。該コア基材の表面導体層を通常の方法で
黒化処理し、化学還元処理して積層するためのコア基材
５とする。（好ましくは、ビア孔が形成される底部位置
となる該内層導体層の部分が黒化処理、化学還元処理が
なされていないことである。処理しない導体層の表面は
レーザ光線を反射してビア孔の形成がストップする。）More specifically, in the metal-clad substrate having a plurality of laminated layers, the inner insulating layer 11 may be a commonly used resin whose main component is epoxy, polyimide, phenol, bismaleimide triazine, polyphenylene ether, or the like. Woven fabric, fiber non-woven fabric may be impregnated with the resin, or the resin may be added with an inorganic filler, and the inner conductor layer 12 may be made of copper, aluminum, stainless steel,
A commonly used metal foil such as tungsten is preferable, and can be formed by a method for forming a circuit pattern and a recognition mark 4 on a metal-clad substrate, which is usually used, and becomes a core base material. The surface conductor layer of the core base material is subjected to blackening treatment by a usual method, and subjected to chemical reduction treatment to form a core base material 5 for lamination. (Preferably, the portion of the inner conductor layer at the bottom position where the via hole is formed has not been subjected to blackening treatment or chemical reduction treatment. The surface of the untreated conductor layer reflects a laser beam to form a via hole. The formation of holes stops.)
【０００９】認識マーク４の形状を特に限定するもので
はなく、ドーナツ型、円形型、四角型、井型、等の中心
部分または特定位置部分が確認できる形状がよい。好ま
しくは、ドーナツ型または円形型である。また、認識マ
ークの数は、複数個であり金属張基板の片面のみでもよ
く、両面に形成してもよい。両面に形成する場合には、
認識装置での認識度を向上するために両面での位置をず
らすことが好ましい。好ましくは、４個以上であり、位
置座標としてのズレのみでなく工程中での基板の伸縮も
確認してズレの量を補正した外層導体層加工工程のフォ
トマスクパターンフィルムを作成することもでき、レー
ザ装置の補正基準位置データとしても使用できる。好ま
しくは、長方形の位置に認識マークを配置することであ
る。The shape of the recognition mark 4 is not particularly limited, and a shape such as a donut shape, a circular shape, a square shape, a well shape or the like at which a central portion or a specific position portion can be confirmed is preferable. Preferably, it is a donut type or a circular type. The number of the recognition marks is plural, and may be formed on only one side of the metal-clad substrate, or may be formed on both sides. When forming on both sides,
It is preferable to shift the positions on both sides in order to improve the degree of recognition by the recognition device. Preferably, the number is four or more, and a photomask pattern film in an outer conductor layer processing step in which the amount of the deviation is corrected by checking not only the deviation as the position coordinates but also the expansion and contraction of the substrate during the process can be produced. Can also be used as correction reference position data of the laser device. Preferably, the recognition mark is arranged at a rectangular position.
【００１０】外層絶縁層１３は、内層絶縁層と同様な樹
脂類でもよく、または繊維織布、繊維不織布に樹脂類を
含浸したもの、樹脂類に無機物の充填材を添加したもの
でもよい。外層導体層１４は、内層導体層と同様な金属
箔類がよい。また、コア基材５への外層絶縁層及び外層
導体層の積層方法を特に限定するものではない。前記の
外層絶縁層材料よりなる樹脂層（プリプレグ）の一枚ま
たは複数枚及び前記の外層導体層材料よりなる金属箔を
一般的に行われている方法でコア基材に積層することで
ある。または、前記の外部導体層材料よりなる金属箔に
前記の外層絶縁層材料を貼付した絶縁層付金属箔を絶縁
層側をコア基材側に積層配置して一般的に行われている
方法でコア基材に積層することである。The outer insulating layer 13 may be made of the same resin as the inner insulating layer, or may be a fiber woven fabric, a fiber nonwoven fabric impregnated with a resin, or a resin added with an inorganic filler. The outer conductor layer 14 is preferably made of the same metal foil as the inner conductor layer. Further, the method of laminating the outer insulating layer and the outer conductor layer on the core substrate 5 is not particularly limited. One or more resin layers (prepregs) made of the material of the outer insulating layer and a metal foil made of the material of the outer conductor layer are laminated on a core base material by a generally used method. Alternatively, a metal foil with the insulating layer obtained by affixing the outer layer insulating layer material to the metal foil made of the outer conductor layer material is a method generally used in which the insulating layer side is stacked and disposed on the core base material side. Laminating on a core substrate.
【００１１】外層導体層の薄層化の方法、厚み、等を特
に限定するものではない。一般的に行われている機械的
研磨加工、エッチング、などである。好ましくは、プリ
ント配線板をエッチング液に浸漬するエッチング方法で
ある。エッチング液として好ましくは、アルカリ系、塩
化第二銅系、塩化第二鉄系、硫酸／過酸化水素系、亜硫
酸塩類系、などである。更に好ましくは、アルカリ系、
硫酸／過酸化水素系、亜硫酸塩類系である。特に好まし
くは、エッチングのコントロールが容易で、表面粗度が
小さく、均一エッチング性の硫酸／過酸化水素系であ
る。また、薄層化による外部導体層の厚みは、９〜１μ
ｍであることが好ましい。更に好ましくは、７〜１μｍ
である。特に好ましくは、５〜２μｍである。There is no particular limitation on the method, thickness, etc., of reducing the thickness of the outer conductor layer. These include mechanical polishing, etching, and the like, which are generally performed. Preferably, an etching method in which the printed wiring board is immersed in an etchant is used. Preferred examples of the etchant include alkali, cupric chloride, ferric chloride, sulfuric acid / hydrogen peroxide, and sulfites. More preferably, an alkaline system,
Sulfuric acid / hydrogen peroxide system and sulfites system. Particularly preferred is a sulfuric acid / hydrogen peroxide system which is easy to control the etching, has a small surface roughness, and has a uniform etching property. In addition, the thickness of the outer conductor layer due to thinning is 9-1 μm.
m is preferable. More preferably, 7 to 1 μm
It is. Particularly preferably, it is 5 to 2 μm.
【００１２】認識装置２０は、光学系で認識マーク４の
位置が読みとれる装置であればよく特に限定するもので
はない。例えば、ＣＣＤカメラ、Ｘ線カメラ、ＴＶ用カ
メラ、光学投影機、等である。好ましくは、自動計測を
させることができるＣＣＤカメラ、Ｘ線カメラである。
ＣＣＤカメラを使用する場合は、認識マークの位置に相
当する外部導体層を除去し、内部に存在する該認識マー
クを確認する、または、外部絶縁層も除去して該認識マ
ークを確認してもよい。Ｘ線カメラを使用する場合は、
外部導体層を除去することなくＸ線の透過により内部の
認識マークを確認する。このような認識装置は、露光ア
ライメント装置、レーザ加工装置、等に装着して使用す
ることが一般的に行われている。The recognition device 20 is not particularly limited as long as it can read the position of the recognition mark 4 by an optical system. For example, a CCD camera, an X-ray camera, a TV camera, an optical projector, and the like. Preferably, it is a CCD camera or an X-ray camera capable of automatic measurement.
When a CCD camera is used, the external conductor layer corresponding to the position of the recognition mark is removed and the recognition mark present inside is confirmed, or the external insulation layer is also removed and the recognition mark is confirmed. Good. When using an X-ray camera,
The internal recognition mark is confirmed by transmission of X-rays without removing the outer conductor layer. Such a recognition device is generally used by being mounted on an exposure alignment device, a laser processing device, or the like.
【００１３】ビア孔２４は、薄層化した外部導体層及び
外部絶縁層をレーザ光線により除去して形成すものであ
り形状を特に限定するものでない。レーザ光線の種類を
特に限定するものでなく、導体層の金属類並びに絶縁層
の樹脂類が除去される若しくは絶縁層の樹脂類及び繊維
類若しくは無機物充填材が除去されるものであればよ
い。例えば、紫外線レーザ、炭酸ガスレーザ、Ｘｅレー
ザ、エキシマレーザ、ＹＡＧレーザ、Ａｒレーザ、等で
ある。The via hole 24 is formed by removing the thinned outer conductor layer and outer insulating layer with a laser beam, and the shape is not particularly limited. The type of the laser beam is not particularly limited, as long as the metal of the conductor layer and the resin of the insulating layer are removed or the resin and the fiber or the inorganic filler of the insulating layer are removed. For example, there are an ultraviolet laser, a carbon dioxide laser, a Xe laser, an excimer laser, a YAG laser, an Ar laser, and the like.
【００１４】薄層化した外部導体層及び外部絶縁層にレ
ーザ光線を照射する前に外部導体層の表面に処理を施し
てレーザエネルギーを吸収容易にすることが好ましい。
例えば、レーザ感度の高い材料層の形成、レーザをよく
吸収する色に着色する、などがあげられる。好ましく
は、表面に酸化銅層の形成、染料またはカーボンなどの
顔料で被覆することである。特に好ましくは、導体層で
ある銅の表面を酸化して酸化銅層を形成することであ
る。Before irradiating the thinned outer conductor layer and outer insulation layer with a laser beam, it is preferable to apply a treatment to the surface of the outer conductor layer to facilitate absorption of laser energy.
For example, formation of a material layer having high laser sensitivity, coloring to a color that absorbs laser well, and the like can be given. Preferably, a copper oxide layer is formed on the surface, and the surface is coated with a pigment such as a dye or carbon. It is particularly preferable to oxidize the surface of copper as a conductor layer to form a copper oxide layer.
【００１５】内層導体層は、積層する前に密着強度を増
加するために黒化処理、化学還元処理が成されるのが一
般的である。このように処理された導体層は、レーザエ
ネルギーの吸収がよいために該導体層にまで孔が形成さ
れることがある。これを防止するためにはビア孔が形成
される底部位置の該内部導体層の部分がレーザエネルギ
ーの吸収率がよくないことが好ましい。このために、内
層導体層の処理に当たりビア孔を形成する予定位置に該
ビア孔の径よりも大きい径の部分には黒化処理、化学還
元処理を施さないようにする。これらの処理を施さなけ
れば内層導体層の表面がレーザエネルギーの吸収率がよ
くないままである。The inner conductor layer is generally subjected to a blackening treatment and a chemical reduction treatment in order to increase the adhesion strength before lamination. Since the conductor layer treated in this way absorbs laser energy well, holes may be formed even in the conductor layer. In order to prevent this, it is preferable that the portion of the internal conductor layer at the bottom position where the via hole is formed has poor laser energy absorption. For this reason, at the position where the via hole is to be formed in the processing of the inner conductor layer, the portion having a diameter larger than the diameter of the via hole is not subjected to the blackening treatment or the chemical reduction treatment. Unless these treatments are performed, the surface of the inner conductor layer has poor laser energy absorption.
【００１６】内部導体層及び外部導体層の電気接続は、
ビア孔を介してメッキ方法、導電性材料の充填方法など
で行うことができる。好ましくは、メッキ方法である。The electrical connection between the inner conductor layer and the outer conductor layer is
It can be performed by a plating method, a filling method of a conductive material, or the like through the via hole. Preferably, it is a plating method.
【００１７】これら詳述したようなプリント配線板の製
造方法で製作されたプリント配線板は、内層及び外層の
位置ズレがなく品質・信頼性が高く、高歩留まりに製造
される。A printed wiring board manufactured by the above-described method for manufacturing a printed wiring board has high quality and reliability without displacement of the inner layer and the outer layer, and is manufactured with high yield.
【００１８】[0018]
【実施例】以下、本発明に係るプリント配線板の製造方
法の実施例を説明する。尚、本発明に係るプリント配線
板の製造方法は以下の実施例に限られるものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for manufacturing a printed wiring board according to the present invention will be described below. The method for manufacturing a printed wiring board according to the present invention is not limited to the following embodiments.
【００１９】（実施例１）ガラス繊維織布にエポキシを
主成分とする樹脂を含浸した厚さ約１００μｍの内層絶
縁層１１の両表面に厚さ約１８μｍの銅箔よりなる内層
導体層１２を積層した両面銅張基板の両面の銅箔をサブ
トラクティブ方法にてエッチングして（フィルムに形成
した表裏用の回路パターンを位置合わせし、該フィルム
の間にドライフィルムを貼り付けた両面銅張基板を挿入
し、露光・現像し、銅箔をエッチングし、ドライフィル
ムを剥離する。）内層回路パターンと共に円形型の銅箔
が残る認識マーク４（φ２５０μｍ）を両面銅張基板の
四隅に形成し、ビアホール形成所望位置である場所にビ
ア孔よりも１００μｍ大きい径のマスクを形成して内層
銅箔の露出部分に通常の方法で黒化処理、化学還元処理
を施してマスクを除去してコア基材５を作成した。（ド
リル、レーザなどによる孔開けを行い、メッキを施して
スルホールを形成し、エッチングしてスルホールを有す
るコア基材５としてもよい。）(Example 1) An inner conductor layer 12 made of a copper foil having a thickness of about 18 µm was formed on both surfaces of an inner insulating layer 11 having a thickness of about 100 µm in which a resin containing epoxy as a main component was impregnated into a woven glass fiber cloth. The copper foil on both sides of the laminated double-sided copper-clad substrate is etched by a subtractive method (the circuit patterns for the front and back sides formed on the film are aligned, and a dry film is attached between the films. Is inserted, exposed and developed, the copper foil is etched, and the dry film is peeled off.) Recognition marks 4 (φ250 μm) in which a circular copper foil remains together with the inner layer circuit pattern are formed at the four corners of the double-sided copper-clad board, A mask having a diameter of 100 μm larger than the via hole is formed at a position where a via hole is to be formed, and the exposed portion of the inner copper foil is subjected to blackening treatment and chemical reduction treatment by a usual method to remove the mask. Thus, a core substrate 5 was prepared. (A hole may be formed by drilling, laser or the like, plating may be performed to form a through hole, and etching may be performed to obtain the core substrate 5 having the through hole.)
【００２０】外層導体層１４としての厚さ約１２μｍの
銅箔及び該銅箔の片面に外層絶縁層１３としての厚さ約
６０μｍのエポキシ樹脂を主成分とする絶縁層を塗布し
た絶縁層付銅箔を用い、該絶縁層付銅箔の絶縁層側をコ
ア基材５と接するように該コア基材の両面に該絶縁層付
銅箔を配置し、真空チャンバーの中で真空、加熱、加圧
（１８０℃、２５Ｋｇ／ｍ２、１２０分）して内層導体
層に回路パターン及び認識マーク４を有する作業ボード
１を作成した。A copper foil with an insulating layer of about 12 μm in thickness as the outer conductor layer 14 and an insulating layer of about 60 μm in thickness containing epoxy resin as the outer insulating layer 13 on one side of the copper foil Using a foil, the copper foil with an insulating layer is arranged on both sides of the core base material such that the insulating layer side of the copper foil with the insulating layer is in contact with the core base material 5, and is evacuated, heated and heated in a vacuum chamber. Pressure (180 ° C., 25 kg / m 2 , 120 minutes) was applied to produce a work board 1 having a circuit pattern and a recognition mark 4 on the inner conductor layer.
【００２１】該作業ボード１を硫酸／過酸化水素系のエ
ッチング液の浴に浸漬して外層導体層の銅箔を全面均一
にエッチングして厚さが約３μｍの薄層銅箔の作業ボー
ド１とした。（図２（ａ））The work board 1 is immersed in a bath of a sulfuric acid / hydrogen peroxide-based etchant to uniformly etch the copper foil of the outer conductor layer over the entire surface so that the work board 1 is made of a thin copper foil having a thickness of about 3 μm. And (FIG. 2 (a))
【００２２】認識装置２０としてＣＣＤカメラを装備し
た炭酸ガスレーザ加工装置に作業ボード１をセットし、
認識マーク４の近傍の薄層化された銅箔に炭酸ガスレー
ザのレーザ（波長１０．６μｍ、パルス幅５６μＳ、周
波数１００Ｈｚ、２０ｍＪ）を照射して該銅箔を除去し
て（銅箔近傍の一部の外層絶縁層も除去された。）内装
する認識マークの４個の位置に１０ｍｍ角の形状で認識
窓２１を形成し（図２（ｂ））、該認識窓より認識マー
ク４をＣＣＤカメラで読み取り位置を補正確認し、補正
確認したデーターに基づいて炭酸ガスレーザのレーザ光
線２３（波長１０．６μｍ、パルス幅５６μＳ、周波数
１００Ｈｚ、２０ｍＪ）を照射して外部導体層を溶融、
気化し、及びレーザ光線の出力を変更して（波長１０．
６μｍ、パルス幅３６μＳ、周波数１００Ｈｚ、２ｍ
Ｊ）を照射して外部絶縁層を気化、分解して内層導体層
に到達するビア孔２４を形成した（図２（ｃ）。該ビア
孔の底部分にあたる内部導体層の銅箔がレーザ光線反射
容易なためレーザを反射してほとんど溶融せず孔開けが
成されていなかった。The work board 1 is set on a carbon dioxide laser processing device equipped with a CCD camera as the recognition device 20,
The thinned copper foil in the vicinity of the recognition mark 4 is irradiated with a carbon dioxide gas laser (wavelength 10.6 μm, pulse width 56 μS, frequency 100 Hz, 20 mJ) to remove the copper foil (one near the copper foil). (The outer insulating layer of the portion was also removed.) A recognition window 21 having a 10 mm square shape was formed at four positions of the recognition mark to be embedded (FIG. 2B), and the recognition mark 4 was transferred from the recognition window to the CCD camera. The reading position is corrected and confirmed, and based on the corrected data, the outer conductor layer is melted by irradiating a laser beam 23 of a carbon dioxide laser (wavelength 10.6 μm, pulse width 56 μS, frequency 100 Hz, 20 mJ),
Evaporating and changing the output of the laser beam (wavelength 10.
6 μm, pulse width 36 μS, frequency 100 Hz, 2 m
J), the outer insulating layer was vaporized and decomposed to form a via hole 24 reaching the inner conductor layer (FIG. 2 (c)). Since the laser beam was easily reflected, the laser beam was not reflected and hardly melted, and no holes were formed.
【００２３】ビア孔２４を形成した作業ボード１のスル
ホール形成所望補正位置にドリルを用いて孔開けし、通
常の過マンガン酸カリウム法でビア孔、ドリル孔の内部
をスミア除去処理し、無電解銅メッキ、電解銅メッキを
施してメッキ層１５を形成して電気接続するスルホール
１７（ドリル孔位置）、ビアホール１６（ビア孔位置）
を形成した。A drill hole is formed at a desired correction position for forming a through hole of the work board 1 having the via hole 24 formed therein, and the inside of the via hole and the drill hole is subjected to a smear removing treatment by a usual potassium permanganate method, and electroless. Through-hole 17 (drill hole position), via hole 16 (via hole position) for performing copper plating and electrolytic copper plating to form plating layer 15 for electrical connection
Was formed.
【００２４】サブトラクティブ方法でのエッチングとし
てスルホール、ビアホールを形成した作業ボードの両面
にドライフィルムを密着貼り付けし、該作業ボードを露
光アライメント装置弐にセットし、ＣＣＤカメラにより
認識マーク４を読み取り、回路パターン用のフォトマス
クパターンフィルムの基準マーク及び認識マークを補正
位置合わせし、作業ボード及びフォトマスクパターンフ
ィルムを密着させて紫外線露光をして回路パターンを転
写し、ドライフィルムを現像、銅箔をエッチング、ドラ
イフィルムを剥離し、外部導体層に回路パターン及び第
二の認識マークを形成したプリント配線板を製作した
（図１）。この第二の認識マークは、更に積層する場合
の位置合わせ認識マークとして有用である。第二の認識
マークは、認識マーク４と一致しない場所に形成したた
めに図１には示されていない。実際の製品では、更にソ
ルダーレジスト、シンボルマーク・文字などの形成、半
田塗布、金メッキなどの処理、図３に示された分割溝
３、外形、部分打ち抜きなどの加工をおこなう。A dry film is adhered to both sides of a work board in which through holes and via holes are formed by etching in a subtractive method, and the work board is set in an exposure alignment apparatus 2, and a recognition mark 4 is read by a CCD camera. The reference mark and recognition mark of the photomask pattern film for the circuit pattern are corrected and aligned, the work board and the photomask pattern film are brought into close contact with each other, and the circuit pattern is transferred by ultraviolet exposure, the dry film is developed, the copper foil is Etching and the dry film were peeled off, and a printed wiring board having a circuit pattern and a second recognition mark formed on the outer conductor layer was manufactured (FIG. 1). This second recognition mark is useful as a positioning recognition mark for further lamination. The second recognition mark is not shown in FIG. 1 because it is formed at a location that does not match the recognition mark 4. In an actual product, further processing such as formation of a solder resist, a symbol mark / character, solder application, gold plating, and the like, the dividing groove 3, the outer shape, and partial punching shown in FIG. 3 are performed.
【００２５】このように製作されたプリント配線板は、
認識マークにより補正して位置合わせを行っているため
に内層導体層の回路パターン、ビアホール形成位置及び
外層導体層の回路パターンの位置ズレがなく品質・信頼
性が高く、歩留まりが高い。実施例においては、ビアホ
ールの外層・内層間での位置ズレが１０μｍ以内であ
り、ビア孔が内層導体層と位置ズレしている箇所がなか
った。The printed wiring board thus manufactured is
Since the alignment is performed with the correction using the recognition mark, there is no displacement between the circuit pattern of the inner conductor layer, the via hole formation position, and the circuit pattern of the outer conductor layer, and the quality and reliability are high, and the yield is high. In the example, the positional deviation of the via hole between the outer layer and the inner layer was within 10 μm, and there was no position where the via hole was deviated from the inner conductor layer.
【００２６】（実施例２）実施例１と略同様に外部導体
層である銅箔を均一に薄層化した作業ボード１を作成
し、認識装置２０としてＣＣＤカメラを装備した炭酸ガ
スレーザ装置に該作業ボードをセットし、実施例１と略
同様にしてレーザで認識窓を形成し、認識マーク４を認
識装置２０で読み取りし、読み取りしたデーターを補正
基準として外層導体層１４である銅箔にレーザにより補
正認識マークを刻印した。ＣＣＤカメラで読み取った
データーにより伸縮状態を補正値として採用した後工程
用の回路パターンのフォトマスクパターンフィルムを作
画した。また、データーは装置の補正データとしても使
用する。該補正認識マークを基準とし補正データを使
用して実施例１と略同様にレーザ光線２３でビア孔２４
を形成し、実施例１と略同様にスルホール１７、ビアホ
ール１６を形成し、該補正認識マークを基準として実
施例１と略同様に外層導体層である銅箔に回路パターン
及び第二の認識マークを形成したプリント配線板を製作
した。(Example 2) A work board 1 in which a copper foil as an external conductor layer was uniformly thinned in substantially the same manner as in Example 1 was prepared, and the work board 1 was mounted on a carbon dioxide laser device equipped with a CCD camera as a recognition device 20. The work board is set, a recognition window is formed by a laser in substantially the same manner as in the first embodiment, the recognition mark 4 is read by the recognition device 20, and the read data is used as a correction reference for the copper foil as the outer conductor layer 14 on the copper foil. To mark a correction recognition mark. Based on the data read by the CCD camera, a photomask pattern film of a circuit pattern for a post-process was drawn using the expansion / contraction state as a correction value. The data is also used as correction data for the device. Using the correction data based on the correction recognition mark, the laser beam 23 and the via hole 24 are used in substantially the same manner as in the first embodiment.
And a through hole 17 and a via hole 16 are formed substantially in the same manner as in the first embodiment, and a circuit pattern and a second recognition mark are formed on a copper foil as an outer conductor layer substantially in the same manner as in the first embodiment with reference to the correction recognition mark. The printed wiring board formed with was manufactured.
【００２７】このように製作されたプリント配線板は、
認識マークにより回路パターンの位置、基板の伸縮によ
るズレなどの量を認識し補正位置合わせを行っているた
めに内層導体層の回路パターン、ビアホール形成位置及
び外層導体層の回路パターンの位置ズレがなく品質・信
頼性が高く、歩留まりが高い。実施例においては、ビア
ホールの外層、内層間での位置ズレが１２μｍ以内であ
り、ビア孔が内層導体層と位置ズレしている箇所がなか
った。The printed wiring board thus manufactured is
Since the recognition mark recognizes the position of the circuit pattern and the amount of misalignment due to expansion and contraction of the board and performs correction alignment, there is no misalignment between the circuit pattern of the inner conductor layer, the via hole formation position, and the circuit pattern of the outer conductor layer. High quality / reliability and high yield. In the example, the positional deviation between the outer layer and the inner layer of the via hole was within 12 μm, and there was no position where the via hole was displaced from the inner conductor layer.
【００２８】（実施例３）実施例１と略同様に認識マー
ク４有するコア基板１を作成し、エポキシを主成分とす
る樹脂をガラス繊維織布に含浸させた厚さ約６０μｍの
外層絶縁層１３（プリプレグと言う）及び外層導体層１
４としての厚さ約１２μｍの銅箔をコア基材１の両面に
（銅箔及びコア基材の間にプリプレグが配置される）配
置し、真空チャンバーの中で真空、加熱、加圧（１８０
℃、２５Ｋｇ／ｍ２、１２０分）し、内層に回路パター
ン及び認識マークを有する作業ボード１を作成し、更に
該作業ボードを硫酸／過酸化水素系のエッチング浴に浸
漬して外層導体層である銅箔を均一に薄層化して約４μ
ｍの銅箔である作業ボードとした。(Embodiment 3) A core substrate 1 having a recognition mark 4 is prepared in substantially the same manner as in Embodiment 1, and an outer insulating layer having a thickness of about 60 μm is obtained by impregnating a glass fiber woven fabric with a resin containing epoxy as a main component. 13 (referred to as prepreg) and outer conductor layer 1
A copper foil having a thickness of about 12 μm as No. 4 was placed on both sides of the core substrate 1 (prepregs were placed between the copper foil and the core substrate), and vacuum, heating, and pressing (180) were performed in a vacuum chamber.
C., 25 Kg / m 2 , 120 minutes) to prepare a working board 1 having a circuit pattern and a recognition mark in the inner layer, and further immersing the working board in a sulfuric acid / hydrogen peroxide-based etching bath to form an outer conductor layer. Approximately 4μ by thinning a certain copper foil uniformly
The work board was a copper foil of m.
【００２９】認識装置２０としてのＸ線カメラを装備し
た炭酸ガスレーザ装置に作業ボード１をセットし、Ｘ線
透過により認識マーク４の位置を読み取りし、該認識マ
ークに対応する位置の外層導体層である銅箔にレーザで
穴開けした。（該穴が以後の工程での基準となる。）ま
た読み取りしたデーターに基づいて実施例１と略同様に
してビア孔２４を形成した。The work board 1 is set on a carbon dioxide laser device equipped with an X-ray camera as the recognition device 20, the position of the recognition mark 4 is read by X-ray transmission, and the outer conductor layer at the position corresponding to the recognition mark is used. A copper foil was punched with a laser. (The hole serves as a reference in the subsequent steps.) Further, a via hole 24 was formed in substantially the same manner as in Example 1 based on the read data.
【００３０】認識マーク４の位置を読み取ったデーター
を基にして作業ボードの伸縮値を考慮して作成されたフ
ォトマスクパターンフィルムを作成した。また、読み取
ったデーターは、後の工程での補正値として反映され
る。実施例１と略同様にスルホール形成所望補正位置に
ドリルを用いてドリル孔を形成し、実施例１と略同様に
銅メッキを施してビアホール１７、スルホール１６を形
成し、実施例１と略同様に該穴を基準にサブトラクティ
ブ方法でエッチングして回路パターンを形成してプリン
ト配線板を製作した。量産においては、多くの作業ボー
ドにおいてＸ線カメラで認識マークを読み取りし位置ズ
レ、伸縮値などの補正値の分布傾向を記憶、判断して作
業ボードのランク分類を行い対応した補正値、フォトマ
スクパターンフィルムなどを用いて回路パターンなどの
形成を行った。Based on the data obtained by reading the position of the recognition mark 4, a photomask pattern film was prepared in consideration of the expansion / contraction value of the work board. The read data is reflected as a correction value in a later step. Drill holes are formed by using a drill at desired through-hole formation correction positions in substantially the same manner as in the first embodiment, and copper plating is performed in substantially the same manner as in the first embodiment to form via holes 17 and through holes 16, which are substantially the same as in the first embodiment. Then, a circuit pattern was formed by etching with a subtractive method based on the holes to manufacture a printed wiring board. In mass production, many work boards read recognition marks with an X-ray camera, and store and judge the distribution tendency of correction values such as positional deviation and expansion / contraction values. Circuit patterns and the like were formed using a pattern film and the like.
【００３１】このように製作されたプリント配線板は、
内層導体層の認識マークにより回路パターンの位置、基
板の伸縮などによるズレの量が認識され位置補正されて
各層の位置決めがされているため位置ズレがなく品質・
信頼性が高く、歩留まりが高い。実施例においては、ビ
アホールの外層、内層間での位置ズレが１５μｍ以内で
あり、ビア孔が内層導体層と位置ズレしている箇所がな
かった。The printed wiring board thus manufactured is
The position of the circuit pattern and the amount of misalignment due to expansion and contraction of the board, etc. are recognized by the recognition marks on the inner conductor layer, and the positions are corrected and each layer is positioned.
High reliability and high yield. In the example, the positional deviation between the outer layer and the inner layer of the via hole was within 15 μm, and there was no position where the via hole was displaced from the inner conductor layer.
【００３２】[0032]
【発明の効果】本発明に係るプリント配線板の製造方法
によるプリント配線板は、内層導体層に形成された認識
マークを基準にして回路パターンの位置、基板の伸縮な
どによるズレの量が認識され位置補正されて外層導体層
にビア孔が形成され又回路パターンが形成されるため内
層パターン及び外層パターンに生ずる工程上での位置ズ
レが非常に少なく精度が高く、品質・信頼性が高く、歩
留まりが高い。In the printed wiring board according to the method of manufacturing a printed wiring board according to the present invention, the position of the circuit pattern and the amount of displacement due to expansion and contraction of the substrate are recognized with reference to the recognition marks formed on the inner conductor layer. The position is corrected, via holes are formed in the outer conductor layer, and the circuit pattern is formed. Therefore, there is very little positional deviation in the process between the inner layer pattern and the outer layer pattern, high accuracy, high quality and reliability, and high yield. Is high.
【００３３】[0033]
【図１】本発明に係るプリント配線板の製造方法の一実
施態様によるプリント配線板の断面図である。図３の作
業ボードのＫ−ＫＫにおける切断面の断面図である。FIG. 1 is a cross-sectional view of a printed wiring board according to one embodiment of a method for manufacturing a printed wiring board according to the present invention. It is sectional drawing of the cut surface in K-KK of the work board of FIG.
【図２】本発明に係るプリント配線板の製造方法の一実
施態様によるプリント配線板の工程を示す断面図であ
る。FIG. 2 is a cross-sectional view illustrating steps of a printed wiring board according to an embodiment of the method of manufacturing a printed wiring board according to the present invention.
【図３】本発明に係るプリント配線板の製造方法の一実
施態様によるプリント配線板の作業ボードに分割溝を形
成した図である。FIG. 3 is a view showing a work board of a printed wiring board having a divided groove formed thereon according to an embodiment of the method of manufacturing a printed wiring board according to the present invention.
【図４】従来方法による一工程を示す断面図である。FIG. 4 is a cross-sectional view showing one process according to a conventional method.
【００３４】[0034]
１ 作業ボード ２ ユニットボード ３ 分割溝 ４ 認識マーク ５ コア基材 １１ 内層絶縁層 １２ 内層導体層 １３ 外層絶縁層 １４ 外層導体層 １５ メッキ層 １６ ビアホール １７ スルホール ２０ 認識装置 ２１ 認識窓 ２２ マスク窓 ２３ レーザ光線 ２４ ビア孔 REFERENCE SIGNS LIST 1 work board 2 unit board 3 division groove 4 recognition mark 5 core base material 11 inner layer insulating layer 12 inner layer conductor layer 13 outer layer insulation layer 14 outer layer conductor layer 15 plating layer 16 via hole 17 through hole 20 recognition device 21 recognition window 22 mask window 23 laser Ray 24 via hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上前 昌己 福島県須賀川市岩淵字笠木176−120 (72)発明者 幅崎 康晴 福島県須賀川市芹沢町66−26 (72)発明者 焼田 俊一 福島県須賀川市大字西川字坂の上15 Ｆターム(参考） 2F065 AA03 AA20 AA65 BB02 BB27 CC01 CC17 EE00 FF04 GG21 HH15 JJ03 JJ26 NN20 TT02 5E338 BB13 CC10 DD11 EE32 EE42 5E346 AA43 DD22 DD32 DD44 FF04 GG15 GG34 HH33 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masami Uema 176-120, Kasagi, Iwabuchi, Sukagawa-shi, Fukushima (72) Inventor Yasuharu Nagasaki 66-26, Serizawa-cho, Sukagawa-shi, Fukushima (72) Inventor Shunichi Yaida 15F F-term (reference) 2F065 AA03 AA20 AA65 BB02 BB27 CC01 CC17 EE00 FF04 GG21 HH15 JJ03 JJ26 NN20 TT02 5E338 BB13 CC10 DD11 EE32 EE42 5E346 AA43 FF34 DD33 DD32 DD32
Claims (2)
ア基材に外層絶縁層及び外層導体層を積層する工程、該
外層導体層を均一に薄層化する工程、認識装置で該認識
マークを読み取る工程、該外部導体層及び該外部絶縁層
をレーザ光線により除去してビア孔を形成する工程、該
ビア孔を介して内部導体層及び外部導体層を電気接続す
る工程並びにサブトラクティブ方法にて回路パターンを
形成する工程よりなることを特徴とするプリント配線板
の製造方法。A step of laminating an outer insulating layer and an outer conductor layer on a core substrate on which a circuit pattern and a recognition mark are formed, a step of uniformly thinning the outer conductor layer, and reading the recognition mark by a recognition device. Forming a via hole by removing the outer conductor layer and the outer insulating layer with a laser beam, electrically connecting the inner conductor layer and the outer conductor layer via the via hole, and a circuit by a subtractive method. A method for manufacturing a printed wiring board, comprising a step of forming a pattern.
であることを特徴とする請求項１に記載のプリント配線
板の製造方法。2. The method according to claim 1, wherein the recognition device is a CCD camera or an X-ray camera.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33585798A JP2000165047A (en) | 1998-11-26 | 1998-11-26 | Manufacture of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33585798A JP2000165047A (en) | 1998-11-26 | 1998-11-26 | Manufacture of printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000165047A true JP2000165047A (en) | 2000-06-16 |
Family
ID=18293171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33585798A Pending JP2000165047A (en) | 1998-11-26 | 1998-11-26 | Manufacture of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000165047A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657135B2 (en) | 2000-03-15 | 2003-12-02 | Matsushita Electric Industrial Co., Ltd. | Connection structure and electronic circuit board |
| US6835318B2 (en) * | 2001-02-09 | 2004-12-28 | Yamaichi Electronics Co., Ltd. | Method for forming a recognition mark on a substrate for a KGD |
| US7908747B2 (en) | 2005-04-20 | 2011-03-22 | Yamaichi Electronics Co., Ltd. | Method for assembling testing equipment for semiconductor substrate |
| JP5039058B2 (en) * | 2006-12-26 | 2012-10-03 | パナソニック株式会社 | Semiconductor device mounting structure |
| WO2019188836A1 (en) * | 2018-03-28 | 2019-10-03 | 三井金属鉱業株式会社 | Method for manufacturing multilayer wiring board |
| JP6622443B1 (en) * | 2018-09-28 | 2019-12-18 | 三井金属鉱業株式会社 | Manufacturing method of multilayer wiring board |
| WO2020066074A1 (en) * | 2018-09-28 | 2020-04-02 | 三井金属鉱業株式会社 | Multilayer wiring board manufacturing method |
-
1998
- 1998-11-26 JP JP33585798A patent/JP2000165047A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657135B2 (en) | 2000-03-15 | 2003-12-02 | Matsushita Electric Industrial Co., Ltd. | Connection structure and electronic circuit board |
| US6835318B2 (en) * | 2001-02-09 | 2004-12-28 | Yamaichi Electronics Co., Ltd. | Method for forming a recognition mark on a substrate for a KGD |
| US7908747B2 (en) | 2005-04-20 | 2011-03-22 | Yamaichi Electronics Co., Ltd. | Method for assembling testing equipment for semiconductor substrate |
| JP5039058B2 (en) * | 2006-12-26 | 2012-10-03 | パナソニック株式会社 | Semiconductor device mounting structure |
| KR102231993B1 (en) | 2018-03-28 | 2021-03-25 | 미쓰이금속광업주식회사 | Manufacturing method of multilayer wiring board |
| JP6622444B1 (en) * | 2018-03-28 | 2019-12-18 | 三井金属鉱業株式会社 | Manufacturing method of multilayer wiring board |
| KR20200091934A (en) * | 2018-03-28 | 2020-07-31 | 미쓰이금속광업주식회사 | Manufacturing method of multilayer wiring board |
| WO2019188836A1 (en) * | 2018-03-28 | 2019-10-03 | 三井金属鉱業株式会社 | Method for manufacturing multilayer wiring board |
| JP6622443B1 (en) * | 2018-09-28 | 2019-12-18 | 三井金属鉱業株式会社 | Manufacturing method of multilayer wiring board |
| WO2020066074A1 (en) * | 2018-09-28 | 2020-04-02 | 三井金属鉱業株式会社 | Multilayer wiring board manufacturing method |
| CN112586098A (en) * | 2018-09-28 | 2021-03-30 | 三井金属矿业株式会社 | Method for manufacturing multilayer wiring board |
| KR20210046660A (en) * | 2018-09-28 | 2021-04-28 | 미쓰이금속광업주식회사 | Manufacturing method of multilayer wiring board |
| CN112586098B (en) * | 2018-09-28 | 2021-09-21 | 三井金属矿业株式会社 | Method for manufacturing multilayer wiring board |
| KR102349049B1 (en) | 2018-09-28 | 2022-01-10 | 미쓰이금속광업주식회사 | Method for manufacturing a multilayer wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0948247B1 (en) | Method For Making A Multi-Layer Printed Wiring Board | |
| US7832098B2 (en) | Method of manufacturing a multilayered printed circuit board | |
| US20070070613A1 (en) | Method of manufacturing high density printed circuit boad | |
| JP2011119501A (en) | Method of manufacturing multilayer substrate | |
| JP2006148038A (en) | Method of manufacturing high density printed circuit board | |
| JP2006339259A (en) | Manufacturing method of printed-wiring board | |
| JP4792673B2 (en) | Manufacturing method of high-density multilayer build-up wiring board | |
| US20070017698A1 (en) | Multilayer printed wiring board fabrication method and multilayer printed wiring board | |
| JP4489899B2 (en) | Method for manufacturing double-sided circuit board for multilayer printed wiring board | |
| JPH1075069A (en) | Manufacture of build-up multi-layer printed circuit board using yag laser | |
| JP2000165047A (en) | Manufacture of printed wiring board | |
| JP2001015913A (en) | One-sided circuit board and its production, and production of multilayered wiring board | |
| JP3328630B2 (en) | Printed wiring board and method of manufacturing printed wiring board | |
| JP2001352007A (en) | Multilayer interconnection board, its manufacturing method, and connection structure using the same | |
| JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
| JP2009239105A (en) | Method of manufacturing multilayer circuit board | |
| JP2000165039A (en) | Manufacturing printed wiring board | |
| JP2001015928A (en) | Multilayer printed wiring board and its manufacture | |
| JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
| JP2002134918A (en) | Method for manufacturing multilayer printed wiring board | |
| JPH098458A (en) | Printed-wiring board and manufacture thereof | |
| JP2004071749A (en) | Method of manufacturing multilayer circuit wiring board | |
| KR20030037738A (en) | Method for creating blind via holes in printed circuit board | |
| JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
| KR20090106723A (en) | Manufacturing method of build-up multi pcb using CO2 laser direct method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20050823 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |