JP2013033775A - 半導体集積回路及びそれを備えた半導体装置、並びに電子機器 - Google Patents

Abstract

【課題】半導体集積回路において、ダイシング時の保護膜の剥離を抑制しつつ保護膜の密着性を確保し、チップサイズの小型化を実現する。
【解決手段】半導体集積回路は、スクライブ領域２近傍に形成されたシールリング３と、パッド４と、シールリング３とパッド４との間に形成された配線５と、シールリング３と、ダミーパターン８と、保護膜６と、保護膜７とを備えている。保護膜７の終端縁９は、シールリング３とパッド４との間に位置しており、ダミーパターン８における配線５を挟んで互いに向かい合う部分の端部が、保護膜７の終端縁９を中心に半導体チップ１の周縁部側及び中央部側方向に５μｍの間隔以内に位置している。
【選択図】図１

Description

本発明は、半導体拡散プロセスにより製造された半導体集積回路及びそれを内包した半導体装置又は電子機器に関する。

近年、情報通信機器又は事務用電子機器の小型化及び高機能化が進展するのに伴って、これらの機器に搭載される半導体集積回路についても、小型化及び高集積化が要求されている。そのため、端子配置がペリフェラル配置からエリアアレイ配置に移行することにより、端子数の増大が図られている。しかし、従来のエリアアレイ配置は、ハイエンド製品に適用されており小型化への要求が強くはなかったが、近年の民生分野へのエリアアレイ配置の採用により、小型化への要求が非常に強くなってきている。

このような要求を実現させる目的で、半導体チップ周辺部の縮小による小型化が検討されるようになってきている。

図６（ａ）及び（ｂ）は、従来の半導体集積回路における半導体チップ周辺部を示しており、図６（ａ）はその断面図であって図６（ｂ）のVIa-VIa線に対応するものであり、図６（ｂ）はその平面図を示している。

図６（ａ）及び（ｂ）に示すように、半導体チップ１０１上には、半導体チップ１０１周辺部のスクライブ領域１０２の近傍にシールリング１０３が設けられており、該シールリング１０３よりも内側にパッド１０４が設けられている。また、半導体チップ１０１上には、シールリング１０３とパッド１０４との間に位置するように、配線１０５が形成されている。また、スクライブ領域１０２の一部を覆うと共に、シールリング１０３の一部からパッド１０４の一部までを覆うように無機物又は有機物からなる保護膜１０６が形成されており、保護膜１０６の一部からパッド１０４までを覆うように有機物からなる保護膜１０７が形成されている。保護膜１０７の終端縁１０９は、図６（ａ）及び（ｂ）に示すようにシールリング１０３とパッド１０４の間に位置しているが、シールリング１０３よりも外側に位置したり、パッド１０４よりも内側に位置することもある。

特開２００７−２８７９０６号公報

前述したような従来の構造では、保護膜１０７の終端縁９をシールリング１０３よりも外側に配置する場合には、ダイシング時にブレードが保護膜１０７に接触しないようスクライブ領域１０２を広く設定する必要がある。一方で、保護膜１０７の終端縁１０９をパッド１０４よりも内側に配置する場合には、パッド１０４と内部のバンプとの距離を広く設定する必要があり、且つ、パッド１０４が露出することによる腐食の懸念が発生する。また、保護膜１０７の終端縁１０９をシールリング１０３とパッド１０４との間に配置する場合には、保護膜１０７の位置精度を考慮する必要がある。さらに、保護膜１０７の終端縁１０９の下部に凹凸が存在すると剥離の懸念があるため、配線１０５などが保護膜１０７の終端縁１０９の下部に位置する可能性がないよう、シールリング１０３とパッド１０４との間を広げるなどの考慮が必要である。以上のように、保護膜１０７の終端縁１０９の配置制約が存在することにより、半導体チップの小型化が妨げられていた。

前記に鑑み、本発明の目的は、保護膜の終端縁がシールリングとパッドとの間に配置される構造を有する半導体集積回路及びそれを備えた半導体装置、電子機器において、半導体チップ周辺部の拡大を抑制できる構造を提供することである。

上記の目的を達成するために、本発明の一形態の半導体集積回路は、半導体チップ上に、半導体チップの外周部に形成されたシールリングと、半導体チップ上に、シールリングよりも半導体チップの中央部側に形成されたパッドと、半導体チップ上に、シールリングとパッドとの間に形成された配線と、半導体チップ上に、シールリングと配線との間に形成されていると共に、配線とパッドとの間に形成されているダミーパターンと、シールリングの一部からパッドの一部までの間を覆うように形成された第１の保護膜と、第１の保護膜の一部及びパッドを覆うよう形成された第２の保護膜とを備えている。

本発明の一形態の半導体装置において、第２の保護膜の終端縁は、シールリングとパッドとの間に位置していてもよい。

本発明の一形態の半導体装置において、前記第２の保護膜の終端縁は、前記配線上に位置していてもよい。

本発明の一形態の半導体装置において、ダミーパターンにおける配線を挟んで互いに向かい合う部分の端部が、第２の保護膜の終端縁を中心に半導体チップの周縁部側及び中央部側方向に５μｍの間隔以内に位置していてもよい。

本発明の一形態の半導体集積回路によると、第２の保護膜の終端縁の位置精度範囲内に、配線と同一層で形成され、配線を挟んで互いに向かい合うダミーパターンの部分の端部が配置されていることにより、第２の保護膜の終端縁の下部に凹凸が形成されても１μｍ以内の凹凸に設定できる。その結果、第２の保護膜の剥離の懸念を小さくすることができると共に、第２の保護膜の密着性を確保することができる。さらに、ダミーパターンの存在により、従来の半導体集積回路のような配線などが保護膜の終端の下部に位置する可能性がないようシールリングとパッドとの間を広げるという検討が本形態では不要となって、シールリングとパッドとの距離を第２の保護膜の位置精度のみで規定することができ、半導体チップ周辺部の拡大を抑制してその縮小化が可能となる。

本発明の一形態の半導体集積回路において、ダミーパターンは、第２の保護膜の終端縁に対して垂直方向に伸びるように形成された複数の直方体からなってもよい。

本発明の一形態の半導体集積回路において、ダミーパターンは、複数の四角柱からなってもよい。

本発明の一形態の半導体装置において、前記複数の四角柱からダミーパターンは、表面の四角形の最大辺が５μｍ以下であってもよい。

本発明の一形態の半導体集積回路において、ダミーパターンは、複数の六角柱からなってもよい。

本発明の一形態の半導体装置において、前記複数の六角柱からなるダミーパターンは、表面の六角形の最大対角線が５μｍ以下であってもよい。

本発明の一形態の半導体集積回路において、ダミーパターン同士の間、ダミーパターンとシールリングとの間、ダミーパターンと配線との間、ダミーパターンとパッドとの間に存在するギャップの幅が５μｍ以下であってもよい。

本発明の一形態の半導体集積回路において、第１の保護膜の表面の平坦度が１μｍ以下であってもよい。

本発明の一形態の半導体集積回路において、第１の保護膜に対する第２の保護膜の終端縁の接触角は、９０°未満であってもよい。

本発明の一形態の半導体集積回路において、第２の保護膜の終端縁の面内での角部は鈍角であってもよい。

本発明の一形態の半導体装置は、上記半導体集積回路を備えた半導体装置である。

本発明の一形態の電子機器は、上記半導体装置を備えた電子機器である。

本発明の一側面の半導体集積回路によると、半導体集積回路及びそれを備えた電子機器において、半導体チップ周辺部の拡大を抑制できる構造を実現できる。その結果、半導体集積回路及びそれを備えた電子機器の小型化を実現できる。

図１（ａ）及び（ｂ）は、本実施形態の半導体集積回路における半導体チップ周辺部を示しており、図１（ａ）はその断面図であって図１（ｂ）のIa-Ia線に対応するものであり、図１（ｂ）はその平面図を示している。 図２（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第１の変形例における半導体チップ周辺部を示しており、図２（ａ）はその断面図であって図２（ｂ）のIIa-IIa線に対応するものであり、図２（ｂ）はその平面図を示している。 図３（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第２の変形例における半導体チップ周辺部を示しており、図３（ａ）はその断面図であって図３（ｂ）のIIIa-IIIa線に対応するものであり、図３（ｂ）はその平面図を示している。 図４（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第３の変形例における半導体チップ周辺部を示しており、図４（ａ）はその断面図であって図４（ｂ）のIVa-IVa線に対応するものであり、図４（ｂ）はその平面図を示している。 図５（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第７の変形例における半導体チップ周辺部を示しており、図５（ａ）はその断面図であって図５（ｂ）のVa-Va線に対応するものであり、図５（ｂ）はその平面図を示している。 図６（ａ）及び（ｂ）は、従来の半導体集積回路における半導体チップ周辺部を示しており、図６（ａ）はその断面図であって図６（ｂ）のVIa-VIa線に対応するものであり、図６（ｂ）はその平面図を示している。

以下、本発明の一実施形態に係る半導体集積回路及びそれを備えた電子機器について、図面を参照しながら説明する。

図１（ａ）及び（ｂ）は、本実施形態の半導体集積回路における半導体チップ周辺部を示しており、図１（ａ）はその断面図であって図１（ｂ）のIa-Ia線に対応するものであり、図１（ｂ）はその平面図を示している。

図１（ａ）及び（ｂ）に示すように、例えばシリコンからなる半導体チップ（半導体基板）１上には、半導体チップの回路形成面の周辺部におけるスクライブ領域２の近傍に例えばアルミニウム（Ａｌ）からなるリング状のシールリング３が設けられており、該シールリング３よりも半導体チップ１の中央側（内側）に例えばアルミニウム（Ａｌ）からなるパッド４が設けられている。また、半導体チップ１上には、シールリング３とパッド４との間に位置するように、例えばアルミニウム（Ａｌ）からなる配線５が形成されている。また、配線５とシールリング３との間、及び、配線５とパッド４との間の各々には、例えば配線５と同一層からなる単一の構造体からなるダミーパターン８が設けられている。また、スクライブ領域２の一部を覆うと共に、シールリング１０３の一部からダミーパターン８及び配線５を含んでパッド４の一部までを覆うように、無機物又は有機物からなり、例えばここではシリコンナイトライド（ＳｉＮ）からなる保護膜６が形成されている。なお、保護膜６は、スクライブ領域２上の一部又は全部を覆うように形成されていてもよい。

また、保護膜６の一部からパッド４までを覆うように、有機物からなり、例えばここではポリイミド又はＰＢＯからなる保護膜７が形成されている。保護膜７の終端縁（底面における半導体チップ外側方向の縁部）９は、図１（ａ）及び（ｂ）に示すようにシールリング３とパッド４との間のいずれかの位置に配置されており、ここでは配線５及びダミーパターン８上に配置されている。このように、保護膜７の終端縁９は、シールリング３よりも半導体チップ１の周縁部側に（外側に）位置しないため、ダイシング時にブレードが保護膜７に接触しないようスクライブ領域２を広く設定する必要がない。また、パッド４よりも半導体チップ１の中央側に（内側に）位置しないため、パッド４と内部のバンプ（図示せず）の距離を広く設定する必要がなく、且つ、パッド４が露出することによる腐食の懸念がなくなる。

また、ダミーパターン８と保護膜７の終端縁９との配置関係については、保護膜７の形成位置の精度を考慮して、ダミーパターン８は、配線５を挟んで互いに向かい合う部分の端部が、該保護膜７の終端縁９を中心に半導体チップ１の周縁部側（外側）及び中央部側（内側）方向に５μｍの間隔以内に位置するように配置されている。なお、ここで、外側及び内側とは、上記の通り、半導体チップにおける中央部側方向が内側であり、半導体チップにおける周縁部側方向が外側である。

上記本実施形態に係る半導体集積回路によると、保護膜７の終端縁９の位置精度範囲内に、配線５と同一層で形成され、配線５を挟んで互いに向かい合うダミーパターン８の部分の端部が配置されていることにより、保護膜７の終端縁９の下部に凹凸が形成されても１μｍ以内の凹凸に設定できる。その結果、保護膜７の剥離の懸念を小さくすることができると共に、保護膜７の密着性を確保することができる。さらに、ダミーパターン８の存在により、従来の半導体集積回路のような配線などが保護膜の終端の下部に位置する可能性がないようシールリング３とパッド４との間を広げるという検討が本実施形態では不要となって、シールリング３とパッド４との距離を保護膜７の位置精度のみで規定することができ、半導体チップ周辺部の拡大を抑制してその縮小化が可能となる。

−第１の変形例−
図２（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第１の変形例における半導体チップ周辺部を示しており、図２（ａ）はその断面図であって図２（ｂ）のIIa-IIa線に対応するものであり、図２（ｂ）はその平面図を示している。

図２（ａ）及び（ｂ）に示す第１の変形例における半導体チップ周辺部の構造では、ダミーパターン８ａが、保護膜７の終端縁９（終端縁９が伸びる方向）に対して垂直方向に伸びるように形成された複数の直方体からなる構造を有している。なお、その他の構造等は、上記図１（ａ）及び（ｂ）に示した半導体集積回路の構造及び対応する説明と同様である。

本実施形態の第１の変形例によると、複数の四角柱からなるダミーパターン８ｂを設けることにより、図１（ａ）及び（ｂ）に示したダミーパターン８のような単一の構造体からなるベタパターンを配置する必要がないと共に、保護膜７のズレによる終端縁９の位置の高さバラツキを抑制することができため、保護膜７の終端縁９の密着性をより確保することができる。

−第２の変形例−
図３（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第２の変形例における半導体チップ周辺部を示しており、図３（ａ）はその断面図であって図３（ｂ）のIIIa-IIIa線に対応するものであり、図３（ｂ）はその平面図を示している。

図３（ａ）及び（ｂ）に示す第２の変形例における半導体チップ周辺部の構造では、ダミーパターン８ｂが、表面の四角形の最大辺が５μｍ以下となる複数の四角柱からなる構造を有している。なお、その他の構造等は、上記図１（ａ）及び（ｂ）に示した半導体集積回路の構造及び対応する説明と同様である。

本実施形態の第２の変形例によると、複数の四角柱からなるダミーパターン８ｂを設けることにより、上記第１及び第２の変形例と比較して、ダミーパターンの配置の自由度を向上させることができる。

−第３の変形例−
図４（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第３の変形例における半導体チップ周辺部を示しており、図４（ａ）はその断面図であって図４（ｂ）のIVa-IVa線に対応するものであり、図４（ｂ）はその平面図を示している。

図４（ａ）及び（ｂ）に示す第３の変形例における半導体チップ周辺部の構造では、ダミーパターン８ｃが、六角形の対角に位置する頂点同士間（対角線）の距離が最大５μｍ以下となる複数の六角柱からなる構造を有している。なお、その他の構造等は、上記図１（ａ）及び（ｂ）に示した半導体集積回路の構造及び対応する説明と同様である。

本実施形態の第３の変形例によると、複数の六角柱からなるダミーパターン８ｃを設けることにより、上記第２及び第３の変形例と比較して、ダミーパターンをより細密に配置することができるため、保護膜７の平面性及び密着性を向上させることができる。

−第４の変形例−
本実施形態の半導体集積回路の第４の変形例における半導体チップ周辺部の構造では、上記図１〜図４に示した構造において、単一又は複数の構造体からなるダミーパターン（８、８ａ、８ｂ）とシールリング３、パッド４及び配線５との間に存在するギャップの幅、並びに、複数の構造体からなるダミーパターン（８ａ、８ｂ、８ｃ）における各構造体間に存在するギャップの幅が５μｍ以下となる構造を有している。

本実施形態の第４の変形例によると、上記各ギャップの幅が５μｍ以下であることにより、それらの上に形成され得る保護膜７の表面の高低差を小さくし、表面の平坦性をより確保することができる。

−第５の変形例−
本実施形態の半導体集積回路の第５の変形例における半導体チップ周辺部の構造では、上記図１〜図４に示した構造において、保護膜６の表面を研磨することでその平坦度を１μｍ以下とした構造を有している。

本実施形態の第５の変形例によると、保護膜６の表面の平坦度が向上することにより、その上に形成される保護膜７の表面の平坦度をより向上させることができる。

−第６の変形例−
本実施形態の半導体集積回路の第６の変形例における半導体チップ周辺部の構造では、上記図１〜図４に示した構造において、保護膜６に対する保護膜７の終端縁の接触角（立ち上がり角度）（図１〜図４の符号１０参照）が９０°未満である構造を有している。

本実施形態の第６の変形例によると、曲げなどの外力が加わる際に保護膜６と保護膜７とを引き剥がす方向の応力が発生した場合においても、保護膜６と保護膜７との隙間の亀裂又は剥離が発生しにくい構造となるため、保護膜７の終端縁９の密着性をより確保することができる。

−第７の変形例−
図５（ａ）及び（ｂ）は、本実施形態の半導体集積回路の第７の変形例における半導体チップ周辺部を示しており、図５（ａ）はその断面図であって図５（ｂ）のVa-Va線に対応するものであり、図５（ｂ）はその平面図を示している。

図５（ａ）及び（ｂ）に示す第７の変形例における半導体チップ周辺部の構造では、保護膜７の終端縁９の面内での角部がいずれも鈍角αとなっている構造を有している。なお、その他の構造等は、上記図１（ａ）及び（ｂ）に示した半導体集積回路の構造及び対応する説明と同様である。

本実施形態の第７の変形例によると、保護膜７の局所的に小さな密着面積となる配置を防ぐことができるため、保護膜７の終端縁９の密着性をより確保することができる。

なお、以上の第１〜第７の変形例を含む一実施形態で説明した半導体集積回路は、半導体装置に搭載することができる。さらに、当該半導体装置は、例えば、撮像ユニットとして携帯電話等の通信機器、デジタルカメラ、又はデジタルテレビ等の電子機器などに搭載することができる。

また、以上の第１〜第７の変形例を含む一実施形態で説明した半導体集積回路において、ダミーパターン８は適宜分割して、単一の連続体と図２〜図４に示した複数の構造体との組み合わせからなる構造としてもよい。その他、第１〜第７の変形例を含む一実施形態で説明した半導体集積回路の構造は、上述した発明の趣旨を逸脱しない範囲で適宜組み合わせることができる。

本発明は、撮像ユニットとして携帯電話等の通信機器、デジタルカメラ、又はデジタルテレビ等の各種電子機器などにとって有用である。

１ 半導体チップ
２ スクライブ領域
３ シールリング
４ パッド
５ 配線
６ 保護膜
７ 保護膜
８、８ａ、８ｂ、８ｃ ダミーパターン
９ 保護膜の終端縁
１０ 接触角（立ち上がり角度）

Claims (15)

1. 半導体チップ上に、前記半導体チップの外周部に形成されたシールリングと、
   前記半導体チップ上に、前記シールリングよりも前記半導体チップの中央部側に形成されたパッドと、
   前記半導体チップ上に、前記シールリングと前記パッドとの間に形成された配線と、
   前記半導体チップ上に、前記シールリングと前記配線との間に形成されていると共に、前記配線と前記パッドとの間に形成されているダミーパターンと、
   前記シールリングの一部から前記パッドの一部までの間を覆うように形成された第１の保護膜と、
   前記第１の保護膜の一部及び前記パッドを覆うよう形成された第２の保護膜とを備えていることを特徴とする半導体集積回路。
2. 前記第２の保護膜の終端縁は、前記シールリングと前記パッドとの間に位置していることを特徴とする請求項１に記載の半導体集積回路。
3. 前記第２の保護膜の終端縁は、前記配線上に位置していることを特徴とする請求項２に記載の半導体集積回路。
4. 前記ダミーパターンにおける前記配線を挟んで互いに向かい合う部分の端部が、前記第２の保護膜の終端縁を中心に前記半導体チップの周縁部側及び中央部側方向に５μｍの間隔以内に位置していることを特徴とする請求項３に記載の半導体集積回路。
5. 前記ダミーパターンは、前記第２の保護膜の終端縁に対して垂直方向に伸びるように形成された複数の直方体からなることを特徴とする請求項１に記載の半導体集積回路。
6. 前記ダミーパターンは、複数の四角柱からなることを特徴とする請求項１に記載の半導体装置。
7. 前記複数の四角柱からなるダミーパターンは、表面の四角形の最大辺が５μｍ以下であることを特徴とする請求項６に記載の半導体集積回路。
8. 前記ダミーパターンは、複数の六角柱からなることを特徴とする請求項１に記載の半導体装置。
9. 前記複数の六角柱からなるダミーパターンは、表面の六角形の最大対角線が５μｍ以下であることを特徴とする請求項８に記載の半導体集積回路。
10. 前記ダミーパターン同士の間、前記ダミーパターンと前記シールリングとの間、前記ダミーパターンと前記配線との間、前記ダミーパターンと前記パッドとの間に存在するギャップの幅が５μｍ以下である、請求項１〜９のうちのいずれか１項に記載の半導体集積回路。
11. 前記第１の保護膜の表面の平坦度が１μｍ以下である、請求項１〜１０のうちのいずれか１項に記載の半導体集積回路。
12. 前記第１の保護膜に対する前記第２の保護膜の終端縁の接触角は、９０°未満である、請求項１〜１０のうちのいずれか１項に記載の半導体集積回路。
13. 前記第２の保護膜の終端縁の面内での角部は鈍角である、請求項１〜１２のうちのいずれか１項に記載の半導体集積回路。
14. 請求項１〜１３のうちのいずれか１項に記載の半導体集積回路を備えた半導体装置。
15. 請求項１４に記載の半導体装置を備えた電子機器。

Images