JP2013026264A - 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 - Google Patents

Abstract

【課題】ブルーミング特性の向上が可能は固体撮像素子を提供する。
【解決手段】半導体基体表面に形成されているフォトダイオード１４と、平面型及び縦型のゲート電極１６とフローティングディフュージョン１８を備える固体撮像素子３０を構成する。そして、縦型ゲート電極１６Ｂは、電荷蓄積時にゲート電極１６に電圧を印加した際に、実効ゲート幅Ｗ_ｅｆｆ方向で縦型ゲート電極１６Ｂを挟んだ両側の平面ゲート電極１６Ａ下の領域で、ポテンシャルの高さに差が発生する位置に形成されている。
【選択図】図９

Description

本技術は、固体撮像素子、固体撮像素子の製造方法、及び、この固体撮像素子を備えた電子機器に関する。

転送ゲートに縦型トランジスタ（Ｔｒ）を用いて、深さ方向に形成される埋め込みフォトダイオード（ＰＤ）にたまった電荷を縦方向に転送する技術が公開されている（特許文献１参照）。特許文献１に記載された構成では、縦型ＴｒをＰＤ外周部に配置することによってＰＤの面積減少を少なくし、さらに、飽和電荷量（Ｑｓ）の損失を少なくすることができる。また、特許文献１では、縦型Ｔｒの形成位置、形成個数等が複数記載されている。
また、ＰＤの飽和電荷量を超えた信号電荷をフローティングディフュージョン（ＦＤ）に転送するオーバーフローパスを形成する構成の固体撮像素子が提案されている（特許文献２参照）。特許文献２に記載の固体撮像素子は、縦型の電荷読み出しゲート電極、ＰＤから読み出された信号電荷を転送する転送チャネル、及び、転送された信号電荷を蓄積するＦＤ領域とから構成される縦型Ｔｒを備える。さらに、フォトダイオードへの電荷蓄積時に、ＰＤとＦＤ領域との間を接続するオーバーフローパスが形成される構成である。

特開２０１０−１１４２７３号公報 特開２０１０−１１４２７５号公報

上述の縦型Ｔｒを備える固体撮像素子では、一般的にブルーミング特性の向上が求められている。

本技術においては、ブルーミング特性の向上が可能な固体撮像素子、固体撮像素子の製造方法、及び、電子機器を提供するものである。

本技術の固体撮像素子は、半導体基体表面に形成されているフォトダイオードと、フォトダイオードが形成されている領域の周辺に、半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極とを備える。そして、フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンを備える。
この固体撮像素子は、ゲート電極が、半導体基体上に形成されている平面ゲート電極と、平面ゲート電極と一体に形成され、半導体基体のから深さ方向に形成されている縦型ゲート電極とからなる。また、縦型ゲート電極は、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域にポテンシャルの高さに差が発生する位置に形成されている。
また、本技術の電子機器は、上記固体撮像素子と、固体撮像素子の撮像部に入射光を導く光学系と、固体撮像素子の出力信号を処理する信号処理回路とを有する。

また、本技術の固体撮像素子の製造方法は、半導体基体の表面にフォトダイオードを形成する工程と、フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、半導体基体の表面にフローティングディフュージョンを形成する工程とを有する。
また、ゲート電極を形成する工程が、半導体基体にトレンチを形成する工程と、トレンチ内及び半導体基体表面に導電体層を形成して、トレンチ内に縦型ゲート電極を形成し、半導体基体上に平面ゲート電極を形成する工程とからなる。そして、トレンチは、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域に電位差が発生する位置に形成する。

上記固体撮像素子、及び、上記製造方法により作製される固体撮像素子によれば、ゲート電極に電圧を印加した際に、縦型ゲート電極を挟んだ両側の半導体領域でポテンシャルの高さに差が発生する。このため、ポテンシャルが低くなった領域に沿ってオーバーフローパスが形成され、固体撮像素子のブルーミング特性が向上する。
また、上記固体撮像素子を適用することにより、ブルーミングの発生が少ない電子機器を構成することができる。

本技術によれば、ブルーミング特性の向上が可能は固体撮像素子、固体撮像素子の製造方法、及び、電子機器を提供することができる。

固体撮像素子の要部の構成を示す平面図である。 固体撮像素子の要部の構成を示す断面図ある。 固体撮像素子のポテンシャル勾配を等高線表示で示す図である。 固体撮像素子のゲート長方向のポテンシャル断面を示す図である。 固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 固体撮像素子の要部の構成を示す平面図である。 固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第１実施形態の固体撮像素子の固体撮像素子の全体構成図である。 第１実施形態の固体撮像素子の要部の構成を示す平面図である。 第１実施形態の固体撮像素子の要部の構成を示す断面図である。 第１実施形態の固体撮像素子のポテンシャル勾配を等高線表示で示す図である。 第１実施形態の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第１実施形態の変形例１の固体撮像素子の要部の構成を示す平面図である。 第１実施形態の変形例１の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第１実施形態の変形例２の固体撮像素子の要部の構成を示す平面図である。 第１実施形態の変形例２の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第１実施形態の変形例３の固体撮像素子の要部の構成を示す平面図である。 第１実施形態の変形例３の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の変形例１の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の変形例１の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の変形例２の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の変形例２の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の変形例３の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の変形例３の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の変形例４の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の変形例４の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 第２実施形態の変形例５の固体撮像素子の要部の構成を示す平面図である。 第２実施形態の変形例５の固体撮像素子の実効ゲート幅方向のポテンシャル断面を示す図である。 Ａ〜Ｃは、固体撮像素子の製造工程を説明するための工程図である。 Ｄ〜Ｆは、固体撮像素子の製造工程を説明するための工程図である。 固体撮像素子を適用する電子機器の概略構成図である。

以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像素子の概要
２．固体撮像素子の第１実施形態
３．固体撮像素子の第２実施形態
４．固体撮像素子の製造方法
５．電子機器

〈１．固体撮像素子の概要〉
まず、固体撮像素子の概要について説明する。
図１に、転送ゲートとして縦型トランジスタ（Ｔｒ）を有し、基体表面にフォトダイオード（ＰＤ）が形成された固体撮像素子の平面構成図を示す。また、図２に、図１に示す固体撮像素子の断面図を示す。

図１及び図２に示す固体撮像素子１０は、半導体基体１１の裏面側から、第２導電型（ｎ型）半導体領域１５と、高濃度の第２導電型（ｎ^＋型）半導体領域１３と、高濃度の第１導電型（ｐ^＋型）半導体領域１２とによるフォトダイオード（ＰＤ）１４を備える。このＰＤ１４は、主にｎ^＋型半導体領域１３と、ｐ^＋型半導体領域１２とのＰＮ接合により構成されている。

また、固体撮像素子１０は、ＰＤ１４の電荷を読み出す縦型トランジスタ（Ｔｒ）を備える。縦型Ｔｒは、ゲート絶縁膜１７を介して形成された転送ゲート電極１６と、転送された信号電荷を蓄積するフローティングディフュージョン（ＦＤ）領域１８とから構成される。
転送ゲート電極１６は、半導体基体１１上に形成されている平面ゲート電極１６Ａと、平面ゲート電極１６Ａ下で半導体基体１１の表面から深さ方向に柱状に形成されている縦型ゲート電極１６Ｂとからなる。
ＦＤ領域１８は、高濃度の第２導電型（ｎ^＋型）半導体領域からなり、転送ゲート電極１６を介してＰＤ１４と対向する位置の半導体基体１１の表面に形成されている。

上記縦型トランジスタＴｒでは、読み出し時に転送ゲート電極１６に正電圧が印加されることにより、転送ゲート電極１６直下のポテンシャル（電位）が変化する。そして、ＰＤ１４に蓄積された信号電荷が、転送ゲート電極１６の縦型ゲート電極１６Ｂの周囲の領域を通過して、ＦＤ領域１８に転送される横方向読み出しが行われる。

また、上述の固体撮像素子１０では、ＰＤ１４への信号電荷の蓄積時において、転送ゲート電極１６直下の縦型ゲート電極１６Ｂの周囲の領域は、過剰電荷の転送経路であるオーバーフローパス（ＯＦＰ）を兼ねる。このＯＦＰとは、ＰＤ１４への信号電荷の蓄積時において、ＰＤ１４の飽和電荷量を超えた分の信号電荷（過剰電荷）をＦＤ領域１８に転送するための経路として用いられる。すなわち、ＰＤ１４への信号電荷の蓄積時に転送ゲート電極１６に負電圧（−１Ｖ程度）が印加されると、縦型ゲート電極１６Ｂの周囲にＯＦＰが形成され、ＰＤ１４とＦＤ１８領域とが電気的に接続される。

図１及び図２に示す構成の転送ゲートに縦型Ｔｒを有する固体撮像素子は、通常の平面ゲート電極を有する転送Ｔｒに比べてＰＤ１４に対する変調力が高い。このためＰＤ１４を深い部分にまで形成することができ、大きな飽和信号量Ｑｓが得られる。
しかし、縦型Ｔｒの変調力が強いため、ＰＤ１４への電荷蓄積時に転送ゲート電極１６に負電圧を与えた場合に、オーバーフローバリアのポテンシャルが高くなり過ぎる。この結果、転送ゲート電極１６下に十分なオーバーフローパスが形成されず、ブルーミング特性が悪化する。

図３に転送ゲート電極１６に負電圧を与えた状態の縦型Ｔｒの平面のポテンシャル分布を等高線表示で示す。また、図 ４に、転送ゲート電極１６下のＯＦＰ１９形成位置におけるゲート長Ｌ方向のポテンシャル断面を示す。図５に、実効ゲート幅Ｗ_ｅｆｆ方向における転送ゲート電極１６下のポテンシャル断面を示す。

図３に示す構成は、縦型ゲート電極１６Ｂを縦型Ｔｒの中心 （平面ゲート電極１６Ａの重心から、平面ゲート電極１６ＡのＰＤ側の辺への垂線上の位置）に配置した一般的な縦型Ｔｒである。この構成では、転送ゲート電極１６下において、縦型ゲート電極１６Ｂの両側にオーバーフローパス（ＯＦＰ）１９が形成される。

また、図４に示すように、ＰＤへの電荷蓄積時に転送ゲートに負電圧を与えた場合、縦型ゲート電極１６Ｂに印加された電位に影響されて、転送ゲート電極１６下の電荷の転送経路の領域のポテンシャルが高くなる。この高くなったポテンシャルがオーバーフローバリアとなる。特に、縦型Ｔｒでは、縦型ゲート電極１６Ｂが形成された位置に向かって、転送ゲート電極１６下の領域のポテンシャルが高くなる。このように、縦型Ｔｒは、ＰＤ１７に対する変調力が大きいため、このオーバーフローバリアが一般的なＴｒの比べて高くなりすぎ、ＰＤ１４からＦＤ１８へのオーバーフローの障害となる。
縦型ゲート電極１６Ｂの両側のＯＦＰ１９は、縦型ゲート電極１６Ｂからの距離が等しいため、図５に示すように共に等電位の状態となる。

このように、図４に示す転送ゲート電極１６下のポテンシャルは、転送ゲート電極１６に負電圧を与えた場合の縦型ゲート電極１６Ｂの両側のＯＦＰ１９のポテンシャル高さに影響する。そして、縦型Ｔｒを備える固体撮像素子では、縦型ゲート電極１６Ｂの両側に形成されるＯＦＰ１９のポテンシャルが高くなりすぎるため、過剰電荷の良好なオーバーフローが行われ難く、ブルーミング特性が悪化する。

また、上述の特許文献１に記載された構成では、縦型Ｔｒを用いて埋め込みＰＤからＦＤへ縦方向の電荷転送が行われる。このため、過剰電荷の移動経路が横方向に読み出す構成と異なり、オーバーフローパスを形成する技術での優位性が得られない。
従って、縦型Ｔｒを備えて横方向読み出しを行う固体撮像素子において、ＰＤからＦＤへ、過剰電荷をオーバーフローしやすい構成が求められている。

良好なＯＦＰの形成には、例えば、転送ゲート電極１６直下のｎ型不純物のドーズ量を増やすことにより、転送ゲート電極１６下の領域のポテンシャルを低下させてオーバーフローバリアを下げることが考えられる。しかし、転送ゲート電極１６下へのｎ型不純物のドーズ量を増やす場合には、転送バリアの増加、及び、転送ゲート電極１６へトラップされる電子の増加等、固体撮像素子として好ましくない現象を誘発する恐れがある。

そこで、本開示では、ＰＤからＦＤへ電荷を横方向に転送するポテンシャル形状にした構成において、縦型ゲート電極の実効ゲート幅Ｗ_ｅｆｆ方向の両側の領域でポテンシャルの高さが異なる構成を提案する。この構成により、縦型Ｔｒの転送能力を生かしつつ過剰電荷を効率よくＦＤに排出する構造とすることができる。
このような構成の具体例としては、図６に示すように、縦型ゲート電極の中心をゲート電極１６Ｂの縦型Ｔｒの中心 （平面ゲート電極１６Ａの重心から、平面ゲート電極１６ＡのＰＤ側の辺への垂線上の位置）からずらした構成とする。

図７に、図６に示す縦型Ｔｒを通常の転送ゲート電極１６の中心から、実効ゲート幅Ｗ_ｅｆｆ方向に沿って＋Ｘずらした構成の縦型Ｔｒに、負電位を与えたときのポテンシャル断面を示す。
縦型Ｔｒを実効ゲート幅Ｗ_ｅｆｆ方向に沿って一方に偏在させることにより、縦型ゲート電極１６Ｂの両側に電位差が発生し、他方のポテンシャルが下がる。ここでは、＋Ｘ方向と逆側（−Ｘ方向）の位置において、転送ゲート電極１６下のポテンシャルが低下する。これは、ポテンシャルが低下した位置におけるオーバーフローバリアの低下を意味する。従って、このポテンシャルが低下した位置において、ＯＦＰ１９が形成されやすくなる。

上述のように転送ゲート電極１６の構成によりＯＦＰを形成してＯＦＰ１９を形成するため、過剰電荷のオーバーフロー用の不純物ドーズ量を考慮する必要が無くなるため、転送ゲート電極１６下の低ドーズ化が可能となる。低ドーズ化により、転送バリアの低減や、転送ゲート電極１６下にトラップされる電子を低減することができるため、リニア特性の改善が期待できる。

なお、本開示では、転送ゲート電極１６下のゲート長方向において、電荷蓄積時に転送ゲートに負電圧を与えた状態で、ゲート長Ｌ方向の最もポテンシャルが高くなる位置を、ゲート幅方向に連ねた長さを、 実効ゲート幅Ｗ_ｅｆｆとする。そして、この実効ゲート幅Ｗ_ｅｆｆに沿う方向を実効ゲート幅Ｗ_ｅｆｆ方向とする。

〈２．固体撮像素子の第１実施形態〉
［固体撮像素子の構成例：概略構成図］
以下、本実施形態の固体撮像素子の具体的な実施の形態について説明する。
図８に、固体撮像素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）型の固体撮像素子の概略構成図を示す。

図８に示す固体撮像素子４０は、半導体基体、例えば、シリコン基板に複数の光電変換部となるフォトダイオードを含む画素４２が規則的に２次元的に配列された画素部（いわゆる撮像領域）４３と、周辺回路部とから構成される。画素４２は、フォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有する。

複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。

周辺回路部は、垂直駆動回路４４と、カラム信号処理回路４５と、水平駆動回路４６と、出力回路４７と、制御回路４８等から構成されている。

制御回路４８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４４、カラム信号処理回路４５及び水平駆動回路４６等の動作の基準となるクロック信号や制御信号を生成する。制御回路４８は、これらの信号を垂直駆動回路４４、カラム信号処理回路４５及び水平駆動回路４６等に入力する。

垂直駆動回路４４は、例えばシフトレジスタによって構成される。垂直駆動回路４４は、画素部４３の各画素４２を行単位で順次垂直方向に選択走査し、垂直信号線４９を通して各画素４２の光電変換素子において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路４５に供給する。

カラム信号処理回路４５は、画素４２の例えば列ごとに配置され、１行分の画素４２から出力される信号を画素列ごとに黒基準画素（有効画素領域の周囲に形成される）からの信号によってノイズ除去などの信号処理を行う。即ち、カラム信号処理回路４５は、画素４２固有の固定パターンノイズを除去するためのＣＤＳ（correlated double sampling）や、信号増幅等の信号処理を行う。カラム信号処理回路４５の出力段には水平選択スイッチ（図示せず）が水平信号線４１との間に接続されて設けられている。

水平駆動回路４６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路４５の各々を順番に選択し、カラム信号処理回路４５の各々から画素信号を水平信号線４１に出力する。
出力回路４７は、カラム信号処理回路４５の各々から水平信号線４１を通して順次に供給される信号に対し、信号処理を行って出力する。

上記の固体撮像素子４０を、裏面照射型の固体撮像素子に適用する場合は、光入射面（いわゆる受光面）側の裏面上には配線層が形成されず、配線層は受光面と反対側の表面側に形成される。

［固体撮像素子の構成例：画素部］
次に、図９に、本実施形態の固体撮像素子の１画素を構成する要部の平面図を示す。また、図１０に図９に示す固体撮像素子のＡ−Ａ線断面図を示す。図９及び図１０に示す固体撮像素子は、ゲート電極の構成を除き、図１及び図２に示す固体撮像素子と同様の構成である。このため、上述の図１及び図２に示す構成の固体撮像素子と同様の構成には同じ符号を付して詳細な説明を省略する。

図９に示す固体撮像素子３０は、半導体基体１１に形成された、画素部を構成するフォトダイオード（ＰＤ）１４を備える。また、ＰＤ１４と、転送ゲート電極１６と、ＰＤのゲート電極側の角部から外側の領域に架けて形成されたフローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

半導体基体１１は、第１導電型（ｐ型）のシリコン基板等から構成される。そして、この半導体基体１１の裏面（光の入射面）側から、第２導電型（ｎ型）半導体領域１５と、高濃度の第２導電型（ｎ^＋型）半導体領域１３と、高濃度の第１導電型（ｐ^＋型）半導体領域１２とによりフォトダイオード（ＰＤ）１４が形成されている。このＰＤ１４は、主にｎ^＋型半導体領域１３と、ｐ^＋型半導体領域１２とのＰＮ接合により構成されている。

ＰＤ１４は、図１０に示すように、略矩形状に形成され、ｐ型の半導体基体１１で構成される画素分離領域により、画素毎に区画される。本説明では、ＰＤ１４を矩形状としているがこれに限られるものではなく、正方形状や多角形状等、種々の形状とすることができる。なお、図９に示す平面図では、画素分離領域内でフォトダイオードが形成されている領域をＰＤ１４として示している。

ＦＤ領域１８は、高濃度の第２導電型（ｎ^＋型）半導体領域からなり、転送ゲート電極１６を介してＰＤ１４と対向する位置に形成されている。ＦＤ領域１８は、転送ゲート電極１６に隣接するＰＤ１４の角部から外側に架けて、半導体基体１１の表面側の領域に形成されている。

転送ゲート電極１６は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極１６は、半導体基体１１上に形成されている平面ゲート電極１６Ａと、平面ゲート電極１６Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極１６Ｂとからなる。
平面ゲート電極１６Ａは、ＰＤ１４の角部において、長辺をＰＤ１４側に向けた角部を落とした略三角形状に形成されている。縦型ゲート電極１６Ｂは半導体基体１１表面での平面形状を円形として形成されている。縦型ゲート電極１６Ｂは、平面ゲート電極１６Ａ下の全面とならない大きさで形成されている。

平面ゲート電極１６Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、縦型ゲート電極１６Ｂは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

また、縦型ゲート電極１６Ｂは、図９に矢印で示す実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極１６Ｂの両側のゲート幅に差が生じる位置に形成されている。
このように、縦型ゲート電極１６Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の両側でゲート幅に差が発生する構成としては、縦型ゲート電極１６Ｂの中心と実効ゲート幅Ｗ_ｅｆｆの中心とが異なる位置となるように、縦型ゲート電極１６Ｂを実効ゲート幅Ｗ_ｅｆｆ方向にずらした位置に形成する。

具体的には、平面ゲート電極１６Ａの中心と縦型ゲート電極１６Ｂの中心とが、実効ゲート幅Ｗ_ｅｆｆ方向で異なる位置となるように、縦型ゲート電極１６Ｂを形成する。図９では、縦型ゲート電極１６Ｂが平面ゲート電極１６Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向に＋Ｘ移動した構成としている。このため、縦型ゲート電極１６Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の両側で、縦型ゲート電極１６Ｂの＋Ｘ方向のゲート幅Ｗ_＋Ｘよりも−Ｘ方向のゲート幅Ｗ_−Ｘが大きい構成である。

平面ゲート電極１６Ａの中心 とは、平面ゲート電極１６Ａの重心から、平面ゲート電極１６ＡのＰＤ側の辺への垂線上の位置である。また、平面ゲート電極１６Ａの中心は縦型Ｔｒのチャネル幅の中心を通るチャネル長方向の線（チャネル幅の中心線）上に位置する。例えば、図９に示す平面ゲート電極１６Ａの形状であれば、平面ゲート電極１６Ａの重心を通るＰＤ１４側の辺への垂線が、縦型Ｔｒのチャネル幅の中心線である。
つまり、縦型ゲート電極１６Ｂは、転送ゲート電極１６下に形成される転送チャネルのゲート幅方向の中心から、ゲート幅方向の一方に偏った位置に形成されている。縦型ゲート電極１６Ｂの中心は、図９に示すように、縦型ゲート電極１６Ｂの平面形状が円形の場合には円の中心であり、その他の多角形等の形状の場合には、その平面形状の重心とすることができる。

［動作］
上記構成の縦型トランジスタＴｒでは、読み出し時に転送ゲート電極１６に正電圧が印加されることにより、転送ゲート電極１６直下のポテンシャル（電位）が変化する。そして、ＰＤ１４に蓄積された信号電荷が、転送ゲート電極１６の縦型ゲート電極１６Ｂの側面の領域を通過して、ＦＤ領域１８に転送される横方向読み出しが行われる。

まず、固体撮像素子に光が照射されると、図示しないオンチップレンズ等の光学部により集光された光は、半導体基体１１内のＰＤ１４に入射される。そして、ＰＤ１４に入射した光は、ｎ^＋型半導体領域１３や、ｎ^＋型半導体領域１３とｐ^＋型半導体領域１２とのＰＮ接合部分において光電変換して信号電荷が生成される。生成された信号電荷は、ＰＤ１４に形成される電位の井戸に蓄積される。信号電荷の蓄積時には、転送ゲート電極１６に負電圧を印加する。

図１１に、転送ゲート電極１６に負電圧を印加した状態の、ＰＤ１４、ＦＤ１８、及び、転送ゲート電極１６下で発生するポテンシャル分布を等高線表示で示す。また、図１２に、実効ゲート幅Ｗ_ｅｆｆ方向における転送ゲート電極１６下のポテンシャル断面を示す。
図１１及び図１２に示すように、転送ゲート電極１６に負電圧を印加すると、縦型ゲート電極１６Ｂに印加された電位に影響されて、転送ゲート電極１６下の領域のポテンシャルが高くなる。特に、縦型ゲート電極１６Ｂが形成された位置に向かって、転送ゲート電極１６下の領域のポテンシャルが高くなる。

このとき、縦型ゲート電極１６Ｂの形成位置を、平面ゲート電極１６Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向で移動することにより、縦型ゲート電極１６Ｂの両側の実効ゲート幅Ｗ_ｅｆｆが異なる構成となる。そして、縦型ゲート電極１６Ｂからの距離が異なることにより、平面ゲート電極１６Ａ下の領域において、縦型ゲート電極１６Ｂの両側のポテンシャルに差が発生する。

図１１では、縦型ゲート電極１６Ｂを＋Ｘ移動することにより、図１２に示すように縦型ゲート電極１６Ｂからの距離が近くなる＋Ｘ方向のゲート幅Ｗ_＋Ｘ側の領域ポテンシャルが高くなる。また、縦型ゲート電極１６Ｂから離れた位置となる−Ｘ方向のゲート幅Ｗ_−Ｘ側の領域のポテンシャルが低くなる。

上述のように、縦型ゲート電極１６Ｂの位置を転送ゲート電極１６の中心からずらすことにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、このゲート幅Ｗ_−Ｘ側に形成されるポテンシャルが下がった領域に沿って、過剰電荷がＰＤ１４からＦＤ１８にオーバーフローされる。つまり、−Ｘ方向のゲート幅Ｗ_−Ｘ側の領域にオーバーフローパス（ＯＦＰ）１９が形成され、このＯＦＰ１９を通じてＰＤに蓄積された過剰電荷がＦＤにオーバーフローされやすくなる。このため、固体撮像素子３０のブルーミング特性が向上する。

なお、縦型ゲート電極１６Ｂの形成位置は、縦型ゲート電極１６Ｂの中心と実効ゲート幅Ｗ_ｅｆｆの中心とが異なる位置であり、且つ、実効ゲート幅Ｗ_ｅｆｆの中心に縦型ゲート電極１６Ｂが接する位置であることが好ましい。又は、平面ゲート電極１６Ａの中心線と縦型ゲート電極１６Ｂと接する位置であることが好ましい。縦型ゲート電極１６Ｂの形成位置が実効ゲート幅Ｗ_ｅｆｆの中心や平面ゲート電極１６Ａの中心から離れすぎると、縦型ゲート電極１６Ｂが移動した方向と逆側のＰＤ１４の端部との距離が離れすぎる。このため、転送ゲート電極に正電圧を印加して電荷を読み出す際に、ＰＤ１４からの電荷転送効率が低下してしまう。
従って、縦型ゲート電極１６Ｂの形成位置は、実効ゲート幅Ｗ_ｅｆｆ方向で縦型ゲート電極１６Ｂの両側の領域で十分にポテンシャル差が発生し、且つ、実効ゲート幅Ｗ_ｅｆｆの中心に近い位置に形成することが好ましい。

［固体撮像素子の変形例１：ゲート形状（矩形）］
次に、第１実施形態の変形例１ の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第１実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第１実施形態の変形例１の固体撮像素子の断面図は、上述の図１０に示す構成と同様であるため、図示を省略する。図１０に示す構成と同じ構成については図１０と同じ符号を援用して説明する。

図１３に、第１実施形態の変形例１の固体撮像素子の１画素を構成する要部の平面図を示す。また、図１４に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２１下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図１３に示すように、固体撮像素子３１は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２１、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２１は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極２１は、半導体基体１１上に形成されている平面ゲート電極２１Ａと、平面ゲート電極２１Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極２１Ｂとからなる。

平面ゲート電極２１Ａは、ＰＤ１４の角部において、長辺がＰＤ１４及びＦＤ１８側に接した矩形状に形成され、縦型ゲート電極２１Ｂは半導体基体１１表面での平面形状を正方形状として形成されている。縦型ゲート電極２１Ｂは、平面ゲート電極２１Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２１Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、縦型ゲート電極２１Ｂは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

縦型ゲート電極２１Ｂは、縦型ゲート電極２１Ｂの中心と実効ゲート幅Ｗ_ｅｆｆの中心とが異なる位置となるように、実効ゲート幅Ｗ_ｅｆｆ方向にずらした位置に形成されている。このため、図１３に矢印で示す実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極２１Ｂの両側でゲート幅に差が生じる位置に形成されている。

図１３では、縦型ゲート電極２１Ｂが平面ゲート電極２１Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向に−Ｘ移動した構成としている。このため、縦型ゲート電極１６Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の両側で、縦型ゲート電極２１Ｂの−Ｘ方向のゲート幅Ｗ_−Ｘよりも＋Ｘ方向のゲート幅Ｗ_＋Ｘが大きい構成である。

平面ゲート電極２１Ａの中心は、平面ゲート電極２１Ａの重心を通り、平面ゲート電極２１ＡのＦＤ１８側の辺からＰＤ１４側の辺への垂線上に位置する。また、平面ゲート電極２１Ａの中心は縦型Ｔｒのチャネル幅の中心を通るチャネル長方向の線（チャネル幅の中心線）上に位置する。例えば、図１３に示す矩形状の平面ゲート電極２１Ａであれば、平面ゲート電極２１Ａの重心を通る、ＦＤ１８側の長辺からＰＤ１４側の長辺への垂線が、縦型Ｔｒのチャネル幅の中心線である。
また、縦型ゲート電極２１Ｂの中心は平面形状の重心である。

上記の構成により、縦型ゲート電極２１Ｂの形成位置を平面ゲート電極２１Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向でずらすことにより、縦型ゲート電極２１Ｂの両側の実効ゲート幅Ｗ_ｅｆｆが異なる構成となる。
そして、この構成により、図１４に示すように、縦型ゲート電極２１Ｂからの距離が近い−Ｘ方向のゲート幅Ｗ_−Ｘ側の領域ポテンシャルが高くなる。また、縦型ゲート電極２１Ｂからの距離が遠い＋Ｘ方向のゲート幅Ｗ_＋Ｘ側の領域のポテンシャルが低くなる。

上述のように、縦型ゲート電極２１Ｂからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。このポテンシャルが下がったゲート幅Ｗ_＋Ｘ側の領域に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３１のブルーミング特性が向上する。

［固体撮像素子の変形例２：ゲート形状（Ｌ字型）］
次に、第１実施形態の変形例２ の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第１実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第１実施形態の変形例２の固体撮像素子の断面図は、上述の図１０に示す構成と同様であるため、図示を省略する。図１０に示す構成と同じ構成については図１０と同じ符号を援用して説明する。

図１５に、第１実施形態の変形例２の固体撮像素子の１画素を構成する要部の平面図を示す。また、図１６に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２２下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図１５に示すように、固体撮像素子３２は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２２、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２２は、ＰＤ１４の周辺部であって、角部を挟む２辺に沿う２つの矩形を合わせた略Ｌ字型に形成されている。また、転送ゲート電極２２は、半導体基体１１上に形成されている平面ゲート電極２２Ａと、平面ゲート電極２２Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極２２Ｂとからなる。縦型ゲート電極２２Ｂは、半導体基体１１表面での平面形状を略楕円形として形成され、平面ゲート電極２２Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２２Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、縦型ゲート電極２２Ｂは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。
平面Ｌ字型の転送ゲート電極２２では、図１５に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが、縦型ゲート電極２２Ｂ上を通り、平面ゲート電極２２ＡのＬ字型に沿って設けられる。

縦型ゲート電極２２Ｂは、縦型ゲート電極２２Ｂの中心と実効ゲート幅Ｗ_ｅｆｆの中心とが異なる位置となるように、実効ゲート幅Ｗ_ｅｆｆ方向にずらした位置に形成されている。このため、縦型ゲート電極２２Ｂは、実効ゲート幅Ｗ_ｅｆｆ方向に沿って、縦型ゲート電極２２Ｂの両側でゲート幅に差が生じる位置に形成されている。

図１５では、縦型ゲート電極２２Ｂが平面ゲート電極２２Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向に−Ｘ移動した構成としている。このため、縦型ゲート電極１６Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の両側で、縦型ゲート電極２２Ｂの−Ｘ方向のゲート幅Ｗ_−Ｘよりも＋Ｘ方向のゲート幅Ｗ_＋Ｘが大きい構成である。

平面ゲート電極２２Ａの中心とは、平面ゲート電極２２Ａの重心とＰＤ１４の重心とを結ぶ直線上に位置する。また、平面ゲート電極２２Ａの中心は縦型Ｔｒのチャネル幅の中心を通るチャネル長方向の線（チャネル幅の中心線）上に位置する。例えば、図１５に示すＬ字型の平面ゲート電極２２Ａであれば、平面ゲート電極２２Ａの重心を通り、線対称軸となる線が縦型Ｔｒのチャネル幅の中心線である。
また、縦型ゲート電極２２Ｂの中心は平面楕円形の長軸と短軸の交点となる中点である。

上記の構成により、縦型ゲート電極２２Ｂの形成位置を平面ゲート電極２２Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向にずらすことにより、縦型ゲート電極２２Ｂの両側のゲート幅が異なる構成となる。
そして、この構成により図１６に示すように、実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極２２Ｂからの距離が近い−Ｘ方向のゲート幅Ｗ_−Ｘ側の領域ポテンシャルが高くなる。また、実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極２２Ｂからの距離が遠い＋Ｘ方向のゲート幅Ｗ_＋Ｘ側の領域のポテンシャルが低くなる。

上述のように、縦型ゲート電極２２Ｂからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の領域において、一部の領域のポテンシャルを下げることができる。このゲート幅Ｗ_＋Ｘ側のポテンシャルが下がった位置に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３２のブルーミング特性が向上する。

［固体撮像素子の変形例３：ゲート形状（Ｌ字型）］
次に、第１実施形態の変形例３の固体撮像素子ついて説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第１実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第１実施形態の変形例３の固体撮像素子の断面図は、上述の図１０に示す構成と同様であるため、図示を省略する。図１０に示す構成と同じ構成については図１０と同じ符号を援用して説明する。

図１７に、第１実施形態の変形例３の固体撮像素子の１画素を構成する要部の平面図を示す。また、図１８に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２３下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図１７に示すように、固体撮像素子３３は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２３、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２３は、ＰＤ１４の周辺部であって、角部を挟む２辺にそれぞれの長辺が直交する２つの矩形を合わせた略Ｌ字型に形成されている。また、転送ゲート電極２３は、半導体基体１１上に形成されている平面ゲート電極２３Ａと、平面ゲート電極２３Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極２３Ｂとからなる。縦型ゲート電極２３Ｂは、半導体基体１１表面での平面形状を矩形状として形成され、平面ゲート電極２３Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２３Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、縦型ゲート電極２３Ｂは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。
平面Ｌ字型の転送ゲート電極２３では、図１７に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが、縦型ゲート電極２３Ｂ上を通り、平面ゲート電極２３ＡのＬ字型に沿って設けられる。

そして、縦型ゲート電極２３Ｂは、縦型ゲート電極２３Ｂの中心と実効ゲート幅Ｗ_ｅｆｆの中心とが異なる位置となるように、実効ゲート幅Ｗ_ｅｆｆ方向にずらした位置に形成されている。このため、縦型ゲート電極２３Ｂは、実効ゲート幅Ｗ_ｅｆｆ方向に沿って、縦型ゲート電極２３Ｂの両側でゲート幅に差が生じる位置に形成されている。

図１７では、縦型ゲート電極２３Ｂが平面ゲート電極２３Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向に＋Ｘ移動した構成としている。このため、縦型ゲート電極１６Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の両側で、縦型ゲート電極２３Ｂの＋Ｘ方向のゲート幅Ｗ_＋Ｘよりも−Ｘ方向のゲート幅Ｗ_−Ｘが大きい構成である。

平面ゲート電極２３Ａの中心とは、平面ゲート電極２３Ａの重心とＰＤ１４の重心とを結ぶ直線上に位置する。また、平面ゲート電極２３Ａの中心は縦型Ｔｒのチャネル幅の中心を通るチャネル長方向の線（チャネル幅の中心線）上に位置する。例えば、図１７に示すＬ字型の平面ゲート電極２３Ａであれば、平面ゲート電極２３Ａの重心を通り、線対称軸となる線が縦型Ｔｒのチャネル幅の中心線である。
また、縦型ゲート電極２３Ｂの中心は平面矩形状の重心である。

上記の構成により、縦型ゲート電極２３Ｂの形成位置を平面ゲート電極２３Ａの中心から実効ゲート幅Ｗ_ｅｆｆ方向にずらすことにより、縦型ゲート電極２３Ｂの両側の実効ゲート幅Ｗ_ｅｆｆが異なる構成となる。
そして、この構成により図１８に示すように、実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極２３Ｂからの距離が近い＋Ｘ方向のゲート幅Ｗ_＋Ｘ側の領域ポテンシャルが高くなる。また、実効ゲート幅Ｗ_ｅｆｆ方向において、縦型ゲート電極２３Ｂからの距離が遠い−Ｘ方向のゲート幅Ｗ_−Ｘ側の領域のポテンシャルが低くなる。

上述のように、縦型ゲート電極２３Ｂからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の領域において、一部の領域のポテンシャルを下げることができる。このゲート幅Ｗ_−Ｘ側のポテンシャルが下がった位置に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３３のブルーミング特性が向上する。

〈３．固体撮像素子の第２実施形態〉
［固体撮像素子の構成例：画素部］
次に、固体撮像素子の第２実施形態について説明する。第２実施形態は、複数の縦型ゲート電極を有する転送ゲート電極からなる固体撮像素子である。
図１９に、第２実施形態の固体撮像素子の１画素を構成する要部の平面図を示す。また、図２０に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２４下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。なお、以下の説明では、ゲート電極以外の構成は、上述の第１実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第２実施形態の固体撮像素子の断面図は、上述の図１０に示す構成と同様であるため、図示を省略する。以下の第２実施形態及びその変形例の説明では、図１０に示す構成と同じ構成については図１０と同じ符号を援用して説明する。

図１９に示すように、固体撮像素子３４は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２４、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２４は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極２４は、半導体基体１１上に形成されている平面ゲート電極２４Ａと、平面ゲート電極２４Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃとからなる。

平面ゲート電極２４Ａは、ＰＤ１４の角部において、長辺をＰＤ１４側に向けた角部を落とした略三角形状に形成されている。第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃは半導体基体１１表面での平面形状を円形として形成されている。第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃは、平面ゲート電極２４Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２４Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２４では、図１９に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃ上を通り、平面ゲート電極２４Ａのゲート幅方向に沿って設けられる。
また、実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃにより、実効ゲート幅Ｗ_ｅｆｆ方向において、３つの領域に分けられている。ここで、平面ゲート電極２４Ａの第１縦型ゲート電極２４Ｂ側の端部から、第１縦型ゲート電極２４Ｂまでの領域をゲート幅Ｗ_１とする。そして、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの間の領域をゲート幅Ｗ_２とする。第２縦型ゲート電極２４Ｃから、平面ゲート電極２４Ａの第２縦型ゲート電極２４Ｃ側の端部までの領域をゲート幅Ｗ_３とする。

そして、第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Ｗ_ｅｆｆ方向において、第１縦型ゲート電極２４Ｂの両側の領域（Ｗ_１，Ｗ_２）及び第２縦型ゲート電極２４Ｃの両側の領域（Ｗ_２，Ｗ_３）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図１９では、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの間に設けられるゲート幅Ｗ_２が、他のゲート幅Ｗ_１及びゲート幅Ｗ_３よりも大きい構成となる位置に、第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃが形成されている。
図１９に示す構成とすることにより、転送ゲート電極２４に負電圧を印加したとき、図２０に示すように、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの距離が遠く、ゲート幅の大きいゲート幅Ｗ_２の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの距離が近く、ゲート幅の小さいゲート幅Ｗ_１及びゲート幅Ｗ_３の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２４Ｂ及び第２縦型ゲート電極２４Ｃからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_２）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３４のブルーミング特性が向上する。

また、 第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの間にＯＦＰを形成することにより、ＯＦＰが形成される幅（ゲート幅）が、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃの間隔に規定される。
例えば、縦型ゲート電極が１つの場合、転送ゲート電極を形成する際のパターンの位置ずれ等により、固体撮像素子の画素毎に縦型ゲート電極の一方の領域の実行ゲート幅に差が発生する場合がある。これに対し、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃと間にＯＦＰを形成する構成では、画素毎に転送ゲート電極の形成位置ずれた場合にも、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃとの間隔を一定にすることができる。これは、通常の転送ゲート電極の形成工程において、第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃは、同じフォトマスクにパターンが形成されているため、転送ゲート電極のパターンずれが発生した場合にも、パターンが一定に保たれる。

縦型ゲート電極が１つの場合には、縦型ゲート電極からの距離が不均一になると、ＯＦＰが形成される領域のポテンシャルの高さが不均一になり、画素毎に飽和電荷量のバラツキにより、ブルーミング特性に差が発生する。第１縦型ゲート電極２４Ｂと第２縦型ゲート電極２４Ｃと間にＯＦＰを形成することにより、転送ゲート電極のパターンずれが発生した場合にも、ＯＦＰが形成される側の領域での縦型ゲート電極からの距離が一定となり、ＯＦＰが形成される領域のポテンシャルの高さが均一になる。この結果、各画素におけるＰＤの飽和電荷量が一定となり、ブルーミング特性を均一にすることができる。

［固体撮像素子の変形例１：ゲート形状（矩形）］
次に、第２実施形態の変形例１の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２１に、第２実施形態の変形例１の固体撮像素子の１画素を構成する要部の平面図を示す。また、図２２に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２５下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図２１に示すように、固体撮像素子３５は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２５、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２５は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極２５は、半導体基体１１上に形成されている平面ゲート電極２５Ａと、平面ゲート電極２５Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃとからなる。

平面ゲート電極２５Ａは、ＰＤ１４の角部において、長辺がＰＤ１４及びＦＤ１８側に接した矩形状に形成され、第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃは、半導体基体１１表面での平面形状を正方形として形成されている。第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃは、平面ゲート電極２５Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２５Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２５では、図２１に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃ上を通り、平面ゲート電極２５Ａのゲート幅方向に沿って設けられる。実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃにより、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の３つの領域に分けられている。

第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Ｗ_ｅｆｆ方向において、第１縦型ゲート電極２５Ｂの両側の領域（Ｗ_１，Ｗ_２）及び第２縦型ゲート電極２５Ｃの両側の領域（Ｗ_２，Ｗ_３）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図２１では、第１縦型ゲート電極２５Ｂと第２縦型ゲート電極２５Ｃとの間に設けられるゲート幅Ｗ_２が、他のゲート幅Ｗ_１及びゲート幅Ｗ_３よりも大きい構成となる位置に、第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃが形成されている。
図２１に示す構成とすることにより、転送ゲート電極２５に負電圧を印加したとき、図２２に示すように、第１縦型ゲート電極２５Ｂと第２縦型ゲート電極２５Ｃとの距離が長く、ゲート幅の大きいゲート幅Ｗ_２の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２５Ｂと第２縦型ゲート電極２５Ｃとの距離が短く、ゲート幅の小さいゲート幅Ｗ_１及びゲート幅Ｗ_３の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２５Ｂ及び第２縦型ゲート電極２５Ｃからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_２）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３５のブルーミング特性が向上する。

［固体撮像素子の変形例２：ゲート形状（Ｌ字型）］
次に、第２実施形態の変形例２の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２３に、第２実施形態の変形例２の固体撮像素子の１画素を構成する要部の平面図を示す。また、図２４に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２６下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図２３に示すように、固体撮像素子３６は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２６、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２６は、ＰＤ１４の外周部であって、角部を挟む２辺に沿う２つの矩形を合わせた略Ｌ字型に形成されている。また、転送ゲート電極２６は、半導体基体１１上に形成されている平面ゲート電極２６Ａと、平面ゲート電極２６Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃとからなる。第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃは、半導体基体１１表面での平面形状を略楕円形として形成され、平面ゲート電極２６Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２６Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２６では、図２３に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃ上を通り、平面ゲート電極２６Ａのゲート幅方向に沿って設けられる。実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃにより、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の３つの領域に分けられている。

第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Ｗ_ｅｆｆ方向において、第１縦型ゲート電極２６Ｂの両側の領域（Ｗ_１，Ｗ_２）及び第２縦型ゲート電極２６Ｃの両側の領域（Ｗ_２，Ｗ_３）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図２３では、第１縦型ゲート電極２６Ｂと第２縦型ゲート電極２６Ｃとの間に設けられるゲート幅Ｗ_２が、他のゲート幅Ｗ_１及びゲート幅Ｗ_３よりも大きい構成となる位置に、第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃが形成されている。
図２３に示す構成とすることにより、転送ゲート電極２６に負電圧を印加したとき、図２４に示すように、第１縦型ゲート電極２６Ｂと第２縦型ゲート電極２６Ｃとの距離が長く、ゲート幅の大きいゲート幅Ｗ_２の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２６Ｂと第２縦型ゲート電極２６Ｃとの距離が短く、ゲート幅の小さいゲート幅Ｗ_１及びゲート幅Ｗ_３の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２６Ｂ及び第２縦型ゲート電極２６Ｃからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_２）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３６のブルーミング特性が向上する。

［固体撮像素子の変形例３：ゲート形状（Ｌ字型）］
次に、第２実施形態の変形例３の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２５に、第２実施形態の変形例３の固体撮像素子の１画素を構成する要部の平面図を示す。また、図２６に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２７下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図２５に示すように、固体撮像素子３７は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２７、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２７は、ＰＤ１４の外周部であって、角部を挟む２辺にそれぞれの長辺が直交する２つの矩形を合わせた略Ｌ字型に形成されている。また、転送ゲート電極２７は、半導体基体１１上に形成されている平面ゲート電極２７Ａと、平面ゲート電極２７Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃとからなる。第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃは、半導体基体１１表面での平面形状を略楕円形として形成され、平面ゲート電極２７Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２７Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２７では、図２５に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃ上を通り、平面ゲート電極２７Ａのゲート幅方向に沿って設けられる。実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃにより、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の３つの領域に分けられている。

第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Ｗ_ｅｆｆ方向において、第１縦型ゲート電極２７Ｂの両側の領域（Ｗ_１，Ｗ_２）及び第２縦型ゲート電極２７Ｃの両側の領域（Ｗ_２，Ｗ_３）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図２５では、第１縦型ゲート電極２７Ｂと第２縦型ゲート電極２７Ｃとの間に設けられるゲート幅Ｗ_２が、他のゲート幅Ｗ_１及びゲート幅Ｗ_３よりも大きい構成となる位置に、第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃが形成されている。
図２５に示す構成とすることにより、転送ゲート電極２７に負電圧を印加したとき、図２６に示すように、第１縦型ゲート電極２７Ｂと第２縦型ゲート電極２７Ｃとの距離が長く、ゲート幅の大きいゲート幅Ｗ_２の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２７Ｂと第２縦型ゲート電極２７Ｃとの距離が短く、ゲート幅の小さいゲート幅Ｗ_１及びゲート幅Ｗ_３の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２７Ｂ及び第２縦型ゲート電極２７Ｃからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_２）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３７のブルーミング特性が向上する。

［固体撮像素子の変形例４：縦型ゲート電極］
次に、第２実施形態の変形例４の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２７に、第２実施形態の変形例４の固体撮像素子の１画素を構成する要部の平面図を示す。また、図２８に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２８下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。

図２７に示すように、固体撮像素子３８は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２８、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２８は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極２８は、半導体基体１１上に形成されている平面ゲート電極２８Ａと、平面ゲート電極２８Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃとからなる。

平面ゲート電極２８Ａは、ＰＤ１４の角部において、長辺をＰＤ１４側に向けた角部を落とした略三角形状に形成されている。第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃは、半導体基体１１表面での平面形状を円形として形成されている。第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃは、平面ゲート電極２８Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２８Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃは、半導体基体１１の表面から、半導体基体１１内に形成されたＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２８では、図２７に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃ上を通り、平面ゲート電極２８Ａのゲート幅方向に沿って設けられる。また、第１縦型ゲート電極２８Ｂが、平面ゲート電極２８Ａの平面ゲート電極２８Ａの重心から、平面ゲート電極２８ＡのＰＤ側の辺への垂線（中心線）に接して形成されている。第２縦型ゲート電極２８Ｃが、第１縦型ゲート電極２８Ｂの実効ゲート幅Ｗ_ｅｆｆ方向の端部側に形成されている。このとき、第１縦型ゲート電極２８Ｂの中心が、平面ゲート電極２８Ａの中心線上にあってもよく、また、第１縦型ゲート電極２８Ｂの中心と平面ゲート電極２８Ａの中心線とが異なる位置にあってもよい。
そして、実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃにより、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の３つの領域に分けられている。

第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Ｗ_ｅｆｆ方向において、第１縦型ゲート電極２８Ｂの両側の領域（Ｗ_１，Ｗ_２）及び第２縦型ゲート電極２８Ｃの両側の領域（Ｗ_２，Ｗ_３）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図２７では、ゲート幅Ｗ_１が、他のゲート幅Ｗ_２及びゲート幅Ｗ_３よりも大きい構成となる位置に、平面ゲート電極２８Ａ及び第１縦型ゲート電極２８Ｂ側が形成されている。このとき、第１縦型ゲート電極２８Ｂと第２縦型ゲート電極２８Ｃとの間に設けられるゲート幅Ｗ_２と、第２縦型ゲート電極２８Ｃから平面ゲート電極２８Ａの第２縦型ゲート電極２８Ｃ側の端部までのゲート幅Ｗ_３との大きさは特に問わない。ゲート幅Ｗ_２とゲート幅Ｗ_３とは、同じ大きさでもよく、また、一方が大きい構成としてもよい。

図２７に示す構成とすることにより、転送ゲート電極２８に負電圧を印加したとき、図２８に示すように、第１縦型ゲート電極２８Ｂと第２縦型ゲート電極２８Ｃとの距離が長く、ゲート幅の大きいゲート幅Ｗ_１の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２８Ｂと第２縦型ゲート電極２８Ｃとの距離が短く、ゲート幅の小さいゲート幅Ｗ_２及びゲート幅Ｗ_３の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２８Ｂ及び第２縦型ゲート電極２８Ｃからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_１）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３８のブルーミング特性が向上する。

上述のように、オーバーフローパスを、平面ゲート電極２８Ａの第１縦型ゲート電極２８Ｂ側の端部と第１縦型ゲート電極２８Ｂとの間のゲート幅Ｗ_１に形成する構成としてもよい。また、変形例４と同様に、第２縦型ゲート電極２８Ｃから平面ゲート電極２８Ａの第２縦型ゲート電極２８Ｃ側の端部までのゲート幅Ｗ_３にオーバーフローパスを形成する構成とすることもできる。

［固体撮像素子の変形例５：縦型ゲート電極］
次に、第２実施形態の変形例５の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２９に、第２実施形態の変形例５の固体撮像素子の１画素を構成する要部の平面図を示す。また、図３０に、縦型Ｔｒに負電位を与えたときの転送ゲート電極２９下の領域の実効ゲート幅Ｗ_ｅｆｆ方向のポテンシャル断面を示す。なお、以下の説明では、ゲート電極以外の構成は、上述の第２実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。

図２９に示すように、固体撮像素子３９は、半導体基体１１に形成されたフォトダイオード（ＰＤ）１４、転送ゲート電極２９、フローティングディフュージョン（ＦＤ）１８とから転送トランジスタ（Ｔｒ）が構成されている。

転送ゲート電極２９は、ＰＤ１４の外周部であって、ＰＤ１４の１つの角部に１つ形成されている。また、転送ゲート電極２９は、半導体基体１１上に形成されている平面ゲート電極２９Ａを備える。そして、平面ゲート電極２９Ａと一体に形成され、半導体基体１１の表面から深さ方向に柱状に埋めこまれている第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄを備える。

平面ゲート電極２９Ａは、ＰＤ１４の角部において、長辺がＰＤ１４及びＦＤ１８側に接した矩形状に形成されている。第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄは半導体基体１１表面での平面形状を円形として形成されている。第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄは、平面ゲート電極２９Ａ下の全面とならない大きさで形成されている。

平面ゲート電極２９Ａは、ＰＤ１４の角部からＦＤ１８に跨る領域に形成されている。そして、第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄは、半導体基体１１の表面から、ＰＤ１４の裏面側に位置するｎ型半導体領域１５に接する深さまで、ゲート絶縁膜１７を介して形成されている。

転送ゲート電極２９では、図２９に矢印で示すように、実効ゲート幅Ｗ_ｅｆｆが第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄ上を通り、転送ゲート電極２９のゲート幅方向に沿って設けられる。
また、実効ゲート幅Ｗ_ｅｆｆは、第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ及び第３縦型ゲート電極２９Ｄにより、実効ゲート幅Ｗ_ｅｆｆ方向に４つの領域に分けられている。

ここで、平面ゲート電極２９Ａの第１縦型ゲート電極２９Ｂ側の端部から、第１縦型ゲート電極２９Ｂまでの領域をゲート幅Ｗ_１とする。そして、第１縦型ゲート電極２９Ｂと第２縦型ゲート電極２９Ｃとの間の領域をゲート幅Ｗ_２とする。第２縦型ゲート電極２９Ｃと第３縦型ゲート電極２９Ｄとの間の領域をゲート幅Ｗ_３とする。第３縦型ゲート電極２９Ｄから、平面ゲート電極２９Ａの第３縦型ゲート電極２９Ｄ側の端部までの領域をゲート幅Ｗ_４とする。

第１縦型ゲート電極２９Ｂ及び第２縦型ゲート電極２９Ｃは、ゲート幅Ｗ_１，Ｗ_２，Ｗ_３，Ｗ_４の少なくとも１つのゲート幅に差が生じる位置に形成されている。この構成により、第１縦型ゲート電極２９Ｂの両側の領域（Ｗ_１，Ｗ_２）、第２縦型ゲート電極２９Ｃの両側の領域（Ｗ_２，Ｗ_３）、及び、第３縦型ゲート電極２９Ｄの両側の領域（Ｗ_３，Ｗ_４）のいずれかに、ポテンシャルの高さが異なる領域が形成される。

具体的に図２９では、第１縦型ゲート電極２９Ｂと第２縦型ゲート電極２９Ｃとの間に設けられるゲート幅Ｗ_２が、他のゲート幅Ｗ_１，Ｗ_３，Ｗ_４よりも大きい構成となる位置に形成されている。
図２９に示す構成とすることにより、転送ゲート電極２９に負電圧を印加したとき、図３０に示すように、第１縦型ゲート電極２９Ｂと第２縦型ゲート電極２９Ｃとの距離が遠く、ゲート幅の大きいゲート幅Ｗ_２の領域のポテンシャルが低くなる。また、第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ又は第３縦型ゲート電極２９Ｄとの距離が近く、ゲート幅の小さいゲート幅Ｗ_１，Ｗ_３，Ｗ_４の領域のポテンシャルが高くなる。

上述のように、第１縦型ゲート電極２９Ｂ、第２縦型ゲート電極２９Ｃ、及び、第３縦型ゲート電極２９Ｄからの距離が異なることにより、実効ゲート幅Ｗ_ｅｆｆ方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Ｗ_ｅｆｆにおいてポテンシャルが下がった側に形成される領域（ゲート幅Ｗ_２）に沿って、オーバーフローパス（ＯＦＰ）が形成され、このＯＦＰを通じてＰＤ１４に蓄積された過剰電荷がＦＤ１８にオーバーフローされやすくなる。このため、固体撮像素子３９のブルーミング特性が向上する。

上述のように、転送ゲート電極において、縦型ゲート電極の数は、特に限定されず、１つ又は複数とすることができる。実効ゲート幅Ｗ_ｅｆｆ方向において、平面ゲート電極の端部と縦型ゲート電極との間に設けられる領域、及び、縦型ゲート電極同士の間に設けられる領域の少なくとも１つの領域が、他のゲート幅よりも大きい領域となる構成であればよい。この他のゲート幅よりも大きい領域のポテンシャルが低くなり、この領域に沿ってＯＦＰが形成される。

なお、 上述の実施形態では、実効ゲート幅Ｗ_ｅｆｆ方向で縦型ゲート電極の両側のゲート幅に差を発生させる方法として、縦型ゲート電極の位置をチャネル幅の中心からずらす方法を説明している。本技術では、本実施形態の構成に限らず、実効ゲート幅Ｗ_ｅｆｆ方向の両側でゲート幅に差が発生すれば、縦型ゲート電極の形成位置及び形状は問わない。例えば、縦型ゲート電極の形状を変えることにより、チャネル幅の中心線上に縦型ゲート電極の重心を一致させた場合にも、実効ゲート幅Ｗ_ｅｆｆ方向の両側でゲート幅に差が発生する形状の転送ゲート電極とすることもできる。また、これに限らず他の構成により、縦型ゲート電の両側のゲート幅に差を発生させる構成を達成してもよい。

〈４．固体撮像素子の製造方法〉
次に、固体撮像素子の製造方法の一例として第１実施形態の固体撮像素子の製造方法を説明する。なお、以下の製造方法の説明では、上述の図９及び図１０に示す第１実施形態の半導体装置の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。
また、以下の製造方法では、固体撮像素子の製造方法の一例として、フォトダイオード（ＰＤ）、フローティングディフュージョン（ＦＤ）、及び、転送ゲート電極の作製方法のみを説明する。なお、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。

まず、図３１Ａに示すように、第１導電型（ｐ型）等の半導体基体１１に、ゲート絶縁膜１７を形成する。そして、ゲート絶縁膜１７越しに、フォトダイオード（ＰＤ）を形成する領域の半導体基体１１の深部に第２導電型の不純物をイオン注入する。これにより、図３１Ｂに示すように、半導体基体１１の深部に第２導電型（ｎ型）半導体領域１５を形成する。
さらに、図３１Ｃに示すように、ゲート絶縁膜１７越しに半導体基体１１の表面に、ｎ型半導体領域１５よりも高い濃度となるように第２導電型の不純物をイオン注入する。これにより、半導体基体１１の表面に高濃度の第２導電型（ｎ^＋型）半導体領域１３を形成する。

次に、図３２Ｄに示すように、ＰＤを形成する領域を開口するように、転送ゲート電極及びフローティングディフュージョン（ＦＤ）等を形成する領域上にレジスト層５１を形成する。そして、半導体基体１１の表面に第１導電型の不純物をイオン注入して、ｎ^＋型半導体領域１３上に高濃度の第１導電型（ｐ^＋型）半導体領域１２を形成する。以上の工程により、半導体基体１１にＰＤ１４を形成する。

次に、図３２Ｅに示すように、半導体基体１１上に、縦型ゲート電極を形成する位置を開口するパターンにレジスト層５２を形成する。そして、レジスト層５２の開口部から半導体基体１１をエッチングし、半導体基体１１にトレンチ５４を形成する。
トレンチ５４は、上述の第１実施形態、第２実施形態、及び、これらの各変形例の固体撮像素子の転送ゲート電極に形成される縦型ゲート電極の形成位置に基づき、任意の位置に形成する。また、トレンチ５４の数は、固体撮像素子の１画素に形成する縦型転送ゲートの数に従い、１画素に１又は複数形成する。

図３２Ｆ に示すように、トレンチ５４内にゲート絶縁膜１７を形成する。そして、トレンチ内及び半導体基体１１上の全面に導電体層、例えばポリシリコン層等を形成する。そして、形成した導電体層上に、転送ゲート電極の平面ゲート電極の形状のレジストパターンを形成する。そして、このレジストパターンに合わせてポリシリコン層をエッチングすることにより、平面ゲート電極１６Ａ及び縦型ゲート電極１６Ｂからなる転送ゲート電極１６を形成する。平面ゲート電極１６Ａは、具体的には、上述の第１実施形態（変形例含む）、又は、第２実施形態（変形例含む）の形状に形成する。

さらに、ＦＤ１８を形成する領域を開口するパターンのレジスト層５３を形成する。そして、半導体基体１１の表面に第２導電型の不純物をイオン注入して、ｎ^＋型半導体領域１３上に高濃度の第２導電型（ｎ^＋型）半導体領域からなるＦＤ１８を形成する。
さらに、アニール等の熱処理、例えば１０００℃程度の熱処理を加えることによりイオン注入した不純物の活性化を実施する。
以上の工程により、第１実施形態の固体撮像素子を製造することができる。

なお、上述の第１実施形態の固体撮像素子の製造方法から、平面ゲート電極の形状、及び、縦型ゲート電極の形状を変更することにより、上述の第１実施形態の変形例、第２実施形態、及び、第２実施形態の変形例の固体撮像素子を製造することができる。

〈５．電子機器の実施形態〉
次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。
上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図３３に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。

この例のカメラ６０は、固体撮像素子６１と、固体撮像素子６１の受光センサ部に入射光を導く光学系６２と、固体撮像素子６１及び光学系６２間に設けられたシャッタ装置６３と、固体撮像素子６１を駆動する駆動回路６４とを備える。さらに、カメラ６０は、固体撮像素子６１の出力信号を処理する信号処理回路６５を備える。

固体撮像素子６１には、上述の第１実施形態（変形例含む）及び第２実施形態（変形例含む）の固体撮像素子を適用することができる。光学系（光学レンズ）６２は、被写体からの像光（入射光）を固体撮像素子６１の撮像面（不図示）上に結像させる。これにより、固体撮像素子６１内に、一定期間、信号電荷が蓄積される。なお、光学系６２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置６３は、入射光の固体撮像素子６１への光照射期間及び遮光期間を制御する。

駆動回路６４は、固体撮像素子６１及びシャッタ装置６３に駆動信号を供給する。そして、駆動回路６４は、供給した駆動信号により、固体撮像素子６１の信号処理回路６５への信号出力動作、及び、シャッタ装置６３のシャッタ動作を制御する。すなわち、この例では、駆動回路６４から供給される駆動信号（タイミング信号）により、固体撮像素子６１から信号処理回路６５への信号転送動作を行う。

信号処理回路６５は、固体撮像素子６１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。

上述した各実施形態に係る固体撮像素子では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像素子は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。

また、上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像素子に対しても適用可能である。
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、上記各実施の形態の固体撮像素子では、信号電荷として電子を用いた固体撮像素子について説明したが、信号電荷として正孔を用いた固体撮像素子に適用することもできる。この場合、上例で第１導電型をｐ型とし、第２導電型をｎ型とした構成を、第１導電型をｎ型とし、第２導電型をｐ型とする。そして駆動方法において、各画素トランジスタに印加する電圧は、正電圧を負電圧に、負電圧を正電圧に置き換える。

なお、本開示は以下のような構成も取ることができる。
（１）半導体基体表面に形成されているフォトダイオードと、前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンと、を備え、前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている固体撮像素子。
（２）前記実効ゲート幅方向において、前記縦型ゲート電極から前記平面ゲート電極の端部まで距離が遠い領域のポテンシャルが低くなり、前記縦型ゲート電極から前記平面ゲート電極の端部まで距離が近い領域のポテンシャルが高くなる（１）に記載の固体撮像素子。
（３）前記ゲート電極は前記縦型ゲート電極を１つのみ有し、前記縦型ゲート電極の前記半導体基体表面での中心と、前記平面ゲート電極の中心とが、前記実効ゲート幅方向で異なる位置にある（１）又は（２）に記載の固体撮像素子。
（４）前記ゲート電極は前記縦型ゲート電極を２つ有し、前記実効ゲート幅において、前記２つの縦型ゲート電極同士の間の領域が他の領域よりも広い（１）又は（２）に記載の固体撮像素子。
（５）半導体基体の表面にフォトダイオードを形成する工程と、前記フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、前記半導体基体の表面にフローティングディフュージョンを形成する工程と、を有し、ゲート電極を形成する工程が、前記半導体基体にトレンチを形成する工程と、前記トレンチ内及び前記半導体基体表面に導電体層を形成して、前記トレンチ内に縦型ゲート電極を形成し、前記半導体基体上に平面ゲート電極を形成する工程とからなり、前記トレンチは、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成する固体撮像素子の製造方法。
（６）上記（１）から（４）のいずれかに記載の固体撮像素子と、前記固体撮像素子の撮像部に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路とを有する電子機器。

１０，３０，３１，３２，３３，３４，３５，３６，３７，３８，３９，４０，６１ 固体撮像素子、１１ 半導体基体、１２，１３，１５ 半導体領域、１４ フォトダイオード、１７ ゲート絶縁膜、１８ ＦＤ領域、１９ オーバーフローパス（ＯＦＰ）、１６，２１，２２，２３，２４，２５，２６，２７，２８，２９ 転送ゲート電極、１６Ａ，２１Ａ，２２Ａ，２３Ａ，２４Ａ，２５Ａ，２６Ａ，２７Ａ，２８Ａ，２９Ａ 平面ゲート電極、１６Ｂ，２１Ｂ，２２Ｂ，２３Ｂ 縦型ゲート電極、２４Ｃ，２５Ｃ，２６Ｃ，２７Ｃ，２８Ｃ，２９Ｃ 第２縦型ゲート電極、２４Ｂ，２５Ｂ，２６Ｂ，２７Ｂ，２８Ｂ，２９Ｂ 第１縦型ゲート電極、２９Ｄ 第３縦型ゲート電極、４１ 水平信号線、４２ 画素、４３ 画素部、４４ 垂直駆動回路、４５ カラム信号処理回路、４６ 水平駆動回路、４７ 出力回路、４８ 制御回路、４９ 垂直信号線、５１，５２，５３ レジスト層、５４ トレンチ、６０ カメラ、６２ 光学系、６３ シャッタ装置、６４ 駆動回路、６５ 信号処理回路、Ｗ１，Ｗ２，Ｗ３，Ｗ４ ゲート幅、Ｗ_ｅｆｆ 実効ゲート幅

Claims (6)

1. 半導体基体表面に形成されているフォトダイオードと、
   前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、
   前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンと、を備え、
   前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、
   前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている
   固体撮像素子。
2. 前記実効ゲート幅方向において、前記縦型ゲート電極から前記平面ゲート電極の端部までの距離が長い領域のポテンシャルが低くなり、前記縦型ゲート電極から前記平面ゲート電極の端部までの距離が短い領域のポテンシャルが高くなる請求項１に記載の固体撮像素子。
3. 前記ゲート電極は前記縦型ゲート電極を１つのみ有し、前記縦型ゲート電極の前記半導体基体表面での中心と、前記平面ゲート電極の中心とが、前記実効ゲート幅方向で異なる位置にある請求項１に記載の固体撮像素子。
4. 前記ゲート電極は前記縦型ゲート電極を２つ有し、前記実効ゲート幅方向において、前記２つの縦型ゲート電極同士の間の領域が他の領域よりも大きい請求項１に記載の固体撮像素子。
5. 半導体基体の表面にフォトダイオードを形成する工程と、
   前記フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、
   前記半導体基体の表面の前記ゲート電極を挟んで前記フォトダイオードと対向する位置に、フローティングディフュージョンを形成する工程と、を有し、
   前記ゲート電極を形成する工程が、前記半導体基体にトレンチを形成する工程と、前記トレンチ内及び前記半導体基体表面に導電体層を形成して、前記トレンチ内に縦型ゲート電極を形成し、前記半導体基体上に平面ゲート電極を形成する工程とからなり、
   前記トレンチは、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成する
   固体撮像素子の製造方法。
6. 半導体基体表面に形成されているフォトダイオードと、前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンとを備え、前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている固体撮像素子と、
   前記固体撮像素子の撮像部に入射光を導く光学系と、
   前記固体撮像素子の出力信号を処理する信号処理回路と、を有する
   電子機器。

Images