JP2013026241A - Deposition apparatus and deposition method - Google Patents
Deposition apparatus and deposition method Download PDFInfo
- Publication number
- JP2013026241A JP2013026241A JP2011156162A JP2011156162A JP2013026241A JP 2013026241 A JP2013026241 A JP 2013026241A JP 2011156162 A JP2011156162 A JP 2011156162A JP 2011156162 A JP2011156162 A JP 2011156162A JP 2013026241 A JP2013026241 A JP 2013026241A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- edge cut
- cut portion
- film
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明の実施形態は、成膜装置及び成膜方法に関する。 Embodiments described herein relate generally to a film forming apparatus and a film forming method.
近年、半導体デバイスにおける配線及びコンタクトプラグの微細化が進んでいる。これに伴い、配線及びコンタクトプラグは、熱ＣＶＤ（Chemical Vapor Deposition）法によりタングステン膜を成膜し、ＣＭＰ(Chemical Mechanical Polishing)により表面処理することにより形成される。 In recent years, miniaturization of wirings and contact plugs in semiconductor devices has progressed. Accordingly, the wiring and the contact plug are formed by forming a tungsten film by a thermal CVD (Chemical Vapor Deposition) method and performing a surface treatment by CMP (Chemical Mechanical Polishing).
ＣＭＰにより、表面に形成されたタングステン膜を除去するとき、半導体ウェーハの周縁部に成膜されたタングステン膜が残渣として残る場合がある。そのため、半導体ウェーハの周縁部にエッジカット部を配置し、タングステン膜の成膜が行われている。 When the tungsten film formed on the surface is removed by CMP, the tungsten film formed on the periphery of the semiconductor wafer may remain as a residue. For this reason, an edge cut portion is arranged at the peripheral portion of the semiconductor wafer, and a tungsten film is formed.
一般に、配線及びコンタクトプラグの形成は、シリコン半導体ウェーハ上に、層間絶縁膜、バリアメタル膜、及びタングステン膜を順に成膜することにより行われる。このとき、配線やコンタクトプラグを形成する際のエッチング、または層間絶縁膜成膜後のエッジカットを行うことにより、半導体ウェーハの周縁部において、層間絶縁膜が成膜されていない領域が形成される。これにより、半導体ウェーハ上に直接バリアメタル膜が成膜される場合がある。このため、半導体ウェーハの周縁部において、熱ＣＶＤによりタングステン膜を成膜するとき用いるWF6ガスのF原子がバリアメタル膜を突き抜け、半導体ウェーハがエッチングされるという問題が生じていた。 In general, the wiring and the contact plug are formed by sequentially forming an interlayer insulating film, a barrier metal film, and a tungsten film on a silicon semiconductor wafer. At this time, a region where no interlayer insulating film is formed is formed in the peripheral portion of the semiconductor wafer by performing etching when forming wirings and contact plugs or performing edge cutting after forming the interlayer insulating film. . Thereby, a barrier metal film may be formed directly on the semiconductor wafer. For this reason, there has been a problem that F atoms of the WF 6 gas used when forming a tungsten film by thermal CVD penetrate the barrier metal film at the peripheral edge of the semiconductor wafer and the semiconductor wafer is etched.
本発明が解決しようとする課題は、タングステン膜を成膜する際に半導体ウェーハがエッチングされることを抑制する成膜装置及び成膜方法を提供することである。 The problem to be solved by the present invention is to provide a film forming apparatus and a film forming method for suppressing the etching of a semiconductor wafer when forming a tungsten film.
実施形態に係る成膜装置は、半導体ウェーハを載置するためのステージと、前記ステージ上に載置される半導体ウェーハの周縁部を覆うように配置されるエッジカット部を備え、前記半導体ウェーハ上にタングステン膜を成膜する。前記エッジカット部は、前記半導体ウェーハの周縁部と接触可能に設けられた第１のエッジカット部と、前記第１のエッジカット部に接続され、前記半導体ウェーハと実質的に垂直な方向に上下動可能な接続部と、前記接続部に接続され、前記接続部の上下動により前記半導体ウェーハの内側面に当接するように配置された第２のエッジカット部と、を備える。 A film forming apparatus according to an embodiment includes a stage for placing a semiconductor wafer, and an edge cut portion arranged to cover a peripheral edge of the semiconductor wafer placed on the stage. A tungsten film is formed. The edge cut portion is connected to the first edge cut portion provided so as to be able to come into contact with a peripheral portion of the semiconductor wafer, and is connected to the first edge cut portion, and is vertically moved in a direction substantially perpendicular to the semiconductor wafer. A movable connection portion; and a second edge cut portion that is connected to the connection portion and is disposed so as to contact the inner surface of the semiconductor wafer by the vertical movement of the connection portion.
以下、本発明の実施形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は本実施形態に係る成膜装置の主要部の部分を拡大した断面図を、図２は、本実施形態に係る成膜装置の主要部の断面図を、図３は、本実施形態に係る成膜装置の主要部の平面図を示す。 1 is an enlarged cross-sectional view of a main part of a film forming apparatus according to the present embodiment, FIG. 2 is a cross-sectional view of the main part of the film forming apparatus according to the present embodiment, and FIG. The top view of the principal part of the film-forming apparatus which concerns on is shown.
本実施形態に係る成膜装置には、半導体ウェーハ２上に成膜処理を行う反応室（図示なし）が設けられている。反応室の主要部には、半導体ウェーハ２を載置するためのステージ１が設けられる。このステージ１上には、半導体ウェーハ２が載置される。図１に示すように、半導体ウェーハ２上には、層間絶縁膜（図示なし）及びバリアメタル膜３が形成されている。バリアメタル膜３は、例えばTi膜とTiN膜との積層膜である。
The film forming apparatus according to the present embodiment is provided with a reaction chamber (not shown) for performing a film forming process on the
図１に示すように、反応室内には、半導体ウェーハ２の周縁部を覆うように配置するエッジカット部４が設けられる。エッジカット部４には、半導体ウェーハ２の周縁部と接触可能な第１のエッジカット部４ａが設けられている。第１のエッジカット部４ａの断面は、例えば長方形、正方形又はＬ字型の形状をしている。第１のエッジカット部４ａにおける半導体ウェーハ２の径方向の長さは、例えば１〜３ｍｍ程度である。
As shown in FIG. 1, an
第１のエッジカット部４ａによって半導体ウェーハ２をステージ１に押さえることで、半導体ウェーハ２は固定される。さらに、第１のエッジカット部４ａが、半導体ウェーハ２の周縁部に設けられていることにより、後述するタングステン膜の成膜の際に半導体ウェーハ２の周縁部にタングステン膜が成膜されない。
第１のエッジカット部４ａには、第１のエッジカット部４ａに接続する接続部４ｂが設けられる。接続部４ｂは、後述する第１の状態及び第２の状態において、第１のエッジカット部４ａに固定される。接続部４ｂは、例えば半導体ウェーハ２と実質的に垂直な方向、すなわち本実施形態に係る成膜装置の上下方向に上下動可能なロッドである。
The
The first
接続部４ｂとしてのロッドの上部には、第２のエッジカット部４ｃが接続部４ｂと接続されるように設けられている。第２のエッジカット部４ｃは、例えばロッド上部に固定されている。第２のエッジカット部４ｃは、接続部４ｂが上下動する際に、一体となって例えば本実施形態に係る成膜装置の上下方向に移動する。
A second
エッジカット部４は、接続部４ｂ及び第２のエッジカット部４ｃが成膜装置の上下方向に移動することにより、図２（ａ）に示すような半導体ウェーハ２の周縁部を覆うように第１のエッジカット部４ａを配置し、第２のエッジカット部４ｃを半導体ウェーハ２から離隔させた第１の状態と、図２（ｂ）に示すような第２のエッジカット部４ｃを、半導体ウェーハ２の周縁部を覆うように配置された第１のエッジカット部４ａの少なくとも内側面に当接させた第２の状態をとり得る。ここで、第２の状態において、第２のエッジカット部４ｃは、第１のエッジカット部４ａの内側面と当接するだけでなく、第１のエッジカット部４ａの上面や外側面と当接してもよい。なお、本明細書中においては、第１のエッジカット部４ａの内側面とは、第１のエッジカット部４ａにおいて半導体ウェーハ２の中心側の側面のことをいい、第１のエッジカット部４ａの外側面とは、第１のエッジカット部４ａにおいて半導体ウェーハ２の外側における側面のことをいう。
The
第２のエッジカット部４ｃの断面は、第１のエッジカット部４ａの内側面や上面等に当接するように、例えばＬ字型の形状をしている。
The cross section of the second
エッジカット部４は、例えば、図３（ａ）に示すように半導体ウェーハ２周縁部全体を覆うように設けられる。この場合、第１のエッジカット部４ａは、図３（ａ）に示すように、例えばリング形状である。第２のエッジカット部４ｃは、第１のエッジカット部４ａの内側面に当接するように、例えば断面がＬ字型のリング形状である。
The
また、エッジカット部４は、図３（ｂ）に示すように、半導体ウェーハ２周縁部において所定の間隔ごとに設けられてもよい。ここで、所定の間隔ごとに設けられるとは、例えば、半導体ウェーハ２を円形状としたとき、円の角度で１０度ごとの一定の間隔ごとに設けられることをいう。この円の角度は、１０度に限るものではなく、１５度、２０度、３０度等種々選択されるものである。
Moreover, the edge cut
エッジカット部４が、半導体ウェーハ２周縁部において所定の間隔ごとに設けられる場合、エッジカット部４が存在しない部分において、半導体ウェーハ２の外側から半導体ウェーハ２に反応室中に供給される不活性ガスのＡｒガスが流れ、後述するタングステン膜の成膜中に供給されるWF6ガスが希釈される。これにより、半導体ウェーハ２へのエッチングを抑制することができる。
When the edge cut
第１のエッジカット部４ａ及び第２のエッジカット部４ｃの形状をいくつか挙げたが、これらに限らず、第２のエッジカット部４ｃが第１のエッジカット部４ａの少なくとも内側面に当接する形状であればよい。
Although some shapes of the first
本実施形態に係る成膜装置によれば、第１の状態と第２の状態を変化させることにより、エッジカット部４全体における半導体ウェーハ２の径方向の長さを変えることができる。特に、第１の状態から、第２の状態にすることにより、エッジカット部４全体の半導体ウェーハ２の径方向の長さを長くすることができる。これにより、後述するタングステン膜の成膜領域を制御することができる。
According to the film forming apparatus according to the present embodiment, the length in the radial direction of the
以下、本実施形態に係る成膜方法について図４を用いて説明する。 Hereinafter, the film forming method according to the present embodiment will be described with reference to FIG.
まず、半導体ウェーハ２上には、配線又はコンタクトプラグを形成するまでに、所定の素子（図示なし）が形成される。このとき、半導体ウェーハ２上には、層間絶縁膜が形成される。層間絶縁膜は、リソグラフィ法及びＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、コンタクトホール及び配線溝が形成される。
First, predetermined elements (not shown) are formed on the
コンタクトホール、配線溝及び層間絶縁膜上には、バリアメタル膜３として例えばTiN膜が形成される。バリアメタル膜３は、コンタクトホール又は配線溝の底面及び側面全体に成膜する。
For example, a TiN film is formed as the
次に、バリアメタル膜３上に、コンタクトプラグ又は配線を形成するため、タングステン膜を成膜する。タングステン膜は、熱ＣＶＤ（Chemical Vapor Deposition）法により成膜される。本実施形態においては、以下の２工程に分けて第１のタングステン膜５及び第２のタングステン膜６を成膜する。
Next, a tungsten film is formed on the
まず、半導体ウェーハ２を熱ＣＶＤ装置の反応室の主要部にあるステージ１に搬送する。その後、図４（ａ）に示すように、反応室に設けられているエッジカット部４を半導体ウェーハ２の周縁部を覆うように配置する。
First, the
まず、図４（ｂ）に示すように、第１の状態、すなわち第２のエッジカット部４ｃが第１のエッジカット部４ａの上方向に半導体ウェーハ２から離隔して配置されており、第２のエッジカット部４ｃと第１のエッジカット部４ａが非接触である状態にし、バリアメタル膜３上に、第１のタングステン膜５を成膜する。第１のタングステン膜５は、反応室に成膜ガスとしてSiH4ガス又はB2H6ガスとWF6ガスを供給し、SiH4又はB2H6によりWF6を還元することにより成膜される。これらの成膜ガスは、例えば半導体ウェーハ２上方から供給されるものである。第１のタングステン膜５は、核形成を行うために成膜する。このとき、バックサイドガスである不活性ガスのＡｒガスが供給されている。エッジカット部４が、所定の間隔ごとに設けられ、互いのエッジカット部４間に隙間が生じている場合には、バックサイドガスであるＡｒガスが、半導体ウェーハ２の外側から半導体ウェーハ２上に供給される。
また、このとき、第２のエッジカット部４ｃは、半導体ウェーハ２から離隔して第１のエッジカット部４ａと非接触状態にあり、第１のエッジカット部４ａの上方にある。したがって、第１のタングステン膜５の成膜時に第２のエッジカット部４ｃは影響しない。すなわち、第１の状態においては、半導体ウェーハ２周縁部には、エッジカット部４のうち第１のエッジカット部４ａが配置されているため、半導体ウェーハ２端から距離Ｄ１の領域は、第１のタングステン膜５が成膜されていない領域となる。
First, as shown in FIG. 4B, the first state, that is, the second edge cut
At this time, the second edge cut
次に、図４（ｃ）に示すように、第２の状態、すなわち第２のエッジカット部４ｃと第１のエッジカット部４ａの少なくとも内側面が当接している状態にし、第１のタングステン膜５上に第２のタングステン膜６を成膜する。第２のタングステン膜６は、反応室に成膜ガスとしてH2ガスとWF6ガスを供給し、H2によりWF6を還元することにより成膜される。これらの成膜ガスは、例えば半導体ウェーハ２上方から供給されるものである。第２のタングステン膜６の成膜は、厚膜のタングステン膜を形成するために行う。このとき、バックスサイドガスである不活性ガスのＡｒガスが供給されている。エッジカット部４が、所定の間隔ごとに設けられ、互いのエッジカット部４間に隙間が生じている場合には、バックサイドガスであるＡｒガスが、半導体ウェーハ２の外側から半導体ウェーハ２上に供給される。これにより、第２のタングステン膜６の成膜中に供給されるWF6ガスが希釈され、半導体ウェーハ２のエッチングを抑制することができる。 また、このとき、第２のエッジカット部４ｃは、第１のエッジカット部４ａの少なくとも内側面が当接している状態である。すなわち、第１の状態に比べて、エッジカット部４全体の半導体ウェーハ２の径方向の長さが長くなっている。半導体ウェーハ２端から距離Ｄ２の領域には、第２のタングステン膜６が成膜されていないとすると、第２のタングステン膜６の非成膜領域は、第１のタングステン膜５の非成膜領域より大きいものとなる（Ｄ２≧Ｄ１）。換言すると、第１のタングステン膜５の成膜領域は、第２のタングステン膜６の成膜領域より大きいものとなる。
Next, as shown in FIG. 4C, the first tungsten is brought into the second state, that is, the second edge cut
これにより、半導体ウェーハ２の周縁部において、層間絶縁膜が成膜されていない領域が存在したとしても、厚膜の第２のタングステン膜６は、半導体ウェーハ２上に直接成膜されない。したがって、第２のタングステン膜６の成膜ガスによる半導体ウェーハ２のエッチングを抑制することができる。
As a result, even if there is a region where the interlayer insulating film is not formed at the peripheral edge of the
以上のように、本発明の本実施形態によれば、接続部４ｂ及び第２のエッジカット部４ｃを上下動させ、第１の状態と第２の状態とを変化させることにより、エッジカット部４全体の半導体ウェーハ２の径方向の長さを変えることができる。これにより、タングステン膜の成膜領域を制御することができる。
As described above, according to the present embodiment of the present invention, the edge cut portion can be obtained by moving the connecting
さらに、本実施形態によれば、第２のエッジカット部４ｃを半導体ウェーハ２から離隔させた第１の状態において、半導体ウェーハ２上に第１のタングステン膜５を成膜し、第２のエッジカット部４ｃと第１のエッジカット部４ａの少なくとも内側面が当接している第２の状態において、第１のタングステン膜５上に第２のタングステン膜６を成膜している。これにより、第１のタングステン膜５の成膜領域を第２のタングステン膜６の成膜領域より大きくすることができ、第２のタングステン膜６は、半導体ウェーハ２上に直接成膜されることを抑制できる。すなわち、成膜ガスによる半導体ウェーハ２のエッチングを抑制することができる。
Furthermore, according to the present embodiment, the
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the invention described in the claims and equivalents thereof as well as included in the scope and gist of the invention.
１…ステージ
２…半導体ウェーハ
３…バリアメタル膜
４…エッジカット部
４ａ…第１のエッジカット部
４ｂ…接続部
４ｃ…第２のエッジカット部
５…第１のタングステン膜
６…第２のタングステン膜
DESCRIPTION OF
Claims (5)
前記エッジカット部は、
前記半導体ウェーハの周縁部と接触可能に設けられた第１のエッジカット部と、
前記第１のエッジカット部に接続され、前記半導体ウェーハと実質的に垂直な方向に上下動可能な接続部と、
前記接続部に接続され、前記接続部の上下動により前記半導体ウェーハの内側面に当接するように配置された第２のエッジカット部と、
を備えたことを特徴とする成膜装置。 Deposition comprising a stage for placing a semiconductor wafer, and an edge cut portion arranged to cover the peripheral edge of the semiconductor wafer placed on the stage, and forming a tungsten film on the semiconductor wafer A device,
The edge cut portion is
A first edge cut portion provided in contact with a peripheral edge portion of the semiconductor wafer;
A connection portion connected to the first edge cut portion and movable up and down in a direction substantially perpendicular to the semiconductor wafer;
A second edge cut portion that is connected to the connection portion and is disposed so as to contact the inner surface of the semiconductor wafer by the vertical movement of the connection portion;
A film forming apparatus comprising:
前記半導体ウェーハの周縁部を覆うように第１のエッジカット部を配置し、第２のエッジカット部を前記半導体ウェーハから離隔させた第１の状態で前記半導体ウェーハ上に第１のタングステン膜を成膜する工程と、
前記第２のエッジカット部を、前記半導体ウェーハの周縁部を覆うように配置された前記第１のエッジカット部の少なくとも内側面に当接させた第２の状態で前記第１のタングステン膜上に第２のタングステン膜を成膜する工程と、
を備えたことを特徴とする成膜方法。 A film forming method for forming a tungsten film on a semiconductor wafer,
A first tungsten film is disposed on the semiconductor wafer in a first state in which a first edge cut portion is disposed so as to cover a peripheral portion of the semiconductor wafer, and the second edge cut portion is separated from the semiconductor wafer. Forming a film;
On the first tungsten film in a second state in which the second edge cut portion is brought into contact with at least an inner surface of the first edge cut portion disposed so as to cover a peripheral edge portion of the semiconductor wafer. Forming a second tungsten film on the substrate;
A film forming method comprising:
前記半導体ウェーハの周縁部を覆うように前記第１のエッジカット部を配置し、前記第２のエッジカット部を前記半導体ウェーハから離隔させた第１の状態で前記半導体ウェーハ上に第１のタングステン膜を成膜する工程と、
前記第２のエッジカット部を、前記半導体ウェーハの周縁部を覆うように配置された前記第１のエッジカット部の少なくとも内側面に当接させた第２の状態で前記第１のタングステン膜上に第２のタングステン膜を成膜する工程と、
を備えたことを特徴とする成膜方法。 A film forming method using the film forming apparatus according to any one of claims 1 to 3,
The first edge cut portion is disposed so as to cover a peripheral portion of the semiconductor wafer, and the first tungsten is formed on the semiconductor wafer in a first state in which the second edge cut portion is separated from the semiconductor wafer. Forming a film;
On the first tungsten film in a second state in which the second edge cut portion is brought into contact with at least an inner surface of the first edge cut portion disposed so as to cover a peripheral edge portion of the semiconductor wafer. Forming a second tungsten film on the substrate;
A film forming method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011156162A JP2013026241A (en) | 2011-07-14 | 2011-07-14 | Deposition apparatus and deposition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011156162A JP2013026241A (en) | 2011-07-14 | 2011-07-14 | Deposition apparatus and deposition method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013026241A true JP2013026241A (en) | 2013-02-04 |
Family
ID=47784288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011156162A Withdrawn JP2013026241A (en) | 2011-07-14 | 2011-07-14 | Deposition apparatus and deposition method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013026241A (en) |
-
2011
- 2011-07-14 JP JP2011156162A patent/JP2013026241A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680078B2 (en) | Semiconductor arrangement and formation thereof | |
| US20190096801A1 (en) | Semiconductor device with interconnecting structure and method for manufacturing the same | |
| JP2012209287A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8404580B2 (en) | Methods for fabricating semiconductor devices | |
| JP2015177006A (en) | Semiconductor device and manufacturing method of the same | |
| JP2019153694A (en) | Semiconductor device and manufacturing method therefor | |
| JP5784556B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW202018799A (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| US7344995B2 (en) | Method for preparing a structure with high aspect ratio | |
| TWI674626B (en) | Electronic device including a material defining a void and a process of forming the same | |
| JP2009253052A (en) | Semiconductor device and manufacturing method thereof | |
| JP2013026241A (en) | Deposition apparatus and deposition method | |
| JP2020150225A (en) | Method for manufacturing semiconductor device | |
| JP5917321B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9666438B2 (en) | Semiconductor device and formation thereof | |
| JP6308067B2 (en) | Manufacturing method of semiconductor device | |
| TWI550718B (en) | Semiconductor device, method for forming contact and method for etching continuous recess | |
| JP2012064713A (en) | Manufacturing method for semiconductor device | |
| JP2012156256A (en) | Semiconductor device and method of manufacturing the same | |
| US11380697B2 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
| US8114724B2 (en) | Method for fabricating semiconductor device | |
| JP2012227405A (en) | Method of manufacturing semiconductor device | |
| JP2012256671A (en) | Semiconductor device and manufacturing method of the same | |
| JP2014179475A (en) | Process of manufacturing semiconductor apparatus | |
| JP2012216628A (en) | Method of manufacturing semiconductor device, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |