JP2013017095A - 光半導体装置、及びそれを用いた電子機器 - Google Patents

Abstract

【課題】光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止する。
【解決手段】本発明に係る光半導体装置１００は、半導体基板５０と、半導体基板５０に形成され、光信号の光量に応じた第１光電流を生成するフォトダイオード７０と、半導体基板５０に形成され、前記第１光電流を第１光電圧に変換し、当該第１光電圧に演算処理を行うことで出力信号を生成する信号処理回路１１０と、半導体基板５０に形成され、前記光信号の漏れ光の光量に応じた第２光電流を生成するダミーフォトダイオード７１と、前記第２光電流が予め定められた閾値以上の場合に、前記出力信号を無効化する信号調整回路１２０とを備える。
【選択図】図２

Description

本発明は、光センサー等に用いる光半導体装置に関し、詳しくは、太陽光又は蛍光灯などの外来光の入射による誤動作を防止する光半導体装置、及びこのような光半導体装置を用いた電子機器に関するものである。

光センサーは、様々な製品の製造工程及び物流工程において、主に物体検知用として用いられている。また近年では、光センサーは、トイレの自動洗浄、及びビルの自動ドアなどの人体検知においても広く用いられるようになってきた。

特に人体検知においては、光センサーは屋外で用いられることが多い。この場合、太陽光などの照射強度の高い外来光が光センサーに照射されることで、受光素子のみならず周辺回路又は受光ＩＣチップの全面にまで照射強度の高い外来光が照射されることがある。これにより、光センサーが誤動作してしまうという課題がある。具体的には、光センサーが、被対象物が無いにもかかわらず被対象物があると判断して誤った出力信号を出してしまうことがある。

この光センサーの誤動作の原因を以下に説明する。まず、光センサーに内蔵されている受光ＩＣに強い光が照射される。この強い光の照射強度は受光素子部分をピークに受光素子部分から遠ざかるにつれて徐々に弱くなるものの、受光ＩＣチップのほぼ全面に照射される。よって、受光ＩＣの回路部分に光が回り込むことで、回路を構成しているトランジスタのＰＮ接合部分で光電流が発生する。この不要な電流が流れるため、回路に流れる電流が、本来流れるべき電流値とは異なった電流値にシフトする。これにより、回路が正常に動作できなくなる。

特に、近年では受光ＩＣに使用する拡散プロセスの微細化に伴ってエピタキシャル層が薄くなっている。よって、バーチカルＰＮＰトランジスタの形成が難しくなってきており、エピタキシャル層が薄くても比較的容易に形成できるラテラルＰＮＰトランジスタのみを用いる拡散プロセスが増えている。このラテラルＰＮＰトランジスタは、フォトトランジスタの構造になっている。よって、回路にラテラルＰＮＰトランジスタを使っている場合には、上述した誤動作が顕著に現れることが多い。

上記の課題を解決する方法として、特許文献１に、受光ＩＣの回路部分への光の影響を低減する技術が提案されている。以下、図１１を用いて特許文献１の構成を説明する。

図１１に示す光半導体装置（受光ＩＣ）は、Ｐ型の半導体基板２１と、半導体基板２１の上に形成されたＮ型のエピタキシャル層２２と、エピタキシャル層２２を分離して複数の島状のエピタキシャル層２４を形成するためのＰ^＋型の分離領域２３と、シリコン酸化膜２５とを備える。

フォトダイオード２６は、エピタキシャル層２４がカソードであり、半導体基板２１及び分離領域２３がアノードである。エピタキシャル層２４の表面にはＮ^＋型のカソード領域２７が形成されている。カソード領域２７の表面にはカソード電極２８が配置され、分離領域２３の表面にはアノード電極２９が配置されている。

フォトダイオード２６に用いられるエピタキシャル層２４とは別のエピタキシャル層２４には回路素子であるＮＰＮトランジスタ３０が形成されている。ＮＰＮトランジスタ３０は、エピタキシャル層２４がコレクタであり、エピタキシャル層２４の表面に形成されたＰ型のベース領域３１と、ベース領域３１の表面に形成されたＮ^＋型のエミッタ領域３２と、エピタキシャル層２４の表面に形成されたコレクタ領域３３と、Ｎ^＋型の埋め込み層３４とを備える。

ＮＰＮトランジスタ３０等の回路素子と、フォトダイオード２６との間にはダミーフォトダイオード３５が配置される。このダミーフォトダイオード３５に電源電圧を印加することで、当該ダミーフォトダイオード３５を逆バイアス状態にする。ダミーフォトダイオード３５は、フォトダイオード２６と同じ構造であり、エピタキシャル層２４ａがカソードであり、半導体基板２１及び分離領域２３がアノードである。

エピタキシャル層２４ａの表面にはＮ^＋型のカソード領域２７ａが形成され、カソード領域２７ａの上にカソード電極２８ａが配置されている。そして分離領域２３の表面に形成されたアノード電極２９に接地電位を、カソード電極２８ａに５Ｖを印加する。つまり、ダミーフォトダイオード３５に逆バイアス電圧を印加することで、ダミーフォトダイオード３５に空乏層を発生させる。

エピタキシャル層２４及び２４ａの表面はシリコン酸化膜２５で被覆されている。その表面をアルミニウム電極が延在し、当該アルミニウム電極により各回路素子が電気的に接続される。このように集積回路網が構成されている。なお、この例では２層配線構造が採用されている。２層配線構造の内、上層の電極層は酸化膜上のほぼ全面を被覆しており、当該上層の電極層は遮光膜３６を形成する。

入射光は、フォトダイオード２６の上部の遮光膜３６の開口部分から斜めに入射し、遮光膜３６の裏面で反射を繰り返してダミーフォトダイオード３５へ入射する。この光が、エピタキシャル層２４ａ内に入射された場合、当該光はダミーフォトダイオード３５の光電流として捕獲される。つまり、この光は、アノード電極２９とカソード電極２８ａとの間を流れる光電流となるので、当該光電流が内部回路へ流出することはない。

カソード電極２８ａには、カソード電極２８に接続される配線とは別の配線を介して、電源電圧ＶＣＣが印加される。また、カソード電極２８は、配線を介して、図示しない内部回路に含まれる入力アンプの入力端子に接続される。また、シリコン表面に照射された光の一部は、シリコン内部に透過し、残りの光は反射される。よって、多重反射が繰り返されることで光は徐々に減衰する。つまり、ダミーフォトダイオード３５をある程度の大きさで形成しておけば、光が内部の回路素子に到達する前に、そのほとんどをダミーフォトダイオード３５で捕獲することができる。

特開平９−２９３８４７号公報

従来の光半導体装置は、当該光半導体装置に照射される光信号又は外来光の照射パワーが弱い場合は、フォトダイオードの周辺に設けたダミーフォトダイオードで光を捕獲できる。これにより、従来の光半導体装置は、ダミーフォトダイオードで発生した光電流を電源へ逃がすことで誤動作を防止できる。しかしながら、照射パワーが強い場合は、より広い領域まで光が到達するため、ダミーフォトダイオードの領域を更に拡張しなければならない。これにより、従来の光半導体装置は、チップサイズが増加してしまうという課題がある。

そこで本発明は、チップサイズの増加を抑制しつつ、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる光半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の一形態に係る光半導体装置は、半導体基板と、前記半導体基板に形成され、光信号の光量に応じた第１光電流を生成する受光素子と、前記半導体基板に形成され、前記第１光電流を第１光電圧に変換し、当該第１光電圧に演算処理を行うことで出力信号を生成する信号処理回路と、前記半導体基板に形成され、前記光信号の漏れ光の光量に応じた第２光電流を生成するダミー受光素子と、前記第２光電流が予め定められた閾値以上の場合に、前記出力信号を無効化する信号調整回路とを備える。

この構成によれば、本発明の一形態に係る光半導体装置は、照射パワーが強い光が光半導体装置に照射された場合に、信号処理回路の出力信号を強制的に無効化する。これにより、当該光半導体装置は、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる。さらに、当該光半導体装置では、漏れ光電流（第２光電流）が多い場合に、出力信号を無効化するので、従来技術のように、照射パワーが強い外来光を捕獲するために、ダミーフォトダイオードの面積を大きくする必要がない。このように、本発明の一形態に係る光半導体装置は、チップサイズの増加を抑制しつつ、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる。

また、前記信号処理回路は、前記演算処理として、前記第１光電圧を用いて、前記受光素子に予め定められた特性を有する光信号が入射されたか否かを判定し、前記受光素子に前記特性を有する光信号が入射された場合には、前記出力信号として第１論理値を出力し、前記受光素子に前記特性を有する光信号が入射されていない場合には、前記出力信号として第２論理値を出力し、前記信号調整回路は、前記第２光電流が前記閾値以上の場合、前記出力信号を前記第２論理値に設定してもよい。

この構成によれば、従来の構成から、信号処理回路の回路構成を変更せず、新たにダミー受光素子及び信号調整回路を付加するという変更だけで、誤動作を防止できる光半導体装置を実現できる。よって、信号処理回路の特性を変化させることなく、誤動作を防止できる光半導体装置を実現できる。

また、前記第１論理値はハイレベルであり、前記第２論理値はローレベルであり、前記信号調整回路は、前記第２光電流を第２光電圧に変換する電流電圧変換回路と、前記第２光電圧と、前記信号処理回路により生成された前記出力信号とが入力されるＡＮＤ回路とを含んでもよい。

また、前記信号調整回路は、前記第２光電流が前記閾値以上の場合、前記信号処理回路への電源の供給を遮断してもよい。

この構成によれば、照射パワーが強い外来光が照射された場合に、光半導体装置の誤動作を防止できるだけでなく、消費電流を削減できる。

また、前記ダミー受光素子は、前記受光素子に隣接して配置されていてもよい。

この構成によれば、本発明の一形態に係る光半導体装置は、信号処理回路が誤動作を起こす前に、照射パワーが強い外来光を検出できる。

また、前記ダミー受光素子は、フォトダイオードであってもよい。

また、前記ダミー受光素子は、フォトトランジスタであってもよい。

この構成によれば、ダミー受光素子であるフォトトランジスタがＰＮ接合で発生した光電流を更にｈＦＥ倍して出力するので、ダミー受光素子としてフォトダイオードを用いる場合に比べて、光検出感度が向上される。

また、前記光半導体装置は、さらに、前記信号処理回路及びダミー受光素子の上部に形成されている遮光膜を備えてもよい。

この構成によれば、ダミー受光素子に入射する光を、信号処理回路に入射する光と同程度にできる。

また、前記遮光膜には、前記信号処理回路の上部に第１開口が形成されており、前記ダミー受光素子の上部に第２開口が形成されていてもよい。

この構成によれば、信号処理回路の上部の遮光膜に開口が形成される場合においても、ダミー受光素子に入射する光を、信号処理回路に入射する光と同程度にできる。

また、前記第２開口の面積は、前記第１開口と前記信号処理回路に含まれる回路素子とが重なる部分の面積より大きくてもよい。

この構成によれば、ダミー受光素子に入射する光を、信号処理回路に入射する光より多くできる。これにより、本発明の一形態に係る光半導体装置は、信号処理回路が誤動作を起こす前に、出力信号を無効化できる。

また、前記回路素子はＰＮ接合を含んでもよい。

なお、本発明は、このような光半導体装置として実現できるだけでなく、光半導体装置に含まれる特徴的な手段をステップとする光半導体装置の制御方法として実現できる。

さらに、本発明は、このような光半導体装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような光半導体装置を備える、光センサー等の電子機器として実現したりできる。

以上より、本発明は、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる光半導体装置、及びこれを用いた電子機器を提供できる。

本発明の第１の実施形態に係る光半導体装置の構成を示す断面図である。 本発明の第１の実施形態に係る光半導体装置の構成を示すブロック図である。 本発明の第１の実施形態に係る電流電圧変換回路の構成を示す回路図である。 本発明の第１の実施形態の比較例に係る光半導体装置の構成を示す断面図である。 本発明の第１の実施形態の変形例に係る光半導体装置の構成を示すブロック図である。 本発明の第２の実施形態に係る光半導体装置の構成を示す断面図である。 本発明の第２の実施形態に係る光半導体装置の構成を示すブロック図である。 本発明の第２の実施形態の変形例に係る光半導体装置の構成を示す断面図である。 本発明の第３の実施形態に係る光半導体装置の構成を示すブロック図である。 本発明の第４の実施形態に係る電子機器の構成を示す図である。 従来の光半導体装置の構成を示す断面図である。

以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

（第１の実施形態）
本発明の第１の実施形態に係る光半導体装置は、ダミーフォトダイオードで発生した漏れ電流を用いて、光半導体装置に強い光が照射されているか否かを判定する。そして、当該光半導体装置は、照射パワーが強い光が光半導体装置に照射された場合には、信号処理回路の出力信号を強制的に無効化する。これにより、当該光半導体装置は、チップサイズの増加を抑制しつつ、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる。

図１は、本発明の第１の実施形態に係る光半導体装置を示す断面図である。また、図２は、第１の実施形態の光半導体装置を示すブロック図である。また、図３は、第１の実施形態の電流電圧変換回路の一例を示す回路図である。

図１に示すように、本発明の第１の実施形態に係る光半導体装置は、Ｐ型の半導体基板５０と、半導体基板５０の上に形成されたＮ型のエピタキシャル層５３と、エピタキシャル層５３を分離して複数の島領域を形成するためのＰ^＋型の分離領域５１と、シリコン酸化膜６５とを備える。

フォトダイオード７０は、エピタキシャル層５３がカソードであり、半導体基板５０及び分離領域５１がアノードである。エピタキシャル層５３の表面にはＮ^＋型のカソード領域８０が形成されている。カソード領域８０の表面にはカソード電極８１が配置され、分離領域５１の表面にはアノード電極８３が配置されている。

カソード電極８１は、カソード端子８２を介して図２に示す信号処理回路１１０に含まれるアンプ１１２の入力端子へ接続される。アノード電極８３は、アノード端子８４を介して接地されている。

フォトダイオード７０に用いられるエピタキシャル層５３とは別のエピタキシャル層５３には回路素子であるＮＰＮトランジスタ７５が形成されている。ＮＰＮトランジスタ７５は、エピタキシャル層５３がコレクタであり、エピタキシャル層５３の表面に形成されたＰ型のベース領域５５と、ベース領域５５の表面に形成されたＮ^＋型のエミッタ領域５６と、エピタキシャル層５３の表面に形成されたコレクタ領域５４と、Ｎ^＋型の埋め込み層５２とを備える。例えば、このＮＰＮトランジスタ７５は、図２に示す信号処理回路１１０に含まれる回路素子である。

ＮＰＮトランジスタ７５等の回路素子と、フォトダイオード７０との間にはダミーフォトダイオード７１が配置されている。このダミーフォトダイオード７１のカソード端子８７は、図２に示す電流電圧変換回路１５０に接続される。これにより、ダミーフォトダイオード７１に逆バイアス電圧が印加される。

ダミーフォトダイオード７１は、フォトダイオード７０と同じ構成であり、エピタキシャル層５３がカソードであり、半導体基板５０及び分離領域５１がアノードである。このエピタキシャル層５３の表面にはＮ^＋型のカソード領域８５が形成される。また、カソード領域８５の上にはカソード電極８６が配置されている。

そして分離領域５１の表面に形成されたアノード電極８３に接地電位を供給し、カソード電極８６は、カソード端子８７を介して、電流電圧変換回路１５０に接続される。このようにダミーフォトダイオード７１に逆バイアス電圧を印加することで、ダミーフォトダイオード７１に空乏層が発生する。

エピタキシャル層５３の表面はシリコン酸化膜６５で被覆されている。その表面をアルミニウム電極が延在し、当該アルミニウム電極により各回路素子が電気的に接続される。このように、集積回路網が構成されている。

なお、この例では２層配線構造を採用している。２層配線構造の内、上層の電極層はシリコン酸化膜６５上のほぼ全面を被覆している。この上層の電極層は遮光膜６４を形成する。また、遮光膜６４には接地電位が供給される。

ここで、入射光は、フォトダイオード７０の上部の遮光膜６４の開口部分から斜めに入射し、遮光膜６４の裏面で反射を繰り返してダミーフォトダイオード７１へ入射する。この光が、エピタキシャル層５３内に入射された場合、ダミーフォトダイオード７１の光電流として捕獲される。つまり、この光は、アノード電極８３とカソード電極８６との間を流れる光電流となる。カソード電極８６は、カソード電極８１に接続される配線とは別の配線を介して、図２に示す電流電圧変換回路１５０に接続される。

次に、図２の構成について説明する。図２に示す光半導体装置１００は、フォトダイオード７０と、ダミーフォトダイオード７１と、信号処理回路１１０と、信号調整回路１２０と、出力端子１１５とを備える。これらフォトダイオード７０、ダミーフォトダイオード７１、信号処理回路１１０、及び信号調整回路１２０は、半導体基板５０に形成されている。

フォトダイオード７０は、光信号１１１の光量に応じた光電流（第１光電流）を生成する受光素子である。

信号処理回路１１０は、フォトダイオード７０で生成された光電流を第１光電圧に変換し、当該第１光電圧に演算処理を行うことで出力信号を生成する。具体的には、信号処理回路１１０は、上記第１光電圧を用いて、フォトダイオード７０に有効な光信号１１１が入射されたか否かを判定する。ここで、有効な光信号１１１とは、予め定められたパターン又は特性を有する光信号である。具体的には、有効な光信号１１１とは、予め定められた、光信号のレベル、パルス幅及び周期のいずれか、又はこれらの組み合わせの条件を満たす光信号である。なお、有効な光信号１１１とは、これらの条件を、予め定められた回数又は期間満たすものであってもよい。

また、信号処理回路１１０は、フォトダイオード７０に有効な光信号１１１が入射された場合には、出力信号として第１論理値を出力し、フォトダイオード７０に有効な光信号１１１が入射されていない場合には、出力信号として第２論理値を出力する。

信号処理回路１１０は、フォトダイオード７０で生成された光電流を電圧信号に変換するとともに増幅するアンプ１１２と、アンプ１１２により増幅された電圧信号を設定した電圧と比較し、比較結果を出力するコンパレータ１１３と、コンパレータ１１３により出力された比較結果を演算処理することで出力信号を生成するロジック回路１１４とを備える。

光信号１１１は、例えばパルス幅が２μｓｅｃ、周期が１００ｍｓｅｃのＡＣ信号と、太陽光のようなＤＣ信号との合成信号である。この光信号１１１がフォトダイオード７０に照射されると、フォトダイオード７０はこの光信号１１１を光電流に変換する。この光電流は、アンプ１１２により電圧信号に変換された後、図示しないバンドパスフィルタ等でＡＣ信号のみが抽出される。更に、抽出されたＡＣ信号が電圧増幅されてコンパレータ１１３へ入力される。コンパレータ１１３は、設定されたある一定の基準電圧と、アンプ１１２から出力された電圧信号と比較する。電圧信号が基準電圧を超えるとコンパレータ１１３の出力信号はＬｏｗレベル（以下、Ｌｏ）からＨｉｇｈレベル（以下、Ｈｉ）へ切り替わる。ロジック回路１１４は、コンパレータ１１３の出力信号を受けて、例えば、信号パルスが同じ周期で３回以上連続して入力された場合のみ真の信号とみなし、ロジック回路１１４の出力信号をＬｏ（第２論理値）からＨｉ（第１論理値）へ切り替える。

ここで、太陽光のようなハイパワーのＤＣ光が光半導体装置１００のチップ全面に照射された場合、以下の不具合が発生することが考えられる。（１）アンプ１１２の電流電圧変換のリニアリティが失われる。（２）コンパレータ１１３の、設定した基準電圧がシフトする。例えば、基準電圧がアンプ１１２のＤＣレベルより低くなった場合、ＡＣ信号が出力されなくてもコンパレータ１１３の出力信号がＨｉに固定される。（３）ロジック回路１１４において、信号パルスが１回入力されただけでロジック回路１１４の出力信号がＨｉに固定される。これらの不具合により、検出対象であるＡＣ信号が入射されていない場合でも、ロジック回路１１４の出力信号がＨｉになるという誤動作が発生する。

上記誤動作を防止するために、ダミーフォトダイオード７１及び信号調整回路１２０が設けられている。

ダミーフォトダイオード７１は、光信号１１１の漏れ光の光量に応じた漏れ光電流（第２光電流）を生成するダミー受光素子である。また、遮光膜６４は、ダミーフォトダイオード７１及び信号処理回路１１０の上部に、当該ダミーフォトダイオード７１及び信号処理回路１１０を覆うように形成されている。

信号調整回路１２０は、漏れ光電流が予め定められた閾値以上の場合に、信号処理回路１１０の出力信号を無効化する。具体的には、信号調整回路１２０は、漏れ光電流が閾値以上の場合、信号処理回路１１０の出力信号を、フォトダイオード７０に有効な光信号１１１が入射されていない場合に出力される第２論理値（Ｌｏ）に設定する。

この信号調整回路１２０は、ダミーフォトダイオード７１で生成された漏れ光電流を漏れ光電圧（第２光電圧）に変換する電流電圧変換回路１５０と、電流電圧変換回路１５０により出力された漏れ光電圧とロジック回路１１４の出力信号とが入力されるＡＮＤ回路１２３とを備える。

また、遮光膜６４は、信号処理回路１１０へ漏れ込む光と同じ状況を作るためにダミーフォトダイオード７１の上層に配置されている。

ここで図３を用いて電流電圧変換回路１５０の一例を説明する。図３に示す電流電圧変換回路１５０は、変換抵抗１５１を備える。変換抵抗１５１の一端は、電源電圧ＶＣＣが供給されている電源電圧端子１へ接続され、他端は入力端子１５３及び出力端子１５４に接続されている。

漏れ光電流が発生していない時は、入力端子１５３には漏れ光電流は入力されないため、変換抵抗１５１による電圧降下が起こらない。よって出力端子１５４の電圧は、電源電圧ＶＣＣとほぼ同じ電圧（Ｈｉ）になる。また、漏れ光電流が発生している時は、入力端子１５３に漏れ光電流が入力されるため、変換抵抗１５１により電圧降下が起こる。そして漏れ光電流が一定値を超えると出力端子１５４の電圧はＬｏになる。

この電流電圧変換回路１５０の出力信号とロジック回路１１４の出力信号とがＡＮＤ回路１２３へ入力される。ＡＮＤ回路１２３の出力端子は、光半導体装置１００の出力端子１１５に接続されている。

上記の通り、漏れ光電流が発生していない時は電流電圧変換回路１５０の出力信号はＨｉなので、ロジック回路１１４の出力信号がそのまま光半導体装置１００の出力端子１１５へ出力される。一方、漏れ光電流が発生した時は電流電圧変換回路１５０の出力信号はＬｏなので、ロジック回路１１４の出力信号（Ｈｉ／Ｌｏ）にかかわらず光半導体装置１００の出力端子１１５にはＬｏが出力される。

従って、太陽光等のハイパワーのＤＣ光により光半導体装置１００の出力端子１１５に誤った信号が出力されることが防止される。

また、本発明の第１の実施形態に係る光半導体装置１００では、漏れ光電流が多い場合に、出力信号を無効化するので、図１１に示す従来技術のように、照射パワーが強い外来光を捕獲するために、ダミーフォトダイオードの面積を大きくする必要がない。このように、本発明の第１の実施形態に係る光半導体装置１００は、チップサイズの増加を抑制しつつ、光半導体装置に照射される光信号又は外来光の照射パワーが強い場合に発生する誤動作を防止できる。

また、図１に示すように、ダミーフォトダイオード７１は、外来光の照射強度が高いフォトダイオード７０の周辺に隣接して配置される。言い換えると、ダミーフォトダイオード７１は、信号処理回路１１０を構成する回路素子よりも、フォトダイオード７０に近い位置に配置される。これにより、ダミーフォトダイオード７１には、信号処理回路１１０を構成する回路素子よりも、より多くの漏れ光が入射するので、光半導体装置１００は、信号処理回路１１０が誤動作を起こす前に、照射パワーの強い外来光を検出することができる。

また、本願発明者らは図４のような構造についても検討し、以下のような課題を見出した。すなわち、使用する拡散プロセスが２層配線構造のプロセスで、ラテラルＰＮＰトランジスタを使用した場合は、図１１に示す従来の構成は、上述したチップサイズの増加以外に更に別の課題を有する。

図４に示すように、回路素子である、ＮＰＮトランジスタ７５及び７６とラテラルＰＮＰトランジスタ７７（Ｌ−ＰＮＰトランジスタ）とが並んだ回路ブロックにおいて、ラテラルＰＮＰトランジスタ７７のコレクタ電極６１とＮＰＮトランジスタ７５のコレクタ電極６２とをアルミニウム配線で接続する場合を考える。

このように、両電極間に別のアルミニウム配線６３があると、遮光膜６４を形成している上層配線を接続配線６４ａとして使用しなければならなくなる。このとき、遮光膜６４と接続配線６４ａとは別電位であるため遮光膜６４と接続配線６４ａの間には開口６４ｂ（隙間）を設ける必要がある。

光半導体装置１００に照射された照射光６６のうち、この開口６４ｂを通ってエピタキシャル層５３まで届く侵入光６６ａは、ダミーフォトダイオード７１を介さず直接回路素子に到達するため、回路素子の誤動作を引き起こす。特にこの回路素子がラテラルＰＮＰトランジスタ７７であれば、侵入光６６ａはＮ^＋型埋め込み層５２とＰ⁻型の半導体基板５０との間のＰＮ接合で光電流を発生する。この光電流がラテラルＰＮＰトランジスタ７７のベース電流の増加分となる。そしてこの増加分を含むベース電流がｈＦＥ倍（例えば１００倍）されたコレクタ電流がコレクタ電極６１から出力される。従って、ラテラルＰＮＰトランジスタに微少な光が侵入した場合でも回路誤動作の原因となりうる。

このように、フォトダイオードの上部の開口以外から、回路素子に光が照射される場合には、図１１に示す構成では、誤動作を防止することができない。

これに対して、本発明の第１の実施形態に係る光半導体装置１００は、漏れ光電流が多い場合に出力信号を無効化するので、このような場合にも誤動作を防止できる。

（第１の実施形態の変形例）
以下、上述した第１の実施形態の変形例について説明する。本変形例では、第１の実施形態より更に確実にロジック回路１１４の出力信号を無効化できる構造を示す。

図５は、本発明の第１の実施形態の変形例に係る光半導体装置２００を示すブロック図である。なお、図５において、図２と同一の符号が付されてあるものは、図２と同様なので詳細な説明は繰り返さない。

図５に示す光半導体装置２００は、図２に示す光半導体装置１００に対して、信号調整回路１２５の構成が異なる。具体的には、信号調整回路１２５は、図２に示した信号調整回路１２０の構成に加え、さらに、電流電圧変換回路１５０の後段に配置されたコンパレータ１３１を備える。

ここで、電流電圧変換回路１５０が図３に示したような構成である場合、電流電圧変換回路１５０の出力電圧は漏れ光電流の増加に伴ってほぼリニアに低下する。電流電圧変換回路１５０の電圧がＶｃｃ／２近辺になった場合、ＡＮＤ回路１２３の入力端子に中間電位が入力されることになり、ＡＮＤ回路１２３の出力信号が不安定になる可能性がある。これを回避し、より安定にＡＮＤ回路１２３を動作させるために電流電圧変換回路１５０とＡＮＤ回路１２３との間にコンパレータ１３１が挿入される。

コンパレータ１３１は、電流電圧変換回路１５０の出力電圧が、設定されたある基準電圧より低下した時に出力信号をＨｉからＬｏに切り替える。これにより、ＡＮＤ回路１２３の入力端子にはＨｉ又はＬｏの電位が入力される。よって、信号調整回路１２５は、ロジック回路１１４の出力信号をより確実に無効化することができる。

（第２の実施形態）
図６は、本発明の第２の実施形態に係る光半導体装置を示す断面図である。また、図７は第２の実施形態の光半導体装置３００を示すブロック図である。

この光半導体装置３００は、第１の実施形態に係る光半導体装置１００に対して、ダミーフォトダイオード７１をダミーフォトトランジスタ７２へ変更している点が異なる。これは使用する拡散プロセスにおいてラテラルＰＮＰトランジスタを搭載した光半導体装置３００を想定した場合の誤動作防止策である。なお、図７において、図２と同一の符号が付されてあるものは、図２と同様なので詳細な説明は繰り返さない。また、以下では、第１の実施形態との相違点を主に説明し、重複する説明は省略する。

図６に示すように、フォトダイオード７０に用いられるエピタキシャル層５３とは別のエピタキシャル層５３に回路素子であるラテラルＰＮＰトランジスタ７７が形成されている。ラテラルＰＮＰトランジスタ７７は、エピタキシャル層５３がベースであり、エピタキシャル層５３の表面に形成されたＰ^＋型のコレクタ領域５８と、Ｐ^＋型のエミッタ領域５９と、Ｎ^＋型のベース領域６０と、Ｎ^＋型の埋め込み層５２とを備える。

ラテラルＰＮＰトランジスタ７７等の回路素子と、フォトダイオード７０との間にはダミーフォトトランジスタ７２が配置される。このダミーフォトトランジスタ７２は、エピタキシャル層５３がベースである。このエピタキシャル層５３の表面にはＰ^＋型のコレクタ領域８８が形成され、コレクタ領域８８の上にはコレクタ電極８９が配置される。また同様に、エピタキシャル層５３の表面にＰ^＋型のエミッタ領域９０が形成され、エミッタ領域９０の上にエミッタ電極９１が配置される。

ダミーフォトトランジスタ７２のコレクタ電極８９は接地される。エミッタ電極９１はエミッタ端子９２を介して、図６に示す電流電圧変換回路１５０に接続される。つまり、ダミーフォトトランジスタ７２のベース領域（エピタキシャル層５３）に逆バイアス電圧が印加される。これにより、ダミーフォトトランジスタ７２のベース領域に空乏層が発生する。

ここで、入射光は、フォトダイオード７０の上部の遮光膜６４の開口部分から斜めに入射し、遮光膜６４の裏面で反射を繰り返してダミーフォトトランジスタ７２へ入射する。この光が、エピタキシャル層５３内に入射された場合、ダミーフォトトランジスタ７２の光電流（ベース電流）として捕獲される。更にダミーフォトトランジスタ７２により、このベース電流がｈＦＥ倍されてエミッタ電極９１とコレクタ電極８９との間を流れる漏れ光電流となる。

次に図７の構成について説明する。ダミーフォトトランジスタ７２は、光信号１１１の漏れ光の光量に応じた漏れ光電流（第２光電流）を生成するダミー受光素子である。また、遮光膜６４は、ダミーフォトトランジスタ７２及び信号処理回路１１０の上部に、当該ダミーフォトトランジスタ７２及び信号処理回路１１０を覆うように形成されている。

電流電圧変換回路１５０は、ダミーフォトトランジスタ７２で生成された漏れ光電流を漏れ光電圧に変換する。

また、遮光膜６４は、信号処理回路１１０へ漏れ込む光と同じ状況を作るためにダミーフォトトランジスタ７２の上層に配置している。ダミーフォトトランジスタ７２に照射された漏れ光は光電流（漏れ光電流）に変換され、変換された漏れ光電流が電流電圧変換回路１５０へ入力される。なお、以降の動作は第１の実施形態と同様である。

以上より、本発明の第２の実施形態に係る光半導体装置３００は、上述した第１の実施形態に係る光半導体装置３００と同様に、太陽光等のハイパワーのＤＣ光により出力端子１１５に誤った信号が出力されることが防止できる。

さらに、第２の実施形態に係る光半導体装置３００では、ダミーフォトトランジスタ７２がＰＮ接合で発生した光電流をｈＦＥ倍して出力するので、ダミーフォトダイオード７１より光検出感度が高くなるという効果を有する。

（第２の実施形態の変形例）
以下、上述した第２の実施形態の変形例について説明する。本変形例では、第２の実施形態より更に精度良くラテラルＰＮＰトランジスタの誤動作を防止する構造を示す。

図８は、本発明の第２の実施形態の変形例に係る光半導体装置を示す断面図である。図８において、図６と同一の符号が付されてあるものは、図６と同様なので詳細な説明は繰り返さない。

本変形例では、ダミーフォトトランジスタ７２の上部に形成された遮光膜６４に開口６４ｃ（隙間）が形成されている。この開口６４ｃにより、ダミーフォトトランジスタ７２に直接侵入光６６ａが照射する。この侵入光６６ａはエピタキシャル層５３とＰ⁻型の半導体基板５０との間のＰＮ接合により光電流に変換される。この光電流がダミーフォトトランジスタ７２のベース電流となり、当該ベース電流がｈＦＥ倍（例えば１００倍）されたエミッタ電流がエミッタ電極９１から出力される。

従って、図４に示すように信号処理回路１１０を構成するラテラルＰＮＰトランジスタ７７の上部の遮光膜６４に開口６４ｂが形成されている場合、ラテラルＰＮＰトランジスタ７７に微少な光が侵入するのと同時にダミーフォトトランジスタ７２に侵入光６６ａが入射される。これにより、ダミーフォトトランジスタ７２は、漏れ光電流を発生する。よって、ダミーフォトトランジスタ７２のエミッタ端子９２を電流電圧変換回路１５０の入力端子に接続しておけば、上層の遮光膜に開口６４ｂが形成されているラテラルＰＮＰトランジスタ７７を使用した場合でも回路の誤動作を防止できる。

なお、ダミーフォトトランジスタ７２の上部の遮光膜６４の開口６４ｃの面積は、回路素子として使用しているラテラルＰＮＰトランジスタ７７の上層の遮光膜の開口６４ｂの面積より大きいことが好ましい。より詳細には、開口６４ｃの面積は、開口６４ｂと信号処理回路１１０に含まれる回路素子とが重なる部分の面積より大きいことが好ましい。これにより、ラテラルＰＮＰトランジスタ７７が誤動作するより弱い外来光を、ダミーフォトトランジスタ７２を用いて検出できるので、更に精度良くラテラルＰＮＰトランジスタの誤動作を防止することができる。

なお、バーチカルＰＮＰトランジスタ、ＮＰＮトランジスタ、ＣＭＯＳトランジスタ及びダイオード等の、ＰＮ接合を含む素子は全て光照射により光電流を生成する。よって、本発明は、上述したラテラルＰＮＰトランジスタの代わりに、信号処理回路１１０に、これらの素子を用いる場合にも、同様の効果を実現できる。

（第３の実施形態）
本発明の第３の実施形態では、上述した第１の実施形態と異なる方法で、ロジック回路１１４の出力信号を無効化する構成を説明する。

図９は、本発明の第３の実施形態に係る光半導体装置４００を示すブロック図である。

図９に示す光半導体装置４００は、第１の実施形態に係る光半導体装置１００に対して、信号調整回路１４０の構成が異なる。具体的には、信号調整回路１４０は、信号調整回路１２０の構成に加え、コンパレータ１３１と、電源電圧供給回路１４１とを備える。この構成により、信号調整回路１４０は、信号処理回路１１０への電源電圧供給を切り替える。これにより、光半導体装置４００は、ロジック回路１１４の出力信号を無効化するだけでなく、信号処理回路１１０そのものの動作をオフさせることにより、太陽光等のハイパワーのＤＣ光による誤動作を防止する。なお、図９において、図２と同一の符号が付されてあるものは、図２と同様なので詳細な説明は繰り返さない。なお、コンパレータ１３１は、図５に示すコンパレータ１３１と同様である。

電源電圧供給回路１４１は、コンパレータ１３１の出力信号に応じて、信号処理回路１１０へ電源電圧を供給するか、供給しないかを切り替える。具体的には、ダミーフォトダイオード７１で生成された漏れ電流が閾値以上の場合、信号処理回路１１０への電源の供給を遮断することで、信号処理回路１１０の出力信号を無効化する。

この電源電圧供給回路１４１は、インバータ１４２と、ＰチャンネルＭＯＳトランジスタ１４３とを備える。インバータ１４２は、コンパレータ１３１の出力信号の論理を反転する。反転後の信号はＰチャンネルＭＯＳトランジスタ１４３のゲートへ入力される。

ＰチャンネルＭＯＳトランジスタ１４３のソースは、電源電圧端子１に接続されており、ドレインは、配線１２４を介して、信号処理回路１１０の各回路の電源端子へ接続されている。

以上の構成により、漏れ光電流が増加し、コンパレータ１３１の出力信号がＬｏになったとき、インバータ１４２の出力信号はＨｉとなる。これにより、ＰチャンネルＭＯＳトランジスタ１４３がオフすることで、信号処理回路１１０への電源電圧の供給が遮断される。

以上により、本発明の第３の実施形態に係る光半導体装置４００は、上述した第１の実施形態と同様に、太陽光等のハイパワーのＤＣ光による誤動作を防止できる。さらに、第３の実施形態に係る光半導体装置４００は、漏れ光電流が増加した場合に、信号処理回路１１０への電源供給を遮断することにより、信号処理回路１１０の消費電流を削減することもできる。

なお、信号処理回路１１０のアンプ１１２及びコンパレータ１１３については、電源電圧をオフする代わりに駆動電流をオフする構成にしてもよい。

（第４の実施形態）
本発明の第４の実施形態では、上述した光半導体装置を用いた電子機器について説明する。

図１０は、本発明の第４の実施形態に係る電子機器（光センサー）の構成を示す図である。図１０に示すように、光センサー５００は、受光ＩＣ５０１と、ＬＥＤ５０２と、実装基板５０３と、筐体５０４と、発光側レンズ５０５と、受光側レンズ５０６とを備える。

ＬＥＤ５０２から出射された出射光５０７は、発光側レンズ５０５を通って被対象物５１０に照射され、当該被対象物５１０で反射される。その反射光５０８の一部が受光側レンズ５０６を通って受光ＩＣ５０１に入射される。この受光ＩＣ５０１は、第１〜第３の実施形態のいずれかで説明した光半導体装置である。

光センサー５００と被対象物５１０との距離が設定した距離より遠い場合は、反射光５０８のパワーが弱いため、受光ＩＣ５０１は被対象物を検知することができず、Ｌｏの出力信号を出力する。また、光センサー５００と被対象物５１０との距離が設定した距離より近い場合は、反射光５０８のパワーが強いため、受光ＩＣ５０１は被対象物を検知し、Ｈｉの出力信号を出力する。

図１０に示すように、例えば太陽５２０等のハイパワーのＤＣ光５０９が受光側レンズ５０６を通って受光ＩＣ５０１に照射された場合、従来の光半導体装置であれば受光ＩＣが誤動作を起こし、被対象物が無いにもかかわらず、出力信号としてＨｉを誤出力する可能性があった。しかし、第１〜第３の実施形態のいずれかで説明した光半導体装置を受光ＩＣ５０１として用いれば、このような誤出力は発生しない。よって、本発明は、信頼性の高い光センサー５００を実現することができる。

なお、光センサー５００では、ＬＥＤ及び受光ＩＣ等の構造、並びに各部品の配置関係等は、適宜、設計に応じて変更されてもよい。

以上、本発明の実施形態に係る光半導体装置及びこれを用いた電子機器について説明したが、本発明は、この実施形態に限定されるものではない。

例えば、本発明の光半導体装置は光センサー以外の様々な電子機器にも好適に用いられる。これにより、信頼性が高い電子機器を実現することができる。

また、上記実施形態に係る光半導体装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。

また、集積回路化はＬＳＩに限るものではなく、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。

また、上記実施形態１〜４に係る、光半導体装置及び電子機器、並びにそれら変形例の機能のうち少なくとも一部を組み合わせてもよい。

また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。

また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。

また、本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。

本発明は、光半導体装置及びこれを用いた電子機器に利用でき、特に太陽光又は蛍光灯などの外来光の入射に起因する誤動作を防止するための光半導体装置、及びこのような光半導体装置を用いた電子機器に有用である。

１ 電源電圧端子
２１、５０ 半導体基板
２２、２４、２４ａ、５３ エピタキシャル層
２３、５１ 分離領域
２５、６５ 酸化膜
２６、７０ フォトダイオード
２７、２７ａ、８０、８５ カソード領域
２８、２８ａ、８１、８６ カソード電極
２９、８３ アノード電極
３０、７５、７６ ＮＰＮトランジスタ
３１、５５、６０ ベース領域
３２、５６、５９、９０ エミッタ領域
３３、５４、５８、８８ コレクタ領域
３４、５２ 埋め込み層
３５、７１ ダミーフォトダイオード
３６、６４ 遮光膜
６１、６２、８９ コレクタ電極
６３ アルミニウム配線
６４ａ 接続配線
６４ｂ、６４ｃ 開口
６６ 照射光
６６ａ 侵入光
７２ ダミーフォトトランジスタ
７７ ラテラルＰＮＰトランジスタ
８２、８７ カソード端子
８４ アノード端子
９１ エミッタ電極
９２ エミッタ端子
１００、２００、３００、４００ 光半導体装置
１１０ 信号処理回路
１１１ 光信号
１１２ アンプ
１１３、１３１ コンパレータ
１１４ ロジック回路
１１５ 出力端子
１２０、１２５、１４０ 信号調整回路
１２３ ＡＮＤ回路
１２４ 配線
１４１ 電源電圧供給回路
１４２ インバータ
１４３ ＰチャンネルＭＯＳトランジスタ
１５０ 電流電圧変換回路
１５１ 変換抵抗
１５３ 入力端子
１５４ 出力端子
５００ 光センサー
５０１ 受光ＩＣ
５０２ ＬＥＤ
５０３ 実装基板
５０４ 筐体
５０５ 発光側レンズ
５０６ 受光側レンズ
５０７ 出射光
５０８ 反射光
５０９ ＤＣ光
５１０ 被対象物
５２０ 太陽

Claims (12)

1. 半導体基板と、
   前記半導体基板に形成され、光信号の光量に応じた第１光電流を生成する受光素子と、
   前記半導体基板に形成され、前記第１光電流を第１光電圧に変換し、当該第１光電圧に演算処理を行うことで出力信号を生成する信号処理回路と、
   前記半導体基板に形成され、前記光信号の漏れ光の光量に応じた第２光電流を生成するダミー受光素子と、
   前記第２光電流が予め定められた閾値以上の場合に、前記出力信号を無効化する信号調整回路とを備える
   光半導体装置。
2. 前記信号処理回路は、前記演算処理として、前記第１光電圧を用いて、前記受光素子に予め定められた特性を有する光信号が入射されたか否かを判定し、前記受光素子に前記特性を有する光信号が入射された場合には、前記出力信号として第１論理値を出力し、前記受光素子に前記特性を有する光信号が入射されていない場合には、前記出力信号として第２論理値を出力し、
   前記信号調整回路は、前記第２光電流が前記閾値以上の場合、前記出力信号を前記第２論理値に設定する
   請求項１記載の光半導体装置。
3. 前記第１論理値はハイレベルであり、前記第２論理値はローレベルであり、
   前記信号調整回路は、
   前記第２光電流を第２光電圧に変換する電流電圧変換回路と、
   前記第２光電圧と、前記信号処理回路により生成された前記出力信号とが入力されるＡＮＤ回路とを含む
   請求項２記載の光半導体装置。
4. 前記信号調整回路は、前記第２光電流が前記閾値以上の場合、前記信号処理回路への電源の供給を遮断する
   請求項１記載の光半導体装置。
5. 前記ダミー受光素子は、前記受光素子に隣接して配置されている
   請求項１〜４の何れか１項に記載の光半導体装置。
6. 前記ダミー受光素子は、フォトダイオードである
   請求項１〜５の何れか１項に記載の光半導体装置。
7. 前記ダミー受光素子は、フォトトランジスタである
   請求項１〜５の何れか１項に記載の光半導体装置。
8. 前記光半導体装置は、さらに、
   前記信号処理回路及びダミー受光素子の上部に形成されている遮光膜を備える
   請求項１〜７の何れか１項に記載の光半導体装置。
9. 前記遮光膜には、前記信号処理回路の上部に第１開口が形成されており、前記ダミー受光素子の上部に第２開口が形成されている
   請求項８記載の光半導体装置。
10. 前記第２開口の面積は、前記第１開口と前記信号処理回路に含まれる回路素子とが重なる部分の面積より大きい
    請求項９記載の光半導体装置。
11. 前記回路素子はＰＮ接合を含む
    請求項１０記載の光半導体装置。
12. 請求項１〜１１の何れか１項に記載の光半導体装置を備える
    電子機器。

Images