JP2013012967A - プリント基板伝送系 - Google Patents
プリント基板伝送系 Download PDFInfo
- Publication number
- JP2013012967A JP2013012967A JP2011145119A JP2011145119A JP2013012967A JP 2013012967 A JP2013012967 A JP 2013012967A JP 2011145119 A JP2011145119 A JP 2011145119A JP 2011145119 A JP2011145119 A JP 2011145119A JP 2013012967 A JP2013012967 A JP 2013012967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- conductor surface
- signal line
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Waveguides (AREA)
Abstract
【課題】
求められる伝送距離が1、2cmに過ぎない10Gbps超領域の高速伝送では、特許文献1にあるようなモード変換構造を設けることは現実的ではない。また特許文献2のパッケージ構造を採用した場合、パッケージサイズの増大や信号線の本数制限が懸念される。
【解決手段】
第一の導体面と、前記第一の導体面と同じ層にある信号線と、前記第一の導体面の反対側の面である第二の導体面と、を備えるプリント基板と、グランドピンおよび信号ピンを備えて構成され、前記プリント基板と電気的に接続可能なパッケージと、前記パッケージを覆うように形成される誘電材料と、を備え、前記プリント基板の誘電率εr1が前記誘電材料の誘電率εr2よりも大きく、前記信号線と前記第一の導体面との距離d、前記信号線の幅w、前記第一の導体面の厚みh、前記信号線と前記第二の導体面との距離sが数3を満たす関係にあることを特徴とするプリント基板伝送系である。
【選択図】図1
求められる伝送距離が1、2cmに過ぎない10Gbps超領域の高速伝送では、特許文献1にあるようなモード変換構造を設けることは現実的ではない。また特許文献2のパッケージ構造を採用した場合、パッケージサイズの増大や信号線の本数制限が懸念される。
【解決手段】
第一の導体面と、前記第一の導体面と同じ層にある信号線と、前記第一の導体面の反対側の面である第二の導体面と、を備えるプリント基板と、グランドピンおよび信号ピンを備えて構成され、前記プリント基板と電気的に接続可能なパッケージと、前記パッケージを覆うように形成される誘電材料と、を備え、前記プリント基板の誘電率εr1が前記誘電材料の誘電率εr2よりも大きく、前記信号線と前記第一の導体面との距離d、前記信号線の幅w、前記第一の導体面の厚みh、前記信号線と前記第二の導体面との距離sが数3を満たす関係にあることを特徴とするプリント基板伝送系である。
【選択図】図1
Description
本発明は、プリント基板伝送系に関する。
固有の機能を持った半導体デバイスを封止したパッケージがいくつか実装されたプリント基板においてプリント基板配線とパッケージ間の高速な電気伝送を実現するためには、特性インピーダンスを整合させることに加えて、これらの伝送線路方向に対して伝送線路周りの電界や磁界の伝送モードが保たれているか、波長に対して伝送線路のモード変化が十分穏やかであることが求められる。
この原理に基づいた背景技術として、特開平1−5102号公報(特許文献1)がある。特許文献1には、「コプレナ線路の伝送モードからマイクロストリップ線路の伝送モードへの変換を特性劣化を伴わずに極めて容易にし、よってコプレナ線路を基本伝送線路としたモノリシックマイクロ波集積回路を、パッケージや測定用治具に容易に接続せしめることにある。」と記載されている(要約参照)。また、特開2000−040771号公報(特許文献2)には、「高周波用信号線2をマイクロストリップ回路で構成することにより、高周波半導体素子6と高周波信号線2との接続部でのモード不整合を防止する。」と記載されている(要約参照)。
特許文献1および特許文献2に開示された技術の背景にあるように、高周波領域での電気伝送では伝送モードを考慮しなければならない。そのため、パッケージの伝送モードとプリント基板の伝送モードを相互に変換するような構造(特許文献1)や、モード変換が必要ないようなパッケージの方法(特許文献2)が提案されている。しかし、求められる伝送距離が1、2cmに過ぎない10Gbps超領域の高速伝送では、特許文献1にあるようなモード変換構造を設けることは現実的ではない。また特許文献2のパッケージ構造を採用した場合、パッケージサイズの増大や信号線の本数制限が懸念される。
上記課題を解決するために、たとえば特許請求の範囲に記載の構成を採用する。
本願は上記課題を解決する手段を複数含んでいるが、その一特徴を挙げるならば、基板材料よりも高誘電率の材料によって覆われたプリント基板において、信号線との静電結合が強まった信号線と同層の金属面が電流の帰還路となるようにすることを特徴とする。
本発明を利用することでパッケージとプリント基板の間の信号反射を抑制することができる。
図1は本実施例に係るプリント基板伝送系を実現する構成要素を表した概念図である。プリント基板伝送系は、主にプリント基板001、プリント基板001の上に実装されるパッケージ002、パッケージ002が実装された後プリント基板001の表面を覆う高誘電材料003にの3つの構成要素を備えている。
それぞれの構成要素の詳細は以下の通りである。
プリント基板001は信号線004、信号線004と同じ層にある導体面005、誘電体006、誘電体006内各層の導体面(図には示さず)あるいは裏面の導体面007を備えて構成される構造であり、信号線004と導体面005あるいは裏面の導体面007との間の電圧のパルス的時間変動によって信号を伝送する。
パッケージ002は、グランドピン009、信号ピン008を備えて構成される構造であり、信号ピン008やグランドピン009をそれぞれ信号線004や導体面005と電気的接触させることによって、パッケージ002に封止された機能素子はプリント基板との間で電気信号をやりとりする。ここで、本実施例を実現するためにはパッケージ002の信号ピン008とグランドピン009は必ずしも交互に設けられる必要は無い。
高誘電材料003は典型的には比誘電率が3以上の誘電率をもった材料であり、その詳細な条件は後に述べる(数1)および(数2)で表される。
プリント基板001は信号線004、信号線004と同じ層にある導体面005、誘電体006、誘電体006内各層の導体面(図には示さず)あるいは裏面の導体面007を備えて構成される構造であり、信号線004と導体面005あるいは裏面の導体面007との間の電圧のパルス的時間変動によって信号を伝送する。
パッケージ002は、グランドピン009、信号ピン008を備えて構成される構造であり、信号ピン008やグランドピン009をそれぞれ信号線004や導体面005と電気的接触させることによって、パッケージ002に封止された機能素子はプリント基板との間で電気信号をやりとりする。ここで、本実施例を実現するためにはパッケージ002の信号ピン008とグランドピン009は必ずしも交互に設けられる必要は無い。
高誘電材料003は典型的には比誘電率が3以上の誘電率をもった材料であり、その詳細な条件は後に述べる(数1)および(数2)で表される。
尚、図1はあくまでも本願の概念図であり、パッケージ002の外観、ピン009、008の形状、ピン009、008の並びならびに信号線004や導体面005の形状、あるいは誘電体006の層構成などを制限していない。同電位にするために導体面005と裏面の導体面007の間に設けられるビアは省略されている。
図2は、一般的な伝送系の概念図である。において図1の各要素のうち、信号線013は図1における信号線004に、負荷015は図1におけるパッケージ002に、電流帰還経路014は図1における導体面005あるいは裏面の導体面007にそれぞれ対応し、信号線013や信号線014は交流電流016が流れる配線を表す。ここで、信号源012は図1の中には描かれていない。
図3は本発明に係るプリント基板伝送系の比較例、図4は本発明に係るプリント基板伝送系の実施例を示す図である。図中の線011は電流が流れる経路を示す。
図3は、信号線004と裏面の導体面007、導体面005それぞれの間の容量結合の大きさに依存する帰還電流量が裏面の導体面007により多く流れる状態となっている。一方、図4は、信号線004と裏面の導体面007、導体面005それぞれの間の容量結合の大きさに依存する帰還電流量が導体面005により多く流れる状態となっている。
図3は、信号線004と裏面の導体面007、導体面005それぞれの間の容量結合の大きさに依存する帰還電流量が裏面の導体面007により多く流れる状態となっている。一方、図4は、信号線004と裏面の導体面007、導体面005それぞれの間の容量結合の大きさに依存する帰還電流量が導体面005により多く流れる状態となっている。
パッケージ002と信号線004の接続部分での電気信号反射を小さくするためには、信号線004と裏面の導体面007、導体面005それぞれの間の容量結合の大きさに依存する帰還電流量が、裏面の導体面007よりも導体面005により多く流れる状態のようにすることが望ましい。なぜならば、図3のように帰還電流が裏面の導体面007を流れる場合、高周波伝送を阻害する経路の曲がりがあることによって、信号線を流れる電流に対してπだけ位相がずれているべき関係が崩れて電磁波放射の要因となり得るからである。一方、図4のように電流経路に顕著な曲がりがなく、信号線を流れる電流との位相も保たれやすい場合は反射が小さくなる。
図5は、信号線の長手方向に直角な断面における電気力線や帯電の様子を表わす図である。大きな帰還電流が導体面005を流れる反射が小さな状況において、信号線004の長手方向に直角な断面における電気力線や帯電の様子を表わす。ただし、ビア010は導体面005と裏面の導体面007を電気的に接続するために設けられたビアである。
後述の(数1)、(数2)を満たすような大きな誘電率によって、信号線004と導体面005の特に高誘電材料003を挟んだ面間の静電容量を大きくする。そのため、より多くの対となる電荷が、信号線004や導体面005の高誘電材料003に面した側それぞれに誘起される。一方で、信号線004と裏面の導体面007の間の静電容量は信号線004と導体面005の静電容量に比べて小さくするために、高誘電材料003を設ける前に比べてより小さな電荷量しか誘起されなくなる。したがって、各点における誘起された電荷量の時間変動であるAC電流は信号線004や導体面005の特に高誘電材料003に面した面を流れる。このパッケージ002がプリント基板に接合される面にそった電流のため、接合部における信号の反射を小さくすることができる。
後述の(数1)、(数2)を満たすような大きな誘電率によって、信号線004と導体面005の特に高誘電材料003を挟んだ面間の静電容量を大きくする。そのため、より多くの対となる電荷が、信号線004や導体面005の高誘電材料003に面した側それぞれに誘起される。一方で、信号線004と裏面の導体面007の間の静電容量は信号線004と導体面005の静電容量に比べて小さくするために、高誘電材料003を設ける前に比べてより小さな電荷量しか誘起されなくなる。したがって、各点における誘起された電荷量の時間変動であるAC電流は信号線004や導体面005の特に高誘電材料003に面した面を流れる。このパッケージ002がプリント基板に接合される面にそった電流のため、接合部における信号の反射を小さくすることができる。
さらに、
誘電体006に面した面を電流が流れる場合よりも、パッケージ002が実装された高誘電材料003の面に電流を流した方が反射が小さくなる。これを実現するために、プリント基板を覆う誘電材料高誘電材料003の比誘電率(εr2)をプリント基板材料001の誘電体006の比誘電率(εr1)よりも大きくする。
誘電体006に面した面を電流が流れる場合よりも、パッケージ002が実装された高誘電材料003の面に電流を流した方が反射が小さくなる。これを実現するために、プリント基板を覆う誘電材料高誘電材料003の比誘電率(εr2)をプリント基板材料001の誘電体006の比誘電率(εr1)よりも大きくする。
この条件を満たすものは、プリント基板材料ならば日立化成工業のMCL−FX−2(εr1=3.4)、プリント基板を覆う誘電材料ならば粒状ガラスなどがある。
一方で、導体面005を流れるAC電流の振幅を裏面の導体面007に流れるAC電流の振幅よりも大きくするためには
となるように、信号線004と導体面005の間隔d、信号線004・導体面005と裏面の導体面007の間隔s、信号線004の幅w、信号線004・導体面005の厚みhを定めなければならない。
なお、この条件はプリント基板内で第1層と第2層の間隔を広げることによって達成しても、第2層以降については信号線直下にグランド面を設けないようにして達成しても良い。
なお、この条件はプリント基板内で第1層と第2層の間隔を広げることによって達成しても、第2層以降については信号線直下にグランド面を設けないようにして達成しても良い。
本発明は10Gbps超の高速伝送で求められる伝送距離が1、2cm程度であるために信号損失よりも反射の方が問題になることに着目し、プリント基板およびプリント基板とパッケージの接続部分を信号損失の観点から低誘電率材料が好まれていたレジストにあえて高誘電材料を用いることによってパッケージとプリント基板の間で伝送モードが保持するようにしている。これにより接続部分における信号反射が抑制されるという効果が奏する。
本発明を適用することにより、サーバーやルーターなどの高速な電気伝送を必要とする機器において伝送速度をより向上させることに貢献することができる。
本発明を適用することにより、サーバーやルーターなどの高速な電気伝送を必要とする機器において伝送速度をより向上させることに貢献することができる。
実施例1では、プリント基板に工夫することによってプリント基板の電流経路を反射が小さくなるように設計したのに対して、実施例2ではさらにパッケージを工夫をすることによって、より本願の効用を高める方法を述べる。
図6は、本発明の実施例2に係るプリント基板断面を示す構造図である。
実施例2に係るプリント基板断面は、信号線004が導体面(グランド面)005よりも厚くなっている点に特徴を有する。このような凸凹のプリント基板001に実装できるように、ピンの底面にオフセットを持ったパッケージを用いている。プリント基板を覆う高誘電材料やプリント基板内は実施例1で述べたのと同様である。
上で述べたような構造をとることで、対向面積が増加することにより電流が表面を流れるようにする(数1)の条件がより得やすくなる。
実施例2に係るプリント基板断面は、信号線004が導体面(グランド面)005よりも厚くなっている点に特徴を有する。このような凸凹のプリント基板001に実装できるように、ピンの底面にオフセットを持ったパッケージを用いている。プリント基板を覆う高誘電材料やプリント基板内は実施例1で述べたのと同様である。
上で述べたような構造をとることで、対向面積が増加することにより電流が表面を流れるようにする(数1)の条件がより得やすくなる。
実施例2ではプリント基板の信号線がグランド面よりも厚くなるようにすることによって、(数1)で示された条件を得やすくなることについて述べた。この実施例の目的を達成するためにはパッケージのピンのオフセットがあった方が実装する際のバランスが保ちやすい点において望ましいが、必ずしも必要ではない。
図7は、本発明の実施例3に係るプリント基板断面を示す構造図である。実施例3では、ピンの高さにオフセットを持たないパッケージを信号線004とグランド面005で厚みの異なるパッケージに実装するために、図7のようにパッケージのグランド線(グランドピン)009とプリント基板のグランド面005の間をはんだで埋める。
図1に記載の伝送系における誘電体が、プリント基板の伝送線路部分とプリント基板とパッケージの接続部分で異なる誘電率を持った材料を用いる。全体を均一な誘電体によって覆うと、プリント基板と接続部分が構造的に異なることに由来する特性インピーダンス整合の困難さを緩和することができる。
001・・・プリント基板、002・・・パッケージ、003・・・高誘電材料(レジスト)、004・・・信号線、005・・・導体面(グランド面)、006・・・誘電体、007・・・裏面の導体面(グランド面)、008・・・信号ピン、009・・・グランドピン、010・・・ビア、011・・・電流の流れを示す矢印、012・・・信号源、013・・・信号線、014・・・グランド、015・・・負荷、016・・・交流電流
Claims (4)
- 請求項1に記載のプリント基板伝送系であって、
前記信号線が前記第一の導体面よりも厚いことを特徴とするプリント基板伝送系。 - 請求項1または2に記載のプリント基板伝送系であって、
前記プリント基板は、グランデッドコプレナ型の伝送線路を有するプリント基板であり、前記信号線の下には前記第一の導体面が配置されていないことを特徴とするプリント基板伝送系。 - 請求項1乃至3のいずれかに記載のプリント基板伝送系であって、
前記プリント基板の誘電率と前記誘電材料の誘電率とが異なることを特徴とするプリント基板伝送系。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011145119A JP2013012967A (ja) | 2011-06-30 | 2011-06-30 | プリント基板伝送系 |
PCT/JP2012/003079 WO2013001705A1 (ja) | 2011-06-30 | 2012-05-11 | プリント基板伝送系 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011145119A JP2013012967A (ja) | 2011-06-30 | 2011-06-30 | プリント基板伝送系 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013012967A true JP2013012967A (ja) | 2013-01-17 |
Family
ID=47423638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011145119A Withdrawn JP2013012967A (ja) | 2011-06-30 | 2011-06-30 | プリント基板伝送系 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013012967A (ja) |
WO (1) | WO2013001705A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9920219B2 (en) | 2015-06-22 | 2018-03-20 | Awi Licensing Llc | Soil and dirt repellent powder coatings |
US20220384928A1 (en) * | 2019-10-29 | 2022-12-01 | Nippon Telegraph And Telephone Corporation | High-Frequency Line Connecting Structure |
WO2021095163A1 (ja) * | 2019-11-13 | 2021-05-20 | 日本電信電話株式会社 | 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4015746B2 (ja) * | 1997-10-30 | 2007-11-28 | 松下電器産業株式会社 | 半導体装置 |
JP2001308609A (ja) * | 2000-04-21 | 2001-11-02 | Oki Electric Ind Co Ltd | コプレーナ線路 |
JP4221884B2 (ja) * | 2000-07-26 | 2009-02-12 | 株式会社デンソー | ミリ波帯高周波装置 |
-
2011
- 2011-06-30 JP JP2011145119A patent/JP2013012967A/ja not_active Withdrawn
-
2012
- 2012-05-11 WO PCT/JP2012/003079 patent/WO2013001705A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013001705A1 (ja) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8509575B2 (en) | Semiconductor optical modulation device | |
CN101160018B (zh) | 柔性布线基板 | |
CN104795241A (zh) | 电子部件 | |
US20130279134A1 (en) | Printed wiring board, semiconductor package, and printed circuit board | |
JP2012047823A5 (ja) | ||
CN101740896B (zh) | 高频电路模块 | |
US11601108B2 (en) | Isolator and communication system | |
CN102293068A (zh) | 多层印刷电路板 | |
US8373263B2 (en) | Interconnection structure and its design method | |
WO2013001705A1 (ja) | プリント基板伝送系 | |
US6476465B2 (en) | Integrated circuit package for mounting | |
JP5609451B2 (ja) | コネクタ、光伝送装置およびコネクタ接続方法 | |
JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
US8446735B2 (en) | Semiconductor package | |
US8482934B2 (en) | Implementing surface mount components with symmetric reference balance | |
JP2000113740A (ja) | 信号接続 | |
JP6548608B2 (ja) | プリント回路基板 | |
JP5077554B2 (ja) | 光通信装置 | |
JP6399969B2 (ja) | プリント基板 | |
US11909170B2 (en) | Semiconductor light emitting device and optical subassembly | |
WO2024047981A1 (ja) | 電子回路モジュール | |
JP6282944B2 (ja) | 配線基板およびこれを用いた高周波装置 | |
WO2023204099A1 (ja) | 多層基板 | |
CN108093562B (zh) | 一种电路板及其制作方法 | |
JP2017216367A (ja) | プリント回路板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |