JP2013007691A

JP2013007691A - Capacity measuring circuit, semiconductor device and capacity measuring method

Info

Publication number: JP2013007691A
Application number: JP2011141458A
Authority: JP
Inventors: Atsushi Tsuda; 敦史津田; Koji Shibuya; 宏治澁谷; Nobuhiro Tsuda; 信浩津田; Toshikazu Tsutsui; 俊和筒井
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-06-27
Filing date: 2011-06-27
Publication date: 2013-01-10

Abstract

PROBLEM TO BE SOLVED: To provide a capacity measuring circuit, a semiconductor device and a capacity measuring method capable of directly measuring the capacity of a minute element without using a specific device.SOLUTION: A capacity measuring circuit 1 includes at least one first ring oscillator (measuring ring oscillator 4), a first peripheral circuit part (measuring peripheral circuit part 5), a second ring oscillator (reference ring oscillator 6), and a second peripheral circuit part (reference peripheral circuit part 7). A power supply for supplying electric power to the first ring oscillator and the second ring oscillator is different from a power supply for supplying electric power to the first peripheral circuit part and the second peripheral circuit part. The capacity measuring circuit 1 can measure the capacity of a measuring target by subtracting second capacity calculated from a frequency of a second output signal and a current value of a current flowing into the second oscillator from first capacity calculated from a frequency of a first output signal and a current value of a current flowing into the first ring oscillator.

Description

本発明は、容量測定回路、半導体装置および容量測定方法に関し、特に、特殊な測定装置を用いることなしに微細素子の容量を測定することが可能な容量測定回路、半導体装置および容量測定方法に関する。 The present invention relates to a capacitance measuring circuit, a semiconductor device, and a capacitance measuring method, and more particularly, to a capacitance measuring circuit, a semiconductor device, and a capacitance measuring method that can measure the capacitance of a fine element without using a special measuring device.

従来、半導体基板上に形成した素子の容量を測定する場合、ＬＣＲメータを用いて素子の容量を測定していた。しかし、ＬＣＲメータを用いた測定では、測定装置の構成上、ｐＦオーダの大きな容量値を有している素子の容量を測定しなければ、ある程度の測定精度を確保することができなかった。そのため、素子の容量を測定するために、実際の回路では使用しないトランジスタサイズの素子を半導体基板上に形成し、ＬＣＲメータを用いて、当該素子の容量を測定している。 Conventionally, when measuring the capacitance of an element formed on a semiconductor substrate, the capacitance of the element has been measured using an LCR meter. However, in the measurement using the LCR meter, due to the configuration of the measurement apparatus, a certain degree of measurement accuracy cannot be ensured unless the capacitance of an element having a large capacitance value on the order of pF is measured. Therefore, in order to measure the capacitance of an element, a transistor-sized element that is not used in an actual circuit is formed on a semiconductor substrate, and the capacitance of the element is measured using an LCR meter.

一方、半導体基板上に形成したトランジスタ特性を評価するために、トランジスタに流れる電流を測定する場合、測定対象のトランジスタのレイアウトパターンは、実際の回路で使用するトランジスタサイズの素子である。そのため、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）を用いて回路シミュレーションを行なう場合に、ＬＣＲメータを用いて測定した容量値と、評価したトランジスタ特性とを用いると、測定対象のトランジスタサイズが異なるため、そのままの値を利用することができない。 On the other hand, when measuring the current flowing through a transistor in order to evaluate the characteristics of a transistor formed on a semiconductor substrate, the layout pattern of the measurement target transistor is a transistor-sized element used in an actual circuit. Therefore, when performing circuit simulation using SPICE (Simulation Program with Integrated Circuit Emphasis), if the capacitance value measured using the LCR meter and the evaluated transistor characteristics are used, the transistor size to be measured is different. The value as it is cannot be used.

また、近年、トランジスタの微細化により、プロセス条件の変化に対するトランジスタ特性の感度が高く、少しプロセス条件が変化しただけでトランジスタ特性が大きく変動する。そのため、定常的にトランジスタ特性や容量値をモニタして管理することが必要となる。モニタして管理する対象のトランジスタサイズは微細であるため、ＬＣＲメータを用いた測定では、素子の容量の測定精度を確保することができない。 In recent years, with the miniaturization of transistors, the sensitivity of transistor characteristics with respect to changes in process conditions is high, and the transistor characteristics change greatly even if the process conditions change slightly. Therefore, it is necessary to constantly monitor and manage transistor characteristics and capacitance values. Since the size of a transistor to be monitored and managed is very small, measurement using an LCR meter cannot ensure the accuracy of measuring the capacitance of the element.

測定精度を確保しつつ、微細素子の容量を測定する方法として、非特許文献１に開示してあるＣＭＣＢ（Charge Based Capacitance Measurement）法がある。また、トランジスタ特性を評価するために、特許文献１〜３に開示してあるリングオシレータ回路を利用する方法がある。 As a method for measuring the capacitance of a fine element while ensuring measurement accuracy, there is a CMCB (Charge Based Capacitance Measurement) method disclosed in Non-Patent Document 1. In addition, there is a method of using a ring oscillator circuit disclosed in Patent Documents 1 to 3 in order to evaluate transistor characteristics.

特開２００５−５７１６４号公報JP 2005-57164 A 特許第４３４９２５７号公報Japanese Patent No. 4349257 特開２０１０−１０５１５号公報JP 2010-10515 A

ジェイ・シー・チェン（J.C.Chen）、外５名、「アン・オン−チップ，インターコネクト・キャパシタンス・キャラクタライゼーション・メソッド・ウイズ・サブ−フェムト−ファラッド・リゾリューション（“An On-Chip, interconnect capacitance characterization method with sub-femto-Farad resolution”）、IEEE 1997 Int. Conference on Microelectronic Test Structures、Vol 10、１９９７年３月JCChen, five others, “An On-Chip, interconnect capacitance” (“An On-Chip, interconnect capacitance”) characterization method with sub-femto-Farad resolution ”), IEEE 1997 Int. Conference on Microelectronic Test Structures, Vol 10, March 1997

しかし、微細素子の容量を測定するＣＢＣＭ法は、容量を測定するために、入力パルスが２系統必要となり、その２系統の入力パルスを生成するためにパルスジェネレータが必要となる。パルスジェネレータは、半導体製造ラインにおいて、ＬＣＲメータのように通常利用される装置ではなく、定常的にトランジスタ特性や容量値をモニタして管理する場合、ＣＢＣＭ法を行なうためだけに別途購入する必要があった。 However, in the CBCM method for measuring the capacitance of the fine element, two input pulses are required to measure the capacitance, and a pulse generator is required to generate the two input pulses. A pulse generator is not a device normally used like an LCR meter in a semiconductor production line, and when a transistor characteristic and a capacitance value are constantly monitored and managed, it is necessary to purchase a pulse generator only for performing the CBCM method. there were.

また、ＬＣＲメータを用いて素子の容量を測定する場合、微細素子の容量を直接測定できないため、実際の回路では使用しないトランジスタサイズの素子の容量を測定することになり、ＬＣＲメータを用いて測定した容量値と、評価したトランジスタ特性とを回路シミュレーションに用いると整合性が取れないという問題があった。 In addition, when measuring the capacitance of an element using an LCR meter, the capacitance of a fine element cannot be directly measured. Therefore, the capacitance of a transistor size element that is not used in an actual circuit is measured, and the measurement is performed using an LCR meter. When the capacitance value thus evaluated and the evaluated transistor characteristics are used for circuit simulation, there is a problem that consistency cannot be obtained.

それゆえに、本発明は、上記問題点を解決するためになされたものであり、ＣＢＣＭ法のように特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供することを目的とする。 Therefore, the present invention has been made to solve the above-described problems, and a capacitance measuring circuit and a semiconductor capable of directly measuring the capacitance of a fine element without using a special device such as the CBCM method. An object is to provide an apparatus and a capacity measuring method.

上記課題を解決するために、本発明の一実施の形態によれば容量を測定することが可能な容量測定回路が提供される。本発明に係る容量測定回路は、第１リングオシレータと、その出力を分周する第１周辺回路部と、第２リングオシレータと、その出力を分周する第２周辺回路部とを備えている。第１のリングオシレータには、第２のリングオシレータとは異なり、測定対象の容量を接続してある。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。 In order to solve the above problems, according to an embodiment of the present invention, a capacitance measuring circuit capable of measuring a capacitance is provided. A capacitance measuring circuit according to the present invention includes a first ring oscillator, a first peripheral circuit section that divides the output thereof, a second ring oscillator, and a second peripheral circuit section that divides the output. . Unlike the second ring oscillator, a capacitance to be measured is connected to the first ring oscillator. A power source that supplies power to the first ring oscillator and the second ring oscillator is different from a power source that supplies power to the first peripheral circuit unit and the second peripheral circuit unit.

本発明に係る容量測定回路は、第１分周器で分周した第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２分周器で分周した第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。そのため、本発明によれば、ＣＢＣＭ法よりも高い周波数で測定対象の容量を充放電することができ、微小な容量を精度よく測定することができる。また、本発明によれば、第１リングオシレータに寄生する容量を差引くことで、微小な容量を精度よく測定することができる。 The capacitance measuring circuit according to the present invention divides by the second divider from the first capacitance calculated from the frequency of the first output signal divided by the first divider and the current value flowing through the first ring oscillator. By subtracting the second capacity calculated from the frequency of the second output signal and the current value flowing through the second ring oscillator, the capacity of the measurement target can be measured. Therefore, according to the present invention, the capacity to be measured can be charged / discharged at a frequency higher than that of the CBCM method, and a minute capacity can be accurately measured. In addition, according to the present invention, a minute capacitance can be accurately measured by subtracting the parasitic capacitance of the first ring oscillator.

本発明の実施の形態１に係る容量測定回路の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the capacity | capacitance measuring circuit which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続した測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。It is a schematic diagram which shows the layout pattern of the capacity | capacitance Ct of the measuring object connected to the inverter circuit of the ring oscillator for measurement which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る参照用リングオシレータのインバータ回路と測定対象の容量Ｃｔとのレイアウトパターンを示す模式図である。It is a schematic diagram which shows the layout pattern of the inverter circuit of the reference ring oscillator which concerns on Embodiment 1 of this invention, and the capacity | capacitance Ct of a measuring object. 本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続した別の測定対象の容量のレイアウトパターンを示す模式図である。It is a schematic diagram which shows the layout pattern of the capacity | capacitance of another measuring object connected to the inverter circuit of the ring oscillator for a measurement which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続したさらに別の測定対象の容量のレイアウトパターンを示す模式図である。It is a schematic diagram which shows the layout pattern of the capacity | capacitance of another measuring object connected to the inverter circuit of the ring oscillator for a measurement which concerns on Embodiment 1 of this invention. 半導体ウエハの外観を示す概略図である。It is the schematic which shows the external appearance of a semiconductor wafer. 容量測定回路をスクライブライン上に配置した半導体装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the semiconductor device which has arrange | positioned the capacitance measuring circuit on the scribe line. 本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量を測定する方法を説明するためのフローチャートである。It is a flowchart for demonstrating the method to measure the capacity | capacitance of a measuring object using the capacity | capacitance measuring circuit 1 which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る容量測定回路を用いて測定対象の容量Ｃｔを測定するための構成を示すブロック図である。It is a block diagram which shows the structure for measuring the capacity | capacitance Ct of a measuring object using the capacity | capacitance measuring circuit which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る容量測定回路を用いて測定対象の容量Ｃｔを測定する別の方法を説明するためのフローチャートである。It is a flowchart for demonstrating another method of measuring the capacity | capacitance Ct of a measuring object using the capacity | capacitance measuring circuit which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係る容量測定回路の構成を示す概略図である。It is the schematic which shows the structure of the capacity | capacitance measuring circuit based on Embodiment 2 of this invention. 本発明の実施の形態３に係る半導体装置の構成を示す概略図である。It is the schematic which shows the structure of the semiconductor device which concerns on Embodiment 3 of this invention.

以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る容量測定回路の回路構成を示す回路図である。図１に示す容量測定回路１は、測定用回路部２、参照用回路部３を含んでいる。測定用回路部２は、測定用リングオシレータ４、測定用周辺回路部５を含んでいる。参照用回路部３は、参照用リングオシレータ６、参照用周辺回路部７を含んでいる。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a circuit diagram showing a circuit configuration of a capacitance measuring circuit according to Embodiment 1 of the present invention. A capacitance measuring circuit 1 shown in FIG. 1 includes a measuring circuit unit 2 and a reference circuit unit 3. The measurement circuit unit 2 includes a measurement ring oscillator 4 and a measurement peripheral circuit unit 5. The reference circuit unit 3 includes a reference ring oscillator 6 and a reference peripheral circuit unit 7.

測定用リングオシレータ４は、ＮＡＮＤゲート回路４１、複数のインバータ回路４２、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔを含んでいる。測定用リングオシレータ４は、ＮＡＮＤゲート回路４１と、複数のインバータ回路４２とがリング状に接続してある。ＮＡＮＤゲート回路４１は、前段に接続するインバータ回路４２の出力信号と、イネーブル（ｅｎａｂｌｅ）信号とが入力され、後段に接続するインバータ回路４２に信号を出力する。ＮＡＮＤゲート回路４１は、“１”のイネーブル信号を入力することで測定用リングオシレータ４を起動させ、“０”のイネーブル信号を入力することで測定用リングオシレータ４を停止させる。 The ring oscillator for measurement 4 includes a NAND gate circuit 41, a plurality of inverter circuits 42, and a capacitance Ct to be measured connected to each of the inverter circuits 42. In the measurement ring oscillator 4, a NAND gate circuit 41 and a plurality of inverter circuits 42 are connected in a ring shape. The NAND gate circuit 41 receives an output signal of the inverter circuit 42 connected to the previous stage and an enable signal, and outputs a signal to the inverter circuit 42 connected to the subsequent stage. The NAND gate circuit 41 starts the measurement ring oscillator 4 by inputting the enable signal “1”, and stops the ring oscillator 4 for measurement by inputting the enable signal “0”.

ＮＡＮＤゲート回路４１の後段に接続したインバータ回路４２は、ＮＡＮＤゲート回路４１から入力した信号を処理し、処理した信号を後段に接続したインバータ回路４２に出力する。ＮＡＮＤゲート回路４１の前段に接続したインバータ回路４２は、前段に接続したインバータ回路４２から入力した信号を処理し、処理した信号をＮＡＮＤゲート回路４１に出力するとともに、測定用周辺回路部５にも出力する。 The inverter circuit 42 connected to the subsequent stage of the NAND gate circuit 41 processes the signal input from the NAND gate circuit 41 and outputs the processed signal to the inverter circuit 42 connected to the subsequent stage. The inverter circuit 42 connected to the previous stage of the NAND gate circuit 41 processes the signal input from the inverter circuit 42 connected to the previous stage and outputs the processed signal to the NAND gate circuit 41 and also to the measurement peripheral circuit unit 5. Output.

測定用リングオシレータ４は、ＮＡＮＤゲート回路４１に“１”のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、測定用リングオシレータ４は、電源電圧を供給するための端子Ｖｄｄ１と、接地するための端子ＧＮＤとを有している。また、測定用リングオシレータ４は、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔ以外に、寄生容量Ｃｒを有している。寄生容量Ｃｒは、測定対象の容量Ｃｔに並列した容量として図示してある。さらに、測定用リングオシレータ４は、リング状に接続する論理回路にインバータ回路４２を用いる場合に限定されるものではなく、ＮＡＮＤゲート回路やＮＯＲゲート回路などの論理回路を用いてもよい。 The measurement ring oscillator 4 is activated by inputting an enable signal of “1” to the NAND gate circuit 41, and oscillates at a predetermined frequency. Here, the ring oscillator for measurement 4 has a terminal Vdd1 for supplying a power supply voltage and a terminal GND for grounding. Further, the measurement ring oscillator 4 has a parasitic capacitance Cr in addition to the capacitance Ct to be measured connected to each inverter circuit 42. The parasitic capacitance Cr is illustrated as a capacitance in parallel with the capacitance Ct to be measured. Further, the measurement ring oscillator 4 is not limited to the case where the inverter circuit 42 is used as a logic circuit connected in a ring shape, and a logic circuit such as a NAND gate circuit or a NOR gate circuit may be used.

測定用周辺回路部５は、測定用リングオシレータ４からの出力信号の発振周波数を分周する分周器５１を有している。また、測定用周辺回路部５では、分周する発振周波数が異なる複数の分周器５１を直列に接続してある。最終段の分周器５１は、増幅器５２に接続され、出力信号が増幅されて出力端子Ｏｕｔｐｕｔ＿ｔから出力される。 The measurement peripheral circuit unit 5 includes a frequency divider 51 that divides the oscillation frequency of the output signal from the measurement ring oscillator 4. In the measurement peripheral circuit section 5, a plurality of frequency dividers 51 having different oscillation frequencies to be frequency-divided are connected in series. The final-stage frequency divider 51 is connected to the amplifier 52, and the output signal is amplified and output from the output terminal Output_t.

なお、測定用周辺回路部５は、分周する発振周波数が異なる複数の分周器５１を有する場合に限定されるものではなく、測定用リングオシレータ４からの出力信号の発振周波数を分周することができれば、少なくとも１つの分周器５１を有していればよい。また、測定用周辺回路部５は、電源電圧を供給するための端子Ｖｄｄ２と、接地するための端子ＧＮＤとを有している。 Note that the measurement peripheral circuit unit 5 is not limited to the case of having a plurality of frequency dividers 51 having different oscillation frequencies to be divided, and divides the oscillation frequency of the output signal from the measurement ring oscillator 4. If possible, it is sufficient to have at least one frequency divider 51. The measurement peripheral circuit unit 5 has a terminal Vdd2 for supplying a power supply voltage and a terminal GND for grounding.

測定用周辺回路部５は、測定用リングオシレータ４で発振させた出力信号の発振周波数を分周することで、測定対象の容量Ｃｔおよび寄生容量Ｃｒを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定することで測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量を算出することができる。 The measurement peripheral circuit unit 5 can take out the output signal in which the measurement target capacitance Ct and the parasitic capacitance Cr are charged and discharged by dividing the oscillation frequency of the output signal oscillated by the measurement ring oscillator 4. By measuring the frequency of the extracted output signal and the current value Idd1t flowing from the terminal Vdd1 to the measurement ring oscillator 4, the combined capacitance of the capacitance Ct to be measured and the parasitic capacitance Cr can be calculated.

ここで、測定用回路部２では、測定用リングオシレータ４に設けた端子Ｖｄｄ１と、測定用周辺回路部５に設けた端子Ｖｄｄ２とが異なるので、測定用リングオシレータ４に電力を供給する電源と、測定用周辺回路部５に電力を供給する電源とが異なる。そのため、測定用リングオシレータ４に電力を供給する電源は、測定用周辺回路部５に利用されることがないので、測定用回路部２では、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔおよび寄生容量Ｃｒに充電される電荷量を検出することができる。 Here, in the measurement circuit unit 2, since the terminal Vdd 1 provided in the measurement ring oscillator 4 and the terminal Vdd 2 provided in the measurement peripheral circuit unit 5 are different, a power supply for supplying power to the measurement ring oscillator 4 is provided. The power supply for supplying power to the measurement peripheral circuit unit 5 is different. Therefore, since the power source for supplying power to the measurement ring oscillator 4 is not used for the measurement peripheral circuit unit 5, in the measurement circuit unit 2, the capacitance of the measurement target connected to each inverter circuit 42. The amount of charge charged in Ct and parasitic capacitance Cr can be detected.

しかし、測定用リングオシレータ４は、前述したように測定対象の容量Ｃｔ以外に寄生容量Ｃｒを有している。そのため、測定用回路部２は、測定対象の容量Ｃｔのみを算出することができず、測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量を算出することになる。 However, the measurement ring oscillator 4 has the parasitic capacitance Cr in addition to the capacitance Ct to be measured as described above. Therefore, the measurement circuit unit 2 cannot calculate only the capacitance Ct to be measured, and calculates the combined capacitance of the capacitance Ct to be measured and the parasitic capacitance Cr.

そこで、容量測定回路１は、測定用回路部２以外に、参照用回路部３を設けている。参照用回路部３は、参照用リングオシレータ６、参照用周辺回路部７を含んでいる。参照用リングオシレータ６は、測定用リングオシレータ４と同じ回路構成であり、ＮＡＮＤゲート回路６１、複数のインバータ回路６２を含んでいる。ただし、参照用リングオシレータ６は、測定用リングオシレータ４と異なり、インバータ回路６２ごとに測定対象の容量Ｃｔを接続していない。参照用リングオシレータ６も、ＮＡＮＤゲート回路６１と、複数のインバータ回路６２とがリング状に接続してある。ＮＡＮＤゲート回路６１は、前段に接続するインバータ回路６２の出力信号と、イネーブル（ｅｎａｂｌｅ）信号とが入力され、後段に接続するインバータ回路６２に信号を出力する。ＮＡＮＤゲート回路６１は、“１”のイネーブル信号を入力することで参照用リングオシレータ６を起動させ、“０”のイネーブル信号を入力することで参照用リングオシレータ６を停止させる。 Therefore, the capacitance measuring circuit 1 includes a reference circuit unit 3 in addition to the measurement circuit unit 2. The reference circuit unit 3 includes a reference ring oscillator 6 and a reference peripheral circuit unit 7. The reference ring oscillator 6 has the same circuit configuration as the measurement ring oscillator 4, and includes a NAND gate circuit 61 and a plurality of inverter circuits 62. However, unlike the ring oscillator for measurement 4, the reference ring oscillator 6 does not connect the capacitor Ct to be measured for each inverter circuit 62. The reference ring oscillator 6 also includes a NAND gate circuit 61 and a plurality of inverter circuits 62 connected in a ring shape. The NAND gate circuit 61 receives an output signal of the inverter circuit 62 connected to the previous stage and an enable signal, and outputs a signal to the inverter circuit 62 connected to the subsequent stage. The NAND gate circuit 61 starts the reference ring oscillator 6 by inputting an enable signal of “1”, and stops the reference ring oscillator 6 by inputting an enable signal of “0”.

ＮＡＮＤゲート回路６１の後段に接続したインバータ回路６２は、ＮＡＮＤゲート回路６１から入力した信号を処理し、処理した信号を後段に接続したインバータ回路６２に出力する。ＮＡＮＤゲート回路６１の前段に接続したインバータ回路６２は、前段に接続したインバータ回路６２から入力した信号を処理し、処理した信号をＮＡＮＤゲート回路６１に出力するとともに、測定用周辺回路部５にも出力する。 The inverter circuit 62 connected to the subsequent stage of the NAND gate circuit 61 processes the signal input from the NAND gate circuit 61 and outputs the processed signal to the inverter circuit 62 connected to the subsequent stage. The inverter circuit 62 connected to the previous stage of the NAND gate circuit 61 processes the signal input from the inverter circuit 62 connected to the previous stage, and outputs the processed signal to the NAND gate circuit 61 and also to the measurement peripheral circuit unit 5. Output.

参照用リングオシレータ６は、ＮＡＮＤゲート回路６１に“１”のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、参照用リングオシレータ６は、電源電圧を供給するための端子Ｖｄｄ１と、接地するための端子ＧＮＤとを有している。また、参照用リングオシレータ６は、インバータ回路４２ごとに測定対象の容量Ｃｔを接続していないが、測定用リングオシレータ４と同様に寄生容量Ｃｒを有している。寄生容量Ｃｒは、インバータ回路６２ごとに接続するように図示してある。さらに、参照用リングオシレータ６も、リング状に接続する論理回路にインバータ回路６２を用いる場合に限定されるものではなく、測定用リングオシレータ４と同じ回路構成であればＮＡＮＤゲート回路やＮＯＲゲート回路などの論理回路を用いてもよい。 The reference ring oscillator 6 is activated by inputting an enable signal of “1” to the NAND gate circuit 61, and oscillates at a predetermined frequency. Here, the reference ring oscillator 6 has a terminal Vdd1 for supplying a power supply voltage and a terminal GND for grounding. In addition, the reference ring oscillator 6 is not connected to the capacitance Ct to be measured for each inverter circuit 42, but has a parasitic capacitance Cr like the measurement ring oscillator 4. The parasitic capacitance Cr is illustrated so as to be connected to each inverter circuit 62. Further, the reference ring oscillator 6 is not limited to the case where the inverter circuit 62 is used for the logic circuit connected in a ring shape, and a NAND gate circuit or a NOR gate circuit can be used as long as it has the same circuit configuration as the measurement ring oscillator 4 A logic circuit such as the above may be used.

参照用周辺回路部７は、参照用リングオシレータ６からの出力信号の発振周波数を分周する分周器７１を有している。また、参照用周辺回路部７では、分周する発振周波数が異なる複数の分周器７１を直列に接続してある。最終段の分周器７１は、増幅器７２に接続され、出力信号が増幅されて出力端子Ｏｕｔｐｕｔ＿ｒから出力される。 The reference peripheral circuit section 7 has a frequency divider 71 that divides the oscillation frequency of the output signal from the reference ring oscillator 6. In the reference peripheral circuit section 7, a plurality of frequency dividers 71 having different oscillation frequencies to be frequency-divided are connected in series. The final-stage frequency divider 71 is connected to the amplifier 72, and the output signal is amplified and output from the output terminal Output_r.

なお、参照用周辺回路部７は、分周する発振周波数が異なる複数の分周器７１を有する場合に限定されるものではなく、参照用リングオシレータ６からの出力信号の発振周波数を分周することができれば、少なくとも１つの分周器７１を有していればよい。また、参照用周辺回路部７は、電源電圧を供給するための端子Ｖｄｄ２と、接地するための端子ＧＮＤとを有している。 Note that the reference peripheral circuit unit 7 is not limited to the case of having a plurality of dividers 71 having different oscillation frequencies to be divided, and divides the oscillation frequency of the output signal from the reference ring oscillator 6. If possible, it is sufficient to have at least one frequency divider 71. The reference peripheral circuit section 7 has a terminal Vdd2 for supplying a power supply voltage and a terminal GND for grounding.

参照用周辺回路部７は、参照用リングオシレータ６で発振させた出力信号の発振周波数を分周することで、寄生容量Ｃｒを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒ電流値を測定することで寄生容量Ｃｒを算出することができる。 The reference peripheral circuit unit 7 can take out the output signal charged and discharged by the parasitic capacitance Cr by dividing the oscillation frequency of the output signal oscillated by the reference ring oscillator 6, and The parasitic capacitance Cr can be calculated by measuring the frequency and the current value Idd1r flowing from the terminal Vdd1 to the reference ring oscillator 6.

容量測定回路１は、測定用回路部２で算出した測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量から、参照用回路部３で算出した寄生容量Ｃｒを差引くことで測定対象の容量Ｃｔのみを測定することができる。 The capacitance measuring circuit 1 subtracts the parasitic capacitance Cr calculated by the reference circuit unit 3 from the combined capacitance of the measurement target capacitance Ct and the parasitic capacitance Cr calculated by the measurement circuit unit 2, so that only the measurement target capacitance Ct is obtained. Can be measured.

なお、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６で発振させるため、各論理回路のスイッチング時間が非常に短く、また各論理回路を構成するＮＭＯＳ（negative-channel metal oxide semiconductor）、ＰＭＯＳ（positive-channel Metal Oxide Semiconductor）が同時に飽和領域で動作することがない。そのため、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６を発振させたとき、インバータ回路４２およびインバータ回路６２の端子Ｖｄｄ１と端子ＧＮＤとの間に流れる貫通電流を無視することができる。また、容量測定回路１は、測定対象の容量Ｃｔの容量負荷を大きくした場合、遅延時間が増加することになるが、測定対象の容量Ｃｔの測定には影響を与えることはない。 Since the capacitance measuring circuit 1 is oscillated by the measurement ring oscillator 4 and the reference ring oscillator 6, the switching time of each logic circuit is very short, and the NMOS (negative-channel metal oxide semiconductor) constituting each logic circuit is also provided. ), PMOS (positive-channel metal oxide semiconductor) does not operate simultaneously in the saturation region. Therefore, when the measurement ring oscillator 4 and the reference ring oscillator 6 are oscillated, the capacitance measuring circuit 1 may ignore the through current flowing between the terminal Vdd1 and the terminal GND of the inverter circuit 42 and the inverter circuit 62. it can. Further, when the capacitance load of the capacitance Ct to be measured is increased, the capacitance measuring circuit 1 increases the delay time, but does not affect the measurement of the capacitance Ct to be measured.

次に、各インバータ回路４２に接続する測定対象の容量Ｃｔについて説明する。図２は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続した測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図２に示すレイアウトパターンでは、端子ＧＮＤに接続してある配線２１と、端子Ｖｄｄ２に接続してある配線２２との間に形成してあるトランジスタ２３を複数設けてある。インバータ回路４２は、配線４３を介して、トランジスタ２３のゲート配線２４と電気的に接続してある。なお、配線４３と、ゲート配線２４とは、接続部４４で電気的に接続してある。そのため、インバータ回路４２に接続する測定対象の容量Ｃｔは、トランジスタ２３のゲート配線２４の容量である。 Next, the capacitance Ct to be measured connected to each inverter circuit 42 will be described. FIG. 2 is a schematic diagram showing a layout pattern of the capacitance Ct to be measured connected to the inverter circuit 42 of the ring oscillator for measurement 4 according to Embodiment 1 of the present invention. In the layout pattern shown in FIG. 2, a plurality of transistors 23 are provided between the wiring 21 connected to the terminal GND and the wiring 22 connected to the terminal Vdd2. The inverter circuit 42 is electrically connected to the gate wiring 24 of the transistor 23 through the wiring 43. Note that the wiring 43 and the gate wiring 24 are electrically connected by a connecting portion 44. Therefore, the capacitance Ct to be measured connected to the inverter circuit 42 is the capacitance of the gate wiring 24 of the transistor 23.

図３は、本発明の実施の形態１に係る参照用リングオシレータ６のインバータ回路６２と測定対象の容量Ｃｔとのレイアウトパターンを示す模式図である。図３に示すレイアウトパターンでも、端子ＧＮＤに接続してある配線２１と、端子Ｖｄｄ２に接続してある配線２２との間に形成してあるトランジスタ２３を複数設けてある。しかし、インバータ回路６２は、トランジスタ２３のゲート配線２４近傍まで、配線６３を配置してあるが、電気的に接続していない。つまり、配線６３と、ゲート配線２４とは、電気的に接続する接続部がない。そのため、インバータ回路６２には、測定対象の容量Ｃｔのトランジスタ２３のゲート配線２４の容量が接続されていない。なお、配線６３が、トランジスタ２３のゲート配線２４近傍まで配置してあるのは、配線４３と形状をあわせることで寄生容量Ｃｒが、測定用リングオシレータ４と、参照用リングオシレータ６とで変化しないようにするためである。 FIG. 3 is a schematic diagram showing a layout pattern of the inverter circuit 62 of the reference ring oscillator 6 and the capacitance Ct to be measured according to the first embodiment of the present invention. Also in the layout pattern shown in FIG. 3, a plurality of transistors 23 are provided between the wiring 21 connected to the terminal GND and the wiring 22 connected to the terminal Vdd2. However, although the inverter circuit 62 has the wiring 63 arranged up to the vicinity of the gate wiring 24 of the transistor 23, it is not electrically connected. That is, the wiring 63 and the gate wiring 24 do not have a connection portion that is electrically connected. For this reason, the capacitance of the gate wiring 24 of the transistor 23 having the capacitance Ct to be measured is not connected to the inverter circuit 62. Note that the wiring 63 is arranged up to the vicinity of the gate wiring 24 of the transistor 23 because the parasitic capacitance Cr does not change between the measurement ring oscillator 4 and the reference ring oscillator 6 by matching the shape with the wiring 43. It is for doing so.

各インバータ回路４２に接続する測定対象の容量Ｃｔは、トランジスタ２３のゲート配線２４の容量に限定されるものではなく、他の容量でもよい。図４は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続した別の測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図４に示すレイアウトパターンでは、互いに隙間を空けて噛合状態に配置された一対の櫛形配線４５，４６と、一対の櫛形配線４５，４６の一方主面側に隙間を空けて直交して配置された平行配線４７とから構成されている。 The capacitance Ct to be measured connected to each inverter circuit 42 is not limited to the capacitance of the gate wiring 24 of the transistor 23, and may be another capacitance. FIG. 4 is a schematic diagram showing a layout pattern of another measurement target capacitor Ct connected to the inverter circuit 42 of the measurement ring oscillator 4 according to the first embodiment of the present invention. In the layout pattern shown in FIG. 4, a pair of comb-shaped wires 45, 46 arranged in a meshed state with a gap between them, and one main surface side of the pair of comb-shaped wires 45, 46 are arranged orthogonally with a gap between them. And parallel wiring 47.

各インバータ回路４２は、櫛形配線４５の一端に接続され、端子Ｖｄｄ２は、櫛形配線４６の一端に接続され、端子ＧＮＤは、平行配線４７のそれぞれの一端に接続されている。なお、端子Ｖｄｄ２は、平行配線４７のそれぞれの一端に接続され、端子ＧＮＤは、櫛形配線４６の一端に接続されてもよい。 Each inverter circuit 42 is connected to one end of the comb wiring 45, the terminal Vdd 2 is connected to one end of the comb wiring 46, and the terminal GND is connected to one end of the parallel wiring 47. The terminal Vdd <b> 2 may be connected to one end of each parallel wiring 47, and the terminal GND may be connected to one end of the comb-shaped wiring 46.

測定用リングオシレータ４は、各インバータ回路４２に櫛形配線４５の一端を接続することで、櫛形配線４５，４６間の容量、一方の櫛形配線４５と平行配線４７間の容量を測定対象の容量Ｃｔとして測定することができる。なお、容量測定回路１は、測定用リングオシレータ４の各インバータ回路４２に櫛形配線４５の一端を接続する場合、図２および図３のトランジスタ２３のゲート配線２４の容量で示したように、参照用リングオシレータ６にも同様の寄生容量Ｃｒを有する配線と接続する。 The ring oscillator for measurement 4 connects one end of the comb-shaped wiring 45 to each inverter circuit 42, thereby measuring the capacitance between the comb-shaped wirings 45, 46 and the capacitance between the one comb-shaped wiring 45 and the parallel wiring 47. Can be measured as Note that when one end of the comb wiring 45 is connected to each inverter circuit 42 of the measurement ring oscillator 4, the capacitance measuring circuit 1 refers to the capacitance of the gate wiring 24 of the transistor 23 in FIGS. 2 and 3. The ring oscillator 6 is connected to a wiring having the same parasitic capacitance Cr.

図５は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続したさらに別の測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図５に示すレイアウトパターンでは、端子ＧＮＤに接続してある配線５３と、端子Ｖｄｄ２に接続してある配線５４との間に形成してあるｎ型の拡散領域５５と、ｐ型の拡散領域５６とを複数設けてある。さらに、図５に示すレイアウトパターンでは、配線５３とｎ型の拡散領域５５とを接合する配線５７ａ、ｎ型の拡散領域５５とｐ型の拡散領域５６とを接合する配線５７ｂ、ｐ型の拡散領域５６と配線５４とを接合する配線５７ｃ、配線５３とゲート配線５８とを接合する配線５７ｄを設けてある。 FIG. 5 is a schematic diagram showing a layout pattern of yet another measurement target capacitor Ct connected to the inverter circuit 42 of the measurement ring oscillator 4 according to the first embodiment of the present invention. In the layout pattern shown in FIG. 5, an n-type diffusion region 55 and a p-type diffusion region 56 formed between the wiring 53 connected to the terminal GND and the wiring 54 connected to the terminal Vdd2. And a plurality of these are provided. Further, in the layout pattern shown in FIG. 5, a wiring 57a that joins the wiring 53 and the n-type diffusion region 55, a wiring 57b that joins the n-type diffusion region 55 and the p-type diffusion region 56, and a p-type diffusion. A wiring 57c that joins the region 56 and the wiring 54 and a wiring 57d that joins the wiring 53 and the gate wiring 58 are provided.

インバータ回路４２は、配線４３を介して、配線５７ｂと電気的に接続してある。なお、配線４３と、配線５７ｂとは、接続部４４で電気的に接続してある。そのため、インバータ回路４２に接続する測定対象の容量Ｃｔは、ｎ型の拡散領域５５と、ｐ型の拡散領域５６との接合容量である。 The inverter circuit 42 is electrically connected to the wiring 57b through the wiring 43. Note that the wiring 43 and the wiring 57 b are electrically connected by the connection portion 44. Therefore, the capacitance Ct to be measured connected to the inverter circuit 42 is a junction capacitance between the n-type diffusion region 55 and the p-type diffusion region 56.

容量測定回路１は、半導体ウエハ上のいずれの場所に配置されてもよいが、たとえば半導体ウエハのスクライブライン上にＴＥＧ（Test Element Group）として配置されてもよい。以下、容量測定回路１が、ＴＥＧとして半導体ウエハのスクライブライン上に配置される場合について説明する。 The capacitance measuring circuit 1 may be arranged at any location on the semiconductor wafer, but may be arranged as a TEG (Test Element Group) on a scribe line of the semiconductor wafer, for example. Hereinafter, a case where the capacitance measuring circuit 1 is arranged as a TEG on a scribe line of a semiconductor wafer will be described.

なお、ＴＥＧは、製造プロセス評価用、電気的特性評価用等のパターン、素子等であり、チップ面積の有効利用のため、チップの境界にあたるスクライブライン上に配置される場合が多い。 Note that the TEG is a pattern, element, or the like for manufacturing process evaluation, electrical characteristic evaluation, and the like, and is often arranged on a scribe line corresponding to a chip boundary for effective use of the chip area.

図６は、半導体ウエハの外観を示す概略図である。図６に示す半導体ウエハ１００には、マトリックス状に配置された複数のチップ１０１と、チップ１０１とチップ１０１との境界にあるスクライブライン１０２とが図示されている。 FIG. 6 is a schematic view showing the appearance of a semiconductor wafer. A semiconductor wafer 100 shown in FIG. 6 shows a plurality of chips 101 arranged in a matrix and a scribe line 102 at the boundary between the chips 101 and 101.

スクライブライン１０２上に、図１に示した容量測定回路１が配置されている。図７は、容量測定回路１をスクライブライン１０２上に配置した半導体装置の構成を示す模式図である。図７示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド１０３、電極パッド１０３に接続する容量測定回路１を含んでいる。電極パッド１０３には、たとえば、アドレスを入力するための電極パッドＡ１〜Ａ６、イネーブル信号を入力するための電極パッドｅｎ、測定用回路部２の出力信号を出力する出力端子Ｏｕｔｐｕｔ＿ｔと接続する電極パッドＯＵＴ、接地する電極パッドＧＮＤ、端子Ｖｄｄ１と接続する電極パッドＶＤＤ１、端子Ｖｄｄ２と接続する電極パッドＶＤＤ２がある。 On the scribe line 102, the capacitance measuring circuit 1 shown in FIG. FIG. 7 is a schematic diagram showing a configuration of a semiconductor device in which the capacitance measuring circuit 1 is arranged on the scribe line 102. The semiconductor device shown in FIG. 7 includes a plurality of electrode pads 103 formed on a scribe line (not shown) and a capacitance measuring circuit 1 connected to the electrode pads 103. The electrode pad 103 includes, for example, electrode pads A1 to A6 for inputting an address, an electrode pad en for inputting an enable signal, and an electrode pad connected to an output terminal Output_t for outputting an output signal of the measurement circuit unit 2 There are OUT, an electrode pad GND to be grounded, an electrode pad VDD1 connected to the terminal Vdd1, and an electrode pad VDD2 connected to the terminal Vdd2.

容量測定回路１は、電極パッド１０３と電極パッド１０３との間または近傍に配置してある。図７では、電極パッドｅｎと電極パッドＯＵＴとの間に配置してある容量測定回路１の測定用回路部２のみを図示してある。なお、電極パッドｅｎと電極パッドＯＵＴとの間には、容量測定回路１の参照用回路部３も配置してもよい。また、電極パッドｅｎと電極パッドＯＵＴとの間に、容量測定回路１の参照用回路部３を配置せずに、電極パッドＯＵＴと電極パッドＧＮＤの間に、容量測定回路１の参照用回路部３を配置してもよい。 The capacitance measuring circuit 1 is disposed between or near the electrode pad 103 and the electrode pad 103. In FIG. 7, only the measurement circuit unit 2 of the capacitance measurement circuit 1 arranged between the electrode pad en and the electrode pad OUT is shown. Note that the reference circuit section 3 of the capacitance measuring circuit 1 may also be disposed between the electrode pad en and the electrode pad OUT. Further, the reference circuit unit 3 of the capacitance measuring circuit 1 is provided between the electrode pad OUT and the electrode pad GND without arranging the reference circuit unit 3 of the capacitance measuring circuit 1 between the electrode pad en and the electrode pad OUT. 3 may be arranged.

次に、容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法について説明する。図８は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法を説明するためのフローチャートである。図９は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定するための構成を示すブロック図である。図９に示すブロック図には、測定対象の容量Ｃｔを接続した容量測定回路１に、電極パッドＶＤＤ１、電極パッドＶＤＤ２や電極パッドＯＵＴなどを介して接続された計測機器２００、および電源３００、計測機器２００、および電源３００を制御するためのコンピュータ４００が図示されている。 Next, a method for measuring the capacitance Ct to be measured using the capacitance measuring circuit 1 will be described. FIG. 8 is a flowchart for explaining a method of measuring the capacitance Ct to be measured using the capacitance measurement circuit 1 according to Embodiment 1 of the present invention. FIG. 9 is a block diagram showing a configuration for measuring the capacitance Ct to be measured using the capacitance measurement circuit 1 according to Embodiment 1 of the present invention. In the block diagram shown in FIG. 9, the measuring device 200 connected to the capacitance measuring circuit 1 connected with the capacitance Ct to be measured, the electrode pad VDD1, the electrode pad VDD2, the electrode pad OUT, and the like, the power supply 300, the measurement A device 400 and a computer 400 for controlling the power supply 300 are shown.

まず、容量測定回路１は、測定用回路部２のＮＡＮＤゲート回路４１に“１”のイネーブル信号が入力されると測定用リングオシレータ４が発振し、出力端子Ｏｕｔｐｕｔ＿ｔから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｔから出力された出力信号の周波数Ｆｔ、および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定する。コンピュータ４００は、以下の式１に測定した周波数Ｆｔおよび電流値Ｉｄｄ１ｔを代入することで、測定対象の容量Ｃｔと寄生容量Ｃｒとを結合した容量Ａを算出する（ステップＳ８１）。 First, when the enable signal “1” is input to the NAND gate circuit 41 of the measurement circuit unit 2, the capacitance measurement circuit 1 oscillates the measurement ring oscillator 4 and outputs an output signal from the output terminal Output_t. The measuring device 200 measures the frequency Ft of the output signal output from the output terminal Output_t and the current value Idd1t flowing from the terminal Vdd1 to the measurement ring oscillator 4. The computer 400 substitutes the measured frequency Ft and the current value Idd1t in the following equation 1 to calculate the capacitance A obtained by combining the capacitance Ct to be measured and the parasitic capacitance Cr (step S81).

Ｉｄｄ１ｔ＝（Ｃｔ＋Ｃｒ）×Ｖｄｄ１ｔ×Ｆｔ・・・（式１）
なお、電圧値Ｖｄｄ１ｔは、測定用リングオシレータ４に電流値Ｉｄｄ１ｔが流れたときの端子Ｖｄｄ１における電圧値である。 Idd1t = (Ct + Cr) × Vdd1t × Ft (Formula 1)
The voltage value Vdd1t is a voltage value at the terminal Vdd1 when the current value Idd1t flows through the measurement ring oscillator 4.

次に、容量測定回路１は、参照用リングオシレータ６のＮＡＮＤゲート回路６１に“１”のイネーブル信号が入力されると参照用リングオシレータ６が発振し、出力端子Ｏｕｔｐｕｔ＿ｒから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｒから出力された出力信号の周波数Ｆｒ、および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒを測定する。コンピュータ４００は、以下の式２に測定した周波数Ｆｒおよび電流値Ｉｄｄ１ｒを代入することで、寄生容量Ｃｒの容量Ｂを算出することができる（ステップＳ８２）。 Next, when the enable signal “1” is input to the NAND gate circuit 61 of the reference ring oscillator 6, the capacitance measurement circuit 1 oscillates the reference ring oscillator 6 and outputs an output signal from the output terminal Output_r. The measuring device 200 measures the frequency Fr of the output signal output from the output terminal Output_r and the current value Idd1r flowing from the terminal Vdd1 to the reference ring oscillator 6. The computer 400 can calculate the capacitance B of the parasitic capacitance Cr by substituting the measured frequency Fr and the current value Idd1r into the following formula 2 (step S82).

Ｉｄｄ１ｒ＝Ｃｒ×Ｖｄｄ１ｒ×Ｆｒ・・・（式２）
なお、電圧値Ｖｄｄ１ｒは、参照用リングオシレータ６に電流値Ｉｄｄ１ｒが流れたときの端子Ｖｄｄ１における電圧値である。 Idd1r = Cr × Vdd1r × Fr (Expression 2)
The voltage value Vdd1r is a voltage value at the terminal Vdd1 when the current value Idd1r flows through the reference ring oscillator 6.

次に、コンピュータ４００は、算出した容量Ａから算出した容量Ｂを差引いて測定対象の容量Ｃｔを算出する（ステップＳ８３）。 Next, the computer 400 calculates the capacitance Ct to be measured by subtracting the calculated capacitance B from the calculated capacitance A (step S83).

容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法は、図８に示すフローチャートに示す方法に限定されるものではない。図１０は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定する別の方法を説明するためのフローチャートである。 The method of measuring the capacitance Ct to be measured using the capacitance measuring circuit 1 is not limited to the method shown in the flowchart shown in FIG. FIG. 10 is a flowchart for explaining another method for measuring the capacitance Ct to be measured using the capacitance measurement circuit 1 according to the first embodiment of the present invention.

まず、容量測定回路１は、測定用回路部２のＮＡＮＤゲート回路４１に“１”のイネーブル信号が入力されると測定用リングオシレータ４が発振し、出力端子Ｏｕｔｐｕｔ＿ｔから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｔから出力された出力信号の周波数Ｆｔ、および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定する（ステップＳ１０１）。 First, when the enable signal “1” is input to the NAND gate circuit 41 of the measurement circuit unit 2, the capacitance measurement circuit 1 oscillates the measurement ring oscillator 4 and outputs an output signal from the output terminal Output_t. The measuring device 200 measures the frequency Ft of the output signal output from the output terminal Output_t and the current value Idd1t flowing from the terminal Vdd1 to the measurement ring oscillator 4 (step S101).

次に、容量測定回路１は、参照用リングオシレータ６のＮＡＮＤゲート回路６１に“１”のイネーブル信号が入力されると参照用リングオシレータ６が発振し、出力端子Ｏｕｔｐｕｔ＿ｒから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｒから出力された出力信号の周波数Ｆｒ、および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒを測定する（ステップＳ１０２）。 Next, when the enable signal “1” is input to the NAND gate circuit 61 of the reference ring oscillator 6, the capacitance measurement circuit 1 oscillates the reference ring oscillator 6 and outputs an output signal from the output terminal Output_r. The measuring device 200 measures the frequency Fr of the output signal output from the output terminal Output_r and the current value Idd1r flowing from the terminal Vdd1 to the reference ring oscillator 6 (step S102).

次に、コンピュータ４００は、式１および式２から以下の式３を導く。
Ｃｔ＝Ｉｄｄ１ｔ／Ｖｄｄ１ｔ／Ｆｔ−（Ｉｄｄ１ｒ／Ｖｄｄ１ｒ／Ｆｒ）（式３）
コンピュータ４００は、式３に、測定した周波数Ｆｔ，Ｆｒおよび電流値Ｉｄｄ１ｔ，Ｉｄｄ１ｒを代入することで、測定対象の容量Ｃｔを直接算出する（ステップＳ１０３）。 Next, the computer 400 derives the following Expression 3 from Expression 1 and Expression 2.
Ct = Idd1t / Vdd1t / Ft− (Idd1r / Vdd1r / Fr) (Formula 3)
The computer 400 directly calculates the capacitance Ct to be measured by substituting the measured frequencies Ft and Fr and the current values Idd1t and Idd1r into Equation 3 (step S103).

なお、容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法は、計測機器２００、電源３００、およびコンピュータ４００を容量測定回路１に接続する構成に限定されるものではない。たとえば、電源３００、およびコンピュータ４００を内蔵した計測機器２００を容量測定回路１に接続する構成で、容量測定回路１を用いて、測定対象の容量Ｃｔを測定してもよい。 The method of measuring the capacitance Ct to be measured using the capacitance measuring circuit 1 is not limited to the configuration in which the measuring device 200, the power supply 300, and the computer 400 are connected to the capacitance measuring circuit 1. For example, the measurement device 200 including the power supply 300 and the computer 400 may be connected to the capacitance measurement circuit 1, and the capacitance Ct to be measured may be measured using the capacitance measurement circuit 1.

以上のように、本発明の実施の形態１に係る容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６に電力を供給する電源（端子Ｖｄｄ１に接続する電源）と、測定用周辺回路部５および参照用周辺回路部７に電力を供給する電源（端子Ｖｄｄ２に接続する電源）とが異なる。そして、容量測定回路１は、インバータ回路４２ごとに測定対象の容量Ｃｔを接続した測定用リングオシレータ４を発振させて測定対象の容量Ｃｔを測定するので、ＣＢＣＭ法よりも高い周波数（約１０００倍）で測定対象の容量Ｃｔを充放電することができ、微小な容量を精度よく測定することができる。 As described above, the capacitance measuring circuit 1 according to the first embodiment of the present invention includes the power supply (power supply connected to the terminal Vdd1) for supplying power to the measurement ring oscillator 4 and the reference ring oscillator 6, and the measurement periphery. The power source for supplying power to the circuit unit 5 and the reference peripheral circuit unit 7 (power source connected to the terminal Vdd2) is different. The capacitance measuring circuit 1 measures the capacitance Ct to be measured by oscillating the measurement ring oscillator 4 to which the capacitance Ct to be measured is connected for each inverter circuit 42, and therefore has a higher frequency (approximately 1000 times higher than that of the CBCM method). ) Can charge and discharge the capacitance Ct to be measured, and a minute capacitance can be accurately measured.

容量測定回路１は、微小な容量を精度よく測定することができるので、トランジスタ（ゲート配線や接合等）、及び配線の容量値を、実回路と同じレイアウトパターンのまま、直接測定することができる。 Since the capacitance measuring circuit 1 can accurately measure a minute capacitance, it is possible to directly measure the capacitance value of the transistor (gate wiring, junction, etc.) and the wiring with the same layout pattern as the actual circuit. .

また、容量測定回路１は、分周器５１で分周した出力信号の周波数Ｆｔおよび測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔより算出した容量Ａから、分周器７１で分周した出力信号の周波数Ｆｒおよび参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒより算出した容量Ｂを差引いて測定対象の容量Ｃｔを測定するので、測定用リングオシレータ４に寄生する寄生容量Ｃｒを差引くことができ、微小な容量を精度よく測定することができる。 The capacitance measuring circuit 1 also outputs the output signal divided by the divider 71 from the capacitance A calculated from the frequency Ft of the output signal divided by the divider 51 and the current value Idd1t flowing in the measurement ring oscillator 4. Since the capacitance Ct to be measured is measured by subtracting the capacitance B calculated from the frequency Fr and the current value Idd1r flowing through the reference ring oscillator 6, the parasitic capacitance Cr parasitic on the measurement ring oscillator 4 can be subtracted. Accurate capacity can be measured.

なお、容量測定回路１は、リングオシレータを利用しているので、容量を測定するのと同時に、その容量負荷におけるリングオシレータの遅延の影響も評価することができる。 Since the capacity measuring circuit 1 uses a ring oscillator, the influence of the delay of the ring oscillator on the capacity load can be evaluated simultaneously with measuring the capacity.

また、容量測定回路１の測定対象となる容量は、トランジスタ（ゲート配線など）、配線容量など配線接続できるものであれば、特に制限無く使用でき、その容量値を得ることができる。 The capacitance to be measured by the capacitance measuring circuit 1 can be used without particular limitation as long as it can be connected to a wiring such as a transistor (such as a gate wiring) or a wiring capacitance, and the capacitance value can be obtained.

さらに、容量測定回路１は、ＣＢＣＭ法で必要となるパルス生成装置が必要ではなく、コリレーションで一般的に利用されるリングオシレータを用いた測定を行なうことができる環境があれば容易に実施することができる。 Furthermore, the capacitance measurement circuit 1 does not require a pulse generation device required for the CBCM method, and can be easily implemented if there is an environment in which measurement using a ring oscillator generally used for correlation can be performed. be able to.

（実施の形態２）
実施の形態１に係る容量測定回路１は、１つの参照用リングオシレータ６に対して１つの測定用リングオシレータ４を設け、１つのリングオシレータに対して１つの周辺回路部を設ける構成であった。しかし、本発明の実施の形態２に係る容量測定回路１は、１つの参照用リングオシレータ６に対して複数の測定用リングオシレータ４を設け、複数のリングオシレータに対して共通の周辺回路部を設ける構成である。 (Embodiment 2)
The capacitance measurement circuit 1 according to the first embodiment has a configuration in which one measurement ring oscillator 4 is provided for one reference ring oscillator 6 and one peripheral circuit unit is provided for one ring oscillator. . However, in the capacitance measuring circuit 1 according to the second embodiment of the present invention, a plurality of measurement ring oscillators 4 are provided for one reference ring oscillator 6, and a common peripheral circuit unit is provided for the plurality of ring oscillators. It is the structure to provide.

図１１は、本発明の実施の形態２に係る容量測定回路１の構成を示す概略図である。図１１に示す容量測定回路１は、３つの測定用リングオシレータ４、１つの参照用リングオシレータ６、共通の周辺回路部８、制御回路部９を含んでいる。なお、容量測定回路１には、１つの参照用リングオシレータ６に対して３つの測定用リングオシレータ４を設けた組が複数組設けてある。 FIG. 11 is a schematic diagram showing a configuration of the capacitance measuring circuit 1 according to the second embodiment of the present invention. A capacitance measuring circuit 1 shown in FIG. 11 includes three measuring ring oscillators 4, one reference ring oscillator 6, a common peripheral circuit unit 8, and a control circuit unit 9. The capacitance measuring circuit 1 is provided with a plurality of sets each including three measurement ring oscillators 4 for one reference ring oscillator 6.

測定用リングオシレータ４および参照用リングオシレータ６は、図１に示した構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を繰返さない。なお、１組に含まれる３つの測定用リングオシレータ４と１つの参照用リングオシレータ６とは、近傍に配置してある。そのため、測定用リングオシレータ４および参照用リングオシレータ６を構成する素子を製造するプロセスのバラツキを抑えることができ、容量値を測定する精度が向上する。 Since measurement ring oscillator 4 and reference ring oscillator 6 have the same configuration as that shown in FIG. 1, the same reference numerals are given to the same components, and detailed description thereof will not be repeated. Note that three measurement ring oscillators 4 and one reference ring oscillator 6 included in one set are arranged in the vicinity. Therefore, it is possible to suppress variations in the process of manufacturing the elements constituting the measurement ring oscillator 4 and the reference ring oscillator 6, and the accuracy of measuring the capacitance value is improved.

共通の周辺回路部８は、分周する発振周波数が異なる分周器８１，８２，８３、分周器８１，８２，８３の入出力を切替えるスイッチング回路８４，８５，８６、組を切替えるＯＲ回路８７を含んでいる。 The common peripheral circuit unit 8 includes frequency dividers 81, 82, 83 having different oscillation frequencies to be divided, switching circuits 84, 85, 86 for switching input / output of the frequency dividers 81, 82, 83, and an OR circuit for switching a set. 87 is included.

スイッチング回路８４は、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６からの出力を切替えて分周器８１に入力する。分周器８１は、測定用リングオシレータ４および参照用リングオシレータ６からの比較的高い発振周波数の出力信号を分周する。 The switching circuit 84 switches the outputs from the three measurement ring oscillators 4 and one reference ring oscillator 6 and inputs them to the frequency divider 81. The frequency divider 81 divides the output signal having a relatively high oscillation frequency from the measurement ring oscillator 4 and the reference ring oscillator 6.

スイッチング回路８５は、分周器８１で分周した出力信号を切替えてＯＲ回路８７に入力する。ＯＲ回路８７は、各組のスイッチング回路８５から出力された出力信号のいずれかを分周器８２に入力する。分周器８２は、分周器８１で分周して発振周波数が低くなった出力信号を分周し、分周器８３およびスイッチング回路８６に出力する。分周器８３は、分周器８２で分周して発振周波数がさらに低くなった出力信号を分周し、スイッチング回路８６に出力する。スイッチング回路８６は、図示しない電極パッドＳＥＬから入力される周波数切替え信号に基づいて、分周器８２で分周した出力信号または分周器８３で分周した出力信号を切替えて、図示しない電極パッドＯＵＴから出力する。 The switching circuit 85 switches the output signal divided by the frequency divider 81 and inputs it to the OR circuit 87. The OR circuit 87 inputs one of the output signals output from each pair of switching circuits 85 to the frequency divider 82. The frequency divider 82 divides the output signal that has been frequency-divided by the frequency divider 81 and has a low oscillation frequency, and outputs it to the frequency divider 83 and the switching circuit 86. The frequency divider 83 divides the output signal that has been frequency-divided by the frequency divider 82 and has a further reduced oscillation frequency, and outputs the result to the switching circuit 86. The switching circuit 86 switches the output signal divided by the frequency divider 82 or the output signal divided by the frequency divider 83 based on the frequency switching signal input from the electrode pad SEL (not shown), and the electrode pad (not shown). Output from OUT.

制御回路部９は、測定用リングオシレータ４、参照用リングオシレータ６、分周器８１、およびスイッチング回路８４，８５に制御信号を供給して動作を制御している。具体的に、制御回路部９は、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６に制御信号を供給して、起動するリングオシレータを制御する。また、制御回路部９は、スイッチング回路８４に制御信号を供給して、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６からの出力信号のうち、いずれの出力信号を分周器８１に入力するかの切替えを制御する。 The control circuit unit 9 controls the operation by supplying control signals to the measurement ring oscillator 4, the reference ring oscillator 6, the frequency divider 81, and the switching circuits 84 and 85. Specifically, the control circuit unit 9 supplies a control signal to three measurement ring oscillators 4 and one reference ring oscillator 6 to control a ring oscillator to be started. In addition, the control circuit unit 9 supplies a control signal to the switching circuit 84 to divide any output signal among the output signals from the three measurement ring oscillators 4 and one reference ring oscillator 6 into the frequency divider 81. Controls whether to input to.

制御回路部９は、６ビットのアドレスが入力されると、６４ビットの制御信号が出力され、各組の測定用リングオシレータ４やスイッチング回路８４などに４ビットずつ供給されている。 When a 6-bit address is input to the control circuit unit 9, a 64-bit control signal is output, and 4 bits are supplied to each set of the measurement ring oscillator 4, the switching circuit 84, and the like.

なお、共通の周辺回路部８に含まれる分周器８１，８２，８３、スイッチング回路８４，８５，８６、ＯＲ回路８７は、測定用リングオシレータ４および参照用リングオシレータ６に電力を供給する端子Ｖｄｄ１と異なる端子Ｖｄｄ２にそれぞれ接続してある。 Frequency dividers 81, 82, 83, switching circuits 84, 85, 86, and OR circuit 87 included in the common peripheral circuit unit 8 are terminals that supply power to the measurement ring oscillator 4 and the reference ring oscillator 6. Each is connected to a terminal Vdd2 different from Vdd1.

以上のように、本実施の形態２に係る容量測定回路１は、制御回路（制御部）９が、複数の測定用リングオシレータ４のうち、駆動する測定用リングオシレータ４を切替え、測定用リングオシレータ４に接続してある測定対象の容量の測定を制御する。そのため、複数の種類の測定対象の容量を、それぞれの測定用リングオシレータ４に接続して形成しておくことで、本実施の形態２に係る容量測定回路１は、駆動する測定用リングオシレータ４を切替えることで複数の測定対象の容量を容易に測定することができる。 As described above, in the capacitance measurement circuit 1 according to the second embodiment, the control circuit (control unit) 9 switches the measurement ring oscillator 4 to be driven among the plurality of measurement ring oscillators 4 to thereby measure the ring. The measurement of the capacity of the measurement object connected to the oscillator 4 is controlled. For this reason, the capacitance measuring circuit 1 according to the second embodiment can be driven by connecting a plurality of types of capacitances to be measured to the respective ring oscillators 4 for measurement. By switching the above, it is possible to easily measure the capacities of a plurality of measurement objects.

また、本実施の形態２に係る容量測定回路１は、測定用リングオシレータ４に接続する分周器と、参照用リングオシレータ６に接続する分周器とを共通の分周器で構成するため、共通の周辺回路部８を設けている。そして、制御回路（制御部）９は、共通の周辺回路部８の分周器と接続する測定用リングオシレータ４および参照用リングオシレータ６をスイッチング回路８４で切替えている。そのため、本実施の形態２に係る容量測定回路１は、重複した分周器を設ける必要がなく、回路規模を小さくすることができる。また、本実施の形態２に係る容量測定回路１をＴＥＧとして半導体ウエハのスクライブライン上に配置された場合であっても、ＴＥＧを搭載する面積を小さくすることができる。 Further, in the capacitance measuring circuit 1 according to the second embodiment, the frequency divider connected to the measurement ring oscillator 4 and the frequency divider connected to the reference ring oscillator 6 are configured by a common frequency divider. , A common peripheral circuit section 8 is provided. The control circuit (control unit) 9 switches the measurement ring oscillator 4 and the reference ring oscillator 6 connected to the frequency divider of the common peripheral circuit unit 8 with the switching circuit 84. For this reason, the capacitance measuring circuit 1 according to the second embodiment does not need to be provided with an overlapping frequency divider, and the circuit scale can be reduced. Even when the capacitance measuring circuit 1 according to the second embodiment is arranged as a TEG on the scribe line of the semiconductor wafer, the area for mounting the TEG can be reduced.

さらに、本実施の形態２に係る容量測定回路１は、共通の周辺回路部８は、異なる発振周波数を分周する分周器８１，８２，８３を複数接続してあり、測定用リングオシレータ４および参照用リングオシレータ６からの出力信号の発振周波数に応じて、出力信号を入力する分周器８１，８２，８３を切替える。容量測定回路１は、図示しない電極パッドＯＵＴから出力する信号の周波数を、スペクトラムアナライザ等の装置で測定するが、接続する装置の検出可能な周波数帯域には制限がある。しかし、測定用リングオシレータ４に接続する測定対象の容量の大きさによって、出力信号の発振周波数も大きく変化するため、接続する装置の検出可能な周波数帯域内に収まらない場合がある。そのため、本実施の形態２に係る容量測定回路１は、出力信号を入力する分周器８１，８２，８３を切替えることで、接続する装置の検出可能な周波数帯域内に収まるように出力信号の発振周波数を調整することができる。 Further, in the capacitance measuring circuit 1 according to the second embodiment, the common peripheral circuit unit 8 is connected to a plurality of frequency dividers 81, 82, and 83 that divide different oscillation frequencies, and the measurement ring oscillator 4 The frequency dividers 81, 82, and 83 for inputting the output signal are switched according to the oscillation frequency of the output signal from the reference ring oscillator 6. The capacitance measurement circuit 1 measures the frequency of a signal output from an electrode pad OUT (not shown) with a device such as a spectrum analyzer, but the frequency band that can be detected by the connected device is limited. However, since the oscillation frequency of the output signal varies greatly depending on the size of the capacitance to be measured connected to the measurement ring oscillator 4, it may not be within the detectable frequency band of the connected device. For this reason, the capacitance measuring circuit 1 according to the second embodiment switches the frequency dividers 81, 82, and 83 to which the output signal is input so that the output signal falls within the detectable frequency band of the connected device. The oscillation frequency can be adjusted.

（実施の形態３）
図１１に示した容量測定回路１を、ＴＥＧとして半導体ウエハのスクライブライン上に、複数の電極パッドとともに配置した構成について説明する。図１２は、本発明の実施の形態３に係る半導体装置の構成を示す概略図である。図１２に示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド１０３、電極パッド１０３に接続する容量測定回路１を含んでいる。電極パッド１０３には、たとえば、アドレスを入力するための電極パッドＡ１〜Ａ６、周波数切替え信号を入力するための電極パッドＳＥＬ、容量測定回路１の出力信号を出力するスイッチング回路８６と接続する電極パッドＯＵＴがある。さらに、電極パッド１０３には、たとえば、測定用リングオシレータ４および参照用リングオシレータ６と接続する電極パッドＶＤＤ１，ＶＤＤ２，・・・、測定用リングオシレータ４および参照用リングオシレータ６を接地する電極パッドＧＮＤ１，ＧＮＤ２，・・・、共通の周辺回路部８と接続する電極パッドＶＤＤｃ、共通の周辺回路部８を接地する電極パッドＧＮＤｃである。 (Embodiment 3)
A configuration in which the capacitance measuring circuit 1 shown in FIG. 11 is arranged as a TEG on a scribe line of a semiconductor wafer together with a plurality of electrode pads will be described. FIG. 12 is a schematic diagram showing the configuration of the semiconductor device according to the third embodiment of the present invention. The semiconductor device shown in FIG. 12 includes a plurality of electrode pads 103 formed on a scribe line (not shown) and a capacitance measuring circuit 1 connected to the electrode pads 103. The electrode pad 103 includes, for example, electrode pads A1 to A6 for inputting an address, an electrode pad SEL for inputting a frequency switching signal, and an electrode pad connected to a switching circuit 86 for outputting an output signal of the capacitance measuring circuit 1 There is OUT. Furthermore, the electrode pad 103 includes, for example, electrode pads VDD1, VDD2,... Connected to the measurement ring oscillator 4 and the reference ring oscillator 6, and an electrode pad that grounds the measurement ring oscillator 4 and the reference ring oscillator 6. GND1, GND2,..., An electrode pad VDDc connected to the common peripheral circuit unit 8, and an electrode pad GNDc to ground the common peripheral circuit unit 8.

容量測定回路１は、電極パッド１０３と電極パッド１０３との間または近傍に配置してある。図１２では、例えば、電極パッドＶＤＤ１から電極パッドＧＮＤまでの間に配置した容量測定回路１のみを図示してある。 The capacitance measuring circuit 1 is disposed between or near the electrode pad 103 and the electrode pad 103. In FIG. 12, for example, only the capacitance measuring circuit 1 arranged between the electrode pad VDD1 and the electrode pad GND is shown.

また、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６と、電極パッドＶＤＤ１，ＶＤＤ２，・・・、および電極パッドＧＮＤ１，ＧＮＤ２，・・・との距離が均等になるように、電極パッドＶＤＤ１，ＶＤＤ２，・・・と、電極パッドＧＮＤ１，ＧＮＤ２，・・・とを交互に配置してある。そのため、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６から電極パッドＶＤＤ１，ＶＤＤ２，・・・までの抵抗値と、測定用リングオシレータ４および参照用リングオシレータ６から電極パッドＧＮＤ１，ＧＮＤ２，・・・までの抵抗値とが均等になり、電源ドロップの影響を抑えることができる。 Further, the capacitance measuring circuit 1 is configured so that the distance between the measurement ring oscillator 4 and the reference ring oscillator 6 and the electrode pads VDD1, VDD2,..., And the electrode pads GND1, GND2,. The electrode pads VDD1, VDD2,... And the electrode pads GND1, GND2,. Therefore, the capacitance measuring circuit 1 includes the resistance values from the measurement ring oscillator 4 and the reference ring oscillator 6 to the electrode pads VDD1, VDD2,..., And the measurement ring oscillator 4 and the reference ring oscillator 6 to the electrode pad GND1. , GND2,... Are equalized, and the influence of power supply drop can be suppressed.

なお、図１２に示す容量測定回路１は、図１１に示した容量測定回路１と同じ回路構成であるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。制御回路部９は、入力側の端子を電極パッドＡ１〜Ａ６にそれぞれ接続してある。また、スイッチング回路８６は、周波数切替え信号を入力するため、電極パッドＳＥＬと接続してある。 The capacitance measurement circuit 1 shown in FIG. 12 has the same circuit configuration as that of the capacitance measurement circuit 1 shown in FIG. 11, and thus the same components are denoted by the same reference numerals and detailed description thereof is omitted. The control circuit unit 9 has input-side terminals connected to the electrode pads A1 to A6, respectively. The switching circuit 86 is connected to the electrode pad SEL for inputting a frequency switching signal.

以上のように、本発明の実施の形態３に係る半導体装置は、測定用リングオシレータ４および参照用リングオシレータ６と、電極パッドＶＤＤ１，ＶＤＤ２，・・・、および電極パッドＧＮＤ１，ＧＮＤ２，・・・との距離が均等になるように、電極パッドＶＤＤ１，ＶＤＤ２，・・・と、電極パッドＧＮＤ１，ＧＮＤ２，・・・とを交互に配置してあるので、電源ドロップの影響を抑えることができ、測定用リングオシレータ４の遅延値および容量値を精度よく測定することができる。 As described above, the semiconductor device according to the third embodiment of the present invention includes the measurement ring oscillator 4 and the reference ring oscillator 6, the electrode pads VDD1, VDD2,..., And the electrode pads GND1, GND2,. .. Since the electrode pads VDD1, VDD2,... And the electrode pads GND1, GND2,... Are alternately arranged so that the distance between them is equal, the influence of the power supply drop can be suppressed. The delay value and the capacitance value of the ring oscillator for measurement 4 can be measured with high accuracy.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１容量測定回路、２測定用回路部、３参照用回路部、４測定用リングオシレータ、５測定用周辺回路部、６参照用リングオシレータ、７参照用周辺回路部、８周辺回路部、９制御回路部、２１，２２，４３，５３，５４，５７ａ，５７ｂ，５７ｃ，５７ｄ，６３配線、２３トランジスタ、２４，５８ゲート配線、４１，６１ゲート回路、４２，６２インバータ回路、４４接続部、４５，４６櫛形配線、４７平行配線、５１，７１，８１，８２，８３分周器、５２，７２増幅器、５５，５６拡散領域、８４，８５，８６スイッチング回路、８７ＯＲ回路、１００半導体ウエハ、１０１チップ、１０２スクライブライン、１０３電極パッド。 DESCRIPTION OF SYMBOLS 1 Capacitance measurement circuit 2 Measurement circuit part 3 Reference circuit part 4 Measurement ring oscillator 5 Measurement peripheral circuit part 6 Reference ring oscillator 7 Reference peripheral circuit part 8 Peripheral circuit part 9 Control Circuit part 21, 22, 43, 53, 54, 57a, 57b, 57c, 57d, 63 wiring, 23 transistor, 24, 58 gate wiring, 41, 61 gate circuit, 42, 62 inverter circuit, 44 connection part, 45 , 46 Comb wiring, 47 Parallel wiring, 51, 71, 81, 82, 83 Frequency divider, 52, 72 Amplifier, 55, 56 Diffusion region, 84, 85, 86 Switching circuit, 87 OR circuit, 100 Semiconductor wafer, 101 Chip, 102 scribe line, 103 electrode pad.

Claims

容量を測定することが可能な容量測定回路であって、
第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路。 A capacitance measuring circuit capable of measuring a capacitance,
A plurality of first logic circuits connected in a ring shape, and at least one first ring oscillator in which a capacitance to be measured is connected to each of the first logic circuits;
A first peripheral circuit unit connected to the first ring oscillator and having at least one first frequency divider for frequency-dividing the oscillation frequency of the first output signal from the first ring oscillator;
A second ring oscillator in which a plurality of the first logic circuits are connected in a ring shape;
A second peripheral circuit unit connected to the second ring oscillator and having at least one second frequency divider that divides the oscillation frequency of the second output signal from the second ring oscillator;
A capacitance measuring circuit in which a power source that supplies power to the first ring oscillator and the second ring oscillator is different from a power source that supplies power to the first peripheral circuit unit and the second peripheral circuit unit.

前記第１周辺回路部は、異なる発振周波数を分周する前記第１分周器および前記第２分周器を複数接続してあり、
前記第２周辺回路部は、異なる発振周波数を分周する前記第２分周器を複数接続してあり、
前記第１リングオシレータからの前記第１出力信号の発振周波数に応じて、前記第１出力信号を入力する前記第１分周器を切替え、
前記第２リングオシレータからの前記第２出力信号の発振周波数に応じて、前記第２出力信号を入力する前記第２分周器を切替える請求項１に記載の容量測定回路。 The first peripheral circuit section is connected to a plurality of the first divider and the second divider that divide different oscillation frequencies,
The second peripheral circuit unit is connected to a plurality of the second dividers that divide different oscillation frequencies,
Switching the first frequency divider for inputting the first output signal according to the oscillation frequency of the first output signal from the first ring oscillator;
The capacitance measuring circuit according to claim 1, wherein the second frequency divider that inputs the second output signal is switched according to an oscillation frequency of the second output signal from the second ring oscillator.

前記第１リングオシレータを複数備え、
複数の前記第１リングオシレータのうち、駆動する前記第１リングオシレータを切替え、前記第１リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項１または請求項２に記載の容量測定回路。 A plurality of the first ring oscillators;
The control part which switches the said 1st ring oscillator to drive among several said 1st ring oscillators, and controls the measurement of the capacity | capacitance of the said measuring object connected to the said 1st ring oscillator is further provided. Item 3. The capacitance measuring circuit according to Item 2.

前記第１分周器と前記第２分周器とを共通の分周器で構成し、
前記制御部は、前記共通の分周器と接続する前記第１リングオシレータおよび前記第２リングオシレータを切替える請求項３に記載の容量測定回路。 The first divider and the second divider are configured with a common divider,
The capacitance measuring circuit according to claim 3, wherein the control unit switches between the first ring oscillator and the second ring oscillator connected to the common frequency divider.

第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と接続するための第１電源パッドと、
前記第１リングオシレータおよび前記第２リングオシレータを接地するための第１グランドパッドと、
前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源と接続するための第２電源パッドと、
前記第１周辺回路部および前記第２周辺回路部を接地するための第２グランドパッドと
を備える半導体装置。 A plurality of first logic circuits connected in a ring shape, and at least one first ring oscillator in which a capacitance to be measured is connected to each of the first logic circuits;
A first peripheral circuit unit connected to the first ring oscillator and having at least one first frequency divider for frequency-dividing the oscillation frequency of the first output signal from the first ring oscillator;
A second ring oscillator in which a plurality of the first logic circuits are connected in a ring shape;
A second peripheral circuit unit connected to the second ring oscillator and having at least one second frequency divider for frequency-dividing the oscillation frequency of the second output signal from the second ring oscillator;
A first power supply pad for connection to a power supply for supplying power to the first ring oscillator and the second ring oscillator;
A first ground pad for grounding the first ring oscillator and the second ring oscillator;
A second power supply pad for connecting to a power supply for supplying power to the first peripheral circuit section and the second peripheral circuit section;
And a second ground pad for grounding the first peripheral circuit section and the second peripheral circuit section.

前記第１周辺回路部は、異なる発振周波数を分周する前記第１分周器を複数接続してあり、
前記第２周辺回路部は、異なる発振周波数を分周する前記第２分周器を複数接続してあり、
前記第１リングオシレータからの前記第１出力信号の発振周波数に応じて、前記第１出力信号を入力する前記第１分周器を切替え、
前記第２リングオシレータからの前記第２出力信号の発振周波数に応じて、前記第２出力信号を入力する前記第２分周器を切替える請求項５に記載の半導体装置。 The first peripheral circuit unit is connected to a plurality of the first frequency dividers that divide different oscillation frequencies,
The second peripheral circuit unit is connected to a plurality of the second dividers that divide different oscillation frequencies,
Switching the first frequency divider for inputting the first output signal according to the oscillation frequency of the first output signal from the first ring oscillator;
The semiconductor device according to claim 5, wherein the second frequency divider that inputs the second output signal is switched in accordance with an oscillation frequency of the second output signal from the second ring oscillator.

前記第１リングオシレータを複数備え、
複数の前記第１リングオシレータのうち、駆動する前記第１リングオシレータを切替え、前記第１リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項５または請求項６に記載の半導体装置。 A plurality of the first ring oscillators;
The control part which switches the said 1st ring oscillator to drive among several said 1st ring oscillators, and controls the measurement of the capacity | capacitance of the said measuring object connected to the said 1st ring oscillator is further provided. Item 7. The semiconductor device according to Item 6.

前記第１分周器と前記第２分周器とを共通の分周器で構成し、
前記制御部は、前記共通の分周器と接続する前記第１リングオシレータおよび前記第２リングオシレータを切替える請求項７に記載の半導体装置。 The first divider and the second divider are configured with a common divider,
The semiconductor device according to claim 7, wherein the control unit switches between the first ring oscillator and the second ring oscillator connected to the common frequency divider.

前記第１リングオシレータおよび前記第２リングオシレータと、前記第１電源パッドおよび前記第１グランドパッドとの距離が均等になるように、前記第１電源パッドと、前記第１グランドパッドとを交互に配置してある請求項５〜請求項８のいずれか１項に記載の半導体装置。 The first power pad and the first ground pad are alternately arranged so that the distances between the first ring oscillator and the second ring oscillator and the first power pad and the first ground pad are equal. The semiconductor device according to claim 5, wherein the semiconductor device is disposed.

前記第１リングオシレータと、前記第２リングオシレータとは近傍に配置してある請求項５〜請求項９のいずれか１項に記載の半導体装置。 The semiconductor device according to claim 5, wherein the first ring oscillator and the second ring oscillator are arranged in the vicinity.

前記第１リングオシレータおよび前記第２リングオシレータと、前記第１周辺回路部および前記第２周辺回路部と、前記第１電源パッドおよび前記第２電源パッドと、前記第１グランドパッドおよび前記第２グランドパッドとは、スクライブライン上に配置してある請求項５〜請求項１０のいずれか１項に記載の半導体装置。 The first ring oscillator and the second ring oscillator, the first peripheral circuit unit and the second peripheral circuit unit, the first power pad and the second power pad, the first ground pad and the second The semiconductor device according to claim 5, wherein the ground pad is disposed on a scribe line.

第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、
前記第１分周器で分周した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値より第１容量を算出するステップと、
前記第２分周器で分周した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値より第２容量を算出するステップと、
算出した前記第１容量から、算出した前記第２容量を差引いて前記測定対象の容量を測定するステップと
を含む容量測定方法。 A plurality of first logic circuits connected in a ring shape, and at least one first ring oscillator in which a capacitance to be measured is connected to each of the first logic circuits;
A first peripheral circuit unit connected to the first ring oscillator and having at least one first frequency divider for frequency-dividing the oscillation frequency of the first output signal from the first ring oscillator;
A second ring oscillator in which a plurality of the first logic circuits are connected in a ring shape;
A second peripheral circuit unit connected to the second ring oscillator and having at least one second frequency divider that divides the oscillation frequency of the second output signal from the second ring oscillator;
The measurement object using a capacitance measurement circuit in which a power source that supplies power to the first ring oscillator and the second ring oscillator and a power source that supplies power to the first peripheral circuit unit and the second peripheral circuit unit are different. A capacity measuring method for measuring the capacity of
Calculating a first capacity from a frequency of the first output signal divided by the first frequency divider and a current value flowing through the first ring oscillator;
Calculating a second capacitance from a frequency of the second output signal divided by the second frequency divider and a current value flowing through the second ring oscillator;
Subtracting the calculated second capacity from the calculated first capacity to measure the capacity of the measurement object.

第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、
前記第１分周器で分周した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値を測定するステップと、
前記第２分周器で分周した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値を測定するステップと、
測定した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値と、測定した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値とから、前記測定対象の容量を直接算出するステップと
を含む容量測定方法。 A plurality of first logic circuits connected in a ring shape, and at least one first ring oscillator in which a capacitance to be measured is connected to each of the first logic circuits;
A first peripheral circuit unit connected to the first ring oscillator and having at least one first frequency divider for frequency-dividing the oscillation frequency of the first output signal from the first ring oscillator;
A second ring oscillator in which a plurality of the first logic circuits are connected in a ring shape;
A second peripheral circuit unit connected to the second ring oscillator and having at least one second frequency divider that divides the oscillation frequency of the second output signal from the second ring oscillator;
The measurement object using a capacitance measurement circuit in which a power source that supplies power to the first ring oscillator and the second ring oscillator and a power source that supplies power to the first peripheral circuit unit and the second peripheral circuit unit are different. A capacity measuring method for measuring the capacity of
Measuring the frequency of the first output signal divided by the first frequency divider and the value of the current flowing through the first ring oscillator;
Measuring a frequency of the second output signal divided by the second frequency divider and a current value flowing through the second ring oscillator;
From the measured frequency of the first output signal and the current value flowing through the first ring oscillator, and the measured frequency of the second output signal and the current value flowing through the second ring oscillator, the capacitance of the measurement target is directly determined. A capacity measuring method including the step of calculating.