JP2012528472A5

JP2012528472A5 -

Info

Publication number: JP2012528472A5
Application number: JP2012512270A
Authority: JP
Filing date: 2010-04-08
Publication date: 2013-02-28

Claims

半導体積層体（２）を有するオプトエレクトロニクス半導体チップ（１）であって、
前記半導体積層体（２）が、
一次放射（Ｐ）を発生させる少なくとも１層の活性層（３）と、
複数の変換層（４）であって、前記一次放射（Ｐ）の少なくとも一部分を吸収し、それを、前記一次放射（Ｐ）よりも長い波長を有する二次放射（Ｓ）に変換する、前記変換層（４）と、
何箇所かにおいて前記少なくとも１層の活性層（３）の方向に前記変換層（４）の少なくとも１層を貫通する、粗面化領域（５）と、
を備え、
前記少なくとも１層の活性層（３）および前記変換層（４）がモノリシックに集積化されている、
オプトエレクトロニクス半導体チップ（１）。
前記粗面化領域（５）が、何箇所かにおいて前記少なくとも１層の活性層（３）の方向に全ての変換層（４）を完全に貫通している、
請求項１に記載のオプトエレクトロニクス半導体チップ（１）。
互いに異なって形成されている変換層（４）の少なくとも２つのグループ（４１，４２）であって、少なくとも２つの相互に異なるスペクトル範囲の前記二次放射（Ｓ）を発生させるのに適している、前記少なくとも２つのグループ（４１，４２）、
を備えている、請求項１または２に記載のオプトエレクトロニクス半導体チップ（１）。
前記半導体チップ（１）によって放出される混合放射（Ｒ）が、前記一次放射（Ｐ）および前記二次放射（Ｓ）から形成されている、
請求項１〜３のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
白色光を放出するように設計されている、
請求項１〜４のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
前記半導体積層体（２）が、１０〜５０層の範囲内（両端値を含む）の前記変換層（４）を備えている、
請求項１〜５のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
前記粗面化領域（５）の全体または一部分が、六角錐もしくは六角錐台またはその両方によって形成されている、
請求項１〜６のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
前記少なくとも１層の活性層（３）とは反対側の、前記粗面化領域（５）の頂上領域（６）において、活性層に面している前記粗面化領域（５）の谷領域において放出される放射とは異なる色位置を有する放射（Ｐ，Ｓ）が放出される、
請求項１〜７のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
前記粗面化領域（５）の平均深さ（Ｔ）が、０．２μｍ〜３．５μｍの範囲内（両端値を含む）である、
請求項１〜８のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
異なる深さの粗面化領域（５ａ，５ｂ）であって、
前記活性層（３）から遠い方の第１のグループ（４１）の前記変換層（４）のみに達している第１の粗面化領域（５ａ）と、
前記第１のグループ（４１）の前記変換層（４）を完全に貫通し、前記活性層（３）に近い方の第２のグループ（４２）の前記変換層（４）の中まで延びている第２の粗面化領域（５ｂ）と、
を備えている、
少なくとも請求項３に記載のオプトエレクトロニクス半導体チップ（１）。
請求項１〜１０のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）を製造する方法であって、
成長基板（２５）を形成するステップと、
前記成長基板（２５）の上に前記半導体積層体（２）をエピタキシャル成長させるステップであって、前記半導体積層体（２）が、一次放射（Ｐ）を発生させる前記少なくとも１層の活性層（３）と、前記一次放射（Ｐ）の少なくとも一部分を吸収し、それを、前記一次放射（Ｐ）よりも長い波長の前記二次放射（Ｓ）に変換する複数の前記変換層（４）と、を備えているステップと、
前記粗面化領域（５）を形成するステップであって、前記変換層（４）の少なくとも１層の材料が何箇所かにおいて前記粗面化領域（５）によって除去されるステップと、
前記半導体チップ（１）を完成させるステップと、
を有し、
前記半導体チップ（１）によって放出される前記放射（Ｐ，Ｒ，Ｓ）の色位置を前記粗面化領域（５）によって変化させる、
方法。
前記粗面化領域（５）を形成している間、前記半導体チップ（１）に、少なくとも随時、放射（Ｒ，Ｓ）を放出させ、前記半導体チップ（１）によって放出される前記放射（Ｒ，Ｓ）の色位置を、少なくとも随時、測定する、
請求項１１に記載の方法。
前記粗面化領域（５）を形成している間、前記半導体チップ（１）によって放出される前記放射（Ｒ）の前記色位置のｃ_ｘ値およびｃ_ｙ値の合計を、ＣＩＥ標準色度図において、少なくとも０．０５単位で減少させる、
請求項１１または１２に記載の方法。
前記粗面化領域（５）を形成する前に、前記半導体積層体（２）から前記成長基板（２５）を除去し、前記粗面化領域（５）を形成する前に、前記半導体チップ（１）を電気的に接続し、前記粗面化領域（５）を形成している間、随時、前記半導体チップ（１）を電気的に動作させる、
請求項１１〜１３のいずれか１項に記載の方法。
前記少なくとも１層の活性層（３）と前記変換層（４）との間に結合手段がないようにするために、前記半導体積層体（２）全体をエピタキシャル成長させる、
請求項１１〜１４のいずれか１項に記載の方法。