JP2012513681A - オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 - Google Patents

オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Download PDF

Info

Publication number
JP2012513681A
JP2012513681A JP2011542667A JP2011542667A JP2012513681A JP 2012513681 A JP2012513681 A JP 2012513681A JP 2011542667 A JP2011542667 A JP 2011542667A JP 2011542667 A JP2011542667 A JP 2011542667A JP 2012513681 A JP2012513681 A JP 2012513681A
Authority
JP
Japan
Prior art keywords
light extraction
extraction structure
semiconductor chip
area
radiation propagation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011542667A
Other languages
English (en)
Other versions
JP2012513681A5 (ja
JP5646503B2 (ja
Inventor
ニコラウス グマインワイザー
マティアス サバシル
アンドレアス レーベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2012513681A publication Critical patent/JP2012513681A/ja
Publication of JP2012513681A5 publication Critical patent/JP2012513681A5/ja
Application granted granted Critical
Publication of JP5646503B2 publication Critical patent/JP5646503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

少なくとも一実施形態において、オプトエレクトロニクス半導体チップ(1)は、電磁放射を発生するようにされた少なくとも1つの活性層(3)を有する半導体積層体(2)を備える。さらに、オプトエレクトロニクス半導体チップ(1)は、半導体積層体(2)の放射伝播エリア(20)上に少なくとも間接的に設けられた光取り出し構造(4)を備える。ここで、光取り出し構造(4)の材料は半導体積層体(2)の材料と異なる。光取り出し構造(4)の材料の屈折率と半導体積層体(2)の材料の屈折率とは最大で30%異なる。光取り出し構造(4)の側面(40)の合計面積は、放射伝播エリア(20)の面積の少なくとも30%に達する。
【選択図】図1

Description

オプトエレクトロニクス半導体チップが特定される。さらに、オプトエレクトロニクス半導体チップの製造方法が特定される。
特許文献1は、発光半導体ダイオードおよび発光半導体ダイオードの製造方法に関する。
米国特許出願公開第2007/0267640号明細書 国際公開第2005/081319号
光取り出し効率の高いオプトエレクトロニクス半導体チップを特定することを目的とする。さらに、オプトエレクトロニクス半導体チップの製造方法を特定することを目的とする。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、本オプトエレクトロニクス半導体チップは、電磁放射を発生させるための活性層を少なくとも1つ有する半導体積層体を有する。活性層は少なくとも1つのpn接合および/または少なくとも1つの量子井戸を有することができる。一例として、特許文献2に記載されているように、本半導体チップは薄膜チップとすることができる。ここで、半導体チップおよびその製造方法に関する特許文献2の開示内容は、本願に援用される。さらに、半導体積層体は、クラッド層、導波層、および/または電流拡散層を有することができる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、半導体積層全体は同一の材料系をベースとしており、半導体積層体の個々の層は異なる材料組成、例えば異なるドープ材を有することができる。一例として、半導体積層体をGaN、GaP、またはGaAsベースとし、特に、例えばAlおよび/またはInの比率を半導体積層内で変化させることができる。同様に、半導体積層体は、P、B、Mg、および/またはZnを様々な比率で有することができる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、オプトエレクトロニクス半導体チップは、動作中に活性層で発生した放射を半導体チップから取り出す効率である、光取り出し効率(coupling-out efficiency)を向上させるよう設計された光取り出し構造を有する。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は側面(facet)を有する。かかる場合、全ての側面は、半導体積層体と反対方向に向き、かつ、半導体積層体の放射伝播エリアに対して15°〜75°の角度を成す、光取り出し構造の全境界エリアまたは境界エリアの一部である。光取り出し構造の側面は、単一の連続エリアにより形成することができる。光取り出し構造が円錐台形の場合、例えば、側面は円錐台の横外面エリアにより形成される。また、光取り出し構造が半球状である場合、例えば、側面は、その接線が放射伝播エリアに対して15°〜75°の角度を成す境界エリアの部分のみに該当する。ここで、接線はいずれの場合も放射伝播エリアに対して垂直な面内に存在する。
かかる場合、オプトエレクトロニクス半導体チップの放射伝播エリアは、特に製造誤差範囲内で平坦である領域であって、半導体積層体の成長方向に対して垂直な方向に配向し、成長方向に対して垂直な方向に半導体積層体の境界を定める領域であることが好ましい。つまり、放射伝播エリアは、半導体積層体の一主面である。特に、放射伝播エリアは、キャリアまたは基板と反対方向に向く半導体積層体面に位置する。放射伝播エリアは、半導体積層体で発生した放射の少なくとも一部が放射伝播エリアを通過して半導体積層体から出射するように設計される。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、半導体積層体の放射伝播エリア上に少なくとも間接的に設置される。つまり、例えば、半導体積層体と電気接触するための電極材料を光取り出し構造と放射伝播エリアとの間に配置することができる。
しかしながら、光取り出し構造は放射伝播エリア上に直接設置することが好ましい。言い換えると、光取り出し構造の構成材料は、少なくとも一領域において、放射伝播エリア、すなわち、放射伝播エリアを形成した半導体積層体の半導体材料と直接接触している。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料は半導体積層体の材料と異なる。ここで「異なる」とは、光取り出し構造が半導体積層体とは異なる材料系をベースにしていることを意味する。したがって、特に「異なる」とは、光取り出し構造の材料と半導体積層体の材料とが単にドープ材や成分比率で異なることを意味しない。例えば、半導体積層体をGaNベースとする一方、光取り出し構造をTiOベースとする。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料と屈折率と半導体積層体の材料の屈折率とは、最大で30%異なる。言い換えると、両材料の屈折率の差を半導体積層体材料の屈折率で割った商の絶対値は0.30以下である。かかる場合、半導体積層体の材料は、特に、放射伝播エリアの形成に用いた半導体積層体材料を意味することを理解されたい。したがって、光取り出し構造および半導体積層体は、互いに異なる屈折率を有することができる。
ここで「屈折率」とは、特に、いずれの場合も関連波長または関連波長範囲における屈折率を意味するものと理解されたい。「関連波長」とは、特に、半導体積層体で発生する放射の波長である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の側面の合計面積は、放射伝播エリアの面積の少なくとも5%、好ましくは少なくとも20%、特に少なくとも60%に達する。言い換えると、全ての側面の合計、すなわち、放射伝播エリアに対して斜めに配置された、光取り出し構造の全境界エリアの面積の合計が、少なくとも上記数値となる。したがって、側面の合計面積は放射伝播エリアの面積と関連している。
少なくとも一実施形態において、側面の合計面積を放射伝播エリアの面積よりも大きくすることも可能である。かかる場合、側面の合計面積は放射伝播エリアの面積の100%を超える。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、オプトエレクトロニクス半導体チップは、電磁放射を発生するようにされた活性層を少なくとも1つ有する半導体積層体を有する。さらに、オプトエレクトロニクス半導体チップは、半導体積層体の放射伝播エリア上に少なくとも間接的に設置された光取り出し構造を有する。かかる場合、光取り出し構造の材料は半導体積層体の材料と異なる。光取り出し構造の材料および半導体積層体の材料の屈折率は、最大で30%異なる。
さらに、光取り出し構造の側面の合計面積は放射伝播エリアの面積の少なくとも5%に達する。
このような、特には半導体積層体材料との屈折率の差が小さい光取り出し構造により、半導体チップで発生した放射を取り出す際に、高い光取り出し効率を確保することができる。光取り出し構造の材料を半導体積層体とは異ならせているため、光取り出し構造の製造を簡素化することができ、またそのため、オプトエレクトロニクス半導体チップの製造も簡素化することができる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は放射伝播エリアの少なくとも20%、特に少なくとも40%を覆う。光取り出し構造が放射伝播エリアに直接接触して場合、放射伝播エリアが光取り出し構造に直接接触している面積は、それぞれ、少なくとも20%または少なくとも40%である。光取り出し構造が放射伝播エリア上に間接的に設置されている場合、半導体積層体に対向する光取り出し構造エリアの放射伝播エリアへの投射像が、放射伝播エリアの少なくとも20%を占める。ここで、投射は放射伝播エリアに対して垂直方向に行う。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は放射伝播エリアの最大80%を覆う。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料の屈折率と半導体積層体の材料の屈折率とは、最大で20%、特に、最大で10%異なる。かかる相違が、例えば、最大10%であって、半導体積層体の屈折率が約2.5である場合、光取り出し構造の材料の屈折率は2.25〜2.75である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料の屈折率と半導体積層体の材料の屈折率とは、最大5%異なる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造で覆われる放射伝播エリアの比率は、35%超65%未満である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、規則的な、特には二次元パターンで放射伝播エリア上に配置される。ここで「規則的」とは、パターンが単位セルを有することを意味しうる。光取り出し構造の規則的な配置は、例えば、フォトリソグラフィー法により達成することができる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、放射伝播エリア上に六角格子パターンに配置される。言い換えると、光取り出し構造の単位セルは六角形、特に正六角形および/または等辺六角形である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の横方向長さ(lateral extent)、すなわち放射伝播エリアに平行な方向の長さは、0.2〜10μm、特に1〜3μmである。光取り出し構造の横方向長さは半導体積層体で発生する放射の波長より大きいことが好ましい。特に、光取り出し構造の横方向長さは放射波長の少なくとも2倍に相当する。ここで、「波長」は半導体積層体材料で発生する放射の波長である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料で形成された島部が形成され、隣接する島部同士は互いに離間している。言い換えると、光取り出し構造の隣接する島部は、互いに接触しない。したがって、隣接する光取り出し構造または島部同士は、光取り出し構造自体の材料により接続されない。島部はいずれも、特に、光取り出し構造の正確に1つの構造要素により形成されている。一例として、島部は次いで円錐台状とされる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、隣接する光取り出し構造または島部の距離は、半導体積層体で発生する放射の真空波長と少なくとも同じ大きさとする。その結果、例えば、回折格子を用いた場合と同様に効果を軽減することができる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、球セグメント状、ドーム状、ピラミッド状、および/または円錐台状に形成され、光取り出し構造のベース面は放射伝播エリアに対向する。かかる場合、ベース面は、例えば、ドーム、角錐台、または円錐台のベース面と対応する。これら光取り出し構造の側面と放射伝播エリアとが成す角度は、例えば、約45°である。
「ドーム状に」とは、放射伝播エリアと反対方向に向いている、立体光取り出し構造の境界エリア(特に1つの境界エリア)が曲線状すなわち球状とされることを意味する。そして、この光取り出し構造の側面は、放射伝播エリアに対して15°〜75°の角度を成す境界エリアの部分である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、放射伝播エリアに対して垂直方向の光取り出し構造の高さは、0.3〜10μm、特に0.5〜3μmである。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の横方向長さは、光取り出し構造の高さと同一または略同一である。「略同一」とは、高さと横方向長さとが25%未満、特に10%未満異なっていることを意味しうる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、放射伝播エリアの全面は、製造誤差範囲内において、光取り出し構造により均一に覆われている。つまり、放射伝播エリアの全面における光取り出し構造の配置パターンは、製造誤差範囲内において、変化しない。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、球セグメント状に形成される、ここで、「球セグメント状に」とは、光取り出し構造を楕円球セグメントの形状にできることを排除しない。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料は、半導体積層体で発生する放射に対して透過性である。言い換えると、半導体積層体で発生して光取り出し構造を通過する放射の20%未満、特に5%未満が光取り出し構造の材料により吸収される。したがって、光取り出し構造は発生する放射を透過するように形成されている。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料は、半導体積層体で発生した放射に対する散乱効果を有する。好ましくは、光取り出し構造の材料は、半導体積層体で発生して光取り出し構造を通過する放射の20%未満、特に5%未満を吸収する。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、複数の開口(opening)が形成された層状の連続領域を少なくとも1つ有する。開口は、当該層状領域を放射伝播エリアの方向に完全に貫通する。開口は、少なくとも半導体積層体の放射伝播エリアまで延在することが好ましい。また、開口は半導体積層体内にまで、すなわち深く、貫通しないことが好ましい。光取り出し構造の側面は、少なくとも部分的に開口により形成される。言い換えると、光取り出し構造の材料からなる層が、放射伝播エリアの少なくとも部分領域に形成され、開口、穿口(perforation)、切り抜き(cut-out)、または穴(hole)が当該層に形成される。開口により、層内に横方向界面が形成される。横方向界面は、少なくとも部分的に、光取り出し構造の側面を形成する。開口は放射伝播エリアに向かって先細りとなることが好ましい。一例として、開口の形状は、狭いベース面側が放射伝播エリアに対向した円錐台状または角錐台状である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は誘電材料により形成される。「誘電」とはまた、特に、光取り出し構造の材料の比導電率が、放射伝播エリアを形成する半導体積層体の材料の比導電率より少なくとも10倍、好ましくは少なくとも100倍小さいことを意味しうる。したがって、かかる場合、「誘電」とは、光取り出し構造の材料が比導電率の小さい半導体特性を有するということを必ずしも排除しない。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料は導電性である。光取り出し構造の材料の導電率は、半導体積層体の材料の導電率よりも大きいことが好ましい。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料は、TiO、ZnS、AlN、SiC,BN、Taのうちの1つを含むか、または、これら物質の1つからなる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の材料の屈折率は少なくとも2.1、好ましくは2.25、特に2.4である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、少なくとも1つの導電層が半導体積層体の放射伝播エリア上に設けられる。導電層は、特に、透明導電性酸化物により形成される。導電層は、横方向導電率が高くなるように設計される。したがって、導電層により、放射伝播エリア全面から半導体積層体に均一に電流を印可することができる。一例として、導電層はインジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、またはZnOで形成されるか、または、これら材料の1つからなる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、導電層は部分的に、好ましくは全体的に、光取り出し構造により貫通される。例として、エッチング等により導電層に穴を形成し、この穴の中に光取り出し構造を設置または成長させる。かかる場合、光取り出し構造の材料は、放射伝播エリアの材料と直接接触していることが好ましい。光取り出し構造が導電層を貫通しているため、高い取り出し効率を確保することができる。高取り出し効率が得られることは、特に、屈折率が約2.5であるGaN等と比較して透明導電性酸化物等の屈折率が2.0程度と比較的小さいことからも言える。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造が形成された放射伝播エリアは、n導電材料により形成される。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、放射伝播エリアは、製造誤差範囲内において、平坦に形成される。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造は、半導体積層体から離れる方向に半導体積層体上方に伸びる。言い換えると、光取り出し構造は、半導体積層体の材料除去すなわち窪みにより形成するのではなく、半導体積層体の形成完了後、半導体積層体上に設置および/または成長させるものである。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、半導体積層体で発生する放射の波長は、紫外線、可視光線、および/または近赤外線のスペクトル範囲内である。したがって、放射の波長は200〜1500nm、特に340〜1080nmである。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、半導体積層体で発生する放射の波長は、特に、600nm以下である。したがって、放射は、特に、紫外線、または青色光もしくは緑色光により構成される。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の側面と放射伝播エリアとが成す角度は、40°〜50°である。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、半導体積層体の材料はGaN、InGaN、AlGaN、および/またはAlInGaNにより形成される。放射の波長は、特に、600nm以下である。光取り出し構造の側面と放射伝播エリアとが成す角度は、30°〜60°である。さらに、光取り出し構造は円錐台状であり、また、TiOからなる。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、光取り出し構造の機能と作用様式は幾何光学により近似的に記述することができる。したがって、光取り出し構造は、特に、波動光学に基づくフォトニック結晶を形成しない。よって、光取り出し構造の典型的な長さスケール、すなわち周期性は、半導体積層体から取り出す放射の少なくとも一波長に相当する。
オプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、半導体積層体の両主面にはパターンや凹凸がない。言い換えると、半導体積層体の両主面は滑面である。半導体チップが導電層を有する場合、導電層もまた、滑面であって粗面でないことが好ましい。
さらに、オプトエレクトロニクス半導体チップの製造方法が特定される。本製造方法は、例えば、上述の実施形態の少なくとも1つで特定したようなオプトエレクトロニクス半導体チップの製造に使用することができる。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、少なくとも1つの活性層を有する半導体積層体を基板上に成長させる。成長プロセスはエピタキシャル成長プロセスでありうる。基板は、特に、成長基板である。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、感光性材料を半導体積層体の放射伝播エリアに塗布し、次いでパターニングする。感光性材料は、例えば、光照射によりパターニングすることができるフォトレジスト等の材料である。かかる場合、光照射はまた、UV照射、X線照射、電子線照射、またはイオン照射でありうる。
構造化は、例えば、フォトマスクを介した露光、および、必要に応じて次いで行われる感光性材料の現像である。言い換えると、パターニングは、特に、感光性材料の光硬化領域の形成工程からなる。したがって、ここでは、「パターニング」は感光性材料の大幅な除去を意味しない。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、感光性材料は部分領域において除去される。除去プロセスは、エッチングまたは焼却(incineration)プロセスでありうる。一例として、感光性材料の未露光または露光領域は、焼却除去、湿式化学エッチング除去もしくはプラズマエッチング除去、および/または、溶媒により洗浄除去または溶解除去される。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、感光性材料の代わりに、例えば、スタンプ法またはプリント法により、半導体積層体の放射伝播エリア上にマスクを設置する。また、マスクの構成材料を特に均質な層状に塗布した後、当該材料の硬化前に開口を層内にスタンプ法等により形成する、いわゆるインプリント法を用いることもできる。そして、開口内に光取り出し構造を形成する。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、光取り出し構造の構成材料を、特に製造誤差範囲内で均質な層状に半導体積層体の放射伝播エリア上に塗布する。次いで、例えば、フォトリソグラフィー法および/または湿式化学エッチングもしくは乾式化学エッチングにより、当該層を加工して光取り出し構造を形成する。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、放射伝播エリア上に少なくとも間接的に設置された光取り出し構造を、前記部分領域内に形成する。光取り出し構造の形成方法は、成長法および/または蒸着法でありうる。また、光取り出し構造を自己集合法により作製することもできる。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、特に光取り出し構造を形成した後、残った感光性材料を除去する。除去は、例えば、吹き飛ばし(blowing away)により行うことができる。この残留感光性材料除去プロセスはまた、感光性材料に堆積した、光取り出し構造の残留構成材料の除去にも使用することができる。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、本製造方法は下記のステップを含む。
− 少なくとも1つの活性層を有する半導体積層体を基板上に成長させるステップ
− 半導体積層体の放射伝播エリア上に感光性材料を塗布し、パターニングするステップ
− 部分領域において感光性材料を除去するステップ
− 放射伝播エリア上の部分領域内において、光取り出し構造を少なくとも間接的に形成するステップ
− 残った感光性材料を除去するステップ
各ステップは上記順番で行うことが好ましいが、製造するオプトエレクトロニクス半導体チップの具体的構成に応じて異なる順番で行うこともできる。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、感光性材料の塗布およびパターニングに先立って、導電層、特に正確には一つの導電層が、少なくとも感光性材料と半導体積層体の放射伝播エリアとの間に形成される。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、部分領域における感光性材料の除去と共に、導電層も当該部分領域において除去される。言い換えると、導電層の材料と感光性材料とが同一のステップ、特にエッチングにより除去される。したがって、導電層のパターン化すなわち構造化、および、光取り出し構造の形成に、感光性材料製の同じマスクが使用される。
オプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、本製造方法は、成長した半導体積層体をキャリアに再ボンディングするステップを含む。したがって、キャリアは特に成長基板ではない。キャリアは、半導体積層体を機械的に担持および支持するように設計される。キャリアへの再ボンディングプロセスは、感光性材料の塗布・パターニング工程の前に行うことが好ましい。
オプトエレクトロニクス半導体チップの製造方法は、更なるステップを含みうる。一例として、電気接触部を形成するステップ、ウェハ構造体上で成長させた半導体積層体を複数の半導体チップへの個片化するステップ、および/または、半導体積層体および/または光取り出し構造のシリコーンまたはエポキシド等のポッティング材を塗布するステップが挙げられる。
本明細書に記載のオプトエレクトロニクス半導体チップが使用できる応用分野は、例えば、ディスプレイのバックライト・システムやディスプレイ装置である。さらに、本明細書に記載のオプトエレクトロニクス半導体チップはまた、投影用照明装置、ヘッドライト、発光体、または汎用照明に使用することができる。
以下、本明細書に記載のオプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法を、例示的な実施形態に基づいて図面を参照して詳細に説明する。ここで、同一の参照符号は、それぞれの図面において同一の構成要素を示すが、図示された要素は、縮尺どおりとみなすべきでなく、むしろ、個々の要素が、より理解しやすいように誇張された寸法で図示されている場合もある。
本明細書に記載の例示的な一実施形態によるオプトエレクトロニクス半導体チップの概略断面図 本明細書に記載の更なる例示的な一実施形態による半導体チップの概略断面図 本明細書に記載の更なる例示的な一実施形態による半導体チップの概略断面図 本明細書に記載の更なる例示的な一実施形態によるオプトエレクトロニクス半導体チップの放射伝播エリアの概略平面図 本明細書に記載の更なる例示的な一実施形態によるオプトエレクトロニクス半導体チップの概略断面図 本明細書に記載の更なる例示的な一実施形態によるオプトエレクトロニクス半導体チップの概略断面図 本明細書に記載のオプトエレクトロニクス半導体チップの、光取り出し構造および放射伝播エリアの概略平面図 本明細書に記載の半導体チップの、様々なパラメータに対する光取り出し効率の依存性を示す概略図 本明細書に記載の半導体チップの、様々なパラメータに対する光取り出し効率の依存性を示す概略図 本明細書に記載のドーム状光取り出し構造の概略側面図 本明細書に記載のオプトエレクトロニクス半導体チップの製造方法の概略図 本明細書に記載の更なる例示的な一実施形態によるオプトエレクトロニクス半導体チップの、概略平面図(A)および概略断面図(B)
例示的な一実施形態によるオプトエレクトロニクス半導体チップ1を図1に示す。半導体積層体2が基板7上に配置されている。半導体積層体2は、半導体チップ1の動作中に電磁放射を発生する活性層3を有する。半導体積層体2の両主面は、製造誤差範囲内で平滑であり、凹凸(roughening)は設けられていない。同様に、基板7の両主面も平滑である。
基板7と反対方向に向いている半導体積層体2の面は、半導体積層体2の材料からなる放射伝播エリア20を形成している。放射伝播エリア20は、基板7と反対方向に向き、かつ、製造誤差範囲内で平坦である、半導体積層体2との境界エリアを形成している。
放射伝播エリア20には、放射伝播エリア20と直接接触する光取り出し構造4が設置されている。光取り出し構造4の材料は半導体積層体2の材料とは異なる。放射伝播エリア20に対して垂直方向の光取り出し構造4の高さHは、約0.3〜4μmである。放射伝播エリア20に対して平行な方向の光取り出し構造4の横方向長さLは、約1〜7μmである。光取り出し構造4は、円錐角状に、好ましくは円錐台状に形成される。光取り出し構造4の横方向境界エリアを形成する側面40は、放射伝播エリア20に対して角度αを成し、これは約15°〜75°であり、例えば60°前後である。側面40の合計面積は、放射伝播エリア20の面積の少なくとも50%に達する。また、側面40の合計面積を放射伝播エリア20の面積より大きくすることもできる。
光取り出し構造4の材料は、半導体積層体2で発生する放射に対して透過性がある。さらに、光取り出し構造4の材料の導電率は、半導体積層体2の材料の導電率よりも著しく低い。放射伝播エリア20の半導体積層体2の材料の屈折率と、光取り出し構造4の材料の屈折率とは、最大で5%異なる。
基板7は、半導体積層体2を成長させた成長基板でありうる。また、基板7は、半導体積層体2を再ボンディングまたはウェハ移載プロセス等により固定したキャリア基板とすることもできる。
図2はオプトエレクトロニクス半導体チップ1の更なる例示的な一実施形態を示す。n導電層8が基板7上に成長している。n導電層8はサファイアで形成することができる。n導電層8は、少なくとも一部分において、半導体積層体2と同じようにGaNベースである。n導層8には、基板7と反対方向に向く面に活性層3が成長しており、基板7から離れる方向のn導電層8上方には、p導電層9が配置されている。放射伝播エリア20に対して垂直方向のp導電層9の厚さは、n導電層の厚さよりも著しく小さい。
放射伝播エリア20に沿って電流を拡散させるための導電層5がp導電層9上に設けられている。導電層5は、例えば、インジウムスズ酸化物、インジウム亜鉛酸化物、または、酸化亜鉛からなる。本実施形態において、放射伝播エリア20に対して垂直方向の導電層5の厚さは、250nm以下である。導電層5は、光取り出し構造4が放射伝播エリア20と直接接触するように、光取り出し構造4により完全に貫通されている。半導体積層体2と反対側を向く導電層5の面は、製造誤差範囲内において、平滑にされている。
光取り出し構造4が形成される導電層5の切り抜き部は、エッチング法および/またはフォトリソグラフィー法により形成することができる。放射伝播エリア20は平坦面とされ、光取り出し構造4は、放射伝播エリア20に対して垂直方向に半導体積層体2上方に伸びている。したがって、光取り出し構造4は半導体積層体2の材料除去により形成されたものではない。
半導体積層体2と電気的接触させるために、n型コンタクト部10がn導電層8上に配置されている。p型コンタクト部11が導電層5上に配置されている。両コンタクト部10,11は、例えば、金属で形成される。
光取り出し構造4の他の形成方法としては、半導体積層体2をエッチングすることが考えられる。したがって、かかる場合、特にn導電層8またはp導電層9からの材料除去により、光取り出し構造が形成される。このような手法による光取り出し構造4の形成を可能にするためには、n導電層8またはp導電層9を厚くして、光取り出し構造の高さHを効率的な光取り出しを行うために必要な高さにしなければならない。
n導電層8およびp導電層9が厚い場合、熱負荷等により当該層内に材料歪みが生じ、オプトエレクトロニクス半導体チップ1の寿命が短くなる可能性がある。したがって、特に、n導電層8およびp導電層9の厚さはできる限り小さくすることが好ましい、n導電層8およびp導電層9の厚さは小さくすることが好ましいため、半導体積層体2からの材料除去による光取り出し構造4の形成はクリティカルな工程である。過度に材料除去を行った場合、活性層3が損傷して半導体チップ1が使用不能となるからである。
したがって、半導体積層体2の材料除去を行わず、光取り出し構造を半導体積層体2に設置することにより、まず第1に、導電層8およびp導電層9のエッチングというクリティカルな工程が不要になる。さらに、導電層8およびp導電層9の厚さを小さくすることができるため、オプトエレクトロニクス半導体チップ1の長寿命化を図ることができる。
図3による半導体チップ1の例示的な一実施形態では、光取り出し構造4は円錐状に形成されている。側面40と放射伝播エリア20とが成す角度は約45°である。
光取り出し構造4はn導電層8上に設置されている。n導電層8の横方向導電率はp導電層9よりも大きいため、例えば、図2に示すような導電層を本例示的な一実施形態において設ける必要はない。
キャリア13は、成長基板上で成長させた半導体積層体2を固定したキャリア基板により形成される。光取り出し構造4の形成前に、成長基板(不図示)は半導体積層体2から取り除かれている。
また、半導体チップ1はポッティング材(不図示)を有してもよい。ポッティング材は、例えば、半導体積層体2および光取り出し構造4を囲む。
図4は、例えば、図1〜図3のうちの1図による半導体チップ1における放射伝播エリア20の一部を示す概略平面図である。光取り出し構造4は島部6を形成している。隣接する島部6または光取り出し構造4は互いに離間している。つまり、光取り出し構造4の材料または島部自体の材料により、互いに接続されていない。好ましくは各島部6が光取り出し構造4の1つと正確に対応するように、島部6はいずれも円錐状に形成されている。島部6間の距離dは、半導体積層体2で発生する放射の波長のよりも大きい。
光取り出し構造4は、放射伝播エリア20全面に六角形パターン状に均一に設けられている。六角形パターンは、製造誤差範囲内において正六角形および等辺六角形である互いに同一の六角形から形成された格子12により幾何学的に記述することができる。島部6または光取り出し構造4で覆われた放射伝播エリア20の面積比率は約50%である。
また、光取り出し構造4を六角格子12ではなく、例えば正方格子または長方形格子のパターンで設けることもできる。図1〜図3とは対照的に、島部6または光取り出し構造4の形状は、球体または楕円球体のセグメントに類似したドーム状とすることもできる。
図5は、半導体積層体2を薄膜層としたオプトエレクトロニクス半導体1の例示的な一実施形態を示す。半導体積層体2が接続手段14を介してキャリア13に設けられている。キャリア13は、活性層3を有する半導体積層体2を成長させた基板ではない。言い換えると、半導体積層体2は、成長基板(不図示)上で成長させた後、キャリア13に再ボンディングしたものである。接続手段14は金属はんだでありうる。接続手段14は、半導体積層体2で発生する放射に対して反射効果を有することが好ましい。また、p型コンタクト部11が接続手段14により形成されている。
また、接続手段14を階層構造とすることもでき、例えば、1または複数のはんだと、少なくとも1つの蒸着金属層と、少なくとも1つの反射性(特に金属製)ミラー層とを有する。
キャリア13に対向するp導電層9の放射伝播エリア20に対して垂直方向の厚さは、約100nm〜2μmである。キャリア13と反対方向に向いたn導電層8の厚さは、特に、約2〜10μmである。n導電層8、p導電層9、及び、活性層3を有する半導体積層体2の合計厚さは1〜7μmであることが好ましい。p導電層9、n導電層8、及び、キャリア13のいずれにも凹凸は設けられていない。キャリア13の厚さは100〜200μmであることが好ましい。接続手段14の厚さは1〜10μmであることが好ましい。
円錐台形の光取り出し構造4は、半導体積層体2の放射伝播エリア20上に直接設置されている。同様に、n型コンタクト部10も放射伝播エリア20上に直接設置されている。n型コンタクト部10は、金属材料を含むか、または、金属材料からなることが好ましい。
また、例えば図2による例示的な一実施形態と同様に、図5において導電性材料を含む導電層(不図示)を光取り出し構造4間の領域にある放射伝播エリア20上に配置してもよい。当該導電層の代わりに、または、当該導電層に加えて、光取り出し構造4の材料を導電性とすることができる。
図6による例示的な一実施形態では、半導体積層体2は切り抜き部17を有する。切り抜き部17は活性層3を一部において貫通している。コンタクト部10,11の一つが切り抜き部17内に設置されている。本半導体チップ1の例示的な一実施形態において、n型コンタクト部10およびp型コンタクト部11は、半導体積層体2の同じ面に設けられている。また、図6による図とは対照的に、コンタクト部10,11は、互いの端が半導体積層体2から離れる方向を向き、かつ揃うように設けることもできる。
図1〜図6による半導体チップ1の例示的な一実施形態の場合、光取り出し構造4の幾何学的形状は比較的シンプルである。図7は、より複雑な幾何学的形状すなわち構造を有する光取り出し構造4の例を示す。図7による光取り出し構造4は、いずれもライン状に簡素化して示されている。したがって、光取り出し構造4の側面40、すなわち外形は図7において示されていない。
図7Aによれば、光取り出し構造4は半導体積層体2の放射伝播エリア20上に一本の螺旋状に連続して設けられている。したがって、光取り出し構造4は、連続し、途切れず、かつ細長い螺旋状の領域により形成されている。導電層5を放射伝播エリア20上の光取り出し構造4の間の領域に設ける場合、導電層5が光取り出し構造4により途切れて互いに電気的に絶縁された部分領域は形成されない。言い換えると、任意で設けられる導電層5も、連続する途切れない面状領域により形成される。
さらに、円錐台状等に形成された更なる光取り出し構造4を、例えば、螺旋型光取り出し構造4の横側に、特には放射伝播エリア20の端部領域内に設けることができる。
図7Bによる光取り出し構造4の例示的な一実施形態の場合、光取り出し構造4は平面図において円弧状の形状を有する。いずれの場合も、異なる円弧状光取り出し構造4が部分的に組み合っている。かかる場合、隣接する光取り出し構造4同士は接触しない。このような構成とすることにより、光取り出し構造4による放射伝播エリア20の被覆率を特に高くすることができる。
図7Cにおいて、光取り出し構造4はL字型およびI字型の形状を有する。特に、高い光取り出し効率を得るために、I字型光取り出し構造4の配置方向を交互に入れ替えている。さらに、図7Bおよび図7Cによる半導体チップ1のベース面外形はいずれも、平面図において長方形、特に非正方形である。
図8は、半導体積層体2で発生した放射の半導体チップ1からの取り出し効率である光取り出し効率Eを光取り出し構造4の材料の屈折率nの関数として表したプロファイルを示す。ここで、光取り出し効率Eの最大値は1としている。図示された曲線は、GaNをベースとした、屈折率2.5の半導体積層体2についてのものである。半導体積層体2および光取り出し構造4は同様に、屈折率が約1.4〜1.5のエポキシド、シリコーン、またはエポキシド−シリコーン複合材料からなるポッティング材により囲まれている。
光取り出し構造4はTiOからなり、また、ベース面外形が正方形の角錐台状である。光取り出し構造の高さHは約750nm、横方向長さLは約1μm、上面側の幅Wは約0.5μmである(図9Bも参照)。
光取り出し構造4の屈折率nが半導体積層体2の屈折率と同程度である場合、図8による光取り出し効率Eは最大となる。これは、光取り出し構造4の屈折率nが約2.5の場合であり、GaNの屈折率にほぼ相当する。光取り出し構造4の材料の屈折率が2.5からずれると、光取り出し効率Eは大幅に減少する。
図9Aは、図8のものと類似の半導体チップ1について測定した、光取り出し構造4の高さHおよび幾何学パラメータTに対する光取り出し効率Eの依存性を示す。図9Aによれば、本例ではTiOで構成した光取り出し構造4の高さHが約750nm以上であるときに、光取り出し効率Eが最大となる。
光取り出し構造4の高さHが大きくなるほど、光取り出し構造4の側面40の総面積も大きくなる。側面40の総面積が大きくなると光取り出し効率Eが向上するため、光取り出し構造4の高さHは比較的大きくすべきである。TiO等の光取り出し構造4の材料は、例えば、半導体積層体2で発生する放射に対して低い残留吸収を示すので、光取り出し構造4の高さHを過度に大きくすると吸収ロスにつながる。したがって、光取り出し構造4の高さHは約0.5〜2μmとすることが好ましい。図9Bによれば、図9Aの光取り出し構造4はベース面外形が正方形の角錐台状である。光取り出し構造4の放射伝播エリア20から離れた側の上面は幅Wを有する。幾何学パラメータTは、光取り出し構造4の幅Wをその横方向長さLで割った商であり、下記式が成り立つ。
T=W/L
図9Aから、幾何学的パラメータTが減少するにつれて光取り出し効率Eが上昇することがわかる。言い換えると、側面40が放射伝播エリア20に対してほぼ垂直に配向した光取り出し構造4の場合、光取り出し効率が比較的低くなる。幾何学パラメータTが減少するにつれて、側面40の総面積、すなわち、放射伝播エリア20に対して斜めに配向した光取り出し構造4の横側境界エリアの総面積が増加し、それに伴って光取り出し効率Eも上昇する。
図10は、ドーム状、すなわち球セグメント状の光取り出し構造4を示す。光取り出し構造4は、放射伝播エリア20と反対方向に向いた単一の連続境界エリアを有する。光取り出し効率Eの上昇に貢献する側面40は、特に、放射伝播エリア20と15°〜75°の角度を成す境界エリアの部分のみから構成される。側面40を形成する、光取り出し構造4の境界エリアの当該部分は、図10において放射伝播エリア20に対して平行な2本の一点鎖線で挟まれた領域内に存在する。
図11は、オプトエレクトロニクス半導体1の製造方法を示す。図11Aにおいて、活性層3を有する半導体積層体2が、成長基板である基板7上にエピタキシャル成長されている。
図11Bによる製造方法の任意のステップでは、導電層5が半導体積層体2の放射伝播エリア20上に設けられている。この任意の導電層5は、例えば、ITOまたはZnO等の透明導電性酸化物からなる。
図11Cは、放射伝播エリア20上または導電層5上に感光性材料15の層を塗布し、パターニングする様子を示す。一例として、感光性材料15はフォトレジストであり、形成する光取り出し構造4の高さHよりも厚く塗布することが好ましい。感光性材料は、例えば、フォトマスク(図11において不図示)を用いてパターニングされる。感光性材料15は、次いで、必要に応じて現像することができる。
図11Dは、感光性材料15、および任意で導電層5を、部分領域16において除去する様子を示す。特に、部分領域16において半導体積層体2の放射伝播エリア20は被覆されていない。図11Dとは対照的に、導電層5は厚さを薄くして部分領域16内に残すこともできる。
図11Eによれば、光取り出し構造4が部分領域16内に形成される。光取り出し構造4の材料45を部分領域16外の感光性材料15上に堆積させることもできる。
図11Fによれば、図11Dのステップで除去されなかった残留感光性材料15を除去する。本除去工程により、感光性材料15上等に堆積された不要な材料45も除去される。感光性材料15の残りは、吹き飛ばしにより除去することができる。
図12によるオプトエレクトロニクス半導体1の例示的な一実施形態の場合、光取り出し構造4は複数の開口41を有する。かかる場合、光取り出し構造4の材料は、放射伝播エリア20上に1つの連続層として塗布される。そして、光取り出し構造4の側面40は、当該層を完全に貫通して放射伝播エリア20にまで延在する開口41により形成される。開口41は、例えば、放射伝播エリア20に向かって先細りとなった円錐台形である。
図12とは対照的に、光取り出し構造4の材料を、放射伝播エリア20に、複数の互いに分離した層状領域として塗布することもでき、いずれも複数の開口41を有する。また、例えば図2の半導体チップ1と同様に、導電層5(不図示)を光取り出し構造4と半導体積層体2との間に設けてもよい。導電層5を貫通しないように開口41を設けることもできる。
本発明は、例示的な実施の形態に基づく記載により当該例示的な実施形態に何ら限定されない。本発明は、請求項または例示的な実施の形態に明示的に特定されていないとしても、任意の新規な特徴または特徴の任意の組合せ、特に請求項に特定された特徴の任意の組み合わせを含む。
本特許出願は、独国特許出願第102008062932.4号の優先権を主張し、この開示内容は、本願に援用される。

Claims (15)

  1. 電磁放射を発生させるための少なくとも1つの活性層(3)を有する半導体積層体(2)と、前記半導体積層体(2)の放射伝播エリア(20)上に少なくとも間接的に設置された光取り出し構造(4)と、を備えたオプトエレクトロニクス半導体チップ(1)であって、
    − 前記光取り出し構造(4)の材料は前記半導体積層体(2)の材料と異なり、
    − 前記光取り出し構造(4)の材料の屈折率と前記半導体積層体(2)の材料の屈折率とは、最大で30%異なり、
    − 前記光取り出し構造(4)の側面(40)の合計面積は、前記放射伝播エリア(20)の面積の少なくとも5%に達する、
    オプトエレクトロニクス半導体チップ(1)。
  2. 前記側面(40)は、前記放射伝播エリア(20)に対して少なくとも15°、最大で75°の角度(α)を成す、前記光取り出し構造(4)の境界エリア、または、当該境界エリアの部分である、請求項1に記載のオプトエレクトロニクス半導体チップ(1)。
  3. 前記放射伝播エリア(20)に平行な方向の前記光取り出し構造(4)の横方向長さ(L)は0.2〜10μmであり、
    前記放射伝播エリア(20)に垂直な方向の前記光取り出し構造(4)の高さ(H)は0.3〜10μmである、請求項1または請求項2に記載のオプトエレクトロニクス半導体チップ(1)。
  4. 前記光取り出し構造(4)の前記材料により島部(6)が形成され、隣接する前記島部(6)は互いに離間している、請求項1から請求項3のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  5. 前記光取り出し構造(4)は、円角錐状、球セグメント状、ドーム状、および/または円錐台状に形成され、
    前記光取り出し構造(4)のベース面は前記放射伝播エリア(20)に対向する、請求項1から請求項4のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  6. 前記光取り出し構造(4)は、複数の開口(41)が形成された少なくとも1つの連続層状領域を有し、
    前記複数の開口(41)は、前記放射伝播エリア(20)の方向に、前記少なくとも1つの連続層状領域を完全に貫通し、
    前記光取り出し構造(4)の前記側面(40)は、前記開口(41)により少なくとも部分的に形成されている、請求項1から請求項5のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  7. 前記光取り出し構造(4)の前記材料は透明かつ誘電性である、請求項1〜6のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  8. 前記光取り出し構造(4)の前記材料は、TiO、ZnS、AlN、SiC,BN、Taのうちの1つを含むか、または、これらの1つからなる、請求項1から請求項7のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  9. 少なくとも1つの導電層(5)が、前記半導体積層体(2)の前記放射伝播エリア(20)上の領域に設けられ、
    前記導電層(5)は透明導電性酸化物により形成され、
    前記光取り出し構造(4)は前記導電層(5)を完全にまたは部分的に貫通している、請求項1から請求項8のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  10. 前記光取り出し構造(4)の前記側面(40)の合計面積は、前記放射伝播エリア(20)の面積の少なくとも20%に達する、請求項1から請求項9のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  11. 前記光取り出し構造(4)の前記材料の屈折率は、2.4〜2.6である、請求項1から請求項10のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  12. − 前記半導体積層体(2)の前記材料はGaN、InGaN、AlGaN、および/またはAlInGaNをベースとしており、
    − 前記放射伝播エリア(20)と前記光取り出し構造(4)の前記側面(40)とが成す前記角度(α)は30°〜60°であり、
    − 前記光取り出し構造(4)は円錐台状であり、かつ、TiOからなる、請求項1から請求項11のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)。
  13. − 少なくとも1つの活性層(3)を有する半導体積層体(2)を成長基板(7)上に成長させるステップと、
    − 前記半導体積層体(2)の放射伝播エリア(20)に、感光性材料(15)を塗布して、パターニングするステップと、
    − 部分領域(16)において前記感光性材料(15)を除去するステップと、
    − 光取り出し構造(4)を前記放射伝播エリア(20)上の前記部分領域(16)内に少なくとも間接的に形成するステップと、
    − 前記感光性材料(15)を除去するステップと、を含み、
    前記光取り出し構造(4)の材料は前記半導体積層体(2)の材料と異なり、
    前記光取り出し構造(4)の前記材料の屈折率と前記半導体積層体(2)の前記材料の屈折率とは、最大で30%異なり、
    前記光取り出し構造(4)の側面の合計面積は、前記放射伝播エリア(20)の面積の少なくとも30%に達する、オプトエレクトロニクス半導体チップの製造方法。
  14. 前記感光性材料(15)の塗布およびパターニングの前に、導電層(5)が少なくとも前記感光性材料(15)と前記放射伝播エリア(20)との間の領域に形成され、
    前記部分領域(16)における前記感光性材料(15)の除去により、前記導電層(5)は、前記部分領域(16)において部分的にまたは完全に除去される、請求項13に記載の製造方法。
  15. 請求項1から請求項12のいずれか一項に記載のオプトエレクトロニクス半導体チップ(1)が製造される、請求項13または請求項14に記載の製造方法。
JP2011542667A 2008-12-23 2009-11-02 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Active JP5646503B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008062932A DE102008062932A1 (de) 2008-12-23 2008-12-23 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102008062932.4 2008-12-23
PCT/DE2009/001550 WO2010072187A2 (de) 2008-12-23 2009-11-02 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Publications (3)

Publication Number Publication Date
JP2012513681A true JP2012513681A (ja) 2012-06-14
JP2012513681A5 JP2012513681A5 (ja) 2012-11-29
JP5646503B2 JP5646503B2 (ja) 2014-12-24

Family

ID=42063943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011542667A Active JP5646503B2 (ja) 2008-12-23 2009-11-02 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法

Country Status (7)

Country Link
US (1) US8816353B2 (ja)
EP (1) EP2368278B1 (ja)
JP (1) JP5646503B2 (ja)
KR (1) KR101678242B1 (ja)
CN (1) CN102227825B (ja)
DE (1) DE102008062932A1 (ja)
WO (1) WO2010072187A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125681A (ja) * 2018-01-16 2019-07-25 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009019161A1 (de) 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
DE102011117381A1 (de) 2011-10-28 2013-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2613367A3 (en) * 2012-01-06 2013-09-04 Imec Method for producing a led device .
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
DE102018119622A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20220120969A1 (en) * 2019-01-28 2022-04-21 B.G. Negev Technologies & Applications Ltd., At Ben-Gurion University Structure for a waveguide facet
EP4073557A4 (en) * 2020-01-20 2023-10-18 B.G. Negev Technologies and Applications Ltd., at Ben-Gurion University STRUCTURE FOR WAVEGUIDE FACET
DE102020112414A1 (de) * 2020-05-07 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026A (en) * 1850-01-15 Door-lock
JP2007165515A (ja) * 2005-12-13 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP2007311801A (ja) * 2006-05-19 2007-11-29 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子の製造方法
JP2008198876A (ja) * 2007-02-14 2008-08-28 Mitsubishi Chemicals Corp GaN系LED素子および発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10139723A1 (de) * 2001-08-13 2003-03-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Chip und strahlungsemittierendes Bauelement
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
DE10313606A1 (de) * 2003-03-26 2004-10-14 Osram Opto Semiconductors Gmbh Mechanische Mikrostrukturierung eines Halbleiterchips
DE10340271B4 (de) 2003-08-29 2019-01-17 Osram Opto Semiconductors Gmbh Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung
JP4881003B2 (ja) 2003-09-26 2012-02-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射を発する薄膜半導体チップ
JP5305594B2 (ja) 2004-02-20 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
JP4371029B2 (ja) * 2004-09-29 2009-11-25 サンケン電気株式会社 半導体発光素子およびその製造方法
KR100631414B1 (ko) 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100631133B1 (ko) 2005-05-31 2006-10-02 삼성전기주식회사 수직구조 질화물계 반도체 발광 다이오드
DE102006017573A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
KR100764403B1 (ko) 2006-05-11 2007-10-05 삼성전기주식회사 아조벤젠기 폴리머를 이용한 미세 패터닝 방법을 이용한 질화물계 반도체 발광소자의 제조방법
DE102007061140A1 (de) 2007-12-19 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Kühlelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026A (en) * 1850-01-15 Door-lock
JP2007165515A (ja) * 2005-12-13 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP2007311801A (ja) * 2006-05-19 2007-11-29 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子の製造方法
JP2008198876A (ja) * 2007-02-14 2008-08-28 Mitsubishi Chemicals Corp GaN系LED素子および発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125681A (ja) * 2018-01-16 2019-07-25 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7007923B2 (ja) 2018-01-16 2022-01-25 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
DE102008062932A1 (de) 2010-06-24
US8816353B2 (en) 2014-08-26
KR101678242B1 (ko) 2016-11-21
KR20110101220A (ko) 2011-09-15
US20120146044A1 (en) 2012-06-14
CN102227825A (zh) 2011-10-26
JP5646503B2 (ja) 2014-12-24
WO2010072187A2 (de) 2010-07-01
EP2368278A2 (de) 2011-09-28
CN102227825B (zh) 2014-09-24
WO2010072187A3 (de) 2010-10-21
EP2368278B1 (de) 2014-03-12

Similar Documents

Publication Publication Date Title
JP5646503B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
US8614458B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
US8138518B2 (en) Light emitting diode, package structure and manufacturing method thereof
TWI464914B (zh) 發光二極體
US7985972B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
US7700962B2 (en) Inverted-pyramidal photonic crystal light emitting device
US9324917B2 (en) Semiconductor light emitting device
US20040113167A1 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
US20070295981A1 (en) Patterned light-emitting devices
US20100019257A1 (en) Semiconductor light emitting device and method for manufacturing the same
EP3327800A1 (en) Light emitting diode having light blocking layer
TW201225334A (en) Optoelectronic device and method for manufacturing the same
KR101228130B1 (ko) 반도체 발광 소자 및 그 제조 방법, 발광장치
WO2011030789A1 (ja) 発光装置
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
US8237183B2 (en) Semiconductor light emitting device and method for manufacturing same
US20110001164A1 (en) Semiconductor light emitting device and fabrication method thereof
KR101281504B1 (ko) 피라미드형 광 결정 발광 소자
KR20150035211A (ko) 넓은 지향각 및 균일한 조도를 갖는 발광 소자 및 그 제조 방법
KR20130095677A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR100601144B1 (ko) 질화갈륨계 반도체 발광소자
KR20090021975A (ko) 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법
JP2016012684A (ja) 半導体発光素子
KR101707116B1 (ko) 발광 소자, 및 그 제조 방법
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141105

R150 Certificate of patent or registration of utility model

Ref document number: 5646503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250