JP2012506206A - 複数個のセンサ層を有するイメージセンサ並びにその稼働及び製造方法 - Google Patents

Abstract

第１画素アレイを有する第１センサ層（１０１）、並びに第２画素アレイを有する第２センサ層（１０２）を用い、イメージセンサ（２０）を形成する際、画素毎に存在する光心に着目する。第１センサ層を第２センサ層の上方に配する際、第１画素アレイ内に形成されている画素の光心が、第２画素アレイ内に形成されている画素の光心からずれ、そのずれにより所定パターンが形成されるようにする。

Description

本発明はイメージセンサ分野、特に複数個のセンサ層を有するイメージセンサに関する。

一般に、イメージセンサには画像検出部が備わっており、その画像検出部には入射光に応じ電荷が集まる光感受域が備わっている。通常、そうしたイメージセンサ内光感受域は画素と呼ばれており、多数の画素が複数本のロー（行）及び複数本のカラム（列）からなる規則的なパターンに従い配列されることが多い。そうした画素アレイ上に光を合焦させると、個々の画素に射突した光の強度に相応する信号が、その画素に備わるフォトディテクタ例えばフォトダイオードから出力されることとなる。

例えば、イメージセンサの一種である相補型金属−酸化物−半導体（ＣＭＯＳ）イメージセンサでは、その画像検出部が、電荷が集まるフォトダイオードや、その電荷をフォトダイオードから電荷電圧変換機構（例えばフローティングディフュージョン）へと転送する転送ゲートから構成されている。通常、その画像検出部は、イメージセンサ用制御回路の形成先と同じ素材層内に形成されている。

こうしたイメージセンサでは、画素数を増やすため画素寸法の縮小が図られてきた。それは、画素寸法を小さくすることで、光学的フォーマットを変えずに解像度を高めることができるからである。具体的には、画素寸法を小さくすると変調伝達関数（ＭＴＦ）が良好になるため、画像中の微細部分、例えばピンストライプのシャツの縞を判別することが可能になる。

米国特許第３９７１０６５号明細書 米国特許第５１８９５００号明細書 米国特許第７２１４９９９号明細書 米国特許出願公開第２００８／００８３９３９号明細書 米国特許出願公開第２００７／０２７９６６１号明細書 米国特許出願公開第２００７／００２４９３１号明細書 米国特許出願公開第２００５／０１３９８２８号明細書 米国特許出願公開第２００３／０２０９６５２号明細書

画素寸法を小さくするにはＣＭＯＳプロセスで画素を形成すればよいが、そうした画素で形成されたイメージャでは顕著な性能劣化が生じることがある。特に光感度（ＯＳ）の劣化が急速に進む。これは、口径（アパーチャ）の縮小に従い量子効率（ＱＥ）が低下する一方、画素面積も縮小するからである。ＯＳはＱＥと画素面積の積に依存しているので、ＱＥ低下も画素面積縮小もＯＳに対し悪影響を及ぼすこととなる。

このように、より秀逸なイメージセンサ構造を実現することが求められている。

ここに、本発明の一実施形態に係るイメージセンサは、第１画素アレイを有する第１センサ層と、第２画素アレイを有する第２センサ層と、を備える。更に、例えばその画素の中心を以て、個々の画素の光心とする。そして、第１画素アレイ内画素の光心と第２画素アレイに内画素の光心とのずれにより所定パターンが形成されるよう、第１センサ層を第２センサ層の上方に配する。

本発明によれば、より秀逸なイメージセンサ構造を提供することができる。

ディジタルカメラの一例構成を示すブロック図である。 イメージセンサ用非共有型画素の構成を示す模式図である。 イメージセンサ用四共有型画素の構成を示す模式図である。 ２個のセンサ層を有するイメージセンサの一例を概念的に示す図である。 ２個のセンサ層を有するイメージセンサの一例を概念的に示す断面図である。 Ｘ方向沿い画素ピッチがＹ方向沿い画素ピッチより小さい第１センサ層の一例構成を示す頂面図である。 Ｘ方向沿い画素ピッチがＹ方向沿い画素ピッチより大きい第２センサ層の一例構成を示す頂面図である。 第１センサ層（図６）及び第２センサ層（図７）に係る画素の光心配置を示す頂面図である。 ベイヤ色フィルタアレイ（ＣＦＡ）における色フィルタ配置パターンを概念的に示す図である。 第１センサ層（図６）及び第２センサ層（図７）を重ねたものに適するＣＦＡの一例を示す図である。 第１センサ層におけるカラム単位画素光心位置ずらし例を示す頂面図である。 第２センサ層におけるロー単位画素光心位置ずらし例を示す頂面図である。 第１センサ層（図１１ａ）と第２センサ層（図１１ｂ）の重ね合わせで形成される光心正方格子を示す頂面図である。 第１センサ層における画素光心配置の例を示す頂面図である。 第２センサ層における画素光心配置の例を示す頂面図である。 第１センサ層（図１２ａ）と第２センサ層（図１２ｂ）の重ね合わせで形成される光心二次元稠密格子を示す頂面図である。 センサ層間に生じうる位置ずれを示す図である。 位置合わせ機構を有するセンサ層を示す頂面図である。

以下、別紙図面を参照しつつ本発明の実施形態に関し説明する。図示した部材の寸法比は実物のそれに忠実であるとは限らない。同様の部材には同様の参照符号を付してある。

以下の実施形態説明で参照される図面は本願の一部をなすものであり、本発明を実施する際に採りうる具体的な形態を示すものとなっている。その点との関連でいうと、以下の説明では、「上」「下」「前」「後」「先」「尾」等の方向指示語が図面での向きを基準に使用されている。本発明の諸実施形態を構成する部材は様々な向きで配置可能であるので、この用語法は説明を目的としたものとして解されるべきであり、何か限定的な趣旨で解されるべきではない。また、ご理解頂けるように、本発明を他の形態で実施することや、本発明の技術的範囲から逸脱しないよう構造的乃至論理的変形を施すことが可能である。従って、以下の詳細な説明を限定的な意味合いで解釈するのは適切でない。本発明の技術的範囲は別紙特許請求の範囲によって定義されている。

まず、図１に、本発明の実施に適する撮影装置の例たるディジタルカメラのブロック構成を示す。ここではディジタルカメラを例示して説明するが、本発明は疑いなく他種撮影装置にも適用することができる。図示例のカメラでは、光１０が撮影野内から到来してイメージング段１１に入射し、そこにあるレンズ１２によってイメージセンサ２０上に合焦される。センサ２０は、それにより形成される光像を画素単位の電気信号へと変換する。このセンサ２０としては能動画素センサ（ＡＰＳ）デバイス、即ちＣＭＯＳプロセスで製造可能なためしばしばＣＭＯＳセンサと呼ばれるデバイス等を使用することができる。

イメージセンサ２０に到達する光の量は、アパーチャを変化させるアイリスブロック１４や、光路上に介在する１個又は複数個の中性濃度（ＮＤ）フィルタからなる中性濃度（ＮＤ）フィルタブロック１３で調整を受ける。全体的な光強度はシャッタブロック１８が開いている時間によっても調整される。輝度センサブロック１６は撮影野から取り込める光量を検出し、露出コントローラ４０はそれに応じ当該三種類の光量調整部材を制御する。

本件技術分野で習熟を積まれた方々（いわゆる当業者）にとっては、カメラの仕組みに関するこうした説明はなじみ深いものであろうし、様々な変形や追加が可能であることも疑問なく理解できるところであろう。例えば、オートフォーカスシステムを追加する、レンズを取り外して交換する、といったことである。ご理解頂けるように、本発明を適用できる多種多様なディジタルカメラのなかには、似た機能が別の部材で実現されるものもある。例えば、比較的簡略なコンパクトカメラでは、割合に単純な可動ブレードシャッタ等でシャッタブロック１８を構成することで、複雑な合焦面配置を回避している。本発明は、更に、ディジタルカメラに限らず、携帯電話、自動車等を初めとする非カメラ的装置に搭載されたイメージング部材上でも実施することができる。

アナログ信号プロセッサ２２は、イメージセンサ２０から出力されたアナログ信号を処理してアナログディジタル（Ａ／Ｄ）コンバータ２４に供給する。タイミング発生器２６はローセレクト、画素セレクト等のクロッキング信号を発生させ、アナログ信号プロセッサ２２・Ａ／Ｄコンバータ２４間でその動作を同期させる。イメージセンサ段２８は、これらイメージセンサ２０、アナログ信号プロセッサ２２、Ａ／Ｄコンバータ２４及びタイミング発生器２６によって構成されている。イメージセンサ段２８の構成部材は、互いに別の集積回路として製造することも、ＣＭＯＳイメージセンサでの通例に倣い１個の集積回路として製造することもできる。そして、Ａ／Ｄコンバータ２４から出力されるディジタル画素値のストリームは、ディジタル信号プロセッサ（ＤＳＰ）３６に付随するメモリ３２上に保存される。

ＤＳＰ３６は、システムコントローラ５０及び露出コントローラ４０と併せ、図示例に３個備わるプロセッサ／コントローラの一つである。これは、カメラ内機能制御を複数個のプロセッサ／コントローラで分担する形態の典型例であり、カメラの機能的動作と本発明の適用が両立するよう複数個のコントローラ／プロセッサを協働させる形態は、このほかにも数多く考え得る。また、そのコントローラ／プロセッサとしては、ＤＳＰデバイス、マイクロコントローラ、プログラマブル論理デバイス等を含め、様々なディジタル論理回路（群）を使用することができる。コントローラ／プロセッサを複数個組み合わせた形態ではなく、必要な機能全てを１個のコントローラ／プロセッサで担う形態にすることもできる。これらの形態のいずれでも本発明の技術的範囲内で同様の機能を実現することができるので、以下、それらの機能全体を一語で表現する語「処理段」を随時使用し、図１中の処理段３８等々と表すこととする。

図示例におけるＤＳＰ３６は、付随するメモリ３２上のディジタル画像データをソフトウェアプログラムに従い操作する。即ち、プログラムメモリ５４上に恒久保存されており、撮影中の実行に備え付随するメモリ３２上にコピーされてくるプログラムのうち、相応のものに従い画像処理を実行する。なお、メモリ３２としては様々な種類のランダムアクセスメモリ、例えばＳＤＲＡＭを使用することができる。バス３０は、ＤＳＰ３６を付随するメモリ３２や関連するデバイス（Ａ／Ｄコンバータ２４等）と接続するアドレス信号／データ信号伝送路である。

システムコントローラ５０は、プログラムメモリ５４上のソフトウェアプログラムに従いカメラ全体の動作を制御する。システムコントローラ５０内にフラッシュＥＥＰＲＯＭ等の不揮発性メモリが内蔵されている場合、イメージセンサ校正データ、ユーザセッティング指定データ等、カメラ不使用中も保存しておくべきデータをそのメモリ上に保存させることができる。システムコントローラ５０は、撮影手順を制御するため、レンズ１２、ＮＤフィルタブロック１３、アイリスブロック１４及びシャッタブロック１８が前掲の如く動作するよう露出コントローラ４０に指令し、イメージセンサ２０及びそれに付随する部材が動作するようタイミング発生器２６に指令し、そして得られた画像データが処理されるようＤＳＰ３６に指令する。撮影及び画像処理が済んだら、メモリ３２上に保存されている最終像のファイルをインタフェース５７経由でホストコンピュータに転送し、リムーバブルなメモリカード６４等のストレージデバイスに保存し、またユーザが見られるよう画像ディスプレイ８８の画面に画像表示する。

バス５２は、システムコントローラ５０をＤＳＰ３６、プログラムメモリ５４、システムメモリ５６、ホストインタフェース５７、メモリカードインタフェース６０等といった関連デバイスと接続するアドレス信号／データ信号／制御信号伝送路である。ホストインタフェース５７は、画像の表示、保存、操作又は印刷を実行するパーソナルコンピュータ（ＰＣ）等のホストコンピュータへと画像データを転送することができるよう、高速接続を提供している。ＩＥＥＥ１３９４、ＵＳＢ（商標）２．０シリアルインタフェース等、相応のディジタルインタフェースをこの目的で使用することができる。メモリカード６４は、ソケット６２に差すとメモリカードインタフェース６０を介しシステムコントローラ５０に接続されるカード、例えばコンパクトフラッシュ（ＣＦ：登録商標）カードである。利用できるその他の種類のストレージとしては、ＰＣカード（商標）、マルチメディアカード（ＭＭＣ）、セキュアディジタル（ＳＤ：登録商標）カード等がある。

システムメモリ５６は、処理済の画像データが一時保存される表示バッファを有している。ビデオエンコーダ８０は、その表示バッファから画像データを継続的に読み出しビデオ信号を生成する。この信号は、カメラからそのまま出力され外付けディスプレイによる表示に供されることもあれば、ディスプレイコントローラ８２で処理され画像ディスプレイ８８による表示に供されることもある。ディスプレイ８８としては、アクティブマトリクスカラー液晶ディスプレイ（ＬＣＤ）を初めとする様々な種類のディスプレイを使用することができる。

ユーザインタフェースは、ビューファインダディスプレイ７０、露出ディスプレイ７２、状態ディスプレイ７６及び画像ディスプレイ８８（のうち幾つか）と、ユーザ入力部７４とで構成されており、露出コントローラ４０及びシステムコントローラ５０が一群のソフトウェアプログラムを実行してこれを制御している。ユーザ入力部７４は、通常、ボタン、ロッカスイッチ、ジョイスティック、ロータリダイアル、タッチスクリーン等の部材を組み合わせることで構成されている。露出コントローラ４０は光量検出、露出モード、オートフォーカス等の露出関連動作を実行し、システムコントローラ５０は１個又は複数個のディスプレイ例えば画像ディスプレイ８８の画面上で提供されるグラフィカルユーザインタフェース（ＧＵＩ）を管理する。使用されるＧＵＩは、例えば、様々なオプション指定に使用されるメニュー、撮影した画像を確認するレビューモード等を提供可能なものである。

露出コントローラ４０は、ユーザ入力部を介し露出モード、レンズのアパーチャ、露出時間（シャッタ速度）、露出指数、ＩＳＯ速度格付け等に関する入力を受け取り、それに従いレンズやシャッタに指令して以後の撮影に備える。輝度センサブロック１６を用い検出した撮影野輝度が露出計（光量計）画像として表示されるので、ユーザはそれを参照しＩＳＯ速度格付け、アパーチャ及びシャッタ速度をマニュアル設定することができる。この場合、設定事項（群）に変更を施すとビューファインダディスプレイ７０上に光量が表示されるので、ユーザは、画像の露出がどの程度過剰／不足しているかを知ることができる。また、自動露出モードでは、ユーザがいずれかの設定事項を変更すると、適正な露出が確保されるように露出コントローラ４０が他の設定事項を自動修正する。例えば、あるＩＳＯ速度格付けの下でユーザがレンズのアパーチャを絞ったら、露出コントローラ４０は露出時間を自動的に延ばし、露出レベルが全体として同レベルに保たれるようにする。

そして、図中のイメージセンサ２０は、アレイをなすよう基板上に形成された光感受性の画素によって構成されている。それらの画素は、入射光の検出結果を示す画素単位の電気信号へと変換する手段となっており、センサ２０を露光させたときに個々の画素で自由電子が発生してその画素の電子構造内に捕捉されるよう形成されている。なお、本願における語「ウェハ」及び「基板」は、シリコンオンインシュレータ（ＳＯＩ）乃至シリコンオンサファイア（ＳＯＳ）構造、ドープド及びアンドープド半導体、ベース半導体基礎上に形成されたシリコンエピタキシャル層等、様々な半導体構造を包含する意味で使用されている。更に、以下の説明で「ウェハ」や「基板」に言及する場合、それは、そのベース半導体構造乃至基礎の内部や表面に既存処理手法で領域乃至接合を形成可能なもののことである。加えて、シリコンベースの半導体に限らず、シリコン−ゲルマニウム、ゲルマニウム、砒化ガリウム等をベースとした半導体を使用することもできる。

図２に、イメージセンサ２０を構成する画素１００の一例構成を模式的に示す。この画素１００は非共有型画素であり、フォトディテクタの一例たるフォトダイオード１３０、転送機構の一例たる転送ゲート１３２、電荷電圧変換機構の一例たるフローティングディフュージョン１３４等のノードを有している。フォトダイオード１３０には入射光に応じ電荷が集まり、転送ゲート１３２はその電荷をフォトダイオード１３０からフローティングディフュージョン１３４へと転送し、フローティングディフュージョン１３４はその電荷を受け取り電圧信号へと変換する。リセットゲートトランジスタ１３６及び増幅用ソースフォロワトランジスタ１３８のドレインは電圧源Ｖ_DDに接続されている。ローセレクトトランジスタ１４０のドレインはソースフォロワトランジスタ１３８のソースに、ソースは出力ライン１４２にそれぞれ接続されている。リセットゲートトランジスタ１３６のソース及びソースフォロワトランジスタ１３８のゲートはフローティングディフュージョン１３４に接続されている。

図３に、イメージセンサ２０を構成する画素の別例構成を模式的に示す。この画素は四共有型画素構造であり、光誘起された電荷が４個あるフォトダイオード１３０に集まり、４個ある転送ゲート１３２のうち対応するものによる制御を受けその電荷が共通のフローティングディフュージョン１３４へと転送されるように構成されている。それら４個のフォトダイオード１３０、転送ゲート１３２、フローティングディフュージョン１３４並びに読出用のトランジスタ１３６、１３８及び１４０をまとめ、画素カーネルと呼ぶこととする。画素カーネルは、非共有型、二共有型、四共有型、Ｎ共有型等、様々な形態にすることができる。本願では、２個のセンサ層それぞれが四共有型のアーキテクチャを採る場合を例に説明を行うことにする。

図４に、それぞれ画素アレイを有するセンサ層を複数個備えるイメージセンサ２０の一例を示す。この例のセンサ２０は、第１センサ層１０１及び第２センサ層１０２を備えている。破線で示す通り、第３センサ層１０３等々を設けることもできる。どのセンサ層にも対応する画素アレイ１１１、１１２、１１３等々が備わっている。

第１センサ層１０１の実効厚Ｔ１は所定の第１波長域に属する光を吸収可能な厚み、第２センサ層１０２の実効厚Ｔ２は所定の第２波長域に属する光を吸収可能な厚みである。更なるセンサ層、例えば第３センサ層１０３を設ける場合は、その実効厚を、対応する所定の波長域に属する光を吸収可能な厚みとすればよい。

これら、センサ層１０１、１０２等々の層は、一般的なシリコンウェハ、ＳＯＩウェハ、ＳＯＳウェハ等で好適に形成することができる。画素アレイに対するアドレス指定や画素アレイからの読出を担う周辺回路は、対応する画素アレイ１１１、１１２等々の外に位置することとなるようセンサ層１０１、１０２等々に設けるのが望ましい。これとは違い、周辺回路を別の基板上に形成し、センサ層のうち一番下に位置するものの下にその基板を取り付け、そして導電接続部材を介しそのセンサ層に導通させる、といった形態にすることもできる。

図５に、２個のセンサ層１０１及び１０２を有するイメージセンサの一例断面を示す。センサ層１０１及び１０２のいずれにも半導体部分１４４が備わっており、その実効厚は順にＴ１，Ｔ２となっている。半導体部分１４４を形成するのにシリコンを用いるのであれば、上側にある第１センサ層１０１の実効厚Ｔ１を例えば０．４μｍ〜２．５μｍの範囲内にするとよい。この範囲内の厚みであれば、可視光のうち青色光及び緑色光を多く吸収することができ、またかなりの量（＞２５％）の赤色光を第２センサ層１０２側に通すことができる。その第２センサ層１０２の実効厚Ｔ２は、赤色光を吸収することができるよう、Ｔ１より大きな値、例えば２．５〜１０μｍの範囲内とするのが望ましい。実効厚Ｔ２の下縁１４６は収集深さと通称されている。なお、第３等々のセンサ層を設ける実施形態では、それら追加的なセンサ層の厚みを、対応する波長域を吸収できるように設定すればよい。

読出の際には、フォトダイオード１３０内に集まった光電荷をフローティングディフュージョン１３４へと移動させるため転送ゲート１３２にパルスを印加する。電圧信号がソースフォロワトランジスタ１３８のゲートに現れ、カラムライン経由で周辺回路へと転送されていく。また、この例では、第１センサ層１０１の上方にＣＦＡ１２０があり、そのＣＦＡ１２０の上方にはスペーシング層１２４を挟みマイクロレンズ１２２が形成されている。図示した断面では、第１センサ層１０１における画素ピッチが第２センサ層１０２の１／２となっている。

図６及び図７に、第１センサ層１０１及び第２センサ層１０２の頂面を示す（符号同順）。図６に示すように、第１画素アレイ１１１では第１空間ピッチ１５０が第２空間ピッチ１５４より大きくなっている。第１空間ピッチ１５０は第１方向１５２沿い画素ピッチ、第２空間ピッチ１５４は第２方向１５６沿い画素ピッチのことであり、第１方向１５２（Ｙ乃至横方向）に対し第２方向１５６（Ｘ乃至縦方向）は略直交している。なお、本願では「ピッチ」なる語を、ある画素上の一点から隣の画素上の対応する点までの距離、という意味で使用している。

図７に示す第２画素アレイ１１２では、画素１００間の第２方向１５６沿いピッチ即ち第２空間ピッチ１５４が、第１方向１５２沿いピッチ即ち第１空間ピッチ１５０より大きくなっている。

図８に、第１センサ層１０１に形成されるフォトダイオード１３０の光心１６０と、その層１０１に重なる第２センサ層１０２に形成されるフォトダイオード１３０の光心１６２との位置関係を、幾つかのフォトダイオード１３０を例にして示す。太線正方形１６６で示されているのは実効寸法＝２×２のカラー画像再構成用画素カーネルであり、光心１６０及び１６２の位置はその２×２寸法カーネル１６６内にある小正方形の中心からずれている。しかし、その基本パターンの繰返し周期は、同じ寸法＝２×２を有するベイヤカーネルのそれと等しくなっている。

この構成では、ある方向に沿い良好なＭＴＦ特性を呈する像と、それとは別の方向に沿い良好なＭＴＦ特性を呈する像と、の重ね合わせで最終的な像が生成されるので、当該最終的な像のＭＴＦ特性は個別の像のそれに比べて良好なものとなる。また、同等のＭＴＦ特性であれば、個別の像の実効面積が単一のセンサ層で得られる像の実効面積に比べて広くなり、従ってそのＯＳも高くなる。

本発明を実施する際には、図５に示すように、イメージセンサ２０を背面照明型のセンサ、即ちシリコン基板１１４の背面方向に向かい露出光が投射されるタイプのセンサとするのが望ましい。基板１１４は十分に薄いので、その背面に向かい光を投射することで、基板１１４の裏側にある画素１００に光を入射させることができる。

また、第２センサ層１０２内フォトダイオード１３０に集まる光の量は、第１センサ層内金属配線１１６と第２センサ層内金属配線１１６の配置を工夫し、第２センサ層１０２内フォトダイオード１３０の上方に大きな開口（非金属部分）を形成することによって、増大させることができる。これを実施する場合、フォトダイオード１３０からの信号読出に必要な金属配線１１６の本数が少なくなるため、非共有型に比べＮ共有型の方が大きな開口を形成することができる。

図９に、赤、緑及び青各色フィルタの配置パターン例を示す。これは、カラー画像を生成するためイメージセンサ内の画素アレイ上に配置される色フィルタの配置パターン例、特にセンサ層の個数が１個のイメージャで使用されるパターンの例であり、特許文献１（この参照を以てその内容を本願に繰り入れることとする）に記載の通り、その発明者であるブライス・ベイヤ氏にちなみベイヤＣＦＡとして広く知られている。こうしたパターンで色フィルタを配置すると、個々の画素は対応する色の光、即ち赤色光、緑色光及び青色光のいずれかに対し秀逸な感度を示し、その色に係る出力をもたらすようになる。

図１０に、図５に示した実施形態のようにセンサ層を２個有するイメージャで採用可能なＣＦＡパターンの一例を示す。この例では、ベイヤパターンと違い、黄色光を青（マゼンタ）色光スペクトル域から分離させるフィルタと、マゼンタ色光を緑（黄）色光スペクトル域から分離させるフィルタとを、上側にある第１画素アレイ１１１に付設することで、主として赤色光に対し感度を有する第２画素アレイ１１２に向け赤色光を透過させるようにしている。また、センサ層が２個あるため、このカラー画像再構成用画素カーネル１６６はベイヤカラーカーネルよりも小さくなる。加えて、そのＯＳがベイヤカラーカーネルのそれに比べかなり高くなる。

図１１ａ〜図１１ｃに、一例として、センサ層同士の重なり合いで形成される光心正方格子を示す。図１１ａに示されているのは第１センサ層１０１の頂面であり、この層１０１では画素の光心位置がカラム単位でずらされている。図１１ｂに示されているのは第２センサ層１０２の頂面であり、ここではロー単位でずらされている。そして、図１１ｃに示されているのはそれらの重なり合いで形成される正方格子である。ここでも太線正方形１６６によって実効寸法＝２×２のカラー画像再構成用画素カーネルを記してある。

図１２ａ〜図１２ｃに、別例として、センサ層同士の重なり合いで形成される光心稠密格子を示す。図１２ａに示されているのは第１センサ層内画素の配置であり、この頂面図では光心によって長方形格子が形成されている。図１２ｂに示されている同様の長方形格子は第２センサ層に係るものである。そして、図１２ｃに示されているのは、それら二通りのグリッドの重なり合いで形成される稠密格子である。ここでも太線正方形１６６によって実効寸法＝２×２のカラー画像再構成用画素カーネルを記してある。

そして、図５〜図８に示したイメージセンサ２０のように複数の層を有する構造を、ウェハ同士を接合する工程で形成する際には、その接合に当たり位置ずれという問題が発生する。図１３に、そうした位置ずれ１７０が第１センサ層１０１・第２センサ層１０２間に発生している例を示す。像間の位置ずれは、わかりさえすれば容易に補正することができるので、本発明を実施する際には、いずれかのセンサ層（例えば第１センサ層１０１）上にバーニア等の位置合わせマークを設けるのが望ましい。図１４に、そうした位置合わせ機構の一例を示す。この例では、いずれかの金属配線１１６を貫通するよう第１センサ層１０１に開口１７２が設けられている。こうした位置合わせ機構は、イメージセンサ２０の隅部のうち一個所又は複数個所に設けるのが望ましい。位置ずれは、製造後にイメージセンサ２０を均等な光で照明することで計測することができる。即ち、第１センサ層１０１を貫く開口１７２を介し到来する光を、第２センサ層１０２側にある第２画素アレイ１１２の一部で捉え、それによって得られる位置合わせ機構の画像を解析することにより、イメージセンサの校正に使用可能な位置ずれ情報及び向きずれ情報を得ることができる。

以上、その好適な実施形態を具体的に参照することで本発明について説明を行ったが、本発明の技術的範囲を逸脱しないよう様々な変形乃至改良を施すことが可能であるので、その点にご留意頂きたい。

１０ 光、１１ イメージング段、１２ レンズ、１３ ＮＤフィルタブロック、１４ アイリスブロック、１６ 輝度センサブロック、１８ シャッタブロック、２０ イメージセンサ、２２ アナログ信号プロセッサ、２４ アナログディジタル（Ａ／Ｄ） コンバータ、２６ タイミング発生器、２８ イメージセンサ段、３０，５２ バス、３２ ＤＳＰメモリ、３６ ディジタル信号プロセッサ（ＤＳＰ）、３８ 処理段、４０ 露出コントローラ、５０ システムコントローラ、５４ プログラムメモリ、５６ システムメモリ、５７ ホストインタフェース、６０ メモリカードインタフェース、６２ ソケット、６４ メモリカード、７０ ビューファインダディスプレイ、７２ 露出ディスプレイ、７４ ユーザ入力部、７６ 状態ディスプレイ、８０ ビデオエンコーダ、８２ ディスプレイコントローラ、８８ 画像ディスプレイ、１００ 画素、１０１ 第１センサ層、１０２ 第２センサ層、１１１ 第１画素アレイ、１１２ 第２画素アレイ、１１４ 基板、１１６ 金属配線、１２０ 色フィルタアレイ（ＣＦＡ）、１２２ マイクロレンズ、１２４ スペーシング層、１３０ フォトダイオード、１３２ 転送ゲート、１３４ フローティングディフュージョン、１３６ リセットゲートトランジスタ、１３８ ソースフォロワトランジスタ、１４０ ローセレクトトランジスタ、１４２ 出力ライン、１４４ 半導体部分、１４６ フォトダイオードの電荷収集深さ、１５０ 第１空間ピッチ、１５２ 第１方向、１５４ 第２空間ピッチ、１５６ 第２方向、１６０，１６２ フォトダイオードの光心、１６４ 画素カーネル、１６６ カラー画像再構成用画素カーネル、１７０ 位置ずれ、１７２ 位置合わせ用開口、Ｖ_DD 電圧源。

Claims (23)

1. 第１画素アレイを有する第１センサ層と、第２画素アレイを有する第２センサ層と、を備え、
   その画素毎に光心が存在し、
   第１画素アレイ内画素の光心と第２画素アレイ内画素の光心とのずれにより所定パターンが形成されるよう、第１センサ層が第２センサ層の上方に配されたイメージセンサ。
2. 請求項１記載のイメージセンサであって、第１方向沿い画素ピッチたる第１空間ピッチ及び第２方向沿い画素ピッチたる第２空間ピッチに関し、第１画素アレイでは第１空間ピッチが第２空間ピッチより大きく、第２画素アレイでは第２空間ピッチが第１空間ピッチより大きいイメージセンサ。
3. 請求項１記載のイメージセンサであって、個々の画素が、入射光に応じ電荷が集まるフォトディテクタと、電荷電圧変換機構と、フォトディテクタから電荷電圧変換機構へとその電荷を随時転送する転送ゲートと、を有するイメージセンサ。
4. 請求項１記載のイメージセンサであって、第１センサ層・第２センサ層間の位置ずれ及び向きずれ計測に使用される位置合わせ機構を備えるイメージセンサ。
5. 請求項１記載のイメージセンサであって、個々の画素に備わり入射光に応じ電荷が集まるフォトディテクタと、複数個のフォトディテクタが共通に接続される電荷電圧変換機構と、を備えるイメージセンサ。
6. 請求項１記載のイメージセンサであって、その第１センサ層の上方に色フィルタアレイを備えるイメージセンサ。
7. 請求項１記載のイメージセンサであって、背面照明型であるイメージセンサ。
8. 請求項１記載のイメージセンサであって、第３画素アレイを有する第３センサ層を備え、第３画素アレイ内画素の光心が第１画素アレイ内画素の光心及び第２画素アレイ内画素の光心に対しずれを有するイメージセンサ。
9. 請求項８記載のイメージセンサであって、第３センサ層に備わる第３画素アレイが、第３方向に沿った画素ピッチたる第３空間ピッチを有するイメージセンサ。
10. 請求項１記載のイメージセンサであって、第１センサ層が、第１所定波長域内の光を吸収するのに適した第１実効厚を有し、第２センサ層が、第２所定波長域内の光を吸収するのに適した第２実効厚を有するイメージセンサ。
11. 請求項１記載のイメージセンサであって、上記所定パターンが正方格子となるよう第１センサ層が第２センサ層の上方に配されたイメージセンサ。
12. 請求項１記載のイメージセンサであって、上記所定パターンが稠密格子となるよう第１センサ層が第２センサ層の上方に配されたイメージセンサ。
13. 画素毎に光心が存在する第１画素アレイを有する第１センサ層を準備するステップと、
    画素毎に光心が存在する第２画素アレイを有する第２センサ層を、第１センサ層が第２センサ層の上方に重なり第１画素アレイ内画素の光心と第２画素アレイ内画素の光心とのずれで所定パターンが形成されるよう、準備するステップと、
    第１センサ層で第１像を捉える一方第２センサ層で第２像を捉えるステップと、
    第１像と第２像を結合させて最終像を生成するステップと、
    を有する画像検出方法。
14. 請求項１３記載の画像検出方法であって、第１方向沿い画素ピッチたる第１空間ピッチ及び第２方向沿い画素ピッチたる第２空間ピッチに関し、第１画素アレイでは第１空間ピッチを第２空間ピッチより大きくし、第２画素アレイでは第２空間ピッチを第１空間ピッチより大きくする画像検出方法。
15. 請求項１３記載の画像検出方法であって、第１センサ層・第２センサ層間の位置ずれ及び向きずれ計測に使用される位置合わせ機構を準備するステップを有する画像検出方法。
16. 請求項１３記載の画像検出方法であって、第３画素アレイを有する第３センサ層を準備するステップを有する画像検出方法。
17. イメージセンサを製造する方法であって、
    第１センサ層側に第１画素アレイを形成するステップと、
    第２センサ層側に第２画素アレイを形成するステップと、
    第１画素アレイ内画素の光心と第２画素アレイ内画素の光心とのずれにより所定パターンが形成されるよう、第１センサ層を第２センサ層の上方に配するステップと、
    を有する方法。
18. 請求項１７記載の方法であって、第１センサ層の上方に色フィルタアレイを形成するステップを有する方法。
19. 請求項１７記載の方法であって、
    第３センサ層側に第３画素アレイを形成するステップと、
    第３画素アレイ内画素の光心が第１画素アレイ内画素の光心及び第２画素アレイ内画素の光心に対しずれるよう第１、第２及び第３センサ層を重ねて配するステップと、
    を有する方法。
20. 請求項１７記載の方法であって、第１方向沿い画素ピッチたる第１空間ピッチ及び第２方向沿い画素ピッチたる第２空間ピッチに関し、第１画素アレイでは第１空間ピッチを第２空間ピッチより大きくし、第２画素アレイでは第２空間ピッチを第１空間ピッチより大きくする方法。
21. 請求項１７記載の方法であって、
    第１センサ層に開口を形成するステップと、
    第１センサ層の開口越しに到来する光で生成される像を第２センサ層で捉えるステップと、
    捉えた像に基づき第１センサ層・第２センサ層間の位置ずれを計測するステップと、
    を有する方法。
22. 請求項１７記載の方法であって、上記所定パターンが正方格子となるよう第１センサ層を第２センサ層の上方に配する方法。
23. 請求項１７記載の方法であって、上記所定パターンが稠密格子となるよう第１センサ層を第２センサ層の上方に配する方法。

Images