JP2012253346A - 積層型セラミック電子部品及びその製造方法 - Google Patents

積層型セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2012253346A
JP2012253346A JP2012125216A JP2012125216A JP2012253346A JP 2012253346 A JP2012253346 A JP 2012253346A JP 2012125216 A JP2012125216 A JP 2012125216A JP 2012125216 A JP2012125216 A JP 2012125216A JP 2012253346 A JP2012253346 A JP 2012253346A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode pattern
region
printing
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012125216A
Other languages
English (en)
Inventor
Jae-Jong Lee
ジョン リー、ジェ
Jae-Yeol Che
ヨル チェ、ジェ
Heyon-Wook Lim
ウク リム、ヒョン
Sang-Cheol Bae
チョル ペ、サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012253346A publication Critical patent/JP2012253346A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は、積層型セラミック電子部品及びその製造方法に関する。
【解決手段】本発明の一実施形態によると、誘電体層と内部電極層とが交互に積層された積層体と外部電極とを含んでなる積層型セラミック電子部品であって、積層体で上下に隣り合う内部電極層が重ならないマージン部に位置される内部電極層の領域が、上下に隣り合う内部電極層が重なる重畳部に位置される内部電極層の領域より厚く形成され、マージン部の累積段差が減少することを特徴とする積層型セラミック電子部品が提案される。また、重ならない領域を形成する内部電極パターンの領域が、重なる領域を形成する内部電極パターンの領域より厚く形成されることを特徴とする積層型セラミック電子部品が提案される。
【選択図】図1

Description

本発明は、積層型セラミック電子部品及びその製造方法に関する。具体的には、上下に隣り合う内部電極層が重ならない区間の内部電極パターン領域の厚さが、残りの内部電極パターン領域より厚く形成された積層型セラミック電子部品及びその製造方法に関する。
積層型セラミック電子部品であるMLCC(multilayer ceramic condenser;積層セラミックコンデンサ)は、単位容積当たりの具現できる容量を増加させ、小型化及び高容量化する方向へ、その技術が発展している。
MLCCは、次のように製造される。誘電体粉末と添加剤とが混合されたスラリーをフィルム上に成形して、均一な誘電体シートを形成する。次に、誘電体シート上に、所望のパターンに応じて内部電極を印刷して印刷シートを製造する。印刷シートを一定サイズに切断した後積層して積層バー(bar)を形成する。その後、積層バーを圧着し、個別チップサイズに応じて切断する。切断されたグリーンチップ(green chip)は仮焼及び焼成を経て焼成チップとなる。その後、外部電極を形成した後、メッキ及び包装することによりMLCCが完成される。
従来の積層型セラミック電子部品の積層体の断面を示す図7を参照して、従来の積層型セラミック電子部品であるMLCCを説明する。
MLCCは図7に示すように、セラミック誘電体シート10上に内部電極30用ペーストが印刷された印刷シートを複数層積層した後、焼成して製造される。積層される内部電極層10が相違する極を有するためには、MLCCの両側の外部電極(不図示)と交互に接触されなければならない。このため、L方向(長さ方向)のマージン部分Mには、図7に示すように電極が印刷されない空間、即ち、段差または段差ギャップGが形成される。このような段差Gは、以後の積層と圧着工程で一部緩和されるが、重なる(overlap)区間の部分に比べ密度が低く、以後の工程で応力によるクラック発生の主要原因となる。
特に、MLCCが小型化及び高容量化する方向に技術が発展するにつれて、このために積層数が増加している。これにより、図7に図示されたマージン部分Mの累積段差が増加し、以後の工程で増加された応力によるクラックが発生しやすいという問題が発生する。
このような問題を解決すべく、マージン部分Mの累積段差を緩和するために、圧着時の圧着を強化してマージン部分を陥没させる方法が用いられている。
一方、韓国特許公開第2002−0009451号には、マージン部分の段差を解消するために、印刷される内部電極層の厚さ及びそれ以下の厚さに誘電体ペーストをマージン部分に印刷する方法が開示されている。
上述のマージン部分の累積段差を緩和するための方案として、まず、圧着を強化してマージン部分を陥没させる方法は、圧着を過多に増加させる場合、バー(bar)の変形による切断不良が増加する可能性がある。また、上記方法は、重なる部分の電極及び誘電体の変形、または/及び伸びにより、IR、またはBDVの減少のような電気的特性と信頼性が劣化するという欠点がある。結局、圧着の強化による累積段差の解消には限界がある。
一方、韓国特許公開第10−2002−0009451号に開示された方法は、段差の解消及びそれによるクラック発生の抑制に効果的であるが、印刷に適した粘度を有し、収縮率を制御するための適した固形分含量を有する別の誘電体ペーストを要するため、精密な印刷のためには誘電体印刷用パターンの設計が複雑になる。
従って、マージン部分の累積段差による問題点に対する根本的な解決が求められている。
韓国公開特許第10−2002−0009451号公報 特開2001−035743号公報 特開2001−185440号公報
本発明は、上述の問題を解決するためのもので、L方向(長さ方向)のマージン部分で発生する累積段差を緩和することによりクラックの発生を減少させるために、L方向のマージン部分の内部電極ペーストのLD(Lay Down値、純粋ニッケルの厚さで換算された内部電極パターンの印刷層の厚さ)を増加させることにより、以後の工程で累積される段差によるクラック発生が減少された積層型セラミック電子部品を提案することを目的とする。
上述の課題を解決するために、本発明の一実施形態によると、複数の誘電体層と複数の内部電極層とが交互に積層形成された積層体と、積層体の両側に形成された外部電極と、を含んでなる積層型セラミック電子部品であって、積層体は、上下に隣り合う内部電極層が重なる区間に対応してその中央部に形成された重畳部と、上下に隣り合う内部電極層が両側の外部電極と交互に連結され、重ならない区間に対応してその両側に形成されたマージン部と、を備え、マージン部に位置される内部電極層の領域が、重畳部に位置される内部電極層の領域より厚く形成され、マージン部の累積段差が減少することを特徴とする積層型セラミック電子部品が提案される。
本発明の一実施形態によると、マージン部に位置される内部電極層の領域の厚さは、重畳部に位置される内部電極層の領域の厚さの略105〜200%の範囲であることを特徴とする。
また、本発明の一実施形態によると、マージン部に位置される内部電極層の領域の幅は、重畳部に位置される内部電極層の領域の幅より狭く形成されることを特徴とする。
好ましくは、本発明の一実施形態によると、マージン部に位置される内部電極層の領域の幅は、重畳部に位置される内部電極層の領域の幅の略50〜90%の範囲であるように形成されることを特徴とする。
上述の課題を解決するために、本発明の他の実施形態によると、複数の誘電体層と複数の内部電極層とが交互に積層形成された積層体と、積層体の両側に形成された外部電極と、を含んでなる積層型セラミック電子部品の製造方法であって、誘電体層と内部電極層とが交互に積層された積層体を形成する段階を含み、積層体を形成する段階は、誘電体シートを準備する段階及び誘電体シート上に内部電極パターンを印刷する段階を含み、内部電極パターンを印刷する段階は、積層体で上下に隣り合う内部電極層が重なる領域を形成する内部電極パターンの領域より、積層体で上下に隣り合う内部電極層が両側の外部電極と交互に連結され、重ならない領域を形成する内部電極パターンの領域が厚いように内部電極パターンを印刷する段階を含むことを特徴とする積層型セラミック電子部品の製造方法が提案される。
本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、重なる領域を形成する内部電極パターンの領域の幅より、重ならない領域を形成する内部電極パターンの領域の幅が狭いように内部電極パターンを印刷する段階及び重なる領域を形成する内部電極パターンの領域より、重ならない領域を形成する内部電極パターンの領域を厚く形成する段階を含むことを特徴とする。
好ましくは、本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、重ならない領域を形成する内部電極パターンの領域が、重なる領域を形成する内部電極パターンの領域の幅の略50〜90%の範囲に減少された幅を有するように内部電極パターンを印刷する段階を含むことを特徴とする。
また、好ましくは、本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、内部電極パターンの印刷及び乾燥後の重ならない領域を形成する内部電極パターンの領域の厚さが、内部電極パターンの印刷及び乾燥後の重なる領域を形成する内部電極パターンの領域の厚さの略105〜200%であるように、重ならない領域を形成する内部電極パターンの領域で減少された幅を有するように内部電極パターンを印刷する段階を含むことを特徴とする。
また、本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、誘電体シート上に内部電極パターンの全部を1次印刷して乾燥する段階と、重ならない領域を形成する内部電極パターンの領域にのみ内部電極パターンを追加印刷して乾燥する段階と、重ならない領域を形成する内部電極パターンの領域を、残りの内部電極パターンの領域より厚く形成する段階と、を含むことを特徴とする。
好ましくは、本発明の製造方法の一実施形態によると、追加印刷の段階は、メタル含量が減少されたペーストを利用して、重ならない領域を形成する内部電極パターンの領域にのみ内部電極パターンを印刷する段階を含むことを特徴とする。
また、好ましくは、本発明の製造方法の一実施形態によると、追加印刷の段階は、スクリーン条件として、パターン、メッシュ及び乳剤膜の厚さ、そして印刷作業条件として、印圧、印刷速度、スキージ角度及びスナップオフのうち少なくとも一つ以上を変更して、重ならない領域を形成する内部電極パターンの領域にのみ内部電極パターンをスクリーン印刷する段階を含むことを特徴とする。
また、好ましくは、本発明の製造方法の一実施形態によると、内部電極パターンの追加印刷及び乾燥後の重ならない領域を形成する内部電極パターンの領域の厚さが、内部電極パターンの1次印刷及び乾燥後の残りの内部電極パターンの領域の厚さの略105〜200%の範囲であるように内部電極パターンを追加印刷する段階を含むことを特徴とする。
さらに、本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、積層体で上下に隣り合う内部電極層が重なる区間に対応するスクリーン乳剤膜の厚さと、積層体で上下に隣り合う内部電極層が重ならない区間に対応するスクリーン乳剤膜の厚さとが相違するスクリーンを用いて、重なる領域を形成する内部電極パターンの領域の厚さより、重ならない領域を形成する内部電極パターンの領域の厚さが厚いように内部電極パターンを印刷する段階を含むことを特徴とする。
好ましくは、本発明の製造方法の一実施形態によると、内部電極パターンを印刷する段階は、重ならない区間に対応するスクリーン乳剤膜の厚さが、重なる区間に対応するスクリーン乳剤膜の厚さの略105〜200%の範囲であるスクリーンを用いて、内部電極パターンをスクリーン印刷する段階を含むことを特徴とする。
本発明の製造方法の一実施形態によると、内部電極パターンが印刷された誘電体シートが多数積層された構造物を形成する段階及び構造物を圧着する段階をさらに含むことを特徴とする。
好ましくは、本発明の製造方法の一実施形態によると、一つの誘電体シート上に多数の内部電極パターンを印刷する段階と、多数の内部電極パターンが印刷された誘電体シートが多数積層形成された構造物を圧着する段階と、外部電極を両側に形成できるように、圧着された構造物を切断する段階と、をさらに含むことを特徴とする。
例え、本発明の好ましい一つの実施形態として明示的に言及されていないとしても、以上で言及された技術的特徴の可能な様々な組み合せによる本発明の実施形態が、当業者により自明に具現されることができる。
本発明の一実施形態によると、積層型セラミック電子部品で、L方向のマージン部分の内部電極パターンのLDを増加させることにより、容易かつ簡単にL方向マージン部分で発生する累積段差を緩和し、これにより、クラック発生を減少させることができる。
また、本発明の一実施形態によると、L方向のマージン部分の内部電極パターンのLDが、重なる部分の内部電極パターンのLDより所定範囲の増大率を有することにより、焼成工程後のクラック発生率を著しく減少させることができる。
本発明の様々な実施形態によって直接的に言及されていない様々な効果が、本発明の実施形態による様々な構成から当該技術分野にて通常の知識を有する者によって導出されることができるということはいうまでもない。
本発明の一実施形態による積層型セラミック電子部品の積層体を概略的に示す断面図である。 本発明の一実施形態による積層型セラミック電子部品の製造方法において、誘電体シート上に内部電極パターンが印刷されたことを概略的に示す図面である。 本発明の一実施形態による積層型セラミック電子部品の製造方法を概略的に示すフローチャートである。 本発明の他の一実施形態による積層型セラミック電子部品の製造方法を概略的に示すフローチャートである。 本発明の他の一実施形態による積層型セラミック電子部品の製造方法を概略的に示すフローチャートである。 本発明のさらに他の一実施形態による積層型セラミック電子部品の製造方法を概略的に示すフローチャートである。 従来の積層型セラミック電子部品の積層体を概略的に示す断面図である。
添付された図面を参照して、上述の課題を果たすための本発明の実施形態を説明する。本発明を説明するにあたり、同一符号は同一の構成を意味し、重複されたり、発明の意味が限定して解釈される可能性のある付加的な説明は省略することができる。
具体的に説明するにあたり、本明細書において一つの構成要素が他の構成要素と「直接連結」または「直接結合」などと言及されない限り、単純に「連結」または「結合」などと言及された場合には、「直接的に」連結または結合されていることができ、さらには、それらの間に、また他の構成要素が挿入されて連結または結合される形態も存在することができる。
本明細書において、単数の表現が記載されているとしても、発明の概念に反することなく、解釈が矛盾されたり、明らかに異なって解釈されない限り、複数の構成の全体を代表する概念として用いられることができるということに留意すべきである。本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の特徴や構成要素、またはそれらの組み合せの存在または付加可能性があるということに理解されるべきである。
以下、添付の図面を参照して、本発明の実施形態による積層型セラミック電子部品及びその製造方法を具体的に説明する。
図1は本発明の一実施形態による積層型セラミック電子部品の積層体を概略的に示す断面図であり、図2は本発明の一実施形態による積層型セラミック電子部品の製造方法において、誘電体シート上に内部電極パターンが印刷されたことを概略的に示す図面であり、図3から図6は、夫々本発明の一実施形態による積層型セラミック電子部品の製造方法を概略的に示すフローチャートである。
まず、図1を参照して、本発明の一実施形態による積層型セラミック電子部品を具体的に説明する。
本実施形態による積層型セラミック電子部品は、誘電体層10と内部電極層30とが交互に積層された積層体及び外部電極(不図示)を含んでなる。図1は、誘電体層10と内部電極層30とが交互に積層された積層体を図示している。具体的には、図1は積層体の長さ方向(L方向)の断面を概略的に示す。図示されていないが、外部電極は積層体の両側に形成される。
積層体は、複数の誘電体層10と複数の内部電極層30とが交互に積層形成されてなる。図1を参照すると、積層体はその中央部に形成された重畳部Oとその両側に形成されたマージン部Mからなる。中間の重畳部Oは上下に隣り合う内部電極層30が重なる(overlap)区間である。マージン部Mは、上下に隣り合う内部電極層30が互いに異なる極を有するようにするために、両側の外部電極(不図示)と交互に連結され、重ならない区間である。
図1に図示されたように、マージン部Mに位置される内部電極層または内部電極パターン領域33は、重畳部Oに位置される内部電極層または内部電極パターン領域より厚く形成されている。図1において、L方向のマージン部MでLD(Lay Down値、純粋ニッケルの厚さで換算された内部電極パターンの印刷層の厚さ)が増加する。LDは印刷されたペーストの重量を測定して換算することができる。または、XRF(X−ray fluorescence)分析を利用して測定することができる。例えば、ニッケルを内部電極に用いるMLCCでは、XRF測定で純粋ニッケル金属の厚さによって得られる蛍光X−rayの強さ変化を利用して、ニッケルペーストの印刷厚さを純粋ニッケルの厚さで換算してLDを得ることができる。
図1において、図面符号「tm」は積層体のマージン部Mに位置される内部電極層または内部電極パターン領域33の厚さであり、「to」は積層体の重畳部Oに位置される内部電極層または内部電極パターン領域の厚さである。「tm」と「to」の差により積層体のマージン部Mに段差ギャップGが減少し、これにより、多層構造の積層体のマージン部Mにおいての累積段差が減少する。減少された累積段差により、積層工程及び圧着工程のような以後の工程で、応力によるクラックの発生が著しく減少する。
本実施形態により、マージン部Mにおいての累積段差が減少することにより、積層体の圧着焼成の後にも積層型セラミック電子部品のマージン部Mの焼成クラックの発生率が減少するようになった。
本発明の好ましい実施形態を説明する。
下記の表1は、MLCCの製造において、Lマージン部(L方向のマージン部)のLD増加率による積層体焼成後のLマージン部における焼成クラックの発生率を示している。
Figure 2012253346
表1において、基準例は、L方向のマージン部(Lマージン部)と重畳部のLDが同様である従来方式によるLマージン部における焼成クラックの発生率を示し、比較例1から5は重畳部OよりLマージン部MのLDを増加させた場合のLマージン部における焼成クラックの発生率を示す。Lマージン部における焼成クラックの発生率の単位はppmで、百万個のうち焼成クラックが発生した個数で換算した値を示す。Lマージン部のLD増加率は、重畳部OのLDに対するLマージン部MのLDを百分率で示している。
表1に示したように、Lマージン部のLDを略200%に近く増加させる場合には、基準例に比べ焼成クラックの発生率が減少していることが分かる。しかし、表1の比較例5での215%のように、Lマージン部のLD増加率が略200%を超えた場合には、むしろ焼成クラックの頻度数が非常に増加し、ショート不良率も増加した。また、Lマージン部のLD増加率を略105%未満、例えば表1の比較例1での103%のように少しだけ増加させた場合には、焼成クラックの発生を減少させる改善効果が微小であった。表1を参照すると、比較例3に図示されたように、Lマージン部のLD増加率が略150%内外である場合、焼成クラックの発生率が著しく改善されたことが分かる。
表1を参照すると、好ましくは、本実施形態によると、積層体のマージン部に位置される内部電極層領域33の厚さtmは、重畳部に位置される内部電極層30の領域の厚さtoの略105〜200%の範囲である。Lマージン部のLD増加率が略105%未満である場合には、本発明の効果である焼成クラックの発生率の改善効果が充分に得られない可能性があり、LD増加率が略200%を超える場合には、積層時のLマージン部分の厚さ増加により焼成クラックの発生率が高くなり、誘電体層10の過多な反り発生によりMLCCの電気的特性及び信頼性が劣化する可能性がある。また、LD増加率が略200%を超える場合には、段差Gがさらに悪化して、積層体の層間剥離が誘発される可能性がある。
次に、図2を参照して、本発明の一実施形態を説明する。図2は、誘電体シート上に内部電極パターンが印刷されたことを概略的に示している。図2を参照すると、積層体のマージン部Mに位置される内部電極層領域33の幅は、積層体の重畳部Oに位置される内部電極層領域の幅より狭く形成されている。例えば、内部電極パターン30の印刷時、内部電極パターン30でLマージン部分の印刷幅を減少させて印刷することにより、Lマージン部分のLDを増加させることができる。好ましくは、本実施形態によると、マージン部Mに位置される内部電極層領域33で狭く形成された幅を有する両エッジ部のサドル(saddle)部分が互いに少なくても一部重なり、マージン部Mに位置される内部電極層領域33が重畳部Oに位置される内部電極層領域より厚く形成される。本実施形態によると、マージン部Mの焼成クラックの発生率が減るようになる。
好ましくは、本発明の一実施形態によると、積層体のマージン部Mに位置される内部電極層領域33の幅は、積層体の重畳部Oに位置される内部電極層領域の幅の略50〜90%の範囲であるように形成される。
次に、本発明の他の実施形態による積層型セラミック電子部品の製造方法を図2から図6を参照して説明する。本発明の実施形態により、複数の誘電体層10と複数の内部電極層30とが交互に積層形成された積層体及び積層体の両側に形成された外部電極(不図示)を含んでなる積層型セラミック電子部品に対する製造方法が説明される。本発明の他の実施形態による積層型セラミック電子部品の製造方法を説明するにあたり、上述の実施形態による積層型セラミック電子部品についての説明が参照される。
図3は、積層型セラミック電子部品の製造方法の実施形態において、積層体を形成する工程を具体的に示す。
図3を参照すると、本発明の一実施形態による積層型セラミック電子部品の製造方法は、誘電体層10と内部電極層30とが交互に積層された積層体を形成する工程を含む。積層体の形成工程は、誘電体シート10を準備する段階(S100)と、誘電体シート上に内部電極パターン30を印刷する段階(S300)と、を含む。
この際、内部電極パターン30を印刷する段階は、積層体で上下に隣り合う内部電極層30が重なる領域を形成する内部電極パターンの領域より、積層体で上下に隣り合う内部電極層30が両側の外部電極(不図示)と交互に連結されて重ならない領域(Lマージン部分)を形成する内部電極パターン領域33が厚いように内部電極パターン30を印刷する段階を含む(S300)。
本実施形態の方法を利用してLマージン部分のLDを重なる(overlap)部分Oより増加させると、焼成後のLマージン部分の累積段差によるクラックの発生を減少させることができる。
Lマージン部分の内部電極層30または内部電極パターン30の厚さtmを、重なる(overlap)部分の内部電極層30または内部電極パターン30の厚さtoより増加させる方法は様々である。具体的な方法は、次の実施形態で説明する。
次に、本発明の一実施形態による製造方法を図2または/及び図4を参照して具体的に説明する。図2は積層型セラミック電子部品の製造方法において、誘電体シート10上に内部電極パターン30が印刷されたことを概略的に示しており、図4は積層型セラミック電子部品の製造方法において、積層体を形成する工程を示している。
図4を参照すると、内部電極パターン30を印刷する段階は、重なる領域を形成する内部電極パターン領域の幅より、重ならない領域(Lマージン部分)を形成する内部電極パターン領域33の幅が狭いように内部電極パターン30を印刷する段階を含む。重ならない領域を形成する内部電極パターン領域33で内部電極パターン30の幅を狭く印刷することにより、重なる領域を形成する内部電極パターン領域より、重ならない領域を形成する内部電極パターン領域33を厚く形成することができる。
内部電極パターン30をペーストで印刷する場合、内部電極パターン30でLマージン部分の印刷面積、具体的には単位長さ当り印刷面積または印刷幅を減少させ、Lマージン部分のLDを増加させることができる。例えば、スクリーン印刷では、印刷面積の全体に対して、印刷面のエッジ部分の印刷塗布量が印刷面の中央部分に比べ増加するサドル(saddle)部分が生じる。従って、Lマージン部分の内部電極パターンの印刷幅を減少させると、印刷後に幅両端のエッジ部分のサドル部分が互いに重なるようにすることができる。これにより、多重印刷などを行わなくても、Lマージン部分の印刷厚さtmを一定部門増加させることができる。好ましくは、本実施形態によると、重ならない領域を形成する内部電極パターン領域33の幅、即ち、Lマージン部分の内部電極パターンの印刷幅の両端のエッジ部分のサドル部分が互いに少なくても一部重なるように、Lマージン部分で内部電極パターンが減少された印刷幅を有するように印刷する。
例えば、上記表1において、比較例2は本実施形態と同様の方式が適用されたものである。Lマージン部分の内部電極パターンの印刷幅の減少によるLマージン部分の印刷厚さtmの増加は、ペーストの粘性、ペーストの表面張力、Lマージン部分の印刷幅、ペースト印刷の厚さなどの調節により得られる。即ち、ペーストの粘性を大きくするか、または表面張力の大きいペーストを用いるか、またはLマージン部分の印刷幅をより狭くしてサドル部分が重なる部分が大きくなるようにして、Lマージン部分の印刷厚さtmを増加させることができる。また、Lマージン部分の内部電極パターンの印刷幅の減少だけでなく、次の実施形態のように、二重印刷のような多重印刷を行うか、または乳剤膜の厚さが相違するスクリーンを用いてLマージン部分の印刷の厚さtmを増加させることができる。
好ましくは、本実施形態によると、内部電極パターンの印刷及び乾燥後の重ならない領域(Lマージン部分)を形成する内部電極パターン領域33の厚さtmが、内部電極パターンの印刷及び乾燥後の重なる領域を形成する内部電極パターン領域の厚さtoの略105〜200%の範囲内に属するように、重ならない領域を形成する内部電極パターン領域33で内部電極パターンが減少された幅を有するように印刷される。
また、好ましい一実施形態を説明する。本実施形態によると、重ならない領域を形成する内部電極パターン領域33が、重なる領域を形成する内部電極パターン領域の幅の略50〜90%の範囲に減少された幅を有するように内部電極パターンを印刷する。重ならない領域を形成する内部電極パターン領域33の幅が、重なる領域を形成する内部電極パターン領域の幅の90%を超える場合には、印刷幅の減少が微小であるためサドル部分が重ならなくなる可能性がある。また、重ならない領域を形成する内部電極パターン領域33の幅を減らしすぎる場合には、外部電極と接触できる面積が狭くなりすぎて、容量具現が困難になる。また、印刷幅が小さすぎる場合、均一に印刷することが困難になる。
次に、本発明の他の一実施形態を図6を参照して説明する。
図6を参照すると、内部電極パターン30を印刷する段階(S1400)は、内部電極パターン30を1次印刷及び乾燥する段階(S1410)及び内部電極パターン30を追加印刷及び乾燥する段階(S1430)を含む。1次印刷で、誘電体シート10上に内部電極パターン30の全部を印刷及び乾燥する(S1410)。内部電極パターン30を1次印刷及び乾燥した後、重ならない領域を形成する内部電極パターン領域33にのみ追加印刷及び乾燥する(S1430)。追加印刷(S1430)では、重ならない領域を形成する内部電極パターン領域33に該当するLマージン部分にのみ内部電極パターン30を印刷することができるように設計されたスクリーンを利用する。好ましくは、追加印刷では、1次印刷で用いられたペーストと同一のペーストが用いられる。この際、ペーストに含まれたメタル含量は、追加印刷に後続する乾燥後のLD増加率の調整により変更することができる。追加印刷により、重ならない領域を形成する内部電極パターン領域33が、残りの内部電極パターン領域より厚く形成される。
好ましくは、本実施形態によると、追加印刷時、メタル含量が減少されたペーストを利用して、重ならない領域を形成する内部電極パターン領域33にのみ内部電極パターンが印刷される。追加印刷時、ペーストのメタル含量を調節することにより、所望のLDの制御が可能である。
追加印刷時、LD増加率を制御するための方法として、ペーストのメタル含量を調節する方法の他に、スクリーン条件を変えたり、または印刷作業条件を変えるなどの多様な方法が挙げられる。
好ましくは、本実施形態によると、追加印刷時、スクリーン条件として、パターン、メッシュ及び乳剤膜の厚さ、そして印刷作業条件として、印圧(Impression Pressure)、印刷速度、スキージ角度及びスナップオフ(snap−off、スクリーンマスクと被印刷物との間の距離)のうち少なくとも一つ以上の条件を変えて、重ならない領域を形成する内部電極パターン領域33にのみ内部電極パターンがスクリーン印刷される。乳剤膜(emulsion)は、スクリーンメッシュの下部に形成された膜であり、ペーストの非浸透領域を形成する。本実施形態では、追加印刷時、スクリーン条件が相違するスクリーンを利用して、または/及び印刷作業条件を変えることにより、Lマージン部分のLD増加率を調節する。
好ましくは、本実施形態によると、内部電極パターンの追加印刷及び乾燥後の重ならない領域を形成する内部電極パターン領域33の厚さtmが、内部電極パターンの1次印刷及び乾燥後の残りの内部電極パターン領域の厚さtoの略105〜200%であるように内部電極パターンを追加印刷する。例えば、上記表1においての比較例3及び4で、Lマージン部分に対応する内部電極パターン30の領域33に対して二重印刷方式が適用された。追加印刷及び乾燥後の重ならない領域を形成する内部電極パターン領域33の厚さtmが、1次印刷及び乾燥後の残りの内部電極パターン領域の厚さtoの200%を超える場合、段差Gがさらに悪化するため、積層体の層間剥離を誘発するようになる。
次に、Lマージン部分の内部電極層または内部電極パターンの厚さtmを増加させるための他の一実施形態を説明する。
図示されていないが、内部電極パターン30を印刷する段階は、積層体で上下に隣り合う内部電極層30が重なる区間Oに対応するスクリーン乳剤膜の厚さと、積層体で上下に隣り合う内部電極層30が重ならない区間Mに対応するスクリーン乳剤膜の厚さと、が相違するスクリーンを用いて、重なる領域を形成する内部電極パターン領域の厚さtoより、重ならない領域を形成する内部電極パターン領域33の厚さtmが厚いように内部電極パターンを印刷する段階を含む。
好ましくは、本実施形態によると、重ならない区間Mに対応するスクリーン乳剤膜の厚さは、重なる区間に対応するスクリーン乳剤膜の厚さの略105〜200%程度であるスクリーンを用いて内部電極パターンがスクリーン印刷される。これにより、Lマージン部分の内部電極層領域33の厚さtmが、重畳部に位置される内部電極層領域の厚さtoの略105〜200%の範囲内に維持されることができる。
次に、図5を参照して、本発明の他の実施形態による製造方法を説明する。
図5を参照すると、本発明の他の実施形態によると、内部電極パターン30が印刷された誘電体シート10が多数積層された構造物を形成し、その後、積層された構造物を圧着する(S1500)。
図5は重ならない領域を形成する内部電極パターン領域33で印刷回路基板の幅を狭く印刷する実施形態で、積層された構造物を形成して圧着することを示しているが、内部電極パターン30が印刷された誘電体シート10が多数積層された構造物を形成し、積層された構造物を圧着する工程は、図6に図示されたLマージン部分の内部電極パターン33に対して二重印刷を行う実施形態、または/及び図示されていないが、重畳区間O及びマージン区間Mに応じてスクリーン乳剤膜の厚さが相違するスクリーンを用いる実施形態などにおいても、同様に適用可能である。
内部電極パターン30が印刷された誘電体シート10が多数積層された構造物を形成する方法は様々である。例えば、誘電体シート10上に内部電極パターン30を印刷し、内部電極パターン30が印刷された多数の誘電体シート10を積層することにより積層体を形成することができる。または、内部電極パターン30が印刷された誘電体シート10上に、さらに他の誘電体シート10を準備し、この他の誘電体シート10上に内部電極パターン30を印刷する過程を繰り返して行うことにより、内部電極パターン30が印刷された誘電体シート10が多数積層された構造物を形成することができる。
図5を参照して、本発明の他の実施形態による製造方法を説明すると、一つの誘電体シート10上に多数の内部電極パターン30を印刷し、多数の内部電極パターン30が印刷された誘電体シート10が多数積層されて形成された構造物を圧着した後、外部電極(不図示)を両側に形成できるように、圧着された構造物を切断する(S1700)。図2を参照すると、前記積層体を多数の積層体に分けられるように切断するための切断線が図示されている。上述したように、図5においての工程S1700は、重ならない領域を形成する内部電極パターン領域33での内部電極パターンの幅を狭く印刷する実施形態だけでなく、図6に図示されたLマージン部分の内部電極パターン33に対して二重印刷を行う実施形態、または/及び図示されていないが、重畳区間O及びマージン区間Mに応じてスクリーン乳剤膜の厚さが相違するスクリーンを用いる実施形態などにおいても適用可能である。
図5を参照すると、夫々の積層体に切断された積層体に、焼成工程(不図示)を行った後、図5に図示された外部電極の形成工程(S2000)を経ることにより、積層型セラミック電子部品が製造される。
以上、上述の実施形態及び添付の図面は、本発明の範疇を制限するものではなく、本発明に対する当該技術分野にて通常の知識を有する者の理解を容易にするために例示的に説明されたものである。従って、本発明の様々な実施形態は、本発明の本質的な特性を外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求範囲に記載された発明によって解釈されるべきであり、当該技術分野にて通常の知識を有する者による様々な変更、代案、均等物などを含む。
10 誘電体層または誘電体シート
30 内部電極層または内部電極パターン
33 マージン部に位置する内部電極パターン領域
O 積層体の重畳部
M 積層体のマージン部

Claims (16)

  1. 複数の誘電体層と複数の内部電極層とが交互に積層形成された積層体と、前記積層体の両側に形成された外部電極と、を含んでなる積層型セラミック電子部品であって、
    前記積層体は、積層方向に隣り合う内部電極層が重なる区間に対応してその中央部に形成された重畳部と、積層方向に隣り合う内部電極層が両側の外部電極と交互に連結され、重ならない区間に対応してその両側に形成されたマージン部と、を備え、
    前記マージン部に位置する内部電極層の領域が、前記重畳部に位置する前記内部電極層の領域より厚く形成され、前記マージン部の累積段差が減少することを特徴とする積層型セラミック電子部品。
  2. 前記マージン部に位置する内部電極層の領域の厚さは、重畳部に位置する前記内部電極層の領域の厚さの105〜200%の範囲であることを特徴とする請求項1に記載の積層型セラミック電子部品。
  3. 前記マージン部に位置する前記内部電極層の領域の幅は、前記重畳部に位置する前記内部電極層の領域の幅より狭く形成されることを特徴とする請求項1または2に記載の積層型セラミック電子部品。
  4. 前記マージン部に位置する内部電極層の領域の幅は、前記重畳部に位置する内部電極層の領域の幅の50〜90%の範囲であるように形成されることを特徴とする請求項3に記載の積層型セラミック電子部品。
  5. 複数の誘電体層と複数の内部電極層とが交互に積層形成された積層体と、積層体の両側に形成された外部電極と、を含んでなる積層型セラミック電子部品の製造方法であって、
    誘電体シートを準備する段階及び前記誘電体シート上に内部電極パターンを印刷する段階を有する、前記誘電体層と前記内部電極層とが交互に積層された積層体を形成する段階を備え、
    前記内部電極パターンを印刷する段階は、前記積層体において積層方向に隣り合う内部電極層が重なる領域を形成する内部電極パターンの領域より、前記積層体において積層方向に隣り合う内部電極層が両側の外部電極と交互に連結され、重ならない領域を形成する内部電極パターンの領域が厚いように前記内部電極パターンを印刷する段階を含むことを特徴とする積層型セラミック電子部品の製造方法。
  6. 前記内部電極パターンを印刷する段階は、前記重なる領域を形成する内部電極パターンの領域の幅より、前記重ならない領域を形成する内部電極パターンの領域の幅が狭いように前記内部電極パターンを印刷する段階及び前記重なる領域を形成する内部電極パターンの領域より、前記重ならない領域を形成する内部電極パターンの領域を厚く形成する段階を含むことを特徴とする請求項5に記載の積層型セラミック電子部品の製造方法。
  7. 内部電極パターンを印刷する段階は、前記重ならない領域を形成する内部電極パターンの領域が、前記重なる領域を形成する内部電極パターンの領域の幅の50〜90%の範囲に減少された幅を有するように内部電極パターンを印刷する段階を含むことを特徴とする請求項6に記載の積層型セラミック電子部品の製造方法。
  8. 内部電極パターンを印刷する段階は、内部電極パターンの印刷及び乾燥後の前記重ならない領域を形成する内部電極パターンの領域の厚さが、内部電極パターンの印刷及び乾燥後の前記重なる領域を形成する内部電極パターンの領域の厚さの105〜200%であるように、前記重ならない領域を形成する内部電極パターンの領域で減少された幅を有するように内部電極パターンを印刷する段階を含むことを特徴とする請求項6または7に記載の積層型セラミック電子部品の製造方法。
  9. 前記内部電極パターンを印刷する段階は、前記誘電体シート上に内部電極パターンの全部を1次印刷して乾燥する段階と、前記重ならない領域を形成する内部電極パターンの領域にのみ内部電極パターンを追加印刷して乾燥する段階と、前記重ならない領域を形成する内部電極パターンの領域を、残りの内部電極パターンの領域より厚く形成する段階と、を含むことを特徴とする請求項5に記載の積層型セラミック電子部品の製造方法。
  10. 前記追加印刷の段階は、メタル含量が減少されたペーストを利用して、前記重ならない領域を形成する内部電極パターンの領域にのみ前記内部電極パターンを印刷する段階を含むことを特徴とする請求項9に記載の積層型セラミック電子部品の製造方法。
  11. 前記追加印刷の段階は、スクリーン条件としての、パターン、メッシュ及び乳剤膜の厚さ、並びに印刷作業条件としての、印圧、印刷速度、スキージ角度及びスナップオフのうち少なくとも一つ以上を変更して、前記重ならない領域を形成する内部電極パターンの領域にのみ前記内部電極パターンをスクリーン印刷する段階を含むことを特徴とする請求項9または10に記載の積層型セラミック電子部品の製造方法。
  12. 内部電極パターンの追加印刷及び乾燥後の前記重ならない領域を形成する内部電極パターンの領域の厚さが、内部電極パターンの1次印刷及び乾燥後の前記残りの内部電極パターンの領域の厚さの105〜200%の範囲であるように内部電極パターンを追加印刷する段階を含むことを特徴とする請求項9から11の何れか1項に記載の積層型セラミック電子部品の製造方法。
  13. 前記内部電極パターンを印刷する段階は、前記積層体において積層方向に隣り合う内部電極層が重なる区間に対応するスクリーン乳剤膜の厚さと、前記積層体において積層方向に隣り合う内部電極層が重ならない区間に対応するスクリーン乳剤膜の厚さとが相違するスクリーンを用いて、前記重なる領域を形成する内部電極パターンの領域の厚さより、前記重ならない領域を形成する内部電極パターンの領域の厚さが厚いように内部電極パターンを印刷する段階を含むことを特徴とする請求項5に記載の積層型セラミック電子部品の製造方法。
  14. 前記内部電極パターンを印刷する段階は、前記重ならない区間に対応するスクリーン乳剤膜の厚さが、前記重なる区間に対応するスクリーン乳剤膜の厚さの105〜200%の範囲であるスクリーンを用いて、前記内部電極パターンをスクリーン印刷する段階を含むことを特徴とする請求項13に記載の積層型セラミック電子部品の製造方法。
  15. 前記内部電極パターンが印刷された前記誘電体シートが複数積層された構造物を形成する段階及び前記構造物を圧着する段階をさらに含むことを特徴とする請求項5から14の何れか一つに記載の積層型セラミック電子部品の製造方法。
  16. 一つの誘電体シート上に複数の内部電極パターンを印刷する段階と、前記複数の内部電極パターンが印刷された前記誘電体シートが複数積層形成された構造物を圧着する段階と、前記外部電極を両側に形成できるように、前記圧着された構造物を切断する段階と、をさらに含むことを特徴とする請求項15に記載の積層型セラミック電子部品の製造方法。
JP2012125216A 2011-05-31 2012-05-31 積層型セラミック電子部品及びその製造方法 Pending JP2012253346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0052070 2011-05-31
KR1020110052070A KR101922863B1 (ko) 2011-05-31 2011-05-31 적층형 세라믹 전자부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2012253346A true JP2012253346A (ja) 2012-12-20

Family

ID=47261532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012125216A Pending JP2012253346A (ja) 2011-05-31 2012-05-31 積層型セラミック電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US8587920B2 (ja)
JP (1) JP2012253346A (ja)
KR (1) KR101922863B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113744A (ja) * 2019-01-16 2020-07-27 ジン キム,モッ 切断用ブレード及びこれを用いた切断装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258230A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品
KR101771730B1 (ko) * 2012-08-07 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150019279A (ko) * 2013-08-13 2015-02-25 삼성전기주식회사 적층 세라믹 부품 및 그 제조방법
KR101642636B1 (ko) * 2015-01-05 2016-07-25 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
US10580584B2 (en) * 2017-06-28 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
DE102018115085B4 (de) * 2018-06-22 2021-03-25 Tdk Electronics Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung eines keramischen Vielschichtbauelements
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210069280A (ko) * 2019-12-03 2021-06-11 삼성전기주식회사 적층형 전자 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972715A (ja) * 1982-10-20 1984-04-24 松下電器産業株式会社 積層コンデンサ
JPH0474413U (ja) * 1990-11-10 1992-06-30
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JPH1197288A (ja) * 1997-07-24 1999-04-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2008294298A (ja) * 2007-05-25 2008-12-04 Murata Mfg Co Ltd 電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298127A (ja) * 1996-05-09 1997-11-18 Murata Mfg Co Ltd 積層コンデンサ
JP3067698B2 (ja) * 1997-06-27 2000-07-17 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP2001035743A (ja) 1999-07-23 2001-02-09 Marcon Electronics Co Ltd 金属化フィルムコンデンサ
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
JP2001185440A (ja) 1999-12-24 2001-07-06 Kyocera Corp 積層セラミックコンデンサ
JP3610891B2 (ja) 2000-07-21 2005-01-19 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP2006013380A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Tdk株式会社 積層コンデンサアレイ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972715A (ja) * 1982-10-20 1984-04-24 松下電器産業株式会社 積層コンデンサ
JPH0474413U (ja) * 1990-11-10 1992-06-30
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JPH1197288A (ja) * 1997-07-24 1999-04-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2008294298A (ja) * 2007-05-25 2008-12-04 Murata Mfg Co Ltd 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113744A (ja) * 2019-01-16 2020-07-27 ジン キム,モッ 切断用ブレード及びこれを用いた切断装置
JP7336947B2 (ja) 2019-01-16 2023-09-01 ジン キム,モッ 切断用ブレード及びこれを用いた切断装置

Also Published As

Publication number Publication date
US8587920B2 (en) 2013-11-19
KR20120133438A (ko) 2012-12-11
US20120307415A1 (en) 2012-12-06
KR101922863B1 (ko) 2018-11-28

Similar Documents

Publication Publication Date Title
JP2012253346A (ja) 積層型セラミック電子部品及びその製造方法
JP5271377B2 (ja) 積層セラミックコンデンサ
US8810993B2 (en) Laminated capacitor
CN104465085B (zh) 多层陶瓷电子组件和安装有该多层陶瓷电子组件的板
JP2007243040A (ja) 積層セラミック電子部品
JP2013055314A (ja) セラミック電子部品及びその製造方法
JP5684303B2 (ja) 積層セラミック電子部品及びその製造方法
JP2014022719A (ja) 積層セラミック電子部品及びその製造方法
JP5852321B2 (ja) 積層セラミックコンデンサ
JP2015211210A (ja) 積層セラミック電子部品及びその製造方法
KR20140047419A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2013222958A (ja) 積層セラミック電子部品及びその製造方法
JP4998222B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2014154543A (ja) 導電性ペースト組成物、これを用いた積層セラミックキャパシタ及びこれを用いた積層セラミックキャパシタの製造方法
TWI474352B (zh) 積層陶瓷電容器
JP2014212291A (ja) 積層セラミック電子部品、その製造方法及びその実装基板
JP2015053512A (ja) 積層セラミックコンデンサ
JP2014093516A (ja) 積層セラミック電子部品及びその製造方法
JP6110927B2 (ja) 積層セラミックコンデンサ
JP2015026864A (ja) 積層セラミックコンデンサ
JP2005303029A (ja) 積層セラミック電子部品の製造方法
JP2020061433A (ja) セラミック電子部品及びその製造方法
JP2013078932A (ja) スクリーン印刷板及びこれを利用した積層型セラミックキャパシタの製造方法及び積層型セラミックキャパシタ
KR20130106120A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5957998B2 (ja) スクリーン版、及び積層型電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160913