JP2012235363A - 撮像装置 - Google Patents

Abstract

【課題】暗電流に起因するシェーディングを低減する。
【解決手段】電子カメラ１は、２次元状に配置された複数の画素を有する固体撮像素子３と、１つのフレームの画像信号を読み出すように、かつ、前記１つのフレームの画像信号における前記複数の画素のうちの２つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、固体撮像素子３を制御するＴＧ５と、前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得部９ａと、前記１つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して補正量取得部９ａにより得られる補正量で補正する補正手段９，１０，１１と、を備える。
【選択図】図１

Description

本発明は、撮像装置に関するものである。

従来から、ＣＭＯＳ型等の固体撮像素子を有し、この固体撮像素子により得られた画像信号に基づいて黒レベル信号（ＯＢ信号）を生成し、この画像信号に対して補正処理（画像信号から黒レベル補正信号を差し引く処理）を行う撮像装置が、提供されている（例えば、下記特許文献１）。

特開２００４−２８９３７５号公報

しかしながら、前述したような従来の撮像装置では、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。この点については、後に、本発明と比較される比較例の説明において詳述する。

本発明は、このような事情に鑑みてなされたもので、暗電流に起因するシェーディングを低減することができる撮像装置を提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による撮像装置は、２次元状に配置された複数の画素を有する固体撮像素子と、１つのフレームの画像信号を読み出すように、かつ、前記１つのフレームの画像信号における前記複数の画素のうちの２つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、前記固体撮像素子を制御する制御部と、前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得手段と、前記１つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正する補正手段と、を備えたものである。

第２の態様による撮像装置は、前記第１の態様において、前記制御部は、前記複数の画素のうちの同一行の画素からの画素信号の読み出しタイミングが同一であるとともに、前記複数の画素のうちの異なる行の画素からの画素信号の読み出しタイミングが異なるように、前記固体撮像素子を制御するものである。

第３の態様による撮像装置は、前記第１又は第２の態様において、前記補正手段は、前記１つのフレームの画像信号における画素信号に、その画像信号がアナログ信号の状態で、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正されたオフセットを付与するオフセット付与手段を、有するものである。

第４の態様による撮像装置は、前記第１又は第２の態様において、前記１つの画像信号における画素信号をＡ／Ｄ変換するＡ／Ｄ変換手段を備え、前記補正手段は、前記Ａ／Ｄ変換手段によりＡ／Ｄ変換された後の画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られた補正量で補正するものである。

第５の態様による撮像装置は、前記第１乃至第４のいずれかの態様において、前記固体撮像素子の温度に応じた検出温度を得る温度検出手段を備え、前記補正量取得手段は、前記温度検出手段により検出された検出温度に応じて、前記補正量を得るものである。

第６の態様による撮像装置は、前記第１乃至第５のいずれかの態様において、前記１つの画像信号における画素信号を、指令された可変のゲインで増幅する可変ゲイン増幅部を備え、前記補正手段は、前記可変ゲイン増幅部により増幅された後の前記１つの画像信号における画素信号を、補正し、前記補正量取得手段は、前記ゲインに比例して、前記補正量を得るものである。

第７の態様による撮像装置は、前記第１乃至第６のいずれかの態様において、互いに異なる前記読み出しタイミングは、指令された可変の同一の時間ずつ順次ずれ、前記補正量取得手段は、前記時間に比例して、前記補正量を得るものである。

本発明によれば、暗電流に起因するシェーディングを低減することができる撮像装置を提供することができる。

本発明の一実施の形態による撮像装置としての電子カメラを示す概略ブロック図である。 図１中の固体撮像素子の概略構成を示す回路図である。 図１中の固体撮像素子の画素を示す回路図である。 図１中の固体撮像素子の動作例を示すタイミングチャートである。 図１中の固体撮像素子で得られアナログ増幅された後の１フレームの画像信号の暗電流レベルを模式的に示す図である。 固体撮像素子の温度と暗電流比との関係を示す図である。 ゲインと暗電流比との関係を示す図である。 １水平期間の長さと暗電流比との関係を示す図である。 図５に示す暗電流レベルに一定のオフセットを付与したものを模式的に示す図である。 図５に示す暗電流レベルに、補正したオフセットを付与したものを模式的に示す図である。 図１０に示す暗電流レベルから黒レベルを差し引いたものを模式的に示す図である。 図１に示す電子カメラの動作例を示す概略フローチャートである。

以下、本発明による撮像装置について、図面を参照して説明する。

［第１の実施の形態］
図１は、本発明の一実施の形態による撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１は、撮影レンズ２と、固体撮像素子３と、装置全体を制御するＣＰＵ４と、撮像制御部を構成するＴＧ（タイミングジェネレータ）５と、ＣＰＵ４に種々の操作信号を供給するレリーズ釦等を含む操作部６と、温度センサ７と、可変ゲイン増幅部としてのＡＧＣ回路（ゲイン・コントロール・アンプ回路）８と、黒レベル設定・出力部９と、Ｄ／Ａ変換器１０と、アナログ加算器１１と、Ａ／Ｄ変換器１２と、バッファメモリ１３と、画像処理部１４と、記録部１５とを備えている。

撮影レンズ２は、ＣＰＵ４からの指令を受けたレンズ制御部（図示せず）によってフォーカスや絞りが駆動される。撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。固体撮像素子３は、ＣＰＵ４からの指令によりＴＧ５が発生するタイミング信号によって駆動され、撮影レンズ２により形成される被写体像を撮像し、その画像信号をＡＧＣ回路８に出力する。

操作部６によって、ＩＳＯ感度や撮影モード等を設定することができるようになっている。ＣＰＵ４は、設定されたＩＳＯ感度を実現するために必要なアナログ増幅のゲインとデジタル増幅のゲインを指令する。アナログ増幅のゲインはＣＰＵ４からＡＧＣ回路８に指令され、デジタル増幅のゲインはＣＰＵ４から画像処理部１４に指令される。ＡＧＣ回路８は、固体撮像素子３から読み出されたアナログの画素信号を、ＣＰＵ４からの指令に応じた可変のゲインで増幅する。

黒レベル設定・出力部９は、補正量取得部９ａを有し、補正量取得部９ａで得た補正量に基づいて、黒レベルの設定値となるオフセット値を設定し、この値を出力する。この黒レベル設定・出力部９については、後に詳述する。

温度センサ７は、固体撮像素子３の温度を直接的又は間接的に検出し、固体撮像素子３の温度に応じた検出温度θａを示す検出温度データを出力する。本実施の形態では、温度センサ７は、具体的には、検出温度θａとして固体撮像素子３の温度を示す検出温度データを出力する。この検出温度データは、ＣＰＵ４を介して黒レベル設定・出力部９に供給され、後述するように黒レベル設定・出力部９において用いられる。

図２は、図１中の固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、ＣＭＯＳ型の固体撮像素子として構成されている。固体撮像素子３は、２次元マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。図では区別していないが、大部分の画素２０は、入射光を光電変換して入射光に応じた信号を生成する有効画素であるが、残りの画素（例えば、有効画素が配置されている有効画素領域の上下左右に配置された画素）は、黒レベルの信号を生成するオプチカルブラック画素（ＯＢ画素）となっている。本実施の形態では、前記ＯＢ画素は、光電変換部を有していない点を除いて有効画素と同様に構成されたものである。

図２において、横に４行縦に４行の１６個の画素を示している。しかし、本実施の形態では、画素数はそれよりもはるかに多くなっている。もっとも、本発明では、画素数は特に限定されるものではない。

周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３，２４、画素２０からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ回路）２７、ＣＤＳ回路２７から出力される信号を受け取る水平信号線２８等からなる。

垂直走査回路２１及び水平走査回路２２は、電子カメラ１のＴＧ５からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、画素信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。

画素２０から出力された信号は、ＣＤＳ回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８を介して外部に信号が出力される。

図３は、図１中の固体撮像素子３の画素２０を示す回路図である。各画素２０は、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオード４１と、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部４２と、フォトダイオード４１からフローティング容量部４２へ電荷を転送する転送部としての転送トランジスタ４３と、フローティング容量部４２の電圧に応じた信号を出力する増幅部としての画素アンプ４４と、フローティング容量部４２の電圧をリセットするリセット部としてのリセットトランジスタ４５と、当該画素２０を選択するための選択部としての選択トランジスタ４６とを有している。なお、図３において、ＶＤＤは電源であり、２３４は電源ＶＤＤに接続するための電源配線である。

画素２０の転送トランジスタ４３のゲート電極は、画素行ごとに共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３１を介して駆動信号φＴＧが供給される。画素２０の選択トランジスタ４６のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３２を介して駆動信号φＳが供給される。画素２０のリセットトランジスタ４５のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３３を介して駆動信号φＲが供給される。

図４は、固体撮像素子３の動作例を示すタイミングチャートである。なお、各画素２０に含まれるトランジスタはＮＭＯＳトランジスタであり、ハイレベル（ハイ）の駆動信号を受けてオン状態とされる。

まず、期間Ｔ２１において、全行のφＴＧがハイにされ、全画素２０の転送トランジスタ４３がオンにされる。このとき、全行のφＲがハイにされて全画素２０のリセットトランジスタ４５がオンにされているので、期間Ｔ２１において、全画素２０のフォトダイオード４１及びフローティング容量部４２がリセットされる。期間Ｔ２１は、いわゆるグローバルリセットの期間である。全行のφＴＧは、期間Ｔ２１後にローにされ、画素２０の転送トランジスタ４３がオフにされる。

期間Ｔ２１の後の期間Ｔ２２において、メカニカルシャッタ（図示せず）が開かれる。この期間Ｔ２２が露光期間となる。

次いで、期間Ｔ２３において、１行目のφＳがハイにされる。これにより、１行目の選択トランジスタ４６がオンにされ、１行目の行選択が開始され、１行目の画素アンプ４４によるソースフォロワ読み出しが開始される。

期間Ｔ２３の開始時点から所定期間経過した後に期間Ｔ３１が開始される。期間Ｔ３１では、１行目のφＲがローにされて１行目のリセットトランジスタ４５がオフにされ、１行目のフローティング容量部４２のリセットが終了される。期間Ｔ３１の開始時点から期間Ｔ３２の開始時点までの間に、１行目のダークレベル（フローティング容量部４２のリセット状態に対応して１行目の画素アンプ４４から出力される信号）が、画素アンプ４４から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。

期間Ｔ３２において、１行目のφＴＧがハイにされて１行目の転送トランジスタ４３がオンにされる。これにより、１行目の画素２０のフォトダイオード４１に蓄積されていた信号電荷が、当該画素２０のフローティング容量部４２に転送される。そして、期間Ｔ３２の終了時に、１行目のφＴＧがローにされて１行目の転送トランジスタ４３がオフにされる。期間Ｔ３２の終了時点から期間Ｔ３１の終了時点（期間Ｔ２３の終了時点）までの間に、１行目のフローティング容量部４２に転送された電荷による電位変動が画素アンプ４４から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、フォトダイオード４１の信号読出しが行われる。そして、ＣＤＳ回路２７によって、この信号と先のダークレベルとの差分信号が取得される。

その後、期間Ｔ２３の終了時点（期間Ｔ３１の終了時点）において、１行目のφＲがハイにされて１行目のリセットトランジスタ４５がオンにされ、１行目のフローティング容量部４２のリセットが開始されるとともに、１行目のφＳがローにされて１行目の選択トランジスタ４６がオフにされ、１行目の行選択が終了される。

次に、水平帰線期間を経て次の２行目の選択動作の期間Ｔ２４へと移行する。１行目の選択動作の期間Ｔ２３の開始時点から２行目の選択動作の期間Ｔ２４の開始時点までの期間が、１水平期間である。２行目以降も１行目と同様な動作が最終行（Ｎ行）まで繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、１フレームの画像信号の読み出しを終了する。

なお、先の説明からわかるように、図４に示す動作例では、同一行の画素２０に関する画素信号の読み出しタイミングが同一であるとともに、異なる行の画素２０に関する画素信号の読み出しタイミングが異なっている。

図４に示す動作例では、前記画像信号のうち１行目の画素２０の画素信号に含まれる暗電流レベルは、期間Ｔ２１の終了時点から１行目の選択期間Ｔ２３における１行目の転送トランジスタ４３のオン期間Ｔ２３の開始時点までの時間に、比例する。また、前記画像信号のうち２行目の画素２０の画素信号に含まれる暗電流レベルは、期間Ｔ２１の終了時点から２行目の選択期間Ｔ２４における２行目の転送トランジスタ４３のオン期間の開始時点までの時間に、比例する。同様に、前記画像信号のうちｎ行目の画素２０の画素信号に含まれる暗電流レベルは、期間Ｔ２１の終了時点からｎ行目の選択期間におけるｎ行目の転送トランジスタ４３のオン期間の開始時点までの時間に、比例する。

図４に示す動作例では、各行の選択期間における転送トランジスタ４３のオン期間の開始時点は、１行目からＮ行目まで、時間ΔＴ（＝１水平期間の長さｔａ）ずつ遅れていく。したがって、ＡＧＣ回路８によるアナログ増幅後の前記画像信号のうちのｎ行目の画素２０の画素信号に含まれる暗電流レベルは、Ｘを係数とすると、Ｅ＋Ｘ・（ｎ−１）・ｔａとなる。ここで、Ｅは、ＡＧＣ回路８によるアナログ増幅後の前記画像信号のうち最初に読み出される行の画素２０（図４に示す動作例では、１行目の画素２０）の画素信号に含まれる暗電流レベルである。ここで、Ｘ・（ｎ−１）・ｔａ＝ΔＤとすると、ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）となり、ＡＧＣ回路８によるアナログ増幅後のｎ行目の画素２０の画素信号に含まれる暗電流レベルは、Ｅ＋ΔＤで表される。図５は、固体撮像素子３で得られＡＧＣ回路８によりアナログ増幅された後の１フレームの画像信号の暗電流レベル（各行の画素信号に含まれる暗電流レベル）を模式的に示している。

なお、本実施の形態では、１水平期間の長さｔａ（＝時間ΔＴ）は、撮影モード等に応じて変更され、ＣＰＵ４からＴＧ５への指令によって決定され、可変である。もっとも、ｔａは可変ではなく固定されていてもよい。

ここで、ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）と表せること及びα、Ａ、Ｂ、Ｃについて、図６乃至図８を参照して説明する。

Ａは、固体撮像素子３の温度θａをパラメータとする暗電流比である。この暗電流比Ａは、図６に示すように、Ａ＝ａ・２^{｛（θａ−θｂ）／Ｔ｝}となる。ここで、ａは基準暗電流比、θｂは基準温度（基準とした、固体撮像素子３の温度）、Ｔは暗電流が２倍となる固体撮像素子３の上昇温度を示し、これらは、実際に製造された固体撮像素子３において固定される定数であり、予め実験的に求めておく。

Ｂは、固体撮像素子３のアナログ増幅のゲイン（本実施の形態では、ＣＰＵ４からＡＧＣ回路８に指令されたゲイン）Ｓｖａをパラメータとする暗電流比である。この暗電流比Ｂは、図７に示すように、Ｂ＝ｂ・Ｓｖａ／Ｓｖｂとなる。ここで、ｂは基準暗電流比、Ｓｖｂは基準ゲイン（基準としたＡＧＣ回路８のアナログ増幅のゲイン）を示し、これらは、実際に製造された固体撮像素子３において固定される定数であり、予め実験的に求めておく。

Ｃは、ＣＰＵ４から指令された１水平期間の長さｔａ（＝時間ΔＴ）をパラメータする暗電流比である。この暗電流比Ｃは、図８に示すように、Ｃ＝ｃ・ｔａ／ｔｂとなる。ここで、ｃは基準暗電流比、ｔｂは基準１水平期間（基準とした１水平期間の長さ）を示し、これらは、実際に製造された固体撮像素子３において固定される定数であり、予め実験的に求めておく。

以上から、αを係数とすると、ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）となることがわかる。なお、αは、実際に製造された固体撮像素子３において固定される定数であり、予め実験的に求めておく。

ここで、本実施の形態による電子カメラ１と比較される比較例による電子カメラについて説明する。この比較例は、本実施の形態において、黒レベル設定・出力部９が補正量取得部９ａを有しておらず、黒レベル設定・出力部９がいずれの行の信号についても一定のオフセット値を出力し、アナログ加算器１１がいずれの行の信号についても一定のオフセット（黒レベル）Ｄを、ＡＧＣ回路８によりアナログ増幅された画素信号に付与するように、変更し、他の点は本実施の形態による電子カメラ１と同一にしたものである。図９中の実線は、この比較例においてアナログ加算器１１から出力される画像信号の暗電流レベル、すなわち、図５に示す暗電流レベルにいずれの行についても一定のオフセットＤを付与したものを、模式的に示している。

したがって、この比較例では、最終的に得られる画像データにおいて、暗電流レベルは、ｎに依存してしまい、行毎に変動する。このように、この比較例では、最終的に得られる画像データにおいて、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。

ここで、図９において、いずれの行においても暗電流レベルが実線よりもＤ＋Ｅだけ小さくなる一点鎖線を考える。この一点鎖線は、ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示すことになる。そして、図９において、Ｙ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を考える。すると、図１０に示すように、いずれの行の画素信号についても一定のオフセットＤを付与する代わりに、各画素信号に行毎に異なるオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を付与すれば、アナログ加算器１１から出力される画像信号の暗電流レベルは、ｎに依存しないＤ＋Ｅとなり、いずれの行の暗電流レベルも同一となることがわかる。

そこで、本実施の形態では、黒レベル設定・出力部９は、補正量ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示す値を算出する補正量取得部９ａを有し、この補正量ΔＤで補正されたオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示す設定値を出力するように、構成されている。これにより、その設定値がＤ／Ａ変換器１０によりＤ／Ａ変換されてＤ／Ａ変換器１０からオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）が出力され、このオフセットがアナログ加算器１１によって、ＡＧＣ回路８によりアナログ増幅された画素信号に加算されて、その画素信号にオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）が付与される。図１０中の実線は、本実施の形態において、アナログ加算器１１から出力される１フレームの画像信号における各画素信号に含まれる暗電流レベルを、模式的に示している。図１０中の一点鎖線は、補正量ΔＤで補正されたオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示している。

このように、本実施の形態では、黒レベル設定・出力部９における補正量取得部９ａ以外の部分と、Ｄ／Ａ変換器１０と、アナログ加算器１１とによって、補正量取得部９ａにより得られる補正量ΔＤで補正されたオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を、アナログ信号の状態の画素信号に付与するオフセット付与手段が構成されている。

なお、上記Ｄは、常に固定された固定値としてもよいし、各種センサによる検出状態や撮影モード等に応じて設定される可変値としてもよい。

そして、本実施の形態では、前述したように、アナログ加算器１１によってオフセットが付与された画素信号は、Ａ／Ｄ変換器１２によりＡ／Ｄ変換された後に、バッファメモリ１３に蓄積される。このようにして、固体撮像素子３から出力された１フレーム分の画素信号がバッファメモリ１３に蓄積され、それらが全体として１フレームの画像信号（ここでは、デジタルの画像信号（画像データ））となる。

本実施の形態では、ＣＰＵ４からの指令に従って、バッファメモリ１３に蓄積されたデジタルの画像信号に対して、黒レベルクランプ処理や、色補間処理、ホワイトバランス処理などの画像処理や、ＣＰＵ４から指令されたデジタル増幅のゲイン（このゲインは１の場合もある。）で行うデジタル増幅処理や、画像データの圧縮処理及び伸張処理などを行う。画像処理部１４による処理を経て出力される画像データは、ＣＰＵ４からの指令に従って、記録部１５に着脱自在に装着された記憶媒体１５ａに記録される。

本実施の形態では、前記黒レベルクランプ処理として、バッファメモリ１３に蓄積されたデジタルの画像信号のうちの有効画素の画素信号の値から、前記ＯＢ画素の画素信号の値（あるいはその平均値等）を差し引く。これにより、図１０中の上記Ｄが除去されることになる。図１１は、この黒レベルクランプ処理後の各行の有効画素の画素信号の暗電流レベルを示している。

なお、例えば、ＡＧＣ回路８、黒レベル設定・出力部９、Ｄ／Ａ変換器１０及びアナログ加算器１１は、固体撮像素子３と同一のチップに搭載してもよい。更に、これらに加えて、ＴＧ５、温度センサ７及びＡ／Ｄ変換器１２も、固体撮像素子３と同一のチップに搭載してもよい。

次に、本実施の形態による電子カメラ１の具体的な動作例について、図１２を参照して説明する。

電子カメラ１は、電源がオンされると（ステップＳ１でＹＥＳ）、操作部６によりＩＳＯ感度や撮影モード等の設定がなされ（ステップＳ２）、操作部６のうちのレリーズ釦がオンされるのを待ち（ステップＳ３でＮＯ）、レリーズ釦がオンされる（ステップＳ３でＹＥＳ）と、ステップＳ４へ移行する。

ステップＳ４において、ＣＰＵ４は、検出温度（固体撮像素子３の温度）θａ、ゲインＳｖａ及び１水平期間の長さｔａ（＝時間ΔＴ）を取得する。すなわち、ＣＰＵ４は、温度センサ７から検出温度θａを取得する。また、ＣＰＵ４は、ステップＳ２で設定されたＩＳＯ感度に応じたゲインＳｖａをＡＧＣ回路８に指令し、ステップＳ２で設定された撮影モード等に応じて１水平期間の長さｔａをＴＧ５に指令することで、ゲインＳｖａ及び１水平期間の長さｔａを取得する。

次に、黒レベル設定・出力部９は、ステップＳ４でＣＰＵ４により取得された検出温度θａ、ゲインＳｖａ及び１水平期間の長さｔａを受け取り、これらを図６乃至図８に示す式にそれぞれ適用して、各係数（暗電流比）Ａ，Ｂ，Ｃを算出する（ステップＳ５）。

次に、ＴＧ５は全画素（すなわち、全行）をリセット（グローバルリセット）する（ステップＳ６、図４中の期間Ｔ２１）。

次いで、ＣＰＵ４はシャッタ制御部（図示せず）を介してメカニカルシャッタ（図示せず）を必要な露光期間開いて、露光する（ステップＳ７、図４中の露光期間Ｔ２２）。

その後、ＴＧ５は、１行目からＮ行（最終行）目まで各行毎に、ステップＳ９〜Ｓ１１の動作を繰り返させる（ステップＳ８，Ｓ１２，Ｓ１３）。ここでは、この各行毎の動作の代表として、１行目の動作についてのみ説明するが、２行目以降の動作についても同様である。まず、前述した図４中の期間Ｔ２３の動作及びこれに引き続く水平帰線期間の動作を行うことで、１行目の画素信号を固体撮像素子３から読み出す（ステップＳ９）。これらの画素信号は、ＡＧＣ回路８によりゲインＳｖａで増幅される。次いで、黒レベル補正処理等がなされる（ステップＳ１０）。このステップＳ１０では、黒レベル設定・出力部９は、ステップＳ５で算出された係数Ａ，Ｂ，ＣとＴＧ５からのｎ＝１とに従って、オフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示す設定値（補正量ΔＤで補正されたオフセット値Ｙ）を算出して出力し、このオフセットＹが、Ｄ／Ａ変換器１０によりＤ／Ａ変換された後に、アナログ加算器１１により、ＡＧＣ回路８で増幅された１行目の画素信号に付与される。次いで、オフセットＹが付与された１行目の画素信号は、Ａ／Ｄ変換器１２によりＡ／Ｄ変換された後に、バッファメモリ１３に蓄積される。

Ｎ行（最終行）目までのステップＳ９〜Ｓ１１の動作が終了する（ステップＳ１２でＹＥＳ）と、バッファメモリ１３に蓄積された１フレームの画像信号（画像データ）に対して、前述した画像処理部１４による画像処理（前述した黒レベルクランプ処理を含む）が行われる（ステップＳ１４）。

次に、画像処理部１４による処理を経て出力される画像データが、記録部１５により記憶媒体１５ａに記録される（ステップＳ１５）。

その後、電源がオフされると（ステップＳ１６でＹＥＳ）、電子カメラ１は動作を終了する一方、電源がオフされなければ（ステップＳ１６でＮＯ）、ステップＳ１以降の動作を繰り返す。

図９を参照して説明した比較例では、前述したように、最終的に得られる画像データにおいて、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。

これに対し、本実施の形態では、黒レベル設定・出力部９は、補正量ΔＤ＝α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示す値を算出する補正量取得部９ａを有し、この補正量ΔＤで補正されたオフセットＹ＝Ｄ−ΔＤ＝Ｄ−α・（Ａ・Ｂ・Ｃ）・（ｎ−１）を示す設定値を出力するように、構成されている。したがって、本実施の形態では、図１０中の実線で示すように、いずれの行の暗電流レベルも同一となる。このため、本実施の形態によれば、最終的に得られた画像において、暗電流に起因するシェーディングが発生せず、その画質を向上することができる。

本実施の形態による電子カメラ１は、例えば、以下に説明するように変形することができる。

本実施の形態では、前記係数Ａ，Ｂ，Ｃの全てを図６乃至図８に示す式に従ったパラメータとしているため、暗電流に起因するシェーディングの低減効果が高くなり、好ましい。しかしながら、本発明では、前記係数Ａ，Ｂ，Ｃの少なくとも１つを図６乃至図８に示す式に従ったパラメータとし、残りの係数を固定値としてもよい。この場合であっても、それなりに、暗電流に起因するシェーディングの低減効果を得ることができる。

本実施の形態では、黒レベル設定・出力部９における補正量取得部９ａ以外の部分とＤ／Ａ変換器１０とアナログ加算器１１とによって構成された前記オフセット付与手段が、１フレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して（本実施の形態では、画素信号の行ｎに対応して）補正量取得部９ａにより得られる補正量ΔＤで補正する補正手段に相当している。しかし、補正手段はこれに限らない。例えば、比較例と同様に、本実施の形態を、黒レベル設定・出力部９が補正量取得部９ａを有しておらず、黒レベル設定・出力部９がいずれの行の信号についても一定のオフセット値を出力し、アナログ加算器１１がいずれの行の信号についても一定のオフセット（黒レベル）Ｄを、ＡＧＣ回路８によりアナログ増幅された画素信号に付与するように変更した上で、補正量ΔＤを算出する補正量取得部９ａの機能をＣＰＵ４に行わせ、画像処理部１４がバッファメモリ１３に蓄積された画像データに対して、各行毎の補正量ΔＤを減算することで補正してもよい。この場合、画像処理部１４が上記補正手段としての機能も担うことになる。

以上、本発明の実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。

例えば、前記実施の形態では、画素信号の読み出し順序は、１行目から最終行への順になっていたが、その逆の順序でもよいし、行の並びとは異なる順序でもよい。

また、本発明では、ＣＭＯＳ型固体撮像素子に限らず、他のＸ−Ｙアドレス型固体撮像素子を用いてもよい。

１ 電子カメラ
３ 固体撮像素子
４ ＴＧ（撮像制御部）
９ 黒レベル設定・出力部
９ａ 補正量取得部
２０ 画素

Claims (7)

1. ２次元状に配置された複数の画素を有する固体撮像素子と、
   １つのフレームの画像信号を読み出すように、かつ、前記１つのフレームの画像信号における前記複数の画素のうちの２つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、前記固体撮像素子を制御する制御部と、
   前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得手段と、
   前記１つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正する補正手段と、
   を備えたことを特徴とする撮像装置。
2. 前記制御部は、前記複数の画素のうちの同一行の画素からの画素信号の読み出しタイミングが同一であるとともに、前記複数の画素のうちの異なる行の画素からの画素信号の読み出しタイミングが異なるように、前記固体撮像素子を制御することを特徴とする請求項１記載の撮像装置。
3. 前記補正手段は、前記１つのフレームの画像信号における画素信号に、その画像信号がアナログ信号の状態で、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正されたオフセットを付与するオフセット付与手段を、有することを特徴とする請求項１又は２記載の撮像装置。
4. 前記１つの画像信号における画素信号をＡ／Ｄ変換するＡ／Ｄ変換手段を備え、
   前記補正手段は、前記Ａ／Ｄ変換手段によりＡ／Ｄ変換された後の画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られた補正量で補正することを特徴とする請求項１又は２記載の撮像装置。
5. 前記固体撮像素子の温度に応じた検出温度を得る温度検出手段を備え、
   前記補正量取得手段は、前記温度検出手段により検出された検出温度に応じて、前記補正量を得ることを特徴とする請求項１乃至４のいずれかに記載の撮像装置。
6. 前記１つの画像信号における画素信号を、指令された可変のゲインで増幅する可変ゲイン増幅部を備え、
   前記補正手段は、前記可変ゲイン増幅部により増幅された後の前記１つの画像信号における画素信号を、補正し、
   前記補正量取得手段は、前記ゲインに比例して、前記補正量を得ることを特徴とする請求項１乃至５のいずれかに記載の撮像装置。
7. 互いに異なる前記読み出しタイミングは、指令された可変の同一の時間ずつ順次ずれ、
   前記補正量取得手段は、前記時間に比例して、前記補正量を得ることを特徴とする請求項１乃至６のいずれかに記載の撮像装置。

Images