JP2012230173A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2012230173A JP2012230173A JP2011097098A JP2011097098A JP2012230173A JP 2012230173 A JP2012230173 A JP 2012230173A JP 2011097098 A JP2011097098 A JP 2011097098A JP 2011097098 A JP2011097098 A JP 2011097098A JP 2012230173 A JP2012230173 A JP 2012230173A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- video
- sub
- sub display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 88
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 230000001771 impaired effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 1
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 101150018444 sub2 gene Proteins 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合で、かつ、PLが(PP+PN)/2で割り切れる場合に、交流化信号を反転する反転回路と、交流化信号と、反転回路で反転された交流化信号とが入力されるセレクタとを有し、選択信号により制御されるセレクタに基づき、交流化信号、あるいは、反転回路で反転された交流化信号を選択し、サブ表示パネルの画素に映像電圧を入力する映像線駆動回路に入力する。
【選択図】図3
Description
一般に、液晶表示モジュールでは、隣接する2本の走査線(ゲート線ともいう。)と、隣接する2本の映像線(ソース線またはドレイン線ともいう。)とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、画素(サブピクセル)が構成される。
その結果、分割画面の境目に筋が見える、あるいは、既存のキラーパターンで検査したときに画面上にフリッカが発生しないため、対向電極に入力するVCOM調整ができないという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、複数の映像線駆動回路で1つの液晶表示パネルを2画面以上分割して駆動する場合に、分割画面毎の極性反転パターンの連続性が損なわれるのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)複数の画素を有する表示パネルを備え、前記表示パネルは、少なくとも2つのサブ表示パネルに分割されている表示装置であって、前記各サブ表示パネル毎に設けられ、前記各サブ表示パネルの各画素に交流化信号に基づき正極性の映像電圧と負極性の映像電圧とを入力する少なくとも1個の映像線駆動回路と、前記交流化信号を生成し、前記各サブ表示パネル毎に設けられた前記映像線駆動回路に入力する交流化信号生成回路とを有し、前記少なくとも2つのサブ表示パネルの中で、1水平ライン上で第1番目の画素を有するサブ表示パネルをサブ表示パネルA、当該サブ表示パネルA以外のサブ表示パネルをサブ表示パネルBとし、前記各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合で、かつ、PLが(PP+PN)/2で割り切れる場合に、前記交流化信号を反転する反転回路と、前記交流化信号と前記反転回路で反転された前記交流化信号とが入力されるセレクタとを有し、選択信号により制御される前記セレクタに基づき、前記交流化信号、あるいは、前記反転回路で反転された交流化信号を選択し、前記サブ表示パネルBの画素に映像電圧を入力する映像線駆動回路に入力する。
(3)複数の画素を有する表示パネルを備え、前記表示パネルは、少なくとも2つのサブ表示パネルに分割されている表示装置であって、前記各サブ表示パネル毎に設けられ、前記各サブ表示パネルの各画素に交流化信号に基づき正極性の映像電圧と負極性の映像電圧とを入力する少なくとも1個の映像線駆動回路と、前記交流化信号を生成し、前記各サブ表示パネル毎に設けられた前記映像線駆動回路に入力する交流化信号生成回路とを有し、前記各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合に、前記交流化信号生成回路を、前記各サブ表示パネル毎に設けられた映像線駆動回路毎に設ける。
(6)(4)において、前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを転送する制御回路を有し、前記サブ表示パネルB毎に設けられた映像線駆動回路は、前記制御回路から転送された表示データに、前記ダミー端子用のダミー表示データを挿入する。
(7)(4)において、前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを入力する制御回路を有し、前記制御回路は、前記サブ表示パネルB毎に設けられた映像線駆動回路に転送する表示データに、前記サブ表示パネルB毎に設けられた映像線駆動回路のダミー端子用のダミー表示データを挿入する。
本発明によれば、複数の映像線駆動回路で1つの液晶表示パネルを2画面以上分割して駆動する場合に、分割画面毎の極性反転パターンの連続性が損なわれるのを防止することが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
[本発明の前提となる液晶表示装置]
図1は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
同図に示すように、液晶表示パネル1の表示部9は、マトリクス状に配置される画素8を有している。ただし、図1では図を簡略化するため1つの画素8だけを示している。
各画素8は、隣接する2本の映像線22と、隣接する2本の走査線21との交差領域(4本の信号線で囲まれた領域)に配置される。各画素8は、薄膜トランジスタ(TFT)10と、薄膜トランジスタ10のソース電極(または、ドレイン電極)に接続される画素電極11と、画素電極11と液晶層を挟んで対向する対向電極13とを有する。なお、Clcは液晶層を等価的に示す液晶容量である。さらに、図1では、対向電極13と画素電極11との間に形成される保持容量の図示は省略している。
また、行方向に配置された各画素8の薄膜トランジスタ10のゲート電極は、それぞれ走査線21に接続され、各走査線21は、1水平走査時間、薄膜トランジスタ10のゲートに走査電圧(正または負のバイアス電圧)を供給する走査線駆動回路(ゲートドライバともいう)7に接続される。
液晶表示パネル1に画像を表示する際、走査線駆動回路7は、複数の走査線21を上から下に向かって、あるいは、下から上に向かって順次選択し、一方で、ある走査線の選択期間中に、映像線駆動回路6は、表示データに対応する映像電圧を映像線22に供給する。
映像線22に供給された電圧は、薄膜トランジスタ10を経由して、画素電極11に出力され、最終的に、保持容量(図示せず)と、液晶容量(Clc)に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
コントローラ500にはデータバスライン5が接続しており、コントローラ500はデータバスライン5に表示データを出力する。また、コントローラ500は、外部から入力した制御信号を変換し、映像線駆動回路6と走査線駆動回路7を制御する信号を出力する。
コントローラ500が出力する制御信号としては、映像線駆動回路6が表示データを取り込むためのクロック信号、映像線駆動回路6から液晶表示パネル1へ表示データに対応する映像電圧(階調電圧)を出力するためのクロック信号、走査線駆動回路7を駆動するフレーム開始指示信号と、順次選択走査信号を出力するためのゲートクロック信号などのタイミング信号がある。
コントローラ500はデータバスライン5に画素の並びに従い表示データを出力する。コントローラ500から出力された表示データは、データバスライン5を介して映像線駆動回路6に転送される。
映像線駆動回路6は、コントローラ500から順番に出力される表示データの中から表示すべき表示データを取り込む。映像線駆動回路6が表示データを取り込むタイミングはコントローラ500から出力するクロック信号(制御信号)51に従う。
図1に示すように、第1の基板(SUB1)上で、表示部9の周辺に沿って横方向(X方向)に映像線駆動回路6が配置される。映像線駆動回路6は、データバスライン5から表示データを取り込み、表示データに対応する階調電圧を映像線22に出力する。映像線22により、液晶を駆動するための電圧(階調電圧)が薄膜トランジスタ10に供給される。なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像線22に接続される方をドレインと称する。
さらに、第1の基板(SUB1)で、表示部9の周辺に沿って縦方向には、走査線駆動回路7が配置される。走査線駆動回路7は、コントローラ500から送られてくるフレーム開始指示信号およびシフトクロックに基づき、1水平走査期間毎に、順次、走査線21にハイレベルの選択走査電圧を供給する。薄膜トランジスタ10はゲート電極に印加された走査電圧によりオン、オフが制御される。
画素電極11に対向するように対向電極(コモン電極)13が配置されており、画素電極11と対向電極13との間には液晶層が設けられるので、図1に示すように、画素電極11と対向電極13との間には等価的に液晶容量(Clc)が接続される。
液晶表示パネル1が表示する画像は画素8により構成される。画像を構成する各画素8の階調は、画素電極11に供給される電圧に従う。映像線駆動回路6には表示データが入力され、映像線駆動回路6は、表示データに対応する階調電圧を出力する。そのため、液晶表示パネル1が表示する階調数の増加に従い、表示データのデータ量やデータバスライン5の本数も増加する。なお、図1において、FPC1,FPC2はフレキシブル配線基板である。
図1に示すように、表示部9は、さらに区分された表示領域(以下、サブ表示パネル)(901,902,903,904)に分割されている。
液晶表示パネル1は、画素電極11、薄膜トランジスタ10等が形成される第1の基板(SUB1)と、カラーフィルタ等が形成される第2の基板(SUB1)とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、対向電極13は、TN方式やVA方式の液晶表示パネルであれば第2の基板側に設けられる。IPS方式の場合は、第1の基板側に設けられる。
また、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
この液晶層に交流電圧を印加する交流化駆動方法として、コモン対称法が知られている。コモン対称法とは、対向電極13に印加される電圧を一定とし、画素電極11に印加する電圧を、対向電極13に印加される電圧を基準にして、交互に正、負に反転させる方法である。このコモン対称法として、ドット反転法あるいはNライン反転法が知られている。
図2に、交流化駆動方法として、コモン対称法採用したときの画素の書き込み状態の様子を示す。なお、図2において、「●」は負極性の映像電圧が書き込まれた画素を示し、「○」は正極性の映像電圧が書き込まれた画素を示す。
図2(a)は、2フレーム周期で、水平方向に2画素単位で極性反転している様子を示し、図2(b)は、1フレーム周期で、水平方向に1画素単位で極性反転している様子を示す。例えば、図2(a)では、1フレーム、2フレームでは、先頭の画素には、負極性の映像電圧が書き込まれ、3フレーム、4フレームでは、先頭の画素には、正極性の映像電圧が書き込まれる。各フレームデータは、先頭の画素から水平方向に2画素単位で極性が反転している。
交流化信号生成回路100は、交流化信号(M)を生成し、交流化信号制御線3を介して映像線駆動回路6に供給する。
図1に示す液晶表示装置では、交流化駆動方法として、コモン対称法を採用している。そのため、電源回路40は、正極性階調基準電圧と、負極性階調基準電圧を生成し、映像線駆動回路6に出力する。
映像線駆動回路6は、正極性階調基準電圧に基づき正極性の階調電圧を生成する正極性階調電圧生成回路(図示せず)と、負極性階調基準電圧に基づき負極性の階調電圧を生成する負極性階調電圧生成回路(図示せず)とを有する。
映像線駆動回路6は、コントローラ500から供給される交流化信号に基づき、同じ表示データであっても正極性の階調電圧、あるいは、負極性の階調電圧を生成して、映像線22を介して各画素8の画素電極11に供給する。
そして、この交流化信号生成回路100で生成された交流化信号(M)は、交流化信号制御線3を介して、サブ表示パネル(901,902,903,904)毎にそれぞれ設けられた映像線駆動回路6に別々同時に入力される。
映像線駆動回路6は、入力される交流化信号(M)に基づき、表示データに対応する正極性の階調電圧、あるいは、負極性の階調電圧を各画素8の画素電極11に供給し、各画素の液晶層に印加する映像電圧の極性を周期的に反転させる。
表示画面は先頭画素より表示されるものとする。なお、図3のAに示す点線円の部分を拡大して示す拡大図に、1水平方向に連続する先頭の10個の画素を、連続する表示画素120として図示している。ここで、表示画素120の10個の長方形(図3のPIX)が1画素を示し、「+」記号が付された画素は、正極正の映像電圧が書き込まれた画素を、「−」記号が付された画素は、負極性の映像電圧が書き込まれた画素を表している。
この図3では、2個の正極性の映像電圧が書き込まれる画素と、2個の負極性の映像電圧が書き込まれる画素の、連続する4画素で極性が反転しており、本明細書中では、これを「4画素で極性反転が完結する」と称し、極性が反転する連続する画素数を「液晶極性反転の完結周期」と称する。
複数の映像線駆動回路で1つの液晶表示パネルを2画面以上分割して駆動する場合に、分割画面1画面あたりの1水平ライン上の画素数が、前述した液晶極性反転の完結周期で割り切れない場合に、分割画面毎の極性反転パターンの連続性が損なわれる。
例えば、サブ表示パネル(901,903)の1水平ライン上の画素数が398、サブ表示パネル(902,904)の1水平ライン上の画素数が400の場合、サブ表示パネル(902,904)の1水平ライン上の画素数400は、液晶極性反転の完結周期(図4では4)で割り切れるが、サブ表示パネル(901,903)の1水平ライン上の画素数398は液晶極性反転の完結周期(図4では4)で割り切れない。そのため、図4の点線円の部分の拡大図に示すように、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「−」「−」「+」「+」「+」「+」「−」「−」となり、極性反転パターンの連続性が損なわれる。
その結果、図5に示すように、サブ表示パネル901とサブ表示パネル902との境目、および、サブ表示パネル903とサブ表示パネル904との境目に、図5のA示すように、筋が見えるという問題点があった。あるいは、既存のキラーパターンで検査したときに画面上にフリッカが発生しないため、対向電極に入力するVCOM調整ができないという問題点があった。
なお、図4は、本発明の前提となる液晶表示装置の問題となる点を説明するための図であり、また、図4において、「+」記号が付された画素は、正極の映像電圧が書き込まれた画素を、「−」記号が付された画素は、負極性の映像電圧が書き込まれた画素を表している。さらに、図5は、本発明の前提となる液晶表示装置において、サブ表示パネルの境目に筋が見える様子を説明するための図である。
図6は、本発明の実施例1の液晶表示装置の概略構成を示すブロック図である。
本実施例は、液晶表示パネル1を2画面以上分割して駆動する場合に、サブ表示パネルの1水平ライン上の画素数が、前述した液晶極性反転の完結周期で割り切れないが、(液晶極性反転の完結周期)/2で割り切れる場合の実施例である。
例えば、図6に示すように、本実施例でも、サブ表示パネル(901,903)の1水平ライン上の画素数が398、サブ表示パネル(902,904)の1水平ライン上の画素数が400であり、サブ表示パネル(902,904)の1水平ライン上の画素数400は、液晶極性反転の完結周期(図4では4)で割り切れるが、サブ表示パネル(901,903)の1水平ライン上の画素数398は液晶極性反転の完結周期(図4では4)で割り切れない。そのため、図7(a)に示すように、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「+」「+」「+」「+」となり、極性反転パターンの連続性が損なわれる。
しかしながら、本実施例では、サブ表示パネル(901,902,903,904)の1水平ライン上の画素数は、(液晶極性反転の完結周期)/2(ここでは、2)で割り切れる。そのため、サブ表示パネル902の各画素を駆動する映像線駆動回路6に入力する交流化信号を、サブ表示パネル901の各画素を駆動する映像線駆動回路6に入力する交流化信号の反転信号とすることにより、図7(b)に示すように、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「+」「+」「−」「−」となり、極性反転パターンの連続性を保つことができる。
この構成において、セレクタ(SEL)からインバータ(INV)から出力される反転交流化信号を、902と903のサブ表示パネルの各画素を駆動する映像線駆動回路6に入力することにより、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「+」「+」「−」「−」となり、極性反転パターンの連続性を保つことができる。
同様に、サブ表示パネル902とサブ表示パネル903との境目では、画素の極性は、「+」「+」「−」「−」となり、さらに、サブ表示パネル903とサブ表示パネル904との境目では、画素の極性は、「−」「−」「+」「+」となり、極性反転パターンの連続性を保つことができる。
その結果、本実施例では、サブ表示パネル901とサブ表示パネル902との境目、および、サブ表示パネル903とサブ表示パネル904との境目に、図5のAに示すような筋が見えるという問題点を解決し、その上、既存のキラーパターンを用いて、対向電極に入力するVCOM調整を行うことが可能となる。
液晶表示パネル1を2画面以上分割して駆動する場合に、少なくとも1つのサブ表示パネルの1水平ライン上の画素数が、前述した液晶極性反転の完結周期でも、(液晶極性反転の完結周期)/2でも割り切れない場合は、前述の実施例1は適用できない。
例えば、図8に示すように、サブ表示パネル901の1水平ライン上の画素数が399、サブ表示パネル(902,904)の1水平ライン上の画素数が400、サブ表示パネル903の1水平ライン上の画素数が398の場合、サブ表示パネル(902,903,904)の1水平ライン上の画素数は、(液晶極性反転の完結周期)/2(ここでは、2)では割り切れるが、サブ表示パネル901の1水平ライン上の画素数399は(液晶極性反転の完結周期)/2で割り切れない。そのため、図10(a)に示すように、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「+」「+」「−」「+」「+」となり、極性反転パターンの連続性が損なわれる。
本実施例では、サブ表示パネル902の各画素を駆動する映像線駆動回路の端子の一部を映像線22に接続されないダミー端子(T−D)して、極性反転パターンの連続性を保つようにしたものである。なお、図9において、T−Aは、サブ表示パネル902の映像線22に接続される端子である。
但し、本実施例では、表示データの並びがズレるため、コントローラ500(あるいは、映像線駆動回路6)で、表示データにダミーの表示データを挿入する。即ち、図9に示すように、サブ表示パネル902の各画素を駆動する映像線駆動回路6における、サブ表示パネル901側の3つの端子をダミー端子(T−D)として、このダミー端子(T−D)には、図10(c)に示すように、ダミーの表示データ(D−DATA)に対応する正極性あるいは負極性の映像電圧が出力される。
また、図10(b)において、矢印EVに示す部分が、実際の表示データ(DATA)に対応する正極性あるいは負極性の映像電圧が出力される画素であり、図10(b)のサブ表示パネル901側の3つの画素は、ダミー端子(T−D)に相当する画素であり、実際の液晶表示パネル1には表示されない。
同様に、サブ表示パネル903と、サブ表示パネル904との画面境目の映像線駆動回路6(サブ表示パネル904の各画素を駆動する映像線駆動回路)の端子の一部を映像線22に接続されないダミー端子(T−D)することにより、サブ表示パネル903とサブ表示パネル904との境目において、画素の極性を、「+」「+」「−」「−」「+」「+」とすることができ、極性反転パターンの連続性を保つことができる。
このように、本実施例でも、サブ表示パネル901とサブ表示パネル902との境目、および、サブ表示パネル903とサブ表示パネル904との境目に、図5のA示すような筋が見えるという問題点を解決し、その上、既存のキラーパターンを用いて、対向電極に入力するVCOM調整を行うことが可能となる。
なお、本実施例は、液晶表示パネル1を2画面以上分割して駆動する場合に、サブ表示パネルの1水平ライン上の画素数が、前述した液晶極性反転の完結周期で割り切れないが、(液晶極性反転の完結周期)/2で割り切れる場合にも適用可能であることはいうまでもない。
本実施例も、少なくとも1つのサブ表示パネルの1水平ライン上の画素数が、前述した液晶極性反転の完結周期でも、(液晶極性反転の完結周期)/2でも割り切れない場合の実施例である。
図11は、本発明の実施例3の液晶表示装置の概略構成を示すブロック図である。
本実施例では、サブ表示パネル(901,902,903,904)毎に、100A,100B,100C,100Dの交流化信号生成回路を設けたものである。
図12(a)に示すように、図7に示す液晶表示パネル1の場合、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「−」「−」「+」「+」「−」「+」「+」「−」「−」となり、極性反転パターンの連続性が損なわれる。
しかしながら、図12(b)に示すように、本実施例では、サブ表示パネル901とサブ表示パネル902との境目では、画素の極性は、「−」「−」「+」「+」「−」「−」「+」「+」「−」となり、極性反転パターンの連続性を保つことができる。
その結果、本実施例でも、サブ表示パネル901とサブ表示パネル902との境目、および、サブ表示パネル903とサブ表示パネル904との境目に、図5のA示すような筋が見えるという問題点を解決し、その上、既存のキラーパターンを用いて、対向電極に入力するVCOM調整を行うことが可能となる。
なお、本実施例は、表示パネル1を2画面以上分割して駆動する場合に、サブ表示パネルの1水平ライン上の画素数が、前述した液晶極性反転の完結周期で割り切れないが、(液晶極性反転の完結周期)/2で割り切れる場合にも適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
5 データバスライン
3 交流化信号制御線
6 映像線駆動回路
7 走査線駆動回路
8,PIX 画素
9 表示部
10 薄膜トランジスタ(TFT)
11 画素電極
13 対向電極
21 走査線
22 映像線
40 電源回路
100,100A,100B,100C,100D 交流化信号生成回路
500 タイミングコントローラ
901,902,903,904 サブ表示パネル
SUB1 第1の基板
SUB2 第2の基板
Clc 液晶容量
FPC1,FPC2 フレキシブル配線基板
INV インバータ
SEL セレクタ
T−A 映像線に接続される端子
T−D 映像線に接続されないダミー端子
Claims (7)
- 複数の画素を有する表示パネルを備え、前記表示パネルは、少なくとも2つのサブ表示パネルに分割されている表示装置であって、
前記各サブ表示パネル毎に設けられ、前記各サブ表示パネルの各画素に交流化信号に基づき正極性の映像電圧と負極性の映像電圧とを入力する少なくとも1個の映像線駆動回路と、
前記交流化信号を生成し、前記各サブ表示パネル毎に設けられた前記映像線駆動回路に入力する交流化信号生成回路とを有し、
前記少なくとも2つのサブ表示パネルの中で、1水平ライン上で第1番目の画素を有するサブ表示パネルをサブ表示パネルA、当該サブ表示パネルA以外のサブ表示パネルをサブ表示パネルBとし、
前記各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合で、かつ、PLが(PP+PN)/2で割り切れる場合に、
前記交流化信号を反転する反転回路と、
前記交流化信号と前記反転回路で反転された前記交流化信号とが入力されるセレクタとを有し、
選択信号により制御される前記セレクタに基づき、前記交流化信号、あるいは、前記反転回路で反転された交流化信号を選択し、前記サブ表示パネルBの画素に映像電圧を入力する映像線駆動回路に入力することを特徴とする表示装置。 - 前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを転送する制御回路を有し、
前記交流化信号生成回路、前記反転回路、および、前記セレクタは、前記制御回路内に配置され、
前記選択信号は、前記交流化信号生成回路で生成されることを特徴とする請求項1に記載の表示装置。 - 複数の画素を有する表示パネルを備え、前記表示パネルは、少なくとも2つのサブ表示パネルに分割されている表示装置であって、
前記各サブ表示パネル毎に設けられ、前記各サブ表示パネルの各画素に交流化信号に基づき正極性の映像電圧と負極性の映像電圧とを入力する少なくとも1個の映像線駆動回路と、
前記交流化信号を生成し、前記各サブ表示パネル毎に設けられた前記映像線駆動回路に入力する交流化信号生成回路とを有し、
前記各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合に、
前記交流化信号生成回路を、前記各サブ表示パネル毎に設けられた映像線駆動回路毎に設けることを特徴とする表示装置。 - 複数の画素と、前記各画素に映像電圧を入力する複数の映像線とを有する表示パネルを備え、前記表示パネルは、少なくとも2つのサブ表示パネルに分割されている表示装置であって、
前記各サブ表示パネル毎に設けられ、前記各サブ表示パネルの前記複数の映像線に、交流化信号に基づき正極性の映像電圧と負極性の映像電圧とを供給する少なくとも1個の映像線駆動回路と、
前記交流化信号を生成し、前記各サブ表示パネル毎に設けられた前記映像線駆動回路に入力する交流化信号生成回路とを有し、
前記各サブ表示パネルの1水平ラインの画素数をPL、1水平ライン上で負極性の映像電圧が入力される画素に連続し正極性の映像電圧が入力される画素数をPP、正極性の映像電圧が入力される画素に連続し負極性の映像電圧が入力される画素数をPNとするとき、PLが(PP+PN)で割り切れない場合に、
前記少なくとも2つのサブ表示パネルの中で、互いに連続するサブ表示パネルをサブ表示パネルAとサブ表示パネルBとするとき、前記サブ表示パネルB毎に設けられた映像線駆動回路の前記サブ表示パネルA側に、前記サブ表示パネルBの前記複数の映像線の何れにも電気的に接続されないダミー端子を設け、
前記サブ表示パネルAと前記サブ表示パネルBとの境目において、前記サブ表示パネルA毎に設けられた映像線駆動回路の端子に接続される映像線から映像電圧が供給される画素と、前記サブ表示パネルB毎に設けられた映像線駆動回路の端子に接続される映像線から映像電圧が供給される画素に入力される映像電圧の極性反転が連続するように、前記サブ表示パネルB毎に設けられた映像線駆動回路の前記ダミー端子数を決定することを特徴とする表示装置。 - 前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを転送する制御回路を有し、
前記交流化信号生成回路は、前記制御回路内に配置されることを特徴とする請求項3または請求項4に記載の表示装置。 - 前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを転送する制御回路を有し、
前記サブ表示パネルB毎に設けられた映像線駆動回路は、前記制御回路から転送された表示データに、前記ダミー端子用のダミー表示データを挿入することを特徴とする請求項4に記載の表示装置。 - 前記各サブ表示パネル毎に設けられた映像線駆動回路に表示データを入力する制御回路を有し、
前記制御回路は、前記サブ表示パネルB毎に設けられた映像線駆動回路に転送する表示データに、前記サブ表示パネルB毎に設けられた映像線駆動回路のダミー端子用のダミー表示データを挿入することを特徴とする請求項4に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011097098A JP5826510B2 (ja) | 2011-04-25 | 2011-04-25 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011097098A JP5826510B2 (ja) | 2011-04-25 | 2011-04-25 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012230173A true JP2012230173A (ja) | 2012-11-22 |
JP2012230173A5 JP2012230173A5 (ja) | 2014-06-05 |
JP5826510B2 JP5826510B2 (ja) | 2015-12-02 |
Family
ID=47431785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011097098A Active JP5826510B2 (ja) | 2011-04-25 | 2011-04-25 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5826510B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015040892A1 (ja) * | 2013-09-20 | 2015-03-26 | シャープ株式会社 | 表示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005338858A (ja) * | 2004-05-28 | 2005-12-08 | Lg Philips Lcd Co Ltd | 液晶表示装置の駆動装置および駆動方法 |
JP2006047878A (ja) * | 2004-08-06 | 2006-02-16 | Nec Electronics Corp | 液晶表示装置,ソースドライバ,及びソースドライバ動作方法 |
-
2011
- 2011-04-25 JP JP2011097098A patent/JP5826510B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005338858A (ja) * | 2004-05-28 | 2005-12-08 | Lg Philips Lcd Co Ltd | 液晶表示装置の駆動装置および駆動方法 |
JP2006047878A (ja) * | 2004-08-06 | 2006-02-16 | Nec Electronics Corp | 液晶表示装置,ソースドライバ,及びソースドライバ動作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015040892A1 (ja) * | 2013-09-20 | 2015-03-26 | シャープ株式会社 | 表示装置 |
US9805665B2 (en) | 2013-09-20 | 2017-10-31 | Sharp Kabushiki Kaisha | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP5826510B2 (ja) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548031B2 (en) | Display device capable of driving at low speed | |
US8416231B2 (en) | Liquid crystal display | |
US8368630B2 (en) | Liquid crystal display | |
US8400389B2 (en) | Liquid crystal display having common voltage input pads connected to dummy channels | |
JP5049101B2 (ja) | 液晶表示装置 | |
JP4859464B2 (ja) | 液晶表示装置 | |
US8139012B2 (en) | Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus | |
KR101800893B1 (ko) | 액정표시장치 | |
US8384656B2 (en) | Driving device, electro-optical device, and electronic apparatus | |
KR101992855B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100671515B1 (ko) | 액정표시장치의 도트반전구동방법 | |
KR20130071206A (ko) | 액정표시장치 및 그 구동방법 | |
KR20080054658A (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
US20070001965A1 (en) | Driving integrated circuit of liquid crystal display device and driving method thereof | |
KR101074381B1 (ko) | 횡전계방식 액정표시장치 | |
JP2008241828A (ja) | 表示装置 | |
JP5172212B2 (ja) | 液晶表示装置 | |
KR101985245B1 (ko) | 액정표시장치 | |
JP5826510B2 (ja) | 表示装置 | |
KR20150076442A (ko) | 액정표시장치 | |
JP2008070406A (ja) | 液晶表示装置 | |
JP2010107739A (ja) | 液晶表示装置 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2007193217A (ja) | 液晶表示装置 | |
JP2011232443A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5826510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |